KR20020056182A

KR20020056182A - 임피던스 정합회로

Info

Publication number: KR20020056182A
Application number: KR1020000085494A
Authority: KR
Inventors: 서한석
Original assignee: 엘지전자 주식회사
Priority date: 2000-12-29
Filing date: 2000-12-29
Publication date: 2002-07-10

Abstract

본 발명은 임피던스 정합회로에 관한 것으로, 고속의 직렬라인을 기가 비트 이더넷 트랜시버에 연결할때 발생하는 리플렉션(Reflection)을 최소화함과 아울러 송수신 양측의 임피던스를 동일하게 유지하도록 한 것이다. 이를 위하여 본 발명은 송신부의 제1,제2 데이터 출력단에 각기 제1,제2 바이어스저항을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항과 제1,제2 특성저항 및 제1,제2 커패시터를 각기 접속하며, 상기 제1,제2 커패시터 사이에 제1,제2 정합저항을 직렬로 접속하고, 그 제1,제2 정합저항의 접속점에 일측이 접지된 제3 커패시터를 접속하며, 상기 제1,제2 커패시터는 각기 수신부의 제1,제2 데이터 입력단에 접속하여 구성한다.

Description

임피던스 정합회로{IMPEDANCE JUNCTION CIRCUIT}

본 발명은 임피던스 정합회로에 관한 것으로, 특히 고속의 직렬라인을 기가 비트 이더넷 트랜시버에 연결할때 발생하는 리플렉션(Reflection)을 최소화함과 아울러 송수신 양측의 임피던스를 동일하게 유지하도록 한 임피던스 정합회로에 관한 것이다.

일반적으로, 임피던스 정합회로는 상이한 성질의 전자회로가 접속되는 장소에서 에너지를 가장 효율적으로 전하기 위해 접속점에서 본 양측의 임피던스를 같도록 하는 것을 말한다.

그러기 위해서는 선로에서 전원의 내부 임피던스, 선로의 임피던스, 부하의 임피던스를 같게 해야 한다.

여기서, 선로가 정합하고 있을 때 전원으로부터 최대의 전력이 공급되는데, 이러한 선로임피던스의 정합은 유선 단말과, 무선 단말에 모두 필요하며, 정합되는 임피던스는 각 회로의 특성에 따라 50Ω, 75Ω,100Ω등으로 정합된다.

최근에는 전기/전자 기술과 통신 기술이 발전하여 하나의 제품에서 다양한 서비스를 동시에 받기를 원하게 되었고, 이에 따라 서로 다른특성을 갖는 서비스가 하나의 제품에서 제공하게 되어 서비스의 종류에 따라 다른 임피던스를 모두 수용할 수 있는 임피던스 정합회로가 구현되어야 하는데, 이와같은 종래 임피던스 정합회로를 첨부한 도면을 참조하여 설명한다.

도 1은 종래 기술에 따른 실시예의 셋탑박스와 셋탑박스에서 제공되는 서비스에 따른 임피던스정합회로의 구성을 보인 회로도로서, 이에 도시된 바와같이 다이플렉스(110)과 상기 임피던스 정합회로의 연결하기 위한 제1단과 제2단 의 노드(N1),(N2)사이에 서지(Surge) 전압으로부터 보호하기 위한 서지보호소자 (SP)를 연결하고,상기 노드(N1)은 제1코일(L1)과, 제1저항(R1)과, 제1캐패시터(C1)이 직렬 연결되어 트랜스포머 1차측코일의 한 측에 연결하며, 상기 노드(N2)는 제2코일(L2)와, 제2저항(R2)와, 제2캐패시터(C2)가 직렬 연결되어 상기 트랜스포머 1차측 코일의 다른 한측에 연결하며, 상기 트랜스포머의 1차측의 양단에 제3저항 (R3)를 병렬로 연결하며, 트랜스포머의 2차측 코일은 네트워크 접속부(130)와 연결하고, 상기 다이플렉스(110)는 케이블 텔레비젼 튜너(140)과 연결된다.

상기 서지보호소자(SP)는 300V의 소자를 이용하는데, 상기 전압값을 갖도록 설계하면 상기 서지보호소자(SP)의 뒷단에 전화기가 연결될 경우 공급되는 링전압에 의해 오동작을 방지할 수 있다.

그리고, 상기 제1코일(L1)과 상기 제2코일(L2)은 상기 다이플렉스(110)로부터 유입되는 노이즈를 방지하며, 상기 제1캐패시터(C1)과 상기 제2캐패시터(C2)는 유입되는 직류전압을 차단한다.

그리고 상기 코일(L1),(L2)와 상기 캐패시터(C1),(C2)는 임피던스가 서로 상쇄되도록 구성하여, 입력측에서 보이는 저항값과 출력측에서 보이는 저항값이 각각 서로다른 임피던스를 갖는 회로에 임피던스 정합이 이루어지도록 하여 송수신되는 데이터는 전력의 손실을 줄이게 된다.

그러나, 상기와 같은 종래 임피던스 정합회로는 고속의 직렬라인을 기가비트 이더넷 트랜시버에 연결하여 사용할 경우, 단순한 와이어로 연결하므로 고속 직렬라인에서 리플렉션(Reflection)이 발생하게 되어 송수신 양측이 동일한 임피던스를 유지하지 못하는 문제점이 있다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 고속의 직렬라인을 기가 비트 이더넷 트랜시버에 연결할때 발생하는 리플렉션(Reflection)을 최소화함과 아울러 송수신 양측의 임피던스를 동일하게 유지하도록 한 임피던스 정합회로를 제공함에 그 목적이 있다.

도1은 종래 기술에 따른 실시예의 셋탑박스와 셋탑박스에서 제공되는 서비스에 따른 임피던스정합회로의 구성을 보인 회로도.

도2는 본 발명 임피던스 정합회로의 실시예의 구성을 보인 회로도.

도3은 기가비트 이더넷트랜시버와 광모듈사이에서 본 발명이 적용되는 모습을 보인 블록도.

도4는 스트립라인의 모습을 보인 개략도.

도5는 마이크로스트립의 모습을 보인 개략도.

도6은 본 발명 임피던스 정합회로의 다른 실시예의 구성을 보인 회로도.

*****도면의 주요부분에 대한 부호의 설명*****

Z0,Z1:특성저항

상기와 같은 목적을 달성하기 위한 본 발명은 송신부의 제1,제2 데이터 출력단에 각기 제1,제2 바이어스저항을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항과 제1,제2 특성저항 및 제1,제2 커패시터를 각기 접속하며, 상기 제1,제2 커패시터 사이에 제1,제2 정합저항을 직렬로 접속하고, 그 제1,제2 정합저항의 접속점에 일측이 접지된 제3 커패시터를 접속하며, 상기 제1,제2 커패시터는 각기 수신부의 제1,제2 데이터 입력단에 접속하여 구성한 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 송신부의 제1,제2 데이터 출력단에 각기 제1,제2 바이어스저항을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항과 제1,제2 특성저항 및 제1,제2 커패시터를 각기 접속하며, 상기 제1,제2 커패시터 사이에 제1 정합저항을 접속하고, 상기 제1,제2 커패시터는 각기수신부의 제1,제2 데이터 입력단에 접속하여 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 임피던스 정합회로의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 임피던스 정합회로의 구성을 보인 회로도서, 이에 도시한 바와같이 송신부(TX)의 제1,제2 데이터 출력단(+Data Out),(-Data Out)에 각기 제1,제2 바이어스저항(R1),(R2)을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항(R3),(R4)과 제1,제2 특성저항(Z0),(Z1) 및 제1,제2 커패시터(C1),(C2)를 각기 접속하며, 상기 제1,제2 커패시터(C1),(C2) 사이에 제1,제2 정합저항(R5),(R6)을 직렬로 접속하고, 그 제1,제2 정합저항(R5),(R6)의 접속점에 일측이 접지된 제3 커패시터(C3)를 접속하며, 상기 제1,제2 커패시터(C1),(C2)는 각기 수신부(RX)의 제1,제2 데이터 입력단(+Data In),(-Data In)에 접속하여 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 발명이 적용되는 임피던스 정합회로는, 도3과 같이 기가비트 이더넷트랜시버와 광모듈사이에서 정합하는데, 상기 기가비트 이더넷트랜시버는 1.25Gbps의 전송과 IEEE802.3z 표준을 만족시키는 디바이스로서 +3.3V로 동작한다.

이때, 리플렉션(Reflection)을 최소화하기 위해, 유전상수나 전송라인의 임피던스를 조정해햐 하는 데, 레이아웃(Layout)시 고속의 차동라인들은 쌍으로 라우트되어야 하고, 스트립라인(Stripline) 보다 더 긴 길이의 전송라인을 구동시킬 수 있는 마이크로스트립라인(Microstrip)을 사용하며, 전송라인의 최소한의 스큐 (Skew)를 보장하기 위하여 동일한 길이로 라우트 되어야 한다.

여기서, 라인 임피던스 매칭으로 중요한 파라미터인 특성저항은 스트립라인 (Stripline)과 마이크로스트립(Microstrip)에 따라 다르므로 그에 따른 특성 임피던스를 적용해야 한다.

도4와 같이, 스트립라인(Stripline)은 2개의 그라운드판과 보드의 유전체 사이에 샌드위치되어 있으며, 특성저항은 보드의 유전율과 고속의 직렬라인 두께에 의해 결정된다.

그리고, 도5와 같이, 마이크로스트립(Microstrip)은 고속의 직렬라인이 보드 위에서 공기중에 노출되어 있고, 전자장이 두개의 유전체(공기와 보드)를 통해서 전달되기 때문에 스트립라인(Stripline)보다 빠른 신호로 전달할 수 있으며, 라우팅시 마이크로스트립(Microstrip)의 특성임피던스값을 기반으로 정합회로를 구현하는데, 아래의 수학식으로 특성저항값을 얻어 이를 정합회로에 직렬로 연결한다.

여기서, Z0:고속직렬 라인의 특성저항

E:상대유전율

H:유전자의 두께

W:고속직렬라인의 폭

T:구리두께

여기서, 송신부(TX)의 제1,제2 데이터 출력단(+Data Out),(-Data Out)에 접속된 저항(R1),(R2)은 데이터를 바이어스하고, 상기 저항(R1),(R2)에 각기 시리얼패딩저항(R3), (R4)과 특성저항(Z0), (Z1)을 직렬로 연결하여 부하의 리플렉션 (Reflection)을 감소시킨다.

이때, 수신부(RX)와 송신부(TX)를 정합시키기 위하여 커패시터(C1),(C2) 사이에 정합저항(R5),(R6)을 직렬로 접속하는데, 그 정합저항(R5),(R6)의 저항값은 상기 특성저항(Z0),(Z1)의 저항값과 같은 값을 사용한다.

여기서, 도6은 싱글 터미네이션 저항을 사용한 임피던스 정합회로도로서, 도3과 일반적인 구성은 동일하며, 다만 정합저항(R5)을 하나로 터미네이터 시켜 그 정합저항(R5)이 특성저항(Z0)의 두배에 해당되는 저항값을 가진다.

이상에서 상세히 설명한 바와같이 본 발명은 송/수신 양측의 임피던스를 동일하게 같도록 유지하는 특성저항과 패딩저항을 직렬로 연결하여 사용함으로써 고속 라인을 기가비트 트랜시버에 연결할때 그 고속 직렬 라인의 로드 리플렉션 (Re flection)을 최소화하는 효과가 있다.

Claims

송신부의 제1,제2 데이터 출력단에 각기 제1,제2 바이어스저항을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항과 제1,제2 특성저항 및 제1,제2 커패시터를 각기 접속하며, 상기 제1,제2 커패시터 사이에 제1,제2 정합저항을 직렬로 접속하고, 그 제1,제2 정합저항의 접속점에 일측이 접지된 제3 커패시터를 접속하며, 상기 제1,제2 커패시터는 각기 수신부의 제1,제2 데이터 입력단에 접속하여 구성한 것을 특징으로 하는 임피던스 정합회로.
제1 항에 있어서, 제1,제2 정합저항은 제1,제2 특성저항과 동일한 저항값을 가지는 것을 특징으로 하는 임피던스 정합회로.
송신부의 제1,제2 데이터 출력단에 각기 제1,제2 바이어스저항을 접속하고, 그 접속점에 순차적으로 제1,제2 시리얼패딩저항과 제1,제2 특성저항 및 제1,제2 커패시터를 각기 접속하며, 상기 제1,제2 커패시터 사이에 제1 정합저항을 접속하고, 상기 제1,제2 커패시터는 각기 수신부의 제1,제2 데이터 입력단에 접속하여 구성한 것을 특징으로 하는 임피던스 정합회로.