TWI588970B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI588970B
TWI588970B TW102137712A TW102137712A TWI588970B TW I588970 B TWI588970 B TW I588970B TW 102137712 A TW102137712 A TW 102137712A TW 102137712 A TW102137712 A TW 102137712A TW I588970 B TWI588970 B TW I588970B
Authority
TW
Taiwan
Prior art keywords
metal film
diffusion region
nmos transistor
spacer
drain
Prior art date
Application number
TW102137712A
Other languages
English (en)
Other versions
TW201436170A (zh
Inventor
Takeshi Koyama
Yoshitsugu Hirose
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201436170A publication Critical patent/TW201436170A/zh
Application granted granted Critical
Publication of TWI588970B publication Critical patent/TWI588970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置
本發明係關於在墊片之下方具有NMOS電晶體之半導體裝置。
也被稱為IC或半導體晶片的半導體裝置為了與其他元件或其他半導體裝置電性連接，具有屬於外部連接用電極的墊片。在該墊片附近，通常設置有保護半導體裝置之內部電路防止ESD(靜電放電)的ESD保護電路。ESD保護電路以使用多指型之NMOS電晶體為多。此時，該NMOS電晶體之閘極電極和源極和背閘極被連接於接地端子，汲極被連接於墊片。
在此，在使用多指型之NMOS電晶體之ESD保護電路中，藉由嘗試各種方法，使各通道均勻動作，並使半導體裝置之ESD耐量變高。具體而言，例如在專利文獻1之技術中，適當控制ESD保護電路之NMOS電晶體之矽化物金屬膜和閘極電極的距離。在專利文獻2之技術中，適當地控制源極之接點的數量。在專利文獻3之技術中，適當地控制通道長之長度。上述技術皆為精細地規定 NMOS電晶體之佈置。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-210904號公報
[專利文獻2]日本特開2010-219504號公報
[專利文獻3]日本特開2007-116049號公報
但是，ESD之突波電流為極大且瞬間的電流。因此，要根據其突波電流來規定NMOS電晶體之佈置極為困難。相反地，要將ESD耐量對NMOS電晶體之佈置的相依性予以量化實際上也幾乎不可能。
本發明係鑒於上述課題而創作出，提供不用規定多指型之ESD保護用之NMOS電晶體之佈置的尺寸，能提高ESD耐量之半導體裝置。
本發明係為了解決上述課題，在墊片之下方具有NMOS電晶體之半導體裝置，具備：上述NMOS電晶體，其交互具有源極及汲極之區域，在上述源極和上述汲極之間的通道上具有閘極電極，上述通道之數量為偶數；下層金屬膜，其係用以電性連接至上述汲極；中間層金屬膜， 其係矩形環形狀，在上述墊片之下方具有開口部；用以電性連接至上述汲極的第一通孔，其係電性連接上述下層金屬膜和上述中間層金屬膜；上層金屬膜，其係在與上述開口部略一致的墊片開口部使上述墊片露出；及保護膜，其具有上述墊片開口部，上述第一通孔僅被設置在上述中間層金屬膜之一邊，和與上述一邊相向之另一邊。
第一通孔用以從墊片電性連接至ESD保護電路之NMOS電晶體之汲極。該第一通孔係在墊片之下方，僅設置在為矩形環形狀之中間層金屬膜之一邊，和與其一邊相向之另一邊。即是，用以對汲極電性連接的所有第一通孔呈對稱地存在於墊片之略正下方。
依此，被施加至墊片之ESD之突波電流容易均勻地朝向所有的汲極。如此一來，ESD保護電路之NMOS電晶體之各通道容易均勻地動作，並且能夠提升半導體裝置之ESD耐量。
10‧‧‧P型擴散區域
12‧‧‧N型擴散區域
13‧‧‧閘極電極
14‧‧‧接點
15‧‧‧下層金屬膜
16‧‧‧第一通孔
17‧‧‧中間層金屬膜
18‧‧‧第二通孔
19‧‧‧上層金屬膜
21‧‧‧NMOS電晶體
22‧‧‧墊片
23‧‧‧墊片開口部
圖1為表示半導體裝置之墊片構造的俯視圖，(A)表示擴散區域和閘極電極和接點和墊片開口部，(B)表示擴散區域和下層金屬膜和墊片開口部。
圖2為表示半導體裝置之墊片構造的俯視圖，(A)表示下層金屬膜和第一通孔和中間層金屬膜和墊片開口 部，(B)表示第二通孔和上層金屬膜和墊片開口部。
圖3表示半導體裝置之墊片之下方之ESD保護電路的電路圖。
圖4為半導體裝置之墊片構造的俯視圖。
圖5為半導體裝置之墊片構造的俯視圖。
以下，針對本發明之第一實施型態，參考圖面而作說明。
首先，針對半導體裝置之墊片構造，使用圖1和圖2予以說明。圖1為表示半導體裝置之墊片構造的俯視圖，(A)表示擴散區域和閘極電極和接點和墊片開口部，(B)表示擴散區域和下層金屬膜和墊片開口部。圖2為與圖1相同表示半導體裝置之墊片構造的俯視圖，(A)表示下層金屬膜和第一通孔和中間層金屬膜和墊片開口部，(B)表示第二通孔和上層金屬膜和墊片開口部。
如圖1之(A)所示般，設置用以固定基板電位之P型擴散區域10及源極及汲極之N型擴散區域12，在源極及汲極之N型擴散區域12之間，設置閘極電極13，構成NMOS電晶體21。NMOS電晶體21成為多指型。該NMOS電晶體21被用以固定基板電位的P型擴散區域10包圍，交互具有源極及汲極之N型擴散區域12，閘極電極13在圖中係在成為上下端之閘極寬方向之兩端互相被連接。在此，通道之數量為偶數，具有成為源極之N型擴 散區域12以作為在閘極長度方向中之兩端的擴散區域。如此一來，因NMOS電晶體21之汲極常成為在閘極電極13於圖面上夾著左右，故成為左右對稱之構造，在NMOS電晶體21之各電晶體中，ESD之突波所造成之電流從汲極以各汲極為中心在圖中呈左右對稱流動。NMOS電晶體21之閘極電極13和P型擴散區域10與接地端子連接而被施加接地電壓VSS。在源極及汲極之N型擴散區域12上設置接點14，經接點14電性連接汲極和下層金屬膜15。
圖1之(B)表示用以取得與汲極電性連接的下層金屬膜15之配置。汲極最終被連接於墊片。再者，下層金屬膜15係將閘極電極和源極和P型擴散區域10連接於接地端子。並且，在該圖中，“S”表示源極，“D”表示汲極。注入用以形成N型擴散區域21之雜質的區域藉由光阻遮罩之開口部11而被規定。
如圖2之(A)所示般，在下層金屬膜15之上，配置具有矩形環形狀，且在之後所形成之墊片22之下方具有開口部的中間層金屬膜17。並且，在圖中中間層金屬膜17為透明，描畫成可以看見位於下方的下層金屬膜15。在下層金屬膜15和中間層金屬膜17之間配置第一通孔16。第一通孔16電性連接下層金屬膜15和中間層金屬膜17。中間層金屬膜17經下層金屬膜15而朝汲極電性連接。第一通孔16僅配置在中間層金屬膜17之通道寬度方向之一邊，和與其一般相向之另一邊。藉由將第一通孔配 置成如此，具有包含NMOS電晶體之墊片的半導體裝置，相對於NMOS電晶體之通道寬度方向之中央直線，在所有的構成要素中可以具有對稱性。在該例中，中央之直線成為通過中央之汲極之中心的直線。
並且，中間層金屬膜17為矩形環形狀，因在墊片22之下方不存在中間層金屬膜17，故存在連續厚的絕緣膜。如此一來，為外部連接用之電極的墊片22被打線接合時，即使由於打線接合之衝擊，在墊片22之下方的方向產生應力，其應力被厚的絕緣膜吸收，也難以在絕緣膜產生裂紋。再者，即使於探測時，探針卡之探針接觸接觸墊片22，由於其接觸產生衝擊，也難以在絕緣膜產生裂紋。
如圖2之(B)所示般，在中間層金屬膜17之上設置第二通孔18，並在其上方配置成為墊片之上層金屬膜19。第二通孔18電性連接中間層金屬膜17和上層金屬膜19。在上層金屬膜19之表面設置具有與中間層金屬膜17之開口部略一致之墊片開口部23的保護膜。墊片22係在墊片開口部23露出上層金屬膜19。
以上，藉由圖1及圖2表示實施形態的在墊片下方具有ESD保護電路之NMOS電晶體21的半導體裝置，適合於電源端子之ESD保護。用於輸入端子之ESD保護之時，連接被配置在汲極之上方的下層金屬膜15彼此，若為從不具有被設置在背閘極上之下層金屬膜15之部分，將下層金屬膜15引出至內部電路等之方法即可。
接著，針對藉由半導體裝置之墊片22之下方的ESD保護電路所產生的ESD保護動作予以說明。圖3表示為半導體裝置之墊片之下方之ESD保護電路的NMOS電晶體21的電路圖。
當對墊片22施加正的突波時，突波電壓被施加至構成保護電路之NMOS電晶體21之汲極。因突波電壓大，故在汲極引起停頓，電流流入基板，提高基板之電位。當電位之上升超過0.6V時，將汲極設為集極，將基板設為基極，將源極設為射極之雙極電晶體動作，突波所引起之大電流流至接地端子。相反地，當墊片22被施加負的突波時，施加於NMOS電晶體21之寄生二極體的電壓成為順方向，經該寄生二極體，突波所引起之電流在與接地端子之間流動。如此一來，保護電路藉由突波引導至接地端子，突波不會傳達至內部電路，保護內部電路。
在本發明中，不用規定多指型之ESD保護用之NMOS電晶體之佈置的尺寸，藉由將墊片到汲極之各金屬層之形狀及通孔之配置設成對稱(左右或上下)，使NMOS電晶體之各通道容易均勻動作，可以提升半導體裝置之ESD耐量。
並且，半導體裝置之ESD保護電路之NMOS電晶體21存在於半導體裝置之墊片22之下方，故NMOS電晶體21之汲極和墊片22之間的距離變短，對應此寄生電阻變小。當從墊片22至NMOS電晶體21之汲極為止之寄生電阻變小時，對應此突波電流容易從墊片22流入至NMOS 電晶體21，突波電流難以從墊片22流入內部電路。依此，內部電路更被保護，防止突波電流。
再者，當如上述般寄生電阻變小時，即使突波電流流入其寄生電阻，在寄生電阻的局部性發熱變少。依此，在ESD保護電路之NMOS電晶體21，難以產生由於局部性之發熱而導致ESD耐量下降。依此，內部電路更被保護，防止突波電流。
圖4表示本發明之第二實施型態。(A)表示擴散區域和閘極電極和接點和墊片開口部，(B)表示擴散區域和下層金屬膜和墊片開口部。如圖4(A)所示般，於NMOS電晶體21之兩端及中央為源極區域之時，為了使源極及汲極區域附近之基板電位安定，可以沿著NMOS電晶體21之中心，以與源極之N型擴散區域12鄰接之方式，配置用以固定基板電位之P型擴散區域10。
圖5表示本發明之第三實施型態。(A)表示擴散區域和閘極電極和接點和墊片開口部，(B)表示擴散區域和下層金屬膜和墊片開口部。在圖1中，NMOS電晶體21雖然具有為源極之N型擴散區域12，以作為在閘極長度方向中之端的擴散區域，但是即使如圖5(A)所示般，具有為汲極之N型擴散區域12亦可。
再者，中間層金屬膜17之開口部及墊片開口部23為矩形，即使為正方形或長方形亦可。
再者，在上述說明中，雖然使用下層金屬膜15和中間層金屬膜17和上層金屬膜19之三層的金屬膜，但是即使 適當使用四層以上之金屬膜亦可。此時，上層金屬膜之下方的金屬膜為矩形環形狀，必須構成在墊片22之下方具有開口部。
再者，NMOS電晶體21之閘極電極13在上述之說明中為連續，雖無圖示，但若滿足對稱性，即使適當被切斷亦可。該被切斷之閘極電極13藉由下層金屬膜15被連接。
15‧‧‧下層金屬膜
16‧‧‧第一通孔
17‧‧‧中間層金屬膜
18‧‧‧第二通孔
19‧‧‧上層金屬膜
22‧‧‧墊片
23‧‧‧墊片開口部

Claims (4)

  1. 一種半導體裝置，為在墊片之下方具有NMOS電晶體的半導體裝置，其特徵為具有：上述NMOS電晶體，其具有被交互配置之源極及汲極之擴散區域，和被配置在上述源極和上述汲極之間之各通道上的閘極電極，和包圍上述源極及汲極之擴散區域和上述閘極電極之用以固定基板電位的P型擴散區域，上述通道之數量為偶數：第1下層金屬膜，其係為了取得與上述汲極之電性連接，被配置在上述汲極上；第2下層金屬膜，其係用以將上述源極和上述閘極電極電性連接於上述P型擴散區域；中間層金屬膜，其係矩形環形狀，在上述墊片之下方具有開口部，經第一通孔與上述第1下層金屬膜電性連接；形成有上述墊片的上層金屬膜，其係被配置在上述中間層金屬膜之上方，經第二通孔與上述中間層金屬膜電性連接；及保護膜，其具有與上述開口部一致的墊片開口部，上述第一通孔僅被配置在上述中間層金屬膜之一邊和與上述一邊相向之另一邊，上述源極及汲極之擴散區域相對於上述NMOS電晶體之通道寬度方向之直線對稱地被配置。
  2. 如申請專利範圍第1項所記載之半導體裝置，其中 上述NMOS電晶體具有上述源極之擴散區域以作為在閘極長度方向之兩端的擴散區域。
  3. 如申請專利範圍第1項所記載之半導體裝置，其中上述NMOS電晶體具有上述汲極之擴散區域以作為在閘極長度方向之兩端的擴散區域。
  4. 如申請專利範圍第2項所記載之半導體裝置，其中上述NMOS電晶體又具有在位於上述NMOS電晶體之中心的上述源極之擴散區域夾著兩側的用以固定基板電位的P型擴散區域。
TW102137712A 2012-10-30 2013-10-18 Semiconductor device TWI588970B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239494A JP6013876B2 (ja) 2012-10-30 2012-10-30 半導体装置

Publications (2)

Publication Number Publication Date
TW201436170A TW201436170A (zh) 2014-09-16
TWI588970B true TWI588970B (zh) 2017-06-21

Family

ID=50546237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137712A TWI588970B (zh) 2012-10-30 2013-10-18 Semiconductor device

Country Status (5)

Country Link
US (1) US9006830B2 (zh)
JP (1) JP6013876B2 (zh)
KR (1) KR102082109B1 (zh)
CN (1) CN103794599B (zh)
TW (1) TWI588970B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312371B2 (en) * 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
JP2017069412A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
CN110299356A (zh) * 2019-07-26 2019-10-01 宁波芯浪电子科技有限公司 一种用于mos管的静电保护方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084491A1 (en) * 2000-12-30 2002-07-04 Lee Myoung Goo Multi-finger type electrostatic discharge protection circuit
US20020190333A1 (en) * 2001-06-01 2002-12-19 Winbond Electronics Corp. ESD protection devices and methods for reducing trigger voltage
US20120112286A1 (en) * 2010-11-03 2012-05-10 Texas Instruments Incorporated Esd protection using diode-isolated gate-grounded nmos with diode string

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
EP0923126A1 (en) * 1997-12-05 1999-06-16 STMicroelectronics S.r.l. Integrated electronic device comprising a mechanical stress protection structure
JP3505433B2 (ja) * 1999-05-21 2004-03-08 三洋電機株式会社 半導体装置
JP2002289786A (ja) * 2001-03-28 2002-10-04 Nec Corp 静電気保護素子
US6909149B2 (en) * 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
JP2005064462A (ja) * 2003-07-28 2005-03-10 Nec Electronics Corp マルチフィンガー型静電気放電保護素子
JP4867157B2 (ja) * 2004-11-18 2012-02-01 ソニー株式会社 高周波トランジスタの設計方法、および、マルチフィンガーゲートを有する高周波トランジスタ
JP4682622B2 (ja) * 2005-01-11 2011-05-11 セイコーエプソン株式会社 半導体装置
CN100498917C (zh) * 2005-06-30 2009-06-10 精工爱普生株式会社 集成电路装置及电子设备
JP4839737B2 (ja) * 2005-06-30 2011-12-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007116049A (ja) 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
JP5603089B2 (ja) 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
JP5529607B2 (ja) 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
JP5297495B2 (ja) * 2011-05-02 2013-09-25 ルネサスエレクトロニクス株式会社 静電気放電保護素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084491A1 (en) * 2000-12-30 2002-07-04 Lee Myoung Goo Multi-finger type electrostatic discharge protection circuit
US20020190333A1 (en) * 2001-06-01 2002-12-19 Winbond Electronics Corp. ESD protection devices and methods for reducing trigger voltage
US20120112286A1 (en) * 2010-11-03 2012-05-10 Texas Instruments Incorporated Esd protection using diode-isolated gate-grounded nmos with diode string

Also Published As

Publication number Publication date
JP6013876B2 (ja) 2016-10-25
CN103794599A (zh) 2014-05-14
CN103794599B (zh) 2017-11-21
JP2014090096A (ja) 2014-05-15
KR102082109B1 (ko) 2020-02-27
KR20140056013A (ko) 2014-05-09
US9006830B2 (en) 2015-04-14
TW201436170A (zh) 2014-09-16
US20140117451A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP6274968B2 (ja) 半導体装置
JP6600491B2 (ja) Ｅｓｄ素子を有する半導体装置
TWI575699B (zh) 半導體裝置
JP6011136B2 (ja) 半導体装置
TWI588970B (zh) Semiconductor device
TWI613786B (zh) 半導體裝置
CN101599491B (zh) Esd保护电路和半导体器件
JP2009032968A (ja) 半導体装置及びその製造方法
JP6956247B2 (ja) 半導体装置
JP4756084B2 (ja) 半導体装置
JP6896821B2 (ja) 半導体装置
JP3539368B2 (ja) 半導体装置
JP7261277B2 (ja) 半導体装置
JP2014123633A (ja) 半導体装置
TWI585936B (zh) 靜電放電保護結構
JP5458720B2 (ja) 半導体装置
JPWO2012077581A1 (ja) 半導体装置