TWI556357B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI556357B
TWI556357B TW104134076A TW104134076A TWI556357B TW I556357 B TWI556357 B TW I556357B TW 104134076 A TW104134076 A TW 104134076A TW 104134076 A TW104134076 A TW 104134076A TW I556357 B TWI556357 B TW I556357B
Authority
TW
Taiwan
Prior art keywords
seal ring
integrated circuit
semiconductor device
inner seal
ring
Prior art date
Application number
TW104134076A
Other languages
English (en)
Other versions
TW201644010A (zh
Inventor
楊名慧
廖浚廷
陳益德
陳程元
劉和昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI556357B publication Critical patent/TWI556357B/zh
Publication of TW201644010A publication Critical patent/TW201644010A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明是有關於一種半導體裝置。
大體而言，許多積體電路(Integrated Circuits，ICs)係同時被製造於晶圓上。當製造完成時，晶圓被鋸成個別的晶片。這些晶片的最上面表面通常藉由沈積一保護層而被保護。然而，保護層無法覆蓋每個晶片的周邊。因此，每個晶片的周邊係被暴露至不期望暴露的濕氣以及離子污染物之中。據此，「封環」，也稱為「護環」，通常被圍繞在每個晶片之至少一上周邊的至少一金屬帶所形成，成為鋸晶圓前IC晶粒製造的一部分。這些封環可以提供結構補強，並且停止不期望的濕氣以及移動的離子污染物進入晶片的主動電路區，並且影響操作可靠性。
依據一些實施方式，一種半導體裝置包含一積體電路、至少一外封環以及至少一內封環。外封環環繞積體電路，外封環包含複數堆疊配置之金屬層，且這些金屬層係為封 閉之迴圈。內封環設置於外封環以及積體電路之間，並且與外封環分離。內封環具有至少一間隙由內封環所環繞之一區域延伸至內封環以外之一區域。
依據一些實施方式，一種半導體裝置包含一積體電路、至少一外封環以及至少一內封環。外封環設置於積體電路之周圍。外封環包含複數堆疊配置之金屬層，且這些金屬層連續性地環繞積體電路。內封環設置於外封環以及積體電路之間，並且與外封環分離。內封環非連續性地環繞積體電路。
依據一些實施方式，一種製造一半導體裝置的方法包含形成一積體電路。至少一外封環被形成以環繞積體電路，包含形成複數堆疊配置之金屬層。這些金屬層為封閉之迴圈。至少一內封環被形成於外封環以及積體電路之間，並且與外封環分離。內封環具有至少一間隙，由內封環所環繞之一區域延伸至內封環以外之一區域。
依據上述之實施方式，由於半導體裝置包含封閉迴圈的外封環以及有間隙的內封環，外封環以及內封環可共同提供結構補強，並且阻止不期望的濕氣以及移動的離子污染物進入積體電路，以及影響操作可靠性。同時切斷雜訊耦合路徑。
110‧‧‧積體電路
116‧‧‧第一電路
118‧‧‧第二電路
120、120a、120b‧‧‧外封環
122、122a、122b、132、132a、132b‧‧‧金屬層
124、124a、134、134a‧‧‧接觸
130、130a、130b‧‧‧內封環
131a‧‧‧第一電流
131b‧‧‧第二電流
133‧‧‧間隙
135i‧‧‧內開口
135o‧‧‧外開口
135g‧‧‧構槽
136‧‧‧第一端
137、139‧‧‧阻障
138‧‧‧第二端
142‧‧‧第一部分
144‧‧‧第二部分
146‧‧‧密封部
150‧‧‧基板
152、154‧‧‧主動區域
156‧‧‧淺溝隔離
160、160a‧‧‧介電層
170‧‧‧保護層
180‧‧‧連接件
202、204、206‧‧‧操作
G、Ga、Gb‧‧‧間隙
P‧‧‧區域
C‧‧‧角落
3-3、4-4‧‧‧線段
當結合附圖進行閱讀時，通過以下詳細說明最好地理解本揭露的各方面。應該注意的是，根據工業中的標準實踐，多種部件不按比例繪製。事實上，為了論述清楚起見，多種部件的尺寸可以任意地增加或減小。
第1圖係依據本揭露之一些實施方式之半導體裝置的上視圖。
第2圖係依據本揭露之一些實施方式之第1圖中之外封環之金屬層以及接觸的示意圖。
第3圖為第1圖中沿線段3-3的剖面圖。
第4圖為第1圖中沿線段4-4的剖面圖。
第5圖為依據本揭露之一些實施方式之半導體裝置的上視圖。
第6圖為依據本揭露之一些實施方式之半導體裝置的上視圖。
第7A圖為依據本揭露之一些實施方式之半導體裝置的上視圖。
第7B圖係為第7A圖中區域P的放大圖。
第7C圖與第7D圖係依據本揭露之一些實施方式之半導體裝置的放大上視圖。
第8圖係依據本揭露之一些實施方式之半導體裝置的上視圖。
第9圖係依據本揭露之一些實施方式之形成半導體裝置的方法的流程圖。
以下的揭露提供了許多不同的實施方式或例子，以實現所提供主題之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本揭露。當然這些例子僅供例示，並非用以作為限制。例如，在以下說明中，第一部件形成在第二部件上 方或上可以包括以直接接觸的方式形成第一部件和第二部件的實施方式，並且還可以包括可以在第一部件和第二部件之間形成附加部件，使得第一部件和第二部件可以不直接接觸的實施方式。本揭露可能會在各例子中重複參考數字及/或文字。這樣的重複係基於簡單與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
而且，為了便於說明，可以在本發明中使用諸如「在…之下」、「在…下面」、「下部」、「在…上」、「上部」等的空間相對位置術語，以描述圖中所示的一個元件或部件與另一個元件或部件的關係。除了圖中描述的方位之外，空間關係術語預期還包含使用或操作中的器件的不同方位。另外，可以對裝置進行另外定向(旋轉90度或在其他方位上)並且因此同樣地解釋本文使用的空間關係描述符。
除非另有定義，所有此處使用的用語(包括科技術語)與本發明所屬技術領域普通技術人員所能理解的意義是相同的。進一步要理解的是，這些用語，比如在日常使用的詞典中定義的，應該被解釋為具有與相關領域的上下文中和本揭露中的意義相符合的意義，並且不被解釋為理想化的或過於正式的意義，除非在此處明確地定義。
依據不同的例示實施方式，一半導體裝置以及一製造此半導體裝置的方法被提供。這些實施方式的差別被討論。第1圖係依據本揭露之一些實施方式之半導體裝置的上視圖。第2圖係依據本揭露之一些實施方式之第1圖中的外封環120之金屬層122以及接觸(contact)124的示意圖。半導體裝置 包含積體電路110、至少一外封環120以及至少一內封環130。外封環120環繞積體電路110。外封環120包含複數個堆疊配置的金屬層122，並且金屬層122為封閉之迴圈，如第2圖所示。換句話說，這些金屬層122連續性地環繞積體電路110。內封環130係設置於外封環120以及積體電路110之間，並且與外封環120分離。內封環130具有至少一間隙G，由內封環130所環繞的一區域延伸至內封環130以外的一區域。也就是說，內封環130非連續性地環繞積體電路110。應注意的是，第2圖中之金屬層122的數量係為了說明的目的，而不應限制本揭露所要求保護的範圍。本領域的普通技術人員可以根據實際情況，選擇適當數量的金屬層122。
外封環120可以提供結構補強，並且阻止不期望的濕氣以及移動的離子污染物進入積體電路110，並且影響操作可靠性。詳細地說，於第1圖中，外封環120的金屬層122係為封閉迴圈，即金屬層122分別連續性地環繞積體電路110。由於外封環120中並沒有形成間隙，外封環120可以防止污染物、水份以及濕氣的穿透。例如，水被用來於積體電路110被從晶圓切割時進行冷卻，如果外封環120具有一間隙，氫以及氫氧離子會攻擊封環間隙中的低介電係數值材料，造成積體電路110的污染。例如，氟矽玻璃(fluorinated silicate glass，FSG)中的氟將會與水反應以形成氟化氫，而氟化氫將會腐蝕金屬。但是因為於第2圖中，外封環120的金屬層122是封閉迴圈，所以外封環120可以防止污染物、水份以及濕氣的穿透。
此外，當生產以及電性測試完成後，包含複數半導體裝置的晶圓經由旋轉鋸截操作，而被分割成長方形的半導體裝置晶片，即晶粒。被鋸截操作而分離的晶粒被清潔並遞送，以接合成一市場認可的包裝。如果外封環120具有一間隙，應力所引起的微裂縫可能會在晶圓被鋸成晶粒時形成。因此之故，在第1圖與第2圖中，因為外封環120的金屬層122係為封閉迴圈，外封環120作為一晶粒鋸截裂縫停止物。由於外封環120被提供，可保護在外封環120內側的電路區域(即積體電路110的區域)免於外在環境的影響，因此可確保半導體裝置在一段長時間內的性質穩定。
第3圖為第1圖中沿線段3-3之剖面圖。如第2圖與第3圖所示，半導體裝置可進一步包含基板150以及複數個介電層160，形成於基板150上。雖然上視圖(第1圖)未顯示，積體電路110(參照第1圖)可被形成於基板150之表面上。外封環120內嵌於介電層160，詳細而言，外封環120可以延伸穿過這些介電層160。如第3圖所示，外封環120可進一步包含主動區域152以及複數個接觸124。主動區域152形成於基板150中。第3圖中所示的金屬層122為複數個，並且金屬層122可以藉由一之介電層160而互相分開。換句話說，金屬層122與介電層160交替堆疊。此外，接觸124亦為複數個，並且位於金屬層122之間。換句話說，接觸124置於介電層160內。例如，金屬層122a藉由介電層160a而與主動區域152分離。接觸124a位於金屬層122a與主動區域152之間。金屬層122與接觸124為物 理性連接。於一些實施方式中，一保護層170可以覆蓋在最外面的金屬層122b上。
金屬層122以及接觸124之材質可為鋁、銅、錫、鎳、金、銀或其組合。介電層160的介電常數可為約1與約4.2之間。例如，介電層160可由氟矽玻璃、碳摻雜氧化物、氟化非晶碳、氫化非晶碳、氫化倍半矽氧烷(hydrogenated silsesquioxane)、聚(亞芳基醚)(poly(arylene ethers))、甲基環戊烯醇(cyclotene)、氧化矽氣凝膠(silicone oxide aerogel)或氧化矽乾凝膠(silicone oxide xerogel)所製成。另外，介電層160可由旋轉塗佈或是化學氣相沈積法所形成。
如第1圖所示，內封環130具有至少一間隙G。間隙G將內封環130的迴圈打斷，被打斷的內封環130使得雜訊耦合路徑被打斷，否則雜訊可能會存在於封閉迴圈的封環。將雜訊打斷是為了將半導體裝置從高頻電路，例如射頻(RF)電路，所產生的雜訊隔離。在一些實施方式中，積體電路110包含一高頻電路，其可能不預期地影響其他位於半導體裝置之外的電路。在另外一些實施方式中，高頻電路是在半導體裝置的外部，因此積體電路110必需被保護，以免於雜訊耦合。由於內封環130具有間隙G，雜訊耦合的問題可以被解決。
第4圖為第1圖中沿線段4-4之剖面圖。內封環130內嵌於介電層160。詳細而言，內封環130可以延伸穿過這些介電層160。如第4圖所示，內封環130設置於基板150上，並且可進一步包含主動區域154、複數金屬層132以及複數個接觸134。主動區域154形成於基板150中，以及一淺溝隔離156 可鄰近於主動區域154。金屬層132具有複數個被介電層160之一所填充的間隙133。第4圖中所示的金屬層132可以由一之介電層160而互相分開。換句話說，金屬層132與介電層160交替堆疊。此外，接觸134亦為複數個，並且位於金屬層132之間。換句話說，接觸134設置於介電層160之內。例如，金屬層132a藉由介電層160a而與主動區域154分離。接觸134a位於金屬層132a與主動區域154之間。金屬層132與接觸134係物理性地連接。於一些實施方式中，保護層170進一步覆蓋在最外面的金屬層132b上。金屬層132以及接觸134之材質可為鋁、銅、錫、鎳、金、銀或其組合。
於第4圖中，金屬層132具有間隙133以形成第1圖之間隙G。於一些實施方式中，間隙133實質上互相對齊以形成間隙G。也就是說，間隙133互相重疊。但是，於另一些實施方式中，這些間隙133可不互相對齊。例如，間隙133為交錯地以形成間隙G。
如第1圖所示，內封環130具有複數個間隙G以及複數密封部146，其沿著外封環120之一內側排列，並且相鄰二密封部146被一之間隙G所分開。換句話說，內封環130係被間隙G切割成複數密封部146。例如，第1圖中的內封環130包含十四個密封部146，但本揭露所要求保護的範圍並不限於此。密封部146可以防止雜訊耦合，並且阻擋積體電路110以及外封環120之間的電性交互作用。
第5圖為依據本揭露之一些實施方式之半導體裝置之上視圖。第5圖與第1圖之半導體裝置的差別是有關於外封 環的數量。在第5圖中，半導體裝置包含互相分開的二外封環120a、120b。外封環120a環繞內封環130以及積體電路110，而外封環120b設置於外封環120a與內封環130之間。外封環120a與120b均具有封閉之迴圈的金屬層122(參照第2圖)。因此，第5圖之半導體裝置相較於第1圖之半導體裝置，可以提供較佳的結構補強，並且可以停止不希望的濕氣以及移動的離子污染物進入積體電路110，以及影響操作可靠性。因第5圖之半導體裝置之其他相關的結構細節與第1圖之半導體裝置類似，於此不再贅述。值得注意的是，第1圖與第5圖中外封環120的數量僅是為了說明的目的，不應用以限制本揭露所要求保護的範圍。本領域的普通技術人員可以根據實際情況，選擇適當數量的外封環120。
第6圖為依據本揭露之一些實施方式之一半導體裝置之一上視圖。第6圖與第1圖之半導體裝置的差別是有關於內封環的數量。在第6圖中，半導體裝置包含互相分開的二內封環130a、130b。內封環130a係設置於外封環120與積體電路110之間，並且內封環130b係設置於外封環120以及內封環130a之間。內封環130a具有至少一間隙Ga，並且內封環130b具有至少一間隙Gb。間隙Ga與Gb非互相對齊，事實上，它們為互相偏移。間隙Ga與Gb之間的偏移，進一步降低了大氣中濕氣穿透進入積體電路110的可能性。當內封環130a包含多個間隙Ga時，內封環130b可以被定位以至於間隙Gb與內封環130a上最近的間隙Ga偏移。如第6圖所示，當濕氣可能可以穿透間隙Gb時，濕氣並不能立刻穿透進入積體電路110，而若濕 氣穿透進入積體電路110，可能會損壞積體電路110中的組件。濕氣係被內封環130a所阻擋。
這些間隙Ga與Gb可被製作於沿著內封環130a、130b周邊上的任何地方。間隙Ga與Gb之一目的是停止雜訊沿著周邊傳導。雖然第6圖中顯示內封環130a上有三個間隙Ga以及內封環130b上有三個間隙Gb，額外的間隙可以被增加至每一個內封環。另外，內封環130a與130b可分別具有單一的間隙。因為第6圖之半導體裝置之其他相關的結構細節與第1圖之半導體裝置類似，於此不再贅述。值得注意的是，第1圖與第6圖中內封環130的數量僅是為了說明的目的，不應用以限制本揭露所要求保護的範圍。本領域的普通技術人員可以根據實際情況，選擇適當數量的內封環130。
第7A圖為依據本揭露之一些實施方式之半導體裝置之上視圖。第7B圖係為第7A圖中區域P之放大圖。第7A圖、第7B圖與第6圖之半導體裝置的差別是有關於內封環130a、130b的配置。在第7A圖中，內封環130a具有二間隙Ga，並且內封環130b具有二間隙Gb。間隙Ga與Gb不對齊。此外，至少一之間隙Ga以及Gb形成Z形。以一之間隙Ga作為例子，間隙Ga具有面向積體電路110之一內開口135i、面向外封環120與內封環130b之一外開口135o，以及連接內開口135i以及外開口135o之溝槽135g。溝槽135g具有兩個角落C。在第7B圖中，外開口135o與內開口135i不對齊。也就是說，外開口135o與內開口135i在內封環130a的延伸方向上係分開。由於此種配置，水份、濕氣或是裂縫的穿透路徑可被延長。
在第7A圖中，間隙Ga與Gb可具有相似的形狀，即間隙Ga與Gb為Z形以延長水份、濕氣或是裂縫的穿透路徑。此外，積體電路110具有至少一第一電路116以及至少一與第一電路116分開的第二電路118。間隙Ga將內封環130a切割為接近第一電路116的第一部分142，以及接近第二電路118的第二部分144。在一些實施方式中，第一電路116可為類比電路，且第二電路118可為數位電路。因為第7A圖與第7B圖之半導體裝置之其他相關的結構細節與第6圖之半導體裝置類似，於此不再贅述。
第7C圖與第7D圖係依據本揭露之一些實施方式之半導體裝置之放大上視圖。第7C圖、第7D圖與第7B圖之半導體裝置的差別是有關於內封環130之間隙G的形狀。在第7C圖中，間隙G形成L形。換句話說，內封環130具有第一端136以及第二端138，第一端136以及第二端138均面向間隙G，即間隙G是設置在第一端136與第二端138之間。內封環130進一步具有一阻障137，連接至第一端136，延伸至第二端138之一側，並且與第二端138分開。阻障137包含與內封環130之第一端136相同的金屬，並與內封環130之第一端136被同時形成。因此，連接至間隙G之外開口135o與內開口135i的溝槽135g具有一角落C。由於此種配置，濕氣移動路徑可進一步被延長。在第7D圖中，間隙G形成C形。換句話說，內封環130進一步具有一阻障139，連接至第一端136，相對於阻障137，延伸至第二端138之另一側，並且與第二端138分開。阻障139包含與內封環130之第一端136相同的金屬，並與內封環130 之第一端136被同時形成。因此，連接至間隙G之外開口135o與內開口135i的溝槽135g具有二角落C。由於此種配置，濕氣移動路徑可進一步被延長。因為第7C圖與第7D圖之半導體裝置之其他相關的結構細節與第7B圖之半導體裝置類似，於此不再贅述。
第8圖係依據本揭露之一些實施方式之一半導體裝置之一上視圖。第8圖與第1圖之半導體裝置的差別是有關於內封環的配置。在第8圖中，內封環130a的間隙Ga與內封環130b的間隙Gb實質上互相對齊，並且半導體裝置進一步包含二連接件180，連接此二內封環130a、130b，以至於此二內封環130a、130b以及此二連接件180共同形成一封閉迴圈。詳細而言，間隙Ga與Gb對齊並且於一些實施方式中，與內封環130a、130b呈實質上90度連接。換句話說，至少一之連接件180垂直延伸至至少一之內封環130a與內封環130b。在一些其他實施方式中，連接件180係為曲線，例如圓弧或是任何其他形狀。在又一些其他實施方式中，間隙Ga與Gb並非對齊，而且連接件180可具有與內封環130a、130b實質上90度連接的直線以外的形狀或角度。於一些實施方式中，連接件180包含與內封環130a、130b相同或相似的金屬以及結構，並與內封環130a、130b被同時形成。
由於此種配置，內封環130a、130b為任何由雜訊導致的電流感應一反向電流以降低互感。例如，倘若一第一電流131a係因為射頻雜訊或其他雜訊源而被感應至內封環130a上，則一相反方向的第二電流131b(反向電流)係被感應至內封 環130b上。因為內封環130a、130b與連接件180形成一封閉迴圈，所以反向電流會被感應。因為由第一電流131a與第二電流131b所感應的磁場具有相反的方向，因此由第一電流131a與第二電流131b所產生之互感可被降低部消除。因此之故，射頻雜訊或其他雜訊源對半導體裝置的影響會被降低或消除。因為第8圖之半導體裝置之其他相關的結構細節與第1圖之半導體裝置類似，於此不再贅述。
第9圖係依據本揭露之一些實施方式之形成半導體裝置的方法的流程圖。於操作202中，形成一積體電路。於操作204，至少一外封環被形成以環繞積體電路。操作204包含形成複數呈堆疊配置的金屬層，並且這些金屬層係為封閉迴圈。於操作206，至少一內封環形成於外封環以及積體電路之間，並且與外封環分離。內封環具有至少一間隙，由內封環所環繞之一區域延伸至內封環以外的一區域。儘管示出的流程圖具有多個順序的步驟，這些步驟可以用不同的順序實施或是同時被實施。例如，一金屬層可被沉積以同時形成外封環與內封環。又例如，外封環和內封環均與積體電路同時形成。
在各種實施方式中，外封環與內封環包含導電材料或是金屬，例如鋁、銅、錫、鎳、金、銀或其組合。於一些實施方式中，外封環以及內封環包含多層，例如金屬層以及接觸。金屬層與接觸可包含任何適合的材料，並且可使用本領域已知的任何適合方法或製程所形成或製造。例如，金屬層包含鋁、銅、錫、鎳、金、銀或其組合，並且可使用電鍍、物理氣相沈積(PVD)、濺鍍或任何其他適合的製程來沈積，並藉由蝕 刻所定義。於一些實施方式中，接觸包含銅、銅合金、鎢、金、鋁或任何其他適合的材料。接觸可使用例如PVD、化學氣相沈積(CVD)、以及化學機械平坦化(CMP)所形成。
依據前述的實施方式，由於半導體裝置包含封閉迴圈的外封環以及有間隙的內封環，外封環以及內封環可共同提供結構補強，並且阻止不期望的濕氣以及移動的離子污染物進入積體電路，以及影響操作可靠性。同時切斷雜訊耦合路徑。
依據一些實施方式，一種半導體裝置包含一積體電路、至少一外封環以及至少一內封環。外封環環繞積體電路，外封環包含複數堆疊配置之金屬層，且這些金屬層係為封閉之迴圈。內封環設置於外封環以及積體電路之間，並且與外封環分離。內封環具有至少一間隙由內封環所環繞之一區域延伸至內封環以外之一區域。
依據一些實施方式，一種半導體裝置包含一積體電路、至少一外封環以及至少一內封環。外封環設置於積體電路之周圍。外封環包含複數堆疊配置之金屬層，且這些金屬層連續性地環繞積體電路。內封環設置於外封環以及積體電路之間，並且與外封環分離。內封環係非連續性地環繞積體電路。
依據一些實施方式，一種製造一半導體裝置的方法包含形成一積體電路。至少一外封環被形成以環繞積體電路，包含形成複數堆疊配置之金屬層。這些金屬層係為封閉之迴圈。至少一內封環被形成於外封環以及積體電路之間，並且與外封環分離。內封環具有至少一間隙由被內封環所環繞之一區域延伸至內封環以外之一區域。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，進行各種之更動、取代與潤飾。
110‧‧‧積體電路
120‧‧‧外封環
130‧‧‧內封環
146‧‧‧密封部
G‧‧‧間隙
3-3、4-4‧‧‧線段

Claims (10)

  1. 一種半導體裝置，包含：一積體電路；至少一外封環，環繞該積體電路，其中該外封環包含複數堆疊配置之金屬層，且該些金屬層係為封閉之迴圈；以及至少一內封環，設置於該外封環以及該積體電路之間，並且與該外封環分離，其中該內封環具有至少一間隙，由該內封環所環繞之一區域延伸至該內封環以外之一區域。
  2. 如請求項1所述之半導體裝置，其中該外封環的數量為複數個，且該些外封環互相分離。
  3. 如請求項1所述之半導體裝置，其中該內封環的數量為複數個，該些內封環設置於該外封環以及該積體電路之間，且該些內封環之該些間隙係不互相對齊。
  4. 如請求項1所述之半導體裝置，其中該內封環之數量為複數個，該些內封環設置於該外封環以及該積體電路之間，且該半導體裝置更包含：二連接件，連接該些內封環，以使該些內封環以及該二連接件共同形成一封閉迴圈。
  5. 一種半導體裝置，包含： 一積體電路；至少一外封環，設置於該積體電路之周圍，其中該外封環包含複數堆疊配置之金屬層，且該些金屬層連續性地環繞該積體電路；以及至少一內封環，設置於該外封環以及該積體電路之間，並且與該外封環分離，其中該內封環係非連續性地環繞該積體電路。
  6. 如請求項5所述之半導體裝置，其中該內封環具有至少一間隙，且該間隙具有面對該積體電路之一內開口，面對該外封環之一外開口，以及連接該內開口以及該外開口之一溝槽，且該溝槽具有至少一角落。
  7. 如請求項6所述之半導體裝置，其中該積體電路包含一第一電路以及與該第一電路分開之一第二電路，該內封環包含被複數間隙區分之一第一部分以及一第二部分，該第一部分係接近該第一部分，且該第二部分係接近該第二電路。
  8. 一種製造一半導體裝置之方法，包含：形成一積體電路；形成至少一外封環以環繞該積體電路，包含形成複數堆疊配置之金屬層，其中該些金屬層為封閉之迴圈；以及形成至少一內封環於該外封環以及該積體電路之間，並且與該外封環分離，其中該內封環具有至少一間隙，由 該內封環所環繞之一區域延伸至該內封環以外之一區域。
  9. 如請求項8所述之方法，其中該外封環以及該內封環係與該積體電路同時被形成。
  10. 如請求項8所述之方法，其中該內封環之數量為複數個，且形成該些內封環包含：形成二連接件以連接該些內封環，以使該些內封環以及該二連接件形成一封閉迴圈。
TW104134076A 2015-06-10 2015-10-16 半導體裝置及其製造方法 TWI556357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562173822P 2015-06-10 2015-06-10
US14/795,788 US10366956B2 (en) 2015-06-10 2015-07-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TWI556357B true TWI556357B (zh) 2016-11-01
TW201644010A TW201644010A (zh) 2016-12-16

Family

ID=57395031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134076A TWI556357B (zh) 2015-06-10 2015-10-16 半導體裝置及其製造方法

Country Status (5)

Country Link
US (5) US10366956B2 (zh)
KR (1) KR101764011B1 (zh)
CN (1) CN106252297B (zh)
DE (1) DE102015111848B4 (zh)
TW (1) TWI556357B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725129B (zh) * 2016-11-28 2021-04-21 台灣積體電路製造股份有限公司 半導體結構及半導體製造方法
CN116454053A (zh) * 2023-06-16 2023-07-18 西安紫光国芯半导体股份有限公司 一种功能芯片、晶圆、模组设备及测试方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446507B2 (en) * 2017-08-30 2019-10-15 Micron Technology, Inc. Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
CN108133911A (zh) * 2017-12-21 2018-06-08 王孝裕 一种用于保护集成电路芯片的密封环结构
CN109962039B (zh) * 2017-12-25 2021-01-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及电子装置
CN108987377B (zh) * 2018-07-20 2021-06-04 上海华虹宏力半导体制造有限公司 一种定位场区域的边界的方法
JP2020170799A (ja) * 2019-04-04 2020-10-15 株式会社村田製作所 半導体チップ
CN112038299B (zh) * 2019-06-04 2022-05-06 胜丽国际股份有限公司 堆叠式感测器封装结构
CN111162058A (zh) * 2020-02-24 2020-05-15 杭州立昂东芯微电子有限公司 一种砷化镓器件金属保护环
US11682632B2 (en) * 2020-04-15 2023-06-20 Qualcomm Incorporated Integrated device comprising periphery structure configured as an electrical guard ring and a crack stop
TWI845672B (zh) * 2020-05-08 2024-06-21 聯華電子股份有限公司 封裝環結構
CN117080169A (zh) * 2020-05-25 2023-11-17 联华电子股份有限公司 集成电路元件及其制作方法
US11373962B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Advanced seal ring structure and method of making the same
US11862481B2 (en) 2021-03-09 2024-01-02 Apple Inc. Seal ring designs supporting efficient die to die routing
US11728229B2 (en) 2021-03-25 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in redundant region of double seal ring
CN117371171B (zh) * 2023-08-31 2024-05-24 湖北江城实验室科技服务有限公司 密封环可靠性的评估方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543178B (en) * 2002-03-15 2003-07-21 Taiwan Semiconductor Mfg Mask to prevent electrostatic discharge
TW201436005A (zh) * 2013-03-13 2014-09-16 Taiwan Semiconductor Mfg 堆疊式半導體裝置及成型堆疊式半導體裝置之方法
TW201519331A (zh) * 2013-11-02 2015-05-16 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6427222B1 (en) 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4603281B2 (ja) 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2005117120A1 (ja) * 2004-05-28 2005-12-08 Fujitsu Limited 半導体装置及びその製造方法
JP4636839B2 (ja) 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5090696B2 (ja) 2006-09-12 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US7893459B2 (en) * 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
US7602065B2 (en) 2007-11-30 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring in semiconductor device
US8188578B2 (en) 2008-05-29 2012-05-29 Mediatek Inc. Seal ring structure for integrated circuits
US7667302B1 (en) * 2008-09-09 2010-02-23 Mediatek Inc. Integrated circuit chip with seal ring structure
US8242586B2 (en) * 2008-09-09 2012-08-14 Mediatek Inc. Integrated circuit chip with seal ring structure
US8803290B2 (en) 2008-10-03 2014-08-12 Qualcomm Incorporated Double broken seal ring
US7898056B1 (en) 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US8530997B1 (en) 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
US8785246B2 (en) * 2012-08-03 2014-07-22 Plx Technology, Inc. Multiple seal-ring structure for the design, fabrication, and packaging of integrated circuits
US9373682B2 (en) * 2014-06-30 2016-06-21 Alpha And Omega Semiconductor Incorporated Compact guard ring structure for CMOS integrated circuits
US9343385B2 (en) 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543178B (en) * 2002-03-15 2003-07-21 Taiwan Semiconductor Mfg Mask to prevent electrostatic discharge
TW201436005A (zh) * 2013-03-13 2014-09-16 Taiwan Semiconductor Mfg 堆疊式半導體裝置及成型堆疊式半導體裝置之方法
TW201519331A (zh) * 2013-11-02 2015-05-16 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725129B (zh) * 2016-11-28 2021-04-21 台灣積體電路製造股份有限公司 半導體結構及半導體製造方法
CN116454053A (zh) * 2023-06-16 2023-07-18 西安紫光国芯半导体股份有限公司 一种功能芯片、晶圆、模组设备及测试方法
CN116454053B (zh) * 2023-06-16 2023-09-19 西安紫光国芯半导体股份有限公司 一种功能芯片、晶圆、模组设备及测试方法

Also Published As

Publication number Publication date
DE102015111848A1 (de) 2016-12-15
US10366956B2 (en) 2019-07-30
KR101764011B1 (ko) 2017-08-01
CN106252297A (zh) 2016-12-21
DE102015111848B4 (de) 2020-12-24
US20190348376A1 (en) 2019-11-14
US20160365318A1 (en) 2016-12-15
TW201644010A (zh) 2016-12-16
US20230238337A1 (en) 2023-07-27
KR20160145467A (ko) 2016-12-20
US20190096827A1 (en) 2019-03-28
US11791285B2 (en) 2023-10-17
US11011478B2 (en) 2021-05-18
US10930599B2 (en) 2021-02-23
US20210265285A1 (en) 2021-08-26
CN106252297B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
TWI556357B (zh) 半導體裝置及其製造方法
EP2342746B1 (en) Integrated circuit with interrupted seal ring
TWI497679B (zh) 半導體封裝件及其製造方法
US7602065B2 (en) Seal ring in semiconductor device
US11145711B2 (en) Capacitor and method for manufacturing capacitor
US10714384B2 (en) Semiconductor device and manufacturing method thereof
KR101470530B1 (ko) 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
CN110310927B (zh) 半导体装置
US20180138087A1 (en) Semiconductor structure and method for forming the same
CN109962039B (zh) 一种半导体器件及电子装置
EP2572378B1 (en) Electrically broken, but mechanically continuous die seal for integrated circuits
US20150287684A1 (en) Semiconductor device
US20200395296A1 (en) Semiconductor device and fabrication method for the same
JPWO2012095907A1 (ja) 半導体装置及びフリップチップ実装品
KR20150111005A (ko) 유기 발광 표시 장치 및 그 제조방법
US9852959B2 (en) Corrosion resistant chip sidewall connection with crackstop and hermetic seal
JP5685060B2 (ja) 半導体装置
CN104347596A (zh) 芯片的密封环结构
WO2021190385A1 (zh) 半导体结构
TW202010068A (zh) 半導體元件及其製備方法
CN210956679U (zh) 半导体器件
CN112530982B (zh) Cmos图像传感器、封边圈结构及其形成方法
CN117038590A (zh) 半导体装置
KR20170133159A (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
CN105789199A (zh) 具有整合被动元件的半导体元件及其制造方法