CN117038590A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117038590A CN117038590A CN202310486640.7A CN202310486640A CN117038590A CN 117038590 A CN117038590 A CN 117038590A CN 202310486640 A CN202310486640 A CN 202310486640A CN 117038590 A CN117038590 A CN 117038590A
- Authority
- CN
- China
- Prior art keywords
- seal ring
- pattern
- ring portion
- dielectric
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 230000000737 periodic effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 description 218
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000000356 contaminant Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000008595 infiltration Effects 0.000 description 4
- 238000001764 infiltration Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 101500012030 Viscum album Beta-galactoside-specific lectin 2 chain B Proteins 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 moisture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
Abstract
本发明公开一种半导体装置，包括：半导体基板，具有电路区域和围绕该电路区域的密封环区域；第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及导电密封环结构，设置于该密封环区域，该导电密封环结构包括：第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。第一密封环部分包括不连续排列的第一图案，可以减少对电路区域的射频性能的负面影响，第一介电层具有第一介电常数，因此本发明可以在保护半导体装置的内部的同时，还可以减少对射频性能的负面影响。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置。
背景技术
密封环(seal ring)通常形成于划线(scribe line)与晶圆(wafer)的每个晶粒的集成电路周边(外围)区域之间，由介电层和金属层交替层叠(laminating)组成，密封环通过穿过介电层的通孔进行互连(形成)。当沿着划线执行晶圆切割工艺(dicing process)时，密封环可以阻挡划线中因晶圆切割工艺的应力而产生的集成电路的不需要的裂纹(开裂)。然而，传统的密封环会降低其射频(RF，radio frequency)性能。
因此，需要一种具有改进的射频性能的新型密封环结构。
发明内容
有鉴于此，本发明提供一种半导体装置，以解决上述问题。
根据本发明的第一方面，公开一种半导体装置，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及
导电密封环结构，设置于该密封环区域，该导电密封环结构包括：
第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。
根据本发明的第二方面，公开一种半导体装置，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；
第一密封环部分，设置在该密封环区域中并嵌入该第一介电层中，其中在俯视图中，该第一密封环部分包括第一不连续图案；以及
第二密封环部分，设置于该密封环区域内并且嵌入该第二介电层中，其中在俯视图中，该第二密封环部分包括至少一个第二连续图案。
根据本发明的第三方面，公开一种半导体装置，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第一密封环部分，设置于该密封环区域内并嵌入该第一介电层中，其中该第一密封环部分包括周期性排列的第一间断图案；以及
第二密封环部分，设置在该密封环区域中并且位于该第一介电层和该半导体基板之间，其中该第二密封环部分包括至少一个闭环图案。
本发明的半导体装置由于包括：半导体基板，具有电路区域和围绕该电路区域的密封环区域；第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及导电密封环结构，设置于该密封环区域，该导电密封环结构包括：第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。采用这种方式，第一密封环部分包括不连续排列的第一图案，因此可以减少对电路区域的射频性能的负面影响，并且第一介电层具有第一介电常数，第一介电层可以帮助阻挡或帮助减少水和离子污染物等杂质进入到半导体装置的内部；因此本发明的上述方案可以在保护半导体装置的内部的同时，还可以减少对射频性能的负面影响。
附图说明
图1是根据本发明的一些实施例的半导体装置的俯视图；
图2是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置的剖视图；
图3A和图3B是根据本发明的一些实施例的图1和图2中的半导体装置的放大图，示出了密封环结构的第一密封环部分和第二密封环部分的布局；
图4是根据本发明的一些实施例的图1和图2中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
图5是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置的剖视图；
图6是根据本发明的一些实施例的图1和图5中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
图7是根据本发明的一些实施例的沿图1中的线A-A'所示的半导体装置的剖视图；
图8是根据本发明的一些实施例的图1和图7中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
图9是根据本发明的一些实施例的沿图1中的线A-A'所示的半导体装置的剖视图；
图10是根据本发明的一些实施例的图1和图9中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局；
图11是根据本发明的一些实施例的沿图1中的线A-A'截取的半导体装置的剖视图；以及
图12是根据本发明的一些实施例的图1和图11中的半导体装置的放大图，示出了密封环结构的第二密封环部分的布局。
具体实施方式
在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
术语“大约”、“大致”和“约”通常表示规定值的±20％、或所述规定值的±10％、或所述规定值的±5％、或所述规定值的±3％、或规定值的±2％、或规定值的±1％、或规定值的±0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
本发明实施例提供了一种密封环结构，例如，密封环结构为双密封环(doubleseal ring)结构并设置在围绕电路区域的密封环区域中。双密封环结构是组合结构(combo-structure)，包括嵌入非低k介电层中的第一部分和位于第一部分下方且嵌入低k介电层中的第二部分。密封环结构的第一部分包括沿密封区域周期性且不连续地布置的离散导电图案。可以增加嵌入非低k介电层中的密封环结构的第一部分的电阻。因此，被密封环结构包围的射频装置具有改善的性能(如导通电阻(on-resistance，Ron)、关断电容(off-capacitance，Coff)等)。此外，密封环结构的第二部分包括连续图案(或闭环(closed-loop)图案)，其由导电或介电材料制成且包围电路区域。因此，密封环结构可以防止水分和离子污染物渗入射频装置。本发明实施例提供的密封环结构，可以阻挡水分，防止酸性或碱性化学物质造成的损坏，或污染物质的扩散。本发明实施例第一密封环部分(第一部分)包括不连续排列的第一图案(不连续地布置的离散导电图案)，因此可以减少对电路区域的射频性能的负面影响，并且第一介电层具有第一介电常数，第一介电层可以帮助阻挡或帮助减少水和离子污染物等杂质进入到半导体装置的内部(如电路区域)；因此本发明实施例的上述方案可以在保护半导体装置的内部(如电路区域)的同时，还可以减少对射频性能的负面影响。
图1是根据本发明的一些实施例的包括密封环结构(或导电密封环结构)504R(也包括如下图2-12所示的密封环结构(或导电密封环结构)504RA、504RB、504RC、504RD、504RE和504RF)的半导体装置500(也包括如下图2-12所示的半导体装置500A、500B、500C、500D、500E和500F)的俯视图。图2是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置500A/500B的剖视图。为了清楚显示密封环结构(或导电密封环结构)504R的排列，图1中未显示保护层270、重分布(redistribution)图案270R及介电层230G。
如图1和图2所示，半导体装置500A/500B包括半导体基板200、介电层220、230D1、230D2、230D3和230G以及密封环结构(或导电密封环结构)504R。如图1和图2所示，半导体基板200具有电路区域502、围绕电路区域502的密封环区域504和围绕密封环区域504的划线区域506。在一些实施例中，半导体基板200可以包括硅。在备选实施例中，SiGe、体(bulk)半导体、应变(strained)半导体、化合物半导体、绝缘体上半导体(semiconductor-on-insulator，SOI)和其他常用的半导体基板可以用于半导体基板200。半导体基板200可以通过注入p型或n型杂质具有期望的导电类型。在一些实施例中，包括掩埋氧化物层和浅沟槽隔离(shallow trench isolation，STI)特征(未示出)的绝缘特征(insulating feature)202形成在半导体基板200的顶部上。绝缘特征202可以围绕半导体基板200上的有源区域(active region)205并为有源区域205提供物理隔离和电性隔离。有源区域205可以掺杂有p型掺杂剂和/或n型掺杂剂。在一些实施例中，半导体基板200、绝缘特征202和被绝缘特征202包围的有源区域205可以共同用作复合半导体基板(composite semiconductorsubstrate)210。
介电层220、230D1、230D2、230D3和230G设置在半导体基板200的电路区域502、密封环区域504和划线区域506上。介电层220、230D1、230D2、230D3 230G和230G从底部到顶部垂直层叠在半导体基板200上。在本实施例中，介电层220可以作为层间介电(interlayerdielectric，ILD)层220，介电层230D1、230D2和230D3可以作为第一、第二和第三金属间介电(intermetal dielectric，IMD)层230D1、230D2和230D3，以及介电层230G可以用作最顶部的金属间介电层(IMD)层230G。在一些实施例中，设置在介电层230D1、230D2和230D3上的介电层230G具有第一介电常数(dielectric constant，k)，设置在介电层230G和半导体基板200之间的介电层220、230D1、230D2和230D3具有低于第一介电常数(k)的第二介电常数(k)。介电层220、230D1、230D2和230D3可以由介电常数(k)在大约2.9和3.8之间的低(klow-k)介电材料(例如，介电常数小于二氧化硅的介电常数)、介电常数(k)在约2.5和3.9之间的超低k介电材料和/或介电常数(k)小于约2.5的极低k(extreme low-k，ELK)介电材料制成。例如，介电层220、230D1、230D2和230D3可以包括碳掺杂氧化物、多孔碳掺杂二氧化硅、诸如聚酰亚胺或碳氧化硅聚合物(silicon oxycarbide polymer，SiOC)的聚合物或其组合。此外，介电层230G可由介电常数(k)大于约3.9的非低k介电材料制成。例如，介电层230G可以包括氧化硅、氮氧化硅、未掺杂硅酸盐玻璃(un-doped silicate glass，USG)、硼硅酸盐玻璃(borosilicate glass，BSG)、磷硅酸盐玻璃(phosphoric silicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、氟化硅酸盐玻璃(fluorinated silicate glass，FSG)、或其组合。在一些实施例中，介电层230G通过等离子增强CVD(plasma enhanced CVD，PECVD)形成。值得注意的是，低k(low-k)介电层220、230D1、230D2与230D3的数量以及非低k(non-low-k)介电层230G的数量由使用者或设计者设计定义，本发明的范围不受限制。本发明一个实施例中，介电层220、230D1、230D2和230D3的介电常数可以小于2.5、或者大约等于2.5并小于等于3.9。介电层230G的介电常数可以是大于约3.9(可以不包括3.9)。因此，介电层230G的介电常数的大于介电层220、230D1、230D2和230D3的介电常数(介电层220、230D1、230D2和230D3的介电常数小于(或低于)介电层230G的介电常数)。
在一些实施例中，半导体装置500A/500B还包括设置在复合半导体基板210与介电层220、230D1、230D2、230D3和230G之间的蚀刻停止层(etch stop layer)214、224、232和234。例如，蚀刻停止层214(也称为接触蚀刻停止层(contact etch stop layer，CESL))设置在介电层220和复合半导体基板210之间。蚀刻停止层224设置在介电层220和230D1之间。蚀刻停止层224和232设置在介电层230D1和230D2之间。蚀刻停止层232与234设置于介电层230D2与230D3之间以及介电层230D3与230G之间。蚀刻停止层214、224、232和234包括不同于介电层220、230D1、230D2、230D3和230G的介电材料的介电材料。例如，如果介电层220、230D1、230D2、230D3包括低k介电材料，则蚀刻停止层214包括硅和氮，例如氮化硅(SiN)、氮氧化硅(SiON)或其他适用的介电材料。蚀刻停止层224可以包括碳化硅(SiC)，蚀刻停止层232可以包括氮化硅(SiN)，蚀刻停止层234可以包括原硅酸四乙酯(tetraethylorthosilicate，TEOS)。
在一些实施例中，半导体装置500A/500B还包括设置在介电层230D3和蚀刻停止层232和234上以及介电层230D3和230G之间的介电衬里层(内衬层)(dielectric linerlayer)250。在一些实施例中，介电衬里层(内衬层)250由不同于介电层230G的介电材料制成，例如氮化硅(SiN)或其他适用的介电材料。
如图1及图2所示，密封环结构504R配置于半导体基板200上且位于密封环区域504中。密封环结构504R包括彼此分离的内密封环部分504-1和外密封环部分504-2。内密封环部分504-1围绕电路区域502，外密封环部分504-2围绕内密封环部分504-1。此外，外密封环部分504-2被划线区域506包围。内密封环部分504-1和外密封环部分504-2可以分别电连接到半导体基板200上的有源区(区域)205中的掺杂区(未示出)。内密封环部分504-1和外密封环部分504-2均包括接触插塞210C和220C、通孔240V1、240V2和240V3以及导电层图案(例如，金属层图案)300M1、300M2、300M3和300MT。接触插塞210C(或接触插塞220C)、通孔240V1、240V2和240V3(依次)与导电层图案300M1、300M2、300M3和300MT交替布置并电连接。上述接触插塞和通孔可以是单个或多个独立的导电孔结构，在平面上(例如如图1所示的俯视方向上)，位于同一层的接触插塞或通孔结构彼此由绝缘材料隔开。在每个内密封环部分504-1和外密封环部分504-2中，穿过介电层220和230D1的接触插塞210C连接到半导体基板200和嵌入在介电层230D1中的导电层图案300M1。穿过介电层220的接触插塞220C连接到有源区域205和导电层图案300M1。穿过介电层230D2的通孔240V1连接到嵌入介电层230D1中的导电层图案300M1和嵌入介电层230D2中的导电层图案300M2。穿过介电层230D3的通孔240V2连接到嵌入介电层230D2中的导电层图案300M2和嵌入介电层230D3中的导电层图案300M3。穿过介电层230G的通孔240V3连接到嵌入介电层230D3中的导电层图案300M3和嵌入介电层230G中的导电层图案300MT。在本实施例中，导电层图案300MT也可称为顶层金属层图案300MT。导电层图案n 300M3也可以称为次顶层金属层图案300M3，等等。导电层图案300M1、300M2和300M3也可以用作下金属层图案(lower metal layer pattern)300ML。请注意，接触插塞210C和220C、通孔240V1、240V2和240V3以及导电层图案300M1、300M2、300M3和300MT的数量由使用者或设计者设计定义，本发明的范围不受限制。接触插塞210C和220C、通孔240V1、240V2和240V3以及导电层图案300M1、300M2、300M3和300MT等可以采用铜、铝等或金属合金等等导电材料。
在一些实施例中，密封环结构504R包括嵌入(非低k)介电层230G中的第一密封环部分504-T和嵌入(低k)介电层220、230D1、230D2和230D3中的第二密封环部分504-L(也包括图3B、4、6、8、10和12所示的第二密封环部分504-LA、504-LB、504-LC和504-LD)。第一密封环部分504-T(也包括导电层图形300MT和通孔240V3)使用(通过)穿过介电层230G的通孔240V3电连接到第二密封环部分504-L(包括下金属层图案300ML、接触塞210C和220C以及通孔240V1和240V2)。如图2所示，第一密封环部分504-T还包括比特于内密封环部分504-1中的第一内环部分504-1T和位于外密封环部分504-2中的第一外环部分504-2T。直接布置在第一内环部分504-1T下方的第二密封环部分504-L还包括比特于内密封环部分504-1中的第二内环部分504-1L和位于外密封环部分504-1中的第二外环部分504-2L。第一内环部分504-1T和第二内环部分504-1L围绕电路区域502。第一外环部分504-2T和第二外环部分504-2L分别围绕第一内环部分504-1T和第二内环部分504-1L。
如图2所示，半导体装置500A/500B还包括重分布层图案(或重分布图案)270R和保护层(或钝化层)270。重分布层图案270R覆盖密封环结构504R的内密封环部分504-1和外密封环部分504-2中的每一个。重分布层图案270R形成在导电层图案300MT上。在一些实施例中，重分布层图案270R包括用于再分布层的端子通孔(TMV_RDL)图案(例如，重分布层图案270R的下部)和位于TMV_RDL图案上方的铝(Al)再分布层(AL_RDL)图案(例如，重分布层图案270R的上部)。钝化层270覆盖重分布层图案270R并与内密封环部分504-1和外密封环部分504-2重叠。重分布层图案270R可以采用铜、铝等或金属合金等。保护层(或钝化层)270的材料可以与介电层230G的材料相同或采用其他绝缘材料，例如保护层(或钝化层)270可以包括氧化硅、氮化硅、氮氧化硅等。保护层(或钝化层)270可以是单层或多层的结构。
图3A和图3B是根据本发明的一些实施例的图1和图2中的半导体装置500A的区域550的放大图，显示密封环结构(或导电密封环结构)504RA的第一密封环部分504-T和第二密封环部分504-LA的导电层图案的布局。为了清楚显示密封环结构504R的第一密封环部504-T与第二密封环部504-L的导电层图案(包括顶层金属层图案300MT和下层金属层图案300ML)的布局，连接到对应的导电层图案300M1、300M2、300M3和300MT(图2)的通孔240V1、240V2和240V3未在图3A和3B以及下面的半导体装置500的放大图中示出。为简洁起见，与先前参考图1和图2描述的那些相同或相似的部分不再重复。如图3A所示，第一密封环部分504-T的导电层图案300MT包括第一内环部分504-1T中的第一图案300MT-1和第一外环部分504-2T中的第一图案300MT-2。本发明一个实施例中，第一内环部分504-1T可以是不连续的(discontinuously)，第一外环部分504-2T可以是不连续的。例如，第一图案300MT-1和300MT-2各自可以是不连续的或断续的条形图案；又例如第一图案300MT-1和300MT-2是周期性(periodically)不连续排列的条形图案。不连续的图案也可以称为间断图案，第一图案300MT-1和300MT-2也可以称为第一间断图案。此外，第一内环部分504-1T的第一图案300MT-1和第一外环部分504-2T的300MT-2彼此平行并且沿着密封环区域504交错排列。因此，第一图案300MT-1和300MT-2也可以作为第一不连续图案300MT-1和300MT-2。本发明一个实施例中，第一内环部分504-1T包括第一图案300MT-1(不连续图案或断续图案)，第一外环部分504-2T包括第一图案300MT-2(不连续图案或断续图案)。在一些实施例中，沿着密封环区域504的第一图案300MT-1和300MT-2之间的空间(或间隔、缺口区域、断开区域)300MTS远离密封环区域504的拐角(或角落、角部)504C。换言之，密封环区域504的拐角504C仅被第一图案300MT-1中的一个和第一图案300MT-2中的一个覆盖，而不会有空间300MTS设置在拐角504C处；或者，在一个实施例中位于密封环区域504的拐角504C处的第一图案300MT-1和300MT-2的部分是连续的，第一图案300MT-1和300MT-2不连续的部分设置在除了拐角504C处之外的其他位置(例如侧边)。采用这种方式可以提高角落部位的机械强度，防止或减少角落部位的损坏；并且本发明一个实施例中，密封环结构(外环部分和内环部分)在拐角位置处具有倒角的形状(而不是直角的拐角)，可以减少应力集中，保证密封环结构的稳定性。本发明一个实施例中，第一密封环部分504-T整体是非闭环的结构，可以减少对RF性能的负面影响；而介电层230G的介电常数较大(例如大于3.9)，因此可以由介电层230G阻挡或减小诸如化学品、湿气、腐蚀性材料等杂质的进入到电路区域。
如图3B所示，第二密封环部分504-LA的导电层图案300ML包括围绕电路区域502的第二内环图案(内部闭环图案)300ML-1A和围绕第二内环图案300ML-1A的第二外环图案(外部闭环图案)300ML-2A。在一些实施例中，在图3B所示的俯视图中，第二内环图案300ML-1A和第二外环图案300ML-2A中的每一个都是彼此平行的连续(闭环)的图案。第二内环图案300ML-1A和第二外环图案300ML-2A中的每一个包括第一区域300MA和与第一区域300MA交替布置并连接到第一区域300MA的第二区域300MB。第一区域300MA具有穿过密封环区域504的第一宽度W1和沿着密封环区域504的第一长度L1。第二区域300MB具有穿过密封环区域504的第二宽度W2和沿着密封环区域504的第二长度L2。在一些实施例中，第一长度L1不同于第二长度L2。例如，第一长度L1大于第二长度L2。在一些其他实施例中，第一长度L1与第二长度L2相同。因此本发明一个实施例中，第二内环图案300ML-1A的第一区域300MA与第二外环图案300ML-2A的第二区域300MB相对应，并且第一长度L1大于等于第二长度L2，因此第二内环图案300ML-1A的第一区域300MA可以完全覆盖第二外环图案300ML-2A的第二区域300MB(沿图案的宽度方向)，从而保证密封环的稳定性。本发明一个实施例中，第二外环图案300ML-2A的第一区域300MA与第二内环图案300ML-1A的第二区域300MB相对应，并且第一长度L1大于等于第二长度L2，因此第二外环图案300ML-2A的第一区域300MA可以完全覆盖第二内环图案300ML-1A的第二区域300MB(沿图案的宽度方向)，从而保证密封环的稳定性。在一些实施例中，第一宽度W1与第二宽度W2相同。在一些其他实施例中，第一宽度W1不同于第二宽度W2。在一些实施例中，在图1、3A和3B所示的俯视图中，第二区域300MB对应于第一图案300MT-1和300MT-2之间的空间(或间隔)300MTS设置。在一些实施例中，密封环区域504的拐角504C被第二内环图案300ML-1A和第二外环图案300ML-1A的第一区域300MA覆盖，但不被第二内环图案300ML-1A和第二外环图案300ML-1A的第二区域300MB覆盖。本发明一个实施例中，重分布层图案270R的分布可以分别与对应的第一图案300MT-1和300MT-2的分布相同(或对应)，也即重分布层图案270R的不连续与对应下方的第一图案300MT-1相同，重分布层图案270R的不连续与对应下方的第二图案300MT-2相同。此外，在本发明一个实施例中，第一图案300MT-1可以完全覆盖第二图案300MT-2的空间300MTS，以提高防护杂质的效果。在本发明一个实施例中，第二图案300MT-2可以完全覆盖第一图案300MT-1的空间300MTS，以提高防护杂质的效果。
如图3B所示，本发明一个实施例中，第二内环部分504-1L包括第二内环图案300ML-1A(连续图案或闭环图案)，第二外环部分504-2L包括第二外环图案300ML-2A(连续图案或闭环图案)。本发明一个实施例中，第二内环图案300ML-1A上可以具有至少一个缺口，该至少一个缺口不设置在密封环区域504的拐角504C的位置处(或不设置在紧邻拐角504C的位置处)；该至少一个缺口的缺口朝向可以是朝向电路区域502，或不朝向电路区域502。其中本发明一个实施例中可以设置为朝向电路区域502，以便于制造。本发明一个实施例中，第二外环图案300ML-2A上可以具有至少一个缺口，该至少一个缺口不设置在密封环区域504的拐角504C的位置处(或不设置在紧邻拐角504C的位置处)；该至少一个缺口的缺口朝向可以是朝向电路区域502，或不朝向电路区域502。其中本发明一个实施例中可以设置为不朝向电路区域502，以便于制造。如图3B所示，第二内环图案300ML-1A具有线性边缘(linear edge)300LE-1和与线性边缘300LE-1相对的齿状边缘300TE-1。第二外圈图案300ML-2A具有线性边缘300LE-2及与线性边缘300LE-2相对的齿状边缘300TE-2。线性边缘300LE-1和300LE-2以及齿状边缘300TE-1和300TE-2基本上沿着密封环区域504延伸。在一些实施例中，第二内环图案300ML-1A的线性边缘300LE-1靠近并平行于第二外环图案300ML-2A的线性边缘300LE-2。第二内环图案300ML-1A的齿状边缘300TE-1比第二外圈图案300ML-2A的直线边300LE-2远离第二外圈图案300ML-2A的齿状边缘300TE-2。如图3B所示的方式，可以防止水分和离子污染及渗入电路区域502，并且齿状边缘的设置可以帮助减少对电路区域502内的射频性能的负面影响，改善射频性能。第二内环部分504-1L和第二外环部分504-2L均可以是包括连续图案或闭环图案。或者，第二内环部分504-1L和第二外环部分504-2L可以是连续图案或闭环图案。本发明一个实施例中，第二密封环部分504-LA整体为闭环的结构，从而防止水分和离子污染及渗入电路区域502。
图4是根据本发明的一些实施例的图1和图2中的半导体装置500B的放大图，示出了密封环结构(或导电密封环结构)504RB的第二密封环部分504-LB的导电层图案300ML的布局。下文中的实施例的元件与先前参考图1、2、3A和3B所描述的元件相同或相似，为简洁起见不再重复。如图4所示，半导体装置500A与500B的不同之处在于，半导体装置500B包括图3A所示的第一密封环部分504-T正下方的第二密封环部分504-LB(如图4所示)。第二密封环部分504-LB的导电层图案300ML包括围绕电路区域502的第二内环图案300ML-1B和围绕第二内环图案300ML-1B的第二外环图案300ML-2B。在一些实施例中，第二内环图案300ML-1B和第二外环图案300ML-2B中的每一个在图4所示的俯视图中是彼此平行的连续(闭环)的图案。第一区域300MA具有横跨(或穿过)密封环区域504的第三宽度W3。第二外环图案300ML-2B具有第四宽度W4穿过密封环区域504。在一些实施例中，第三宽度W3与第四宽度W4相同。第二内环部分504-1L和第二外环部分504-2L均可以是包括连续图案或闭环图案。或者，第二内环部分504-1L和第二外环部分504-2L可以是连续图案或闭环图案。本发明一个实施例中，第二密封环部分504-LB整体为闭环的结构，从而防止水分和离子污染及渗入电路区域502。本发明一个实施例中，第二内环部分504-1L包括第二内环图案300ML-1B(连续图案或闭环图案)，第二外环部分504-2L包括第二外环图案300ML-2B(连续图案或闭环图案)。
在一些实施例中，密封环结构504RA和504RB(也作为导电密封环结构504RA和504RB)的第一密封环部分504-T的导电层图案300MT包括周期性不连续排列的第一(不连续)图案300MT-1和300MT-2。第一(不连续)图案300MT-1和300MT-2可以增加嵌入非低k介电层(介电层230G)中的密封环结构(或导电密封环结构)504RA和504RB的第一密封环部分504-T的电阻，从而提高设置在电路区域502中的RF装置(未示出)的RF性能。此外，第二密封环部分504-LA和504-LB的导电层图案300ML包括围绕电路区域502的第二内环图案(例如第二内环图案300ML-1A、300ML-1B)和第二外环图案(例如第二内环图案300ML-2A、300ML-2B)。第二内环图案300ML-1A、300ML-1B和第二外环图案300ML-2A、300ML-2B中的每一个在图3B和图4的俯视图中为连续(闭环)导电图案，以防止接触诸如化学品、湿气、腐蚀性材料等的微量物质不会渗入电路区域502，并防止裂纹在芯片切割过程中扩展到电路区域502。因此，设置在被密封环结构(或导电密封环结构)504RA和504RB包围的电路区域502中的射频装置(未示出)具有改善的射频性能(例如导通电阻(Ron)、关断电容(Coff)等)，并且防止水分和离子污染及渗入射频设备。另外，本发明一个实施例中，介电层230G的介电常数较大(例如大于3.9)，介电层230G对于诸如化学品、湿气、腐蚀性材料等杂质的防护效果更好，因此，位于介电层230G中的第一内环部分504-1T和第一内环部分504-2T均可以设置为非连续(或断续)的，从而减少对电路区域502的射频性能的负面影响，改善射频性能。在本发明一个实施例中，第一内环部分504-1T的空间(或缺口区域、断开区域)300MTS和第一内环部分504-2T的空间(或缺口区域、断开区域)300MTS设置为交替布置，也可以帮助提高防止杂质进入的效果。其中，本发明一个实施例中，位于上层的密封环可以称为第一密封环部分，如图1-2所示，第一密封环部分504-T包括第一内环部分504-1T和第一外环部分504-2T。位于下层的密封环可以称为第二密封环部分，如图1-2、图3B、图4，第二密封环部分504-LA或者504-LB包括第二内环部分504-1L(也可以称为连续图案或闭环图案)和第二外环部分504-2L(也可以称为连续图案或闭环图案)。其中本发明一个实施例中，例如，上层可以包括介电层230G，下层可以包括介电层230D1、230D2和230D3。在本发明一个实施例中，位于上层的第一密封环部分可以采用如图3A所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为断续的)，并且位于下层的第二密封环部分可以采用如图3B所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为连续的)。在本发明一个实施例中，位于上层的第一密封环部分可以采用如图3A所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为断续的)，并且位于下层的第二密封环部分可以采用如图4所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为连续的)。在本发明一个实施例中，位于上层的第一密封环部分可以采用如图3A所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为断续的)，并且位于下层的第二密封环部分也可以采用如图3A所示的密封环结构(或与之类似的结构，也即第一内环部分和第一外环部分均为断续的)。本发明的实施例可以减少对电路区域502的射频性能的负面影响，改善射频性能。此外，当位于上层的第一密封环部分和比特于下层的第二密封环部分中的内环部分和外环部分均采用断续结构的设置时，还可以在下层设置如下图5-12的介电密封环结构(例如介电密封环结构504DR-1、504DR-2、504DR-3)；当然介电密封环结构还可以设置到绝缘特征202、蚀刻停止层224等其他结构上。介电密封环结构(例如介电密封环结构504DR-1、504DR-2、504DR-3)可以包括连续图案(或闭环图案)，从而帮助防止或减少水等杂质进入电路区域内；并且介电密封环结构还可以包括由绝缘材料形成的(也即不包括金属材料)，从而保证射频性能的稳定。以下内容将包括对介电密封环结构的介绍。
图5是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置500C的剖视图。图6是根据本发明的一些实施例的图1和图5中的半导体装置500C的区域550的放大图，示出了密封环结构(或导电密封环结构)504RC的第二密封环部分504-LC的布局。下文中的实施例的元件与先前参考图1、2、3A、3B和4所描述的元件相同或相似，为简洁起见不再重复。如图5和6所示，半导体装置500A和500C之间的区别在于，半导体装置500C包括图3A中所示的第一密封环部分504-T正下方的第二密封环部分504-LC。第二密封环部分504-LC包括导电层图案300MT，导电层图案300MT包括第二内环部分504-1LC中的第二图案300ML-1C、第二外环部分504-2LC中的第二图案300ML-2C，并且还包括电介质图案(介电图案)，电介质图案(介电图案)包括介电密封环结构504DR-1和504DR-2。第二内环部分504-1LC围绕电路区域502，第二外环部分504-2LC围绕第二内环部分504-1LC。在一些实施例中，第二密封环部分504-LC的第二图案300ML-1C和300ML-2C的形状和排列类似于第一密封环部分504-T的第一图案300MT-1和300MT-2的形状和排列。例如，第二图案300ML-1C和300ML-2C为周期性不连续排列的条状图案。另外，第二图案300ML-1C与300ML-2C彼此平行且沿着密封环区域504交错排列。因此，第二图案300ML-1C和300ML-2C也可以作为第二不连续图案300ML-1C和300ML-2C。在一些实施例中，沿着密封环区域504的第二图案300ML-1C和300ML-2C之间的空间(间隔、间隔区域、或缺口区域)300MLS对应于图1、3A和5所示的俯视图中的第一图案300MT-1和300MT-2之间的空间300MTS布置。本发明一个实施例中，第二内环部分504-1LC包括第二图案300ML-1C(不连续图案或断续图案)和介电密封环结构504DR-1(其为连续图案或闭环图案或包括连续图案或闭环图案)；第二外环部分504-2LC包括第二图案300ML-2C(不连续图案或断续图案)和介电密封环结构504DR-2(其为连续图案或闭环图案或包括连续图案或闭环图案)。
如图5和6所示，介电密封环结构504DR-1和504DR-2设置在密封环区域504中并且在密封环结构504RC的第一密封环部分504-T下方。介电密封环结构504DR-1和504DR-2穿过(低k)介电层220、GD1、230D2和230D3但不穿过(非低k)介电层230G。在一些实施例中，介电密封环结构504DR-1和504DR-2在图6所示的俯视图中是彼此平行的连续(闭环)图案。介电密封环结构504DR-2围绕第二外环部分504-2LC。此外，介电密封环结构504DR-1被第二内环部分504-1LC包围。每个介电密封环结构504DR-1和504DR-2包括介电柱230GP和介电衬里层(介电内衬层)250。介电柱230GP从介电层230G延伸到半导体基板200。因此，由于介电密封环结构504DR-1是连续图案或闭环图案，因此第二内环部分504-1LC可以认为是连续的部分(或者整体是连续图案或闭环图案)；由于介电密封环结构504DR-2是连续图案或闭环图案，因此第二外环部分504-2LC可以认为是连续的部分(或者整体是连续图案或闭环图案)。当然第二图案300ML-1C和300ML-2C是不连续的图案，第二图案300ML-1C和300ML-2C包括金属材料，因此不连续的设置可以减少对RF性能的负面影响；而连续图案的介电密封环结构504DR-1和504DR-2包括绝缘材料(不包括金属材料)，因此介电密封环结构504DR-1和504DR-2可以在阻挡水和离子污染物等杂质的同时，避免或减少对RF性能的负面影响，从而保证RF等工作的稳定。此外，本发明一个实施例中，介电密封环结构504DR-1和504DR-2也可以仅选用其中一个，例如仅有介电密封环结构504DR-1或仅有和介电密封环结构504DR-2。或者，本发明一个实施例中，也可以将介电密封环结构设置在第二图案300ML-1C与第二图案300ML-2C之间的位置处(如图12所示)。或者，本发明一个实施例中，在第二图案300ML-1C与第二图案300ML-2C之间的位置处具有介电密封环结构，并且还包括介电密封环结构504DR-1和504DR-2(图6所示)中的至少一个。因此，本发明一个实施例中可以使得第二密封环部分504-LC(以及504-LD，504-LE，504-LF)整体为闭环的结构，从而防止水和离子污染物进入到电路区域。在一些实施例中，介电柱230GP是(非低k)介电层230G的一部分。电介质衬里层(介电内衬层)250围绕电介质柱(介电柱)230GP并与半导体基板200接触。介电密封环结构504DR-1和504DR-2可以帮助保护内部的电路区域502以及电路等装置，防止水分和离子污染及渗入到内部。介电密封环结构504DR-1和504DR-2的介电柱230GP的材料可以与介电层230G的材料相同，因此介电柱230GP可以具有较高的介电常数，从而对于诸如化学品、湿气、腐蚀性材料等杂质的防护效果更好，以保护内部的电路区域。本发明实施例中，介电密封环结构504DR-1或/和504DR-2可以包括连续图案(或闭环图案)，连续图案的形态可以是如图4所示的第二内环图案300ML-1B或第二外环图案300ML-2B所示的形状或形态(当然电密封环结构504DR-1或/和504DR-2的连续图案的材料与第二内环图案300ML-1B或第二外环图案300ML-2B的材料不同)，或者连续图案的形态可以是如图3B所示的第二内环图案300ML-1A或第二外环图案300ML-2A所示的形状或形态(当然电密封环结构504DR-1或/和504DR-2的连续图案的材料与第二内环图案300ML-1A或第二外环图案300ML-2A的材料不同)，或者连续图案的形态还可以是其他的形状或形态，只要是连续的(而不是断续的、不是不连续的)即可。本发明一个实施例中，也可以描述为，位于下层的第二密封环部分包括上述的连续图案，例如第二密封环部分504-LC包括连续图案504DR-1和/或504DR-2。本发明一个实施例中，第二密封环部分也可以仅包括例如一个或多个连续图案504DR-1或类似的闭环图案的结构。
图7是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置500D的剖视图。图8是根据本发明的一些实施例的图1和图7中的半导体装置500D的区域550的放大图，示出了密封环结构(或导电密封环结构)504RD的第二密封环部分504-LD的布局。下文中的实施例的元件与先前参考图1、2、3A、3B和4-6所描述的元件相同或相似，为简洁起见不再重复。如图7和8所示，半导体装置500C和500D之间的区别在于，半导体装置500D包括图3A所示的第一密封环部分504-T正下方的第二密封环部分504-LD。第二密封环部分504-LD包括导电层图案300MT，导电层图案300MT包括第二内环部分504-1LC中的第二图案300ML-1C、第二外环部分504-2LC中的第二图案300ML-2C，并且还包括电介质图案(介电图案)，该电介质图案(介电图案)包括被第二内环部分504-1LC包围的单个(single)电介质(介电)密封环结构504DR-1。如图8所示的方式，介电密封环结构504DR-1可以帮助保护内部的电路区域502以及电路等装置，防止水分和离子污染及渗入到内部。介电密封环结构504DR-1可以设置在靠近电路区域502的一侧(也即介电密封环结构504DR-1由第二图案300ML-1C和300ML-2C围绕)，这样在切割晶圆时(也即晶粒的单个化时)，可以避免切到介电密封环结构504DR-1，从而使得介电密封环结构504DR-1可以稳定的保护内部的电路区域和电路等。本发明一个实施例中，也可以描述为，位于下层的第二密封环部分包括上述的连续图案，例如第二密封环部分504-LD包括连续图案504DR-1。本发明一个实施例中，第二内环部分504-1LC包括第二图案300ML-1C(不连续图案或断续图案)和介电密封环结构504DR-1(其为连续图案或闭环图案或包括连续图案或闭环图案)；第二外环部分504-2LC包括第二图案300ML-2C(不连续图案或断续图案)；由此，第二内环部分504-1LC整体为闭环的结构，从而防止水和离子污染物进入到电路区域。
图9是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置500E的剖视图。图10是根据本发明的一些实施例的图1和图9中的半导体装置500E的区域550的放大图，示出了密封环结构(或导电密封环结构)504RE的第二密封环部分504-LE的布局。为了简洁起见，下文中的实施例的元件与先前参考图1、2、3A、3B和4-8所描述的相同或相似。如图9和10所示，半导体装置500C和500E之间的区别在于，半导体装置500E包括图3A中所示的第一密封环部分504-T正下方的第二密封环部分504-LE。第二密封环部分504-LE包括导电层图案300MT，导电层图案300MT包括第二内环部分504-1LC中的第二图案300ML-1C、第二外环部分504-2LC中的第二图案300ML-2C，并且还包括电介质图案(介电图案)，该电介质图案(介电图案)包括围绕第二外环部分504-2LC的单个电介质(介电)密封环结构504DR-2。介电密封环结构504DR-2可以帮助保护内部的电路区域502以及电路等装置，防止水分和离子污染及渗入到内部。本发明一个实施例中，也可以描述为，位于下层的第二密封环部分包括上述的连续图案，例如第二密封环部分504-LE包括连续图案504DR-2。本发明一个实施例中，第二内环部分504-1LC包括第二图案300ML-1C(不连续图案或断续图案)；第二外环部分504-2LC包括第二图案300ML-2C(不连续图案或断续图案)和介电密封环结构504DR-2(其为连续图案或闭环图案或包括连续图案或闭环图案)；由此，第二内环部分504-2LC整体为闭环的结构，从而防止水和离子污染物进入到电路区域。
图11是根据本发明的一些实施例的沿图1中的线A-A'示出的半导体装置500F的剖视图。图12是根据本发明的一些实施例的图1和11中的半导体装置500F的区域550的放大图，示出了密封环结构(或导电密封环结构)504RF的第二密封环部分504-LF的布局。下文中的实施例的元件与先前参考图1、2、3A、3B和4-10所描述的元件相同或相似，为简洁起见不再重复。如图11和12所示，半导体装置500C和500F之间的区别在于，半导体装置500F包括图3A中所示的第一密封环部分504-T正下方的第二密封环部分504-LF。第二密封环部分504-LF包括导电层图案300MT，导电层图案300MT包括第二内环部分504-1LC中的第二图案300ML-1C、第二外环部分504-2LC中的第二图案300ML-2C，并且还包括电介质图案(介电图案)，该电介质图案(介电图案)包括在第二内环部分504-1LC和第二外环部分504-2LC之间的单个电介质(介电)密封环结构504DR-3。在一些实施例中，第二外环部分504-2LC围绕介电密封环结构504DR-3，并且介电密封环结构504DR-3围绕第二内环部分504-1LC。介电密封环结构504DR-3可以帮助保护内部的电路区域502以及电路等装置，防止水分和离子污染及渗入到内部。介电密封环结构504DR-3由第二图案300ML-2C围绕，这样在切割晶圆时(也即晶粒的单个化时)，可以避免切到介电密封环结构504DR-3，从而使得介电密封环结构504DR-3可以稳定的保护内部的电路区域和电路等。本发明一个实施例中，也可以描述为，位于下层的第二密封环部分包括上述的连续图案，例如第二密封环部分504-LF包括连续图案504DR-3。本发明一个实施例中，第二内环部分504-1LC包括第二图案300ML-1C(不连续图案或断续图案)；第二外环部分504-2LC包括第二图案300ML-2C(不连续图案或断续图案)和介电密封环结构504DR-3(其为连续图案或闭环图案或包括连续图案或闭环图案)；由此，第二内环部分504-2LC整体为闭环的结构，从而防止水和离子污染物进入到电路区域。或者，介电密封环结构504DR-3也可以属于第二内环部分504-1LC，这可以根据需要自由设计或描述。此外，在本发明其他实施例中，位于下层的第二密封环部分可以包括金属的连续的外环部分，以及金属的断续的内环部分；或者包括金属的连续的内环部分，金属的断续的外环部分；或者金属的连续的外环部分，以及非金属的连续的或断续的内环部分；或者，非金属的连续的外环部分，金属的断续的内环部分，等等。本发明一个实施例中，位于下层的第二密封环部分也可以仅具有单个的密封环(例如金属或非金属的闭环)，等等方式。
在一些实施例中，密封环结构504RC、504RD、504RE和504RF(也作为导电-介电复合密封环结构504RC、504RD、504RE和504RF)的第一密封环部分504-T和第二密封环部分504-LC、504-LD、504-LE和504-LF包括导电层图案300MT，导电层图案300MT包括周期性、不连续地排列的第一(不连续)图案300MT-1和300MT-2以及第二(不连续)图案300ML-1C和300ML-2C。第一(不连续)图案300MT-1和300MT-2可以增加嵌入非低k介电层(介电层230G)中的密封环结构504RC、504RD、504RE和504RF的第一环部分504-T的电阻。此外，第二(不连续)图案300ML-1C和300ML-2C可以增加嵌入低k介电层(介电层220、230D1、230D2和230D3)的密封环结构504RC、504RD、504RE和504RF的第二密封环部分504-LC、504-LD、504-LE和504-LF的电阻。此外，第二密封环部分504-LC、504-LD、504-LE和504-LF还包括至少一个介电密封环图案，例如介电密封环结构504DR-1、504DR-2和504DR-3，围绕电路区域502。在图6、8、10和12所示的俯视图中，每个电介质密封环结构504DR-1、504DR-2和504DR-3都是连续的(闭环)电介质图案(介电图案)。每个介电密封环结构504DR-1、504DR-2和504DR-3可以用作第二(不连续)图案300ML-1C和300ML-2C的屏障，进一步防止诸如湿气、化学物质、腐蚀性材料等污染物渗入电路区域502中，并且防止裂纹在晶粒切割工艺中传播到电路区域502中。因此，设置于由密封环结构504RC、504RD、504RE及504RF包围的电路区域502内的射频元件(未绘示)具有改善的射频性能(例如导通电阻(Ron)、关断电容(Coff)等))并防止水分和离子污染渗透入射频(RF)设备。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该设备和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
Claims (27)
1.一种半导体装置，其特征在于，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；以及
导电密封环结构，设置于该密封环区域，该导电密封环结构包括：
第一密封环部分，嵌入该第一介电层，该第一密封环部分包括周期性不连续排列的第一图案。
2.如权利要求1所述的半导体装置，其特征在于，该第一密封环部分包括：
第一内环部分，围绕该电路区域；以及
第一外环部分，围该绕第一内环部分，其中该第一内环部分与该第一外环部分的该第一图案相互平行并且沿该密封环区域交错排列。
3.如权利要求2所述的半导体装置，其特征在于，该导电密封环结构还包括：
第二密封环部分，设置在该第一密封环部分的正下方并且嵌入该第二介电层中。
4.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括：
第二内环图案，围绕该电路区域；以及
第二外环图案，围绕该第二内环图案，其中该第二内环图案和该第二外环图案中的每一个具有穿过该密封环区域的第一宽度和第二宽度，其中该第一宽度不同于该第二宽度。
5.如权利要求4所述的半导体装置，其特征在于，该第二内环图案与该第二外环图案分别包括：
第一区域，具有该第一宽度；以及
第二区域，与该第一区域交替排列并连接至该第一区域，其中该第二区域具有该第二宽度。
6.如权利要求5所述的半导体装置，其特征在于，该第一区域沿该密封环区域具有第一长度，该第二区域沿该密封环区域具有第二长度，该第一长度为不同于该第二长度。
7.如权利要求4所述的半导体装置，其特征在于，该第二内环图案和该第二外环图案分别具有沿该密封环区域延伸的线性边缘和齿状边缘。
8.如权利要求7所述的半导体装置，其特征在于，该第二内环图案的线性边缘靠近该第二外环图案的线性边缘。
9.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括：
第二内环图案，围绕该电路区域；以及
第二外环图案，围绕该第二内环图案，其中该第二内环图案与该第二外环图案具有相同的宽度。
10.如权利要求3所述的半导体装置，其特征在于，该第二密封环部分包括周期性不连续排列的第二图案，其中，该第二密封环部分包括：
第二内环部分，围绕该电路区域；以及
第二外环部分，围绕该第二内环部分，该第二内环部分与第二外环部分的第二图案彼此平行且沿该密封环区域交错排列。
11.如权利要求10所述的半导体装置，其特征在于，还包括：
介电密封环结构，设置于该密封环区域，该介电密封环结构穿过该第二介电层但不穿过该第一介电层。
12.如权利要求11所述的半导体装置，其特征在于，该介电密封环结构包括：
介电柱，从该第一介电层延伸至该半导体基板，其中该介电柱是该第一介电层的一部分；以及
介电内衬层，围绕该介电柱并与该半导体基板接触。
13.如权利要求12所述的半导体装置，其特征在于，该介电密封环结构围绕该第二外环部分。
14.如权利要求12所述的半导体装置，其特征在于，该介电密封环结构由该第二内环部分包围。
15.如权利要求12所述的半导体装置，其特征在于，该第二外环部分围绕该介电密封环结构，该介电密封环结构围绕该第二内环部分。
16.如权利要求12所述的半导体装置，其特征在于，该介电密封环结构位于该导电密封环结构的该第一密封环部分下方。
17.一种半导体装置，其特征在于，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第二介电层，配置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数；
第一密封环部分，设置在该密封环区域中并嵌入该第一介电层中，其中在俯视图中，该第一密封环部分包括第一不连续图案；以及
第二密封环部分，设置于该密封环区域内并且嵌入该第二介电层中，其中在俯视图中，该第二密封环部分包括至少一个第二连续图案。
18.如权利要求17所述的半导体装置，其特征在于，该第一不连续图案之间的间隔远离该密封环区域的拐角。
19.如权利要求17所述的半导体装置，其特征在于，该第二密封环部分包括：
第二内环图案，围绕该电路区域；以及
第二外环图案，围绕该第二内环图案；
其中，该第二内环图案和该第二外环图案分别具有沿该密封环区域延伸的线性边缘与齿状边缘；
其中，该第二内环图案的齿状边缘比该第二外环图案的直线边距离该第二外环图案的齿状边缘更远。
20.如权利要求17所述的半导体装置，其特征在于，该第二密封环部分包括：
第二内环部分，围绕该电路区域；以及
第二外环部分，围绕该第二内环部分，其中该第二内环部分和该第二外环部分由该第二不连续图案组成，其中，该第二内环部分和该第二外环部分中的该第二不连续图案彼此平行并且沿着该密封环区域交错排列。
21.如权利要求20所述的半导体装置，其特征在于，该第二连续图案围绕该第二外环部分。
22.如权利要求20所述的半导体装置，其特征在于，该第二连续图案由该第二内环部分包围。
23.如权利要求20所述的半导体装置，其特征在于，该第二外环部分围绕该第二连续图案，并且该第二连续图案围绕该第二内环部分。
24.一种半导体装置，其特征在于，包括：
半导体基板，具有电路区域和围绕该电路区域的密封环区域；
第一介电层，设置于该密封环区域上方，其中该第一介电层具有第一介电常数；
第一密封环部分，设置于该密封环区域内并嵌入该第一介电层中，其中该第一密封环部分包括周期性排列的第一间断图案；以及
第二密封环部分，设置在该密封环区域中并且位于该第一介电层和该半导体基板之间，其中该第二密封环部分包括至少一个闭环图案。
25.如权利要求24所述的半导体装置，其特征在于，还包括：
第二介电层，设置于该半导体基板与该第一介电层之间，其中该第二介电层具有低于该第一介电常数的第二介电常数，其中该第二密封环部分嵌入于该第二介电层。
26.如权利要求24所述的半导体装置，其特征在于，该第一密封环部分通过穿过该第二介电层的通孔电连接到该第二密封环部分。
27.如权利要求24所述的半导体装置，其特征在于，该第一密封环部分包括：
第一内环部分，围绕该电路区域；以及
第一外环部分，围绕该第一内环部分，其中该第一内环部分和该第一外环部分的第一不连续图案彼此平行并且沿着该密封环区域交错排列。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/339,532 | 2022-05-09 | ||
| US18/188,630 US20230361055A1 (en) | 2022-05-09 | 2023-03-23 | Semiconductor device |
| US18/188,630 | 2023-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117038590A true CN117038590A (zh) | 2023-11-10 |
Family
ID=88641734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310486640.7A Pending CN117038590A (zh) | 2022-05-09 | 2023-04-28 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117038590A (zh) |
-
2023
- 2023-04-28 CN CN202310486640.7A patent/CN117038590A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640489B2 (en) | Seal ring structure with capacitor | |
| US8373254B2 (en) | Structure for reducing integrated circuit corner peeling | |
| JP4689244B2 (ja) | 半導体装置 | |
| US7652344B2 (en) | Semiconductor device | |
| KR101764011B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US8334582B2 (en) | Protective seal ring for preventing die-saw induced stress | |
| US8188574B2 (en) | Pedestal guard ring having continuous M1 metal barrier connected to crack stop | |
| US8278737B2 (en) | Structure for improving die saw quality | |
| US20110309466A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10692786B1 (en) | Semiconductor structures | |
| JP2018148152A (ja) | 半導体装置およびその製造方法 | |
| US11515209B2 (en) | Methods and apparatus for scribe seal structures | |
| CN111668163B (zh) | 半导体结构 | |
| TWI686905B (zh) | 半導體結構 | |
| US7968974B2 (en) | Scribe seal connection | |
| CN117038590A (zh) | 半导体装置 | |
| US20230361055A1 (en) | Semiconductor device | |
| TW202414681A (zh) | 半導體裝置 | |
| JP2011082541A (ja) | 半導体装置 | |
| US20230260930A1 (en) | Die seal ring structure | |
| US20230387040A1 (en) | Semiconductor wafer including chip guard | |
| US20230317777A1 (en) | Semiconductor device with deep trench isolation | |
| JP2014132676A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |