TWI550426B - 積體電路佈局的系統與方法 - Google Patents

積體電路佈局的系統與方法 Download PDF

Info

Publication number
TWI550426B
TWI550426B TW104105380A TW104105380A TWI550426B TW I550426 B TWI550426 B TW I550426B TW 104105380 A TW104105380 A TW 104105380A TW 104105380 A TW104105380 A TW 104105380A TW I550426 B TWI550426 B TW I550426B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive line
effect transistor
combination
metal
Prior art date
Application number
TW104105380A
Other languages
English (en)
Other versions
TW201544981A (zh
Inventor
江庭瑋
莊惠中
田麗鈞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201544981A publication Critical patent/TW201544981A/zh
Application granted granted Critical
Publication of TWI550426B publication Critical patent/TWI550426B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

積體電路佈局的系統與方法
本發明是有關於一種積體電路佈局的系統與方法。
積體電路(integrated circuits；ICs)通常被設計成具有如電晶體、電阻以及電容的主動元件，並透過如金屬線以及多晶矽線的導電線路連接，以形成電路。積體電路的主動元件為透過曝光顯影製程形成，其包含光阻、光刻遮罩(光罩)、特殊光源以及多種的光致抗蝕劑。越來越密集的積體電路具有在速度、功能以及成本方面上的許多好處，但其也導致更複雜的設計以及製程上的間題。
本發明之一態樣提供一種積體電路的佈局方法，包含以下步驟。沿第一方向設置第一光罩圖案中的所有導電線路，其中第一光罩圖案的導電線路位於第一導電層內。沿第一方向設置第二光罩圖案中的導電線路，其中第二光罩圖案的導電線路位於第一導電層內，且第二光罩圖案沿不同於第一方向的第二方向偏移第一光罩圖案。
本發明之一態樣提供一種積體電路，包含第一導電線路組合以及第二導電線路組合。第一導電線路組合沿第一方向設置於第一導電層，且第一導電線路組合中不具有異於第一方向的導電線路。第二導電線路組合沿第一方向設置於第一導電層，且不具有異於第一方向的導電線路，其中第一導電層只具有第一導電線路組合以及第二導電線路組合之導電線路，且第二導電線路組合以小於第一導電線路組合之間距偏移第一導電線路組合。
本發明之一態樣提供一種電路，包含第一P型金氧半場效電晶體(p-channel metal-oxide-semiconductor field-effect transistor；PMOS)、第二P型金氧半場效電晶體、第一N型金氧半場效電晶體(n-channel metal-oxide-semiconductor field-effect transistor；NMOS)、第二N型金氧半場效電晶體、第一導電線路組合、第二導電線路組合以及第三導電線路組合。第一P型金氧半場效電晶體包含閘極、源極以及汲極。第二P型金氧半場效電晶體包含閘極、源極以及汲極。第一N型金氧半場效電晶體包含一閘極、源極以及汲極。第二N型金氧半場效電晶體包含閘極、源極以及汲極。第一導電線路組合設置於第一導電層並沿一第一方向延伸，第一導電線路組合用於作為第一與第二P型金氧半場效電晶體之閘極以及第一與第二N型金氧半場效電晶體之閘極。第二導電線路組合設置於第二導電層並沿第一方向延伸，第二導電線路組合用於連接第一與第二P型金氧半場效電晶體之源極以及汲極以 及第一與第二N型金氧半場效電晶體之源極以及汲極。第三導電線路組合設置於第三導電層，第三導電層位於第一導電層以及第二導電層上方，其中第三導電線路組合沿第二方向延伸，並透過連接第一導電線路組合的至少另一導電線路或第二導電線路組合的至少另一導電線路之配置用以電性連接下列元件。第一P型金氧半場效電晶體以及第一N型金氧半場效電晶體，並成為第一傳輸閘。第二P型金氧半場效電晶體以及第二N型金氧半場效電晶體，並成為第二傳輸閘。第一P型金氧半場效電晶體以及第二N型金氧半場效電晶體的閘極。第二P型金氧半場效電晶體以及第一N型金氧半場效電晶體的閘極。
100,100’,200,200’,300,300’‧‧‧佈局設計
102,102’,302,302’,502,602,702,802,902,1002,1102,1202,1302,1402,1502‧‧‧第一導電線路組合
104,104’,304,304’,504,604,704,804,904,1004,1104,1204,1304,1404,1504‧‧‧第二導電線路組合
106,106’,206,206’‧‧‧類金屬特性導電線路組合
108,108’,208,208’,308,308’‧‧‧元件胞
202,202’‧‧‧導電線路組合
306,306’,V0_1,V0_2,V0_3,V0_4,V0_A,V0_B‧‧‧通孔
400‧‧‧傳輸閘
402‧‧‧第一P型金氧半場效電晶體
404‧‧‧第一N型金氧半場效電晶體
406‧‧‧第二P型金氧半場效電晶體
408‧‧‧第二N型金氧半場效電晶體
500,600,700,800,900,1000,1100,1200,1300,1400,1500‧‧‧傳輸閘元件胞
1600‧‧‧方法
1602,1604,1606,1608,1610‧‧‧操作程序
1700‧‧‧計算機系統
1782‧‧‧處理器
1784‧‧‧儲存媒體
1786‧‧‧計算機程序代碼
1788‧‧‧匯流排
1790‧‧‧輸入/輸出介面
1702‧‧‧網路介面
1794‧‧‧網路
1795‧‧‧感應線圈介面
1796,1797,1798,1799‧‧‧指令
A1,A2,B1,B2‧‧‧閘極端
D‧‧‧汲極端
S‧‧‧源極端
LA,LB‧‧‧能源軌
細讀以下詳細敘述並搭配對應之圖式，可了解到本揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，為了討論的清楚，所述之特徵的尺寸可以任意的增加或減少。
第1A圖為依照部分實施方法中具有水平配置方向導電線路之二次圖案化元件於積體電路佈局設計中的示意圖。
第1B圖為依照部分實施方法中具有垂直配置方向導電線路之二次圖案化元件胞於積體電路佈局設計中的示意圖。
第2A圖為依照部分實施方法中具有水平配置方向導電線路之單次圖案化元件胞於積體電路佈局設計中的示意圖。
第2B圖為依照部分實施方法中具有垂直配置方向導電線 路之單次圖案化元件胞於積體電路佈局設計中的示意圖。
第3A圖為依照部分實施方法中二次圖案化元件胞於積體電路佈局中的示意圖。
第3B圖為依照部分實施方法中二次圖案化元件胞於積體電路佈局中的示意圖。
第4圖為依照部分實施方法之傳輸閘對應於積體電路佈局設計的電路示意圖。
第5圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第6圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第7圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第8圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第9圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第10圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第11圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第12圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第13圖為依照部分實施方法中傳輸閘元件胞的積體電路佈 局設計的示意圖。
第14圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第15圖為依照部分實施方法中傳輸閘元件胞的積體電路佈局設計的示意圖。
第16圖為依照部分實施方法之積體電路佈局設計方法的流程圖。
第17圖為依照部分實施方法之積體電路佈局設計系統中計算機系統部分的方塊圖。
本揭露將提供許多個實施方式或實施方法以實現本揭露之多個不同的特徵。許多元件與排列將以特定實施方法在以下敘述以簡化本揭露。當然，這些敘述僅止於範例，且不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，本揭露在多個範例中會重複參考號碼與字母。這樣的重複方式是為了簡單與明瞭的目的而其本身並不會決定多個範例以及/或所討論的配置之間的關係。
此外，方位相對詞彙，如「在...之下」、「下面」、「下」、「上方」或「上」或類似詞彙，在本文中為用來便於描述繪示於圖式中的一個元件或特徵至另外的元件或特 徵之關係。方位相對詞彙除了用來描述裝置在圖式中的方位外，其包含裝置於使用或操作下之不同的方位。當裝置被另外設置(旋轉90度或者其他面向的方位)，本文所用的方位相對詞彙同樣可以相應地進行解釋。
隨著時間演進，於現有的製造方法中，物理尺寸逐漸變小且更密集的積體電路已經相應地使其在設計和製造方面難以或是根本無法實現。在一些實施方法中，改良的積體電路設計和製造方法包含增加導電線路使用率的積體電路佈局設計系統以及方法，其中導電線路如在後段製程(back-end-of-line；BEOL)中於金屬層中產生的金屬線。
積體電路的製造過程通常被認為具有前段製程(front-end-of-line；FEOL)部分、中段製程(middle-of the-line；MEOL或是也稱作middle-of-the-line；MOL)部分以及後段製程部分。前段製程作為積體電路製程的第一個部分，其將獨立的主動元件透過圖案化於半導體晶圓上形成。前段製程包含：選定欲使用的半導體晶圓類型、將晶圓化學機械平坦化以及清潔晶圓、淺溝渠製程、形成閘極模組，並建立源極和汲極。前段製程並不包含設置互相連接的金屬層。中段製程接續於前段製程，且包含使閘極接觸的製程以及形成底部凸塊金屬化層的製程。
後段製程為積體電路製造過程中的最後一部分製程，其將獨立的元件(電晶體、電容以及電阻等)透過通孔以及導電線路(例如金屬線)互相連接。後段製程通常開始於當第一層金屬層已完成設置，其包含形成接點、絕緣層(介質 層)、金屬層、接合點以作為元件胞至封裝的聯繫。於部分實施方法中，後段製程部分將加入十或更多層的金屬層。
於部分實施方法中，積體電路佈局設計的系統以及方法透過沿同一方向設置每一金屬層上的所有金屬線，以增加導電線路使用率，其中導電線路如在後段製程中於金屬層中產生的金屬線。沿同一方向設置每一金屬層上的所有金屬線排列，使得導電線路更有效率地排列，並能有更佳的空間堆積密度。沿同一方向設置所有金屬線排列也可能使導電線路之間的間距要求降低，如前所提的以一或多個排列規則，而由於沿同一方向排列之金屬線的金屬結構具有規則的圖案，因此可降低製造或過程中產生錯誤的風險。
第1A圖為依照部分實施方法中具有水平配置方向導電線路之二次圖案化元件胞於積體電路佈局設計100中的示意圖。第一導電線路組合102以單一方向配置。於部分實施方法中，第一導電線路組合102配置方向同於紙張的水平方向。於部分實施方法中，第一導電線路組合102的導電線路為於同一金屬層中的平行金屬線。在此，用語”線”包含一或多個線條區域。第一導電線路組合102為透過第一光罩搭配曝光微影技術形成。重複部分的相鄰導電線路間的間隔為間距，如同重複地設置相鄰導電線路的稜角。第一光罩具有對應第一導電線路組合102的預定間距。
第二導電線路組合104同於第一導電線路組合102排列方向配置。於部分實施方法中，第二導電線路組合104 配置方向為水平方向。於部分實施方法中，第一導電線路組合102的導電線路為於同一金屬層中的平行金屬線。第二導電線路組合104為透過第二光罩搭配曝光微影技術形成。第二光罩具有對應第二導電線路組合104的預定間距。於部分實施方法中，第一光罩的間距以及第二光罩的間距相同。此外，第二光罩被設置成使第二光罩藉由小於第一導電線路組合102的間距，以和第一光罩偏移。相互地，第一導電線路組合102以及第二導電線路組合104為透過二次圖案化形成。二次圖案化之形成特徵為於同一層中，透過兩個偏移的光罩形成，且所形成之特徵小於兩個光罩其中之一的間距。二次圖案化為用於積體電路製程，用以增加光罩所形成圖案之密度，且超過單一光罩所形成之圖案密度。
類金屬特性(metal-like defined；MD)層中，類金屬特性導電線路組合106於積體電路製程的中段製程部分形成。於部分實施方法中，類金屬特性導電線路組合106為導體，但是其包含的非金屬材料成分大於金屬材料。於部分實施方法中，類金屬特性導電線路組合106之形成為透過使用足夠的離子注入於半導體使其轉換成導體而成。二次圖案化的元件胞108包含於積體電路製程中，中段製程部分形成的類金屬特性導電線路組合106，以及於積體電路製程中，後段製程部分形成的第一導電線路組合102以及第二導電線路組合104。元件胞108具有一或多個形成於元件胞108且與元件胞108電性連接的主動元件。
第1B圖為類似將第1A圖旋轉90度。第一導電線路組合102’對應於旋轉90度的第一導電線路組合102(請見第1A圖)，並且，第1B中具有4個屬於第一導電線路組合102’的導線線路。第二導電線路組合104’對應於旋轉90度的第二導電線路組合104(請見第1A圖)，並且，第1B中具有4個屬於第二導電線路組合104’的導線線路。第一類金屬特性導電線路組合106’對應於旋轉90度的第一類金屬特性導電線路組合106(請見第1A圖)，並且，第1B中有6個類金屬特性導電線路。二次圖案化的元件胞108’對應於旋轉90度的二次圖案化的元件胞108(請見第1A圖)。
第2A圖為依照部分實施方法中具有水平配置方向導電線路之單次圖案化元件胞於積體電路佈局設計200中的示意圖。導電線路組合202配置於單一方向。於部分實施方法中，導電線路組合202的配置方向為水平方向。於部分實施方法中，導電線路組合202的導電線路為於同一金屬層中的平行金屬線。於部分實施方法中，導電線路組合202的導電線路數量大於4個。導電線路組合202為透過具有預定間距的光罩搭配曝光微影技術形成。導電線路組合202為透過單次圖案化形成。單次圖案化為透過單個光罩於單一層上形成圖案。單次圖案化所形成的導電線路相對於雙次圖案化的導電線路通常具有較小的導電線路密度。
類金屬特性層中，類金屬特性導電線路組合206於積體電路製程的中段製程部分形成。於部分實施方法中， 類金屬特性導電線路組合206為導體，但是其包含的非金屬材料成分大於金屬材料。於部分實施方法中，類金屬特性導電線路組合206之形成為透過使用足夠的離子注入於半導體使其轉換成導體而成。單次圖案化的元件胞208包含於積體電路製程中，中段製程部分形成的類金屬特性導電線路組合206，以及於積體電路製程中，後段製程部分形成的導電線路組合202。元件胞208具有一或多個形成於元件胞208且與元件胞208電性連接的主動元件。
第2B圖為類似將第2A圖旋轉90度。導電線路組合202’對應於旋轉90度的導電線路組合202(請見第2A圖)，然而，第2B圖中導電線路組合202’具有7個導線線路。類金屬特性導電線路組合206’對應於旋轉90度的類金屬特性導電線路組合206(請見第2A圖)，然而，第2B中具有6個類金屬特性導電線路。單次圖案化的元件胞208’對應於旋轉90度的單次圖案化的元件胞208(請見第2A圖)。
第3A圖為依照部分實施方法中二次圖案化元件胞308於積體電路佈局設計300中的示意圖。第一導電線路組合302設置於單一方向。於部分實施方法中，第一導電線路組合302包含偶數數量的導電線路設置於水平方向。於部分實施方法中，第一導電線路組合302的導電線路為於同一金屬層中的平行金屬線。於部分實施方法中，第一導電線路組合302為透過第一光罩搭配曝光微影技術形成。第一光罩具有對應第一導電線路組合302的預定間距。於部分實施方法中，間距範圍介於80奈米(nm)至100奈米(nm) 之間。
第二導電線路組合304同於第一導電線路組合302排列方向設置。於部分實施方法中，第二導電線路組合304包含偶數數量的導電線路設置於水平方向。於部分實施方法中，第二導電線路組合304的導電線路為同一金屬層中的平行金屬線。第二導電線路組合304為透過第二光罩搭配曝光微影技術形成。第二光罩具有對應第二導電線路組合304的預定間距。於部分實施方法中，第一光罩的間距與第二光罩的間距相同。於部分實施方法中，第一光罩的間距以及第二光罩的間距範圍介於80奈米(nm)至100奈米(nm)之間。於部分實施方法中，304的間距範圍介於80奈米(nm)至100奈米(nm)之間。
第二光罩被設置成使得第二光罩小於第一導電線路組合302的間距，以和第一光罩偏移。第一導電線路組合302的間距以及第二導電線路組合304的間距(第一導電線路組合302與第二導電線路組合304間的距離)範圍介於40奈米(nm)至80奈米(nm)之間。第一導電線路組合302以及第二導電線路組合304為透過二次圖案化形成。第一導電線路組合302以及第二導電線路組合304中的導電線路透過通孔306電性連接至一或多個其他層之中。
元件胞308包含能源軌LB以及能源軌LA，其中以第一導電線路組合302之中的一個導電線路作為能源軌LB，以第一導電線路組合302之中的一個導電線路作為能源軌LA。元件胞308中，位於能源軌LB以及能源軌LA 之間的第一導電線路組合302以及第二導電線路組合304的導電線路總數為偶數個。
第3B圖為依照部分實施方法中二次圖案化元件胞308’於積體電路佈局設計300’中的示意圖。二次圖案化的元件胞308’與二次圖案化的元件胞308相似，而其包含不同數量的導電線路。第一導電線路組合302’對應於第一導電線路組合302(請見第3A圖)，然而，第3B圖中第一導電線路組合302’所包含的導電線路數量為奇數個。第二導電線路組合304’對應於第二導電線路組合304(請見第3A圖)，然而第3B圖中第二導電線路組合304’所包含的線條區域數量為偶數個。通孔306’對應於通孔306(請見第3A圖)，且第一導電線路組合302’以及第二導電線路組合304’的導電線路藉由通孔306’電性連接於一或多個元件胞308’其他層中的導電線路。
元件胞308’包含第一能源軌LB以及第二能源軌LB，其中以第一導電線路組合302’之中的一個導電線路作為第一能源軌LB，以第一導電線路組合302’之中的一個導電線路作為第二能源軌LB。元件胞308’中，位於第一能源軌LB以及第二能源軌LB之間的第一導電線路組合302’以及第二導電線路組合304’的導電線路總數為奇數個。
第4圖為依照部分實施方法中對應積體電路佈局設計之傳輸閘400的電路示意圖。第一P型金氧半場效電晶體(p-channel metal-oxide-semiconductor field-effect transistor；PMOS)402包含閘極端A1、汲極端D以及源極 端S。第一N型金氧半場效電晶體(n-channel metal-oxide-semiconductor field-effect transistor；NMOS)404包含閘極端B2、汲極端D以及源極端S。第一P型金氧半場效電晶體402的汲極端D電性連接於第一N型金氧半場效電晶體404的源極端S，且第一P型金氧半場效電晶體402的源極端S電性連接於第一N型金氧半場效電晶體404的汲極端D以形成第一電晶體對。
第二P型金氧半場效電晶體406包含閘極端B1、汲極端D以及源極端S。第二N型金氧半場效電晶體408包含閘極端A2、汲極端D以及源極端S。第二P型金氧半場效電晶體406的汲極端D電性連接於第二N型金氧半場效電晶體408的源極端S，且第二P型金氧半場效電晶體406的源極端S電性連接於第二N型金氧半場效電晶體408的汲極端D以形成第二電晶體對。
第一P型金氧半場效電晶體402的閘極端A1電性連接於第二N型金氧半場效電晶體408的閘極端A2。第二P型金氧半場效電晶體406的閘極端B1電性連接於第一N型金氧半場效電晶體404的閘極端B2。第一P型金氧半場效電晶體402的源極端S以及第一N型金氧半場效電晶體404的汲極端D電性連接於第二P型金氧半場效電晶體406的汲極端D以及第二N型金氧半場效電晶體408的源極端S以形成傳輸閘400。於部分實施方法中，傳輸閘400位於單一元件胞中。
第5圖為依照部分實施方法中傳輸閘元件胞500的 積體電路佈局設計的示意圖。傳輸閘元件胞500對應於第4圖的傳輸閘，例如第一P型金氧半場效電晶體的閘極端A1電性連接於第二N型金氧半場效電晶體的閘極端A2，且第二P型金氧半場效電晶體的閘極端B1電性連接於第一N型金氧半場效電晶體的閘極端B2。在此，用語”電性連接”包含用語”導通地連接”。於部分實施方法中，傳輸閘元件胞500包含金屬1區域、類金屬特性2區域、通孔0區域、金屬-多晶矽連接區域、氧化特性區域、多晶矽區域以及片多晶矽區域。於部分實施方法中，傳輸閘元件胞500中的部分金屬層涵蓋金屬1區域。於部分實施方法中，傳輸閘元件胞500中的單一金屬層部分區域為金屬1區域。於部分實施方法中，金屬1區域為透過搭配第一光罩層以及第二光罩的二次圖案化被設置於單一方向。
於部分實施方法中，多晶矽區域也參照導電層(多晶矽層)中沿第一預定方向延伸的導電線路組合。於部分實施方法中，類金屬特性2區域也參照導電層(類金屬特性2層)中沿第一預定方向延伸的導電線路組合。於部分實施方法中，金屬1區域也參照導電層(金屬1層)沿第二預定方向延伸的導電線路組合。
於部分實施方法中，傳輸閘元件胞500包含總數7個的導電線路，其中有第一導電線路組合502的4個導電線路以及第二導電線路組合504的3個導電線路。於部分實施方法中，第一導電線路組合502以及第二導電線路組合504被二次圖案化成為金屬層上的金屬1區域。於部分 實施方法中，第一導電線路組合502以及第二導電線路組合504被二次圖案化成為金屬層上於金屬1區域中的7條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。第一多晶矽區域的閘極端A1於透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區透過第二通孔電性連接於類金屬特性2區域，類金屬特性2區域透過第三通孔電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第五通孔V0_2電性連接於第三金屬1區域，第三金屬1區域透過第六通孔電性連接於第四多晶矽區域，第四多晶矽區域透過第七通孔電性連接於第四金屬1區域，第四金屬1區域透過第八通孔V0_3電性連接於第四多晶矽區域的閘極端B2。於部分實施方法中，傳輸閘元件胞500包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞500包含10個多晶矽區域。
於部分實施方法中，例如當已形成傳輸閘元件胞，於第一導電層中，位於與電源供應電壓以及與接地電壓電性連接的導電線路之間的導電線路，其數量為5個。
第6圖為依照部分實施方法中傳輸閘元件胞600的積體電路佈局設計的示意圖。除了如本文所描述和第6圖中所示，在此與第5圖有相關聯的描述可以適用於第6圖。於部分實施方法中，傳輸閘元件胞600包含總數7個的導 電線路，其中4個第一導電線路組合602的導電線路以及3個第二導電線路組合604的導電線路。於部分實施方法中，第一導電線路組合602以及第二導電線路組合604被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合602以及第二導電線路組合604被二次圖案化成為金屬層上金屬1區域中的7條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。第一多晶矽區域的閘極端A1於透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區域透過第二通孔電性連接於類金屬特性2區域，類金屬特性2區域透過第三通孔電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第五通孔V0_2電性連接於第三金屬1區域，第三金屬1區域透過第六通孔電性連接於第四多晶矽區域，第四多晶矽區域透過第七通孔電性連接於第四金屬1區域，第四金屬1區域透過第八通孔V0_3電性連接於第四多晶矽區域的閘極端B2。於部分實施方法中，傳輸閘元件胞600包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞600包含10個多晶矽區域。
第7圖為依照部分實施方法中傳輸閘元件胞700的積體電路佈局設計的示意圖。除了如本文所描述和第7圖中所示，在此與第5圖有相關聯的描述可以適用於第7圖。於部分實施方法中，傳輸閘元件胞700包含總數為4的導 電線路，其中2個第一導電線路組合702的導電線路以及2個第二導電線路組合704的導電線路。於部分實施方法中，第一導電線路組合702以及第二導電線路組合704被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合702以及第二導電線路組合704透過二次圖案化成為金屬層上金屬1區域中的4條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。第一多晶矽區域的閘極端A1於透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區域透過第二通孔電性連接於類金屬特性2區域，類金屬特性2區域透過第三通孔電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第五通孔V0_2電性連接於第三金屬1區域，第三金屬1區域透過第六通孔電性連接於第四多晶矽區域，第四多晶矽區域透過第七通孔電性連接於第四金屬1區域，第四金屬1區域透過第八通孔V0_3電性連接於第四多晶矽區域的閘極端B2。於部分實施方法中，傳輸閘元件胞700包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞700包含10個多晶矽區域。
第8圖為依照部分實施方法中傳輸閘元件胞800的積體電路佈局設計的示意圖。除了如本文所描述和第8圖中所示，在此與第5圖有相關聯的描述可以適用於第8圖。於部分實施方法中，傳輸閘元件胞800包含總數為5個的 導電線路，其中有3個第一導電線路組合802的導電線路以及2個第二導電線路組合804的導電線路。於部分實施方法中，第一導電線路組合802以及第二導電線路組合804被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合802以及第二導電線路組合804透過二次圖案化成為金屬層上金屬1區域中的5條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。閘極端A1與閘極端A2共同以第一多晶矽區域連接。第一多晶矽區域透過第一通孔V0_2電性連接於第一金屬1區域。
第二多晶矽區域的閘極端B1於透過第二通孔V0_3電性連接於第二金屬1區域，第二金屬1區域透過第三通孔V0_1電性連接於第三多晶矽區域的閘極端B2。於部分實施方法中，傳輸閘元件胞800包含不間斷的至少3個多晶矽區域。不間斷的多晶矽區域彼此在垂直方向的一或多個的其他多晶矽區域不會互相分離。於部分實施方法中，傳輸閘元件胞800包含5個多晶矽區域。
第9圖為依照部分實施方法中傳輸閘元件胞900的積體電路佈局設計的示意圖。除了如本文所描述和第9圖中所示，在此與第5圖有相關聯的描述可以適用於第9圖。於部分實施方法中，傳輸閘元件胞900包含總數為4個的導電線路，其中有2個第一導電線路組合902的導電線路以及2個第二導電線路組合904的導電線路。於部分實施方法中，第一導電線路組合902以及二導電線路組合904 被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合902以及第二導電線路組合904被二次圖案化成為金屬層上金屬1區域中的5條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。閘極端A1與閘極端A2共同以第一多晶矽區域連接。第一多晶矽區域透過第一通孔V0_2電性連接於第一金屬1區域。
第二多晶矽區域的閘極端B1於透過第二通孔V0_1電性連接於第二金屬1區域，第二金屬1區域透過第三通孔V0_3電性連接於第三多晶矽區域的閘極端B2。於部分實施方法中，第一多晶矽區域中的底部形成虛擬電晶體。於部分實施方法中，金屬-多晶矽連接區域形成第二虛擬電晶體。於部分實施方法中，傳輸閘元件胞900包含不間斷的至少3個多晶矽區域。於部分實施方法中，傳輸閘元件胞900包含6個多晶矽區域。
第10圖為依照部分實施方法中傳輸閘元件胞1000的積體電路佈局設計的示意圖。除了如本文所描述和第10圖中所示，在此與第5圖有相關聯的描述可以適用於第10圖。於部分實施方法中，傳輸閘元件胞1000包含總數為3個的導電線路，其中有2個第一導電線路組合1002的導電線路以及1個第二導電線路組合1004的導電線路。於部分實施方法中，第一導電線路組合1002以及第二導電線路組合1004被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1002以及第二導電線路組 合1004被二次圖案化成為金屬層上金屬1區域中的3條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。閘極端A1與閘極端A2共同以第一多晶矽區域連接。第一多晶矽區域透過第一通孔V0_2電性連接於第一金屬1區域。
第二多晶矽區域的閘極端B1於透過第二通孔V0_1電性連接於第二金屬1區域，第二金屬1區域透過第三通孔V0_3電性連接於第三多晶矽區域的閘極端B2。於部分實施方法中，第一多晶矽區域中的底部形成虛擬電晶體。於部分實施方法中，金屬-多晶矽連接區域形成第二虛擬電晶體。於部分實施方法中，傳輸閘元件胞1000包含不間斷的至少3個多晶矽區域。於部分實施方法中，傳輸閘元件胞1000包含7個多晶矽區域。
第11圖為依照部分實施方法中傳輸閘元件胞1100的積體電路佈局設計的示意圖。除了如本文所描述和第11圖中所示，在此與第5圖有相關聯的描述可以適用於第11圖。於部分實施方法中，傳輸閘元件胞1100包含總數為5個的導電線路，其中有3個第一導電線路組合1102的導電線路以及2個第二導電線路組合1104的導電線路。於部分實施方法中，第一導電線路組合1102以及第二導電線路組合1104被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1102以及第二導電線路組合1104被二次圖案化成為金屬層上金屬1區域中的5條金 屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。第一多晶矽區域的閘極端A1透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區域透過第二通孔V0_1電性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第三通孔V0_3電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第四多晶矽區域的閘極端B2。於部分實施方法中，第三多晶矽區域中的底部形成虛擬電晶體。於部分實施方法中，傳輸閘元件胞1100包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞1100包含6個多晶矽區域。
第12圖為依照部分實施方法中傳輸閘元件胞1200的積體電路佈局設計的示意圖。除了如本文所描述和第12圖中所示，在此與第5圖有相關聯的描述可以適用於第12圖。於部分實施方法中，傳輸閘元件胞1200包含總數為4個的導電線路，其中有2個第一導電線路組合1202的導電線路以及2個第二導電線路組合1204的導電線路。於部分實施方法中，第一導電線路組合1202以及第二導電線路組合1204被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1202以及第二導電線路組合1204被二次圖案化成為金屬層上金屬1區域中的4條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。 第一多晶矽區域的閘極端A1透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區域透過第二通孔V0_2電性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第三通孔V0_3電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第一多晶矽區域的閘極端B2。於部分實施方法中，第三多晶矽區域中的底部形成虛擬電晶體。於部分實施方法中，傳輸閘元件胞1200包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞1200包含6個多晶矽區域。
第13圖為依照部分實施方法中傳輸閘元件胞1300的積體電路佈局設計的示意圖。除了如本文所描述和第13圖中所示，在此與第5圖有相關聯的描述可以適用於第13圖。於部分實施方法中，傳輸閘元件胞1300包含總數為四個的導電線路，其中有2個第一導電線路組合1302的導電線路以及2個第二導電線路組合1304的導電線路。於部分實施方法中，第一導電線路組合1302以及第二導電線路組合1304被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1302以及第二導電線路組合1304被二次圖案化成為金屬層上金屬1區域中的4條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。第一多晶矽區域的閘極端A1透過第一通孔V0_1電性連接於第一金屬1區域，第一金屬1區域透過第二通孔V0_2電 性連接於第二多晶矽區域的閘極端A2。
第三多晶矽區域的閘極端B1於透過第三通孔V0_3電性連接於第二金屬1區域，第二金屬1區域透過第四通孔V0_4電性連接於第一多晶矽區域的閘極端B2。於部分實施方法中，第三多晶矽區域中的頂部形成虛擬電晶體。於部分實施方法中，第三多晶矽區域中的底部形成虛擬電晶體。於部分實施方法中，傳輸閘元件胞1300包含至少6個多晶矽區域。於部分實施方法中，傳輸閘元件胞1300包含6個多晶矽區域。
第14圖為依照部分實施方法中傳輸閘元件胞1400的積體電路佈局設計的示意圖。除了如本文所描述和第14圖中所示，在此與第5圖有相關聯的描述可以適用於第14圖。於部分實施方法中，傳輸閘元件胞1400包含總數為7個的導電線路，其中有4個第一導電線路組合1402的導電線路以及3個第二導電線路組合1404的導電線路。於部分實施方法中，第一導電線路組合1402以及第二導電線路組合1404被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1402以及第二導電線路組合1404被二次圖案化成為金屬層上金屬1區域中的7條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。閘極端A1與閘極端A2共同以第一多晶矽區域連接。第一多晶矽區域透過第一通孔V0_A電性連接於第一金屬1區域。
閘極端B1與閘極端B2共同以第二多晶矽區域連接。第二多晶矽區域透過第二通孔V0_B電性連接於第二金屬1區域。於部分實施方法中，傳輸閘元件胞1400包含至少4個多晶矽區域。於部分實施方法中，傳輸閘元件胞1400包含6個多晶矽區域。
第15圖為依照部分實施方法中傳輸閘元件胞1500的積體電路佈局設計的示意圖。除了如本文所描述和第15圖中所示，在此與第5圖有相關聯的描述可以適用於第15圖。於部分實施方法中，傳輸閘元件胞1500包含總數為7個的導電線路，其中有4個第一導電線路組合1502的導電線路以及3個第二導電線路組合1504的導電線路。於部分實施方法中，第一導電線路組合1502以及第二導電線路組合1504被二次圖案化成為金屬層上的金屬1區域。於部分實施方法中，第一導電線路組合1502以及第二導電線路組合1504被二次圖案化成為金屬層上金屬1區域中的7條金屬線。
閘極端A1、A2、B1以及B2由多晶矽區域形成。閘極端A1與閘極端A2共同以第一多晶矽區域連接。第一多晶矽區域透過第一通孔V0_A電性連接於第一金屬1區域。
閘極端B1與閘極端B2共同以第二多晶矽區域連接。第二多晶矽區域透過第二通孔V0_B電性連接於第二金屬1區域。於部分實施方法中，傳輸閘元件胞1500包含至少4個多晶矽區域。於部分實施方法中，傳輸閘元件胞1500 包含6個多晶矽區域。
第16圖為依照本發明部分實施方法之積體電路佈局方法1600的流程圖。方法1600是由編程的處理器所執行的一組執行指令。操作程序1602，第一導電層上透過第一光罩圖案形成的所有導電線路沿第一方向設置。於部分實施方法中，透過第一光罩圖案所形成的導電線路為平行的金屬線。操作程序1604，第一導電層上透過第二光罩圖案形成的所有導電線路沿第一方向設置。於部分實施方法中，透過第二光罩圖案所形成的導電線路為平行的金屬線。於部分實施方法中，第二光罩圖案小於第一光罩圖案的間距，以偏移第一光罩圖案。
操作程序1606，第二導電層上透過第三光罩圖案形成的所有導電線路沿第二方向設置。於部分實施方法中，透過第三光罩圖案所形成的導電線路為平行的多晶矽線。於操作程序1608中，第二導電層上透過第四光罩圖案形成的所有導電線路沿第二方向設置。於部分實施方法中，透過第四光罩圖案所形成的導電線路為平行的多晶矽線。於部分實施方法中，第四光罩圖案小於第三光罩圖案的間距，以偏移第三光罩圖案。於部分實施方法中，第一方向與第二方向成直角。於部分實施方法中，第一方向為水平方向而第二方向為垂直方向。於部分實施方法中，第一方向為垂直方向而第二方向為水平方向。操作程序1610，形成至少一通孔，用以電性連接第一導電層上的導電線路以及第二導電層上的導電線路。
第17圖為依照本發明部分實施方法之積體電路佈局設計系統中計算機系統1700部分的方塊圖。於部分實施方法中，計算機系統1700執行一組指令以進行積體電路(請看第16圖)的佈局設計方法。計算機系統1700包括硬件式的處理器1782和一個非電晶體型的計算機可讀取之儲存媒體1784，其存有計算機程序代碼1786(一組執行指令)的紀錄。處理器1782經由匯流排1788與計算機可讀取之儲存媒體1784電性連接。處理器1782也經由匯流排1788電性連接到輸入/輸出介面1790。網路介面1792也經由匯流排1788電性連接到處理器1782。網路介面1792連接至網路1794，使得處理器1782以及計算機可讀取之儲存媒體1784能夠透過網路1794與外部元件連接並溝通。處理器1782用來執行被紀錄於計算機可讀取之儲存媒體1784的計算機程序代碼1786，以為了使計算機系統1700可以用於進行部分或全部之所述的積體電路(請看第16圖)的佈局設計方法。
於部分實施方法中，計算機程序代碼1786包含指令1796，透過第一光罩圖案，將第一導電層上的所有導電線路沿第一方向設置。指令1797，透過第二光罩圖案，將第一導電層上的所有導電線路沿第一方向設置。指令1798，透過第三光罩圖案以及第四光罩圖案，將第二導電層上的所有導電線路沿第二方向設置。指令1799，透過至少一通孔，電性連接第一導電層上以及第二導電層上的導電線路。於部分實施方法中，第一方向與第二方向成直角。
於部分實施方法中，處理器1782為中央處理單元(central processing unit；CPU)、多工處理器、分佈式處理系統，特殊應用積體電路(application specific integrated circuit；ASIC)以及/或合適的處理單元。
於部分實施方法中，計算機可讀取之儲存媒體1784為電、磁、光、電磁、紅外線以及/或半導體系統(或裝置或設備)。例如，計算機可讀取之儲存媒體1784包括半導體或固態記憶體、磁帶、可移動式計算機磁盤，隨機存取記憶體(random access memory；RAM)、唯讀記憶體(Read-only memory；ROM)、硬磁碟以及/或光碟。於部分實施方法中，使用光碟下，計算機可讀取之儲存媒體1784包含唯讀光碟機(compact disk-read only memory；CD-ROM)、可讀寫之光碟機(compact disk-read/write；CD-R/W)、數位影音光碟機(digital video disc；DVD)以及/或藍光光碟。
於部分實施方法中，計算機可讀取之儲存媒體1784儲存計算機程序代碼1786用以使計算機系統1700可以用於進行操作積體電路(請看第16圖)的佈局設計方法。
於部分實施方法中，計算機可讀取之儲存媒體1784儲存計算機程序代碼1786用以聯繫外部元件。計算機程序代碼1786使得處理器1782產生可讀的操作指令，使系統進行操作積體電路(請看第16圖)的佈局設計方法。
計算機系統1700包含輸入/輸出介面1790。輸入/輸出介面1790電性連接於外部電路。於部分實施方法中， 輸入/輸出介面1790包含鍵盤、小鍵盤、滑鼠、軌跡球、觸控板以及/或光標方向鍵，用以傳遞信息和命令至處理器1782。
計算機系統1700同樣也包含連接至處理器1782的網路介面1792。網路介面1792使計算機系統1700與一或多個其他處理系統連接的網路1794溝通。網路介面1792包含無線網路像是藍牙、WIFI、全球互通微波存取(worldwide interoperability for microwave access；WIMAX)、通用封包無線服務技術(general packet radio service；GPRS)、iGPRS、寬頻多重分碼存取(wideband code division multiple acces；WCDMA)或無線網路介面像是ETHERNET、隨身硬碟或IEEE-1394。
計算機系統1700同樣也包含與處理器1782連接的感應線圈介面1795。感應線圈介面1795使計算機系統170與一或多個其他處理系統連接的外部裝置溝通。於部分實施方法中，以上敘述中的操作程序實施應用於兩個或更多的計算機系統1790。
計算機系統1700為用於透過輸入/輸出介面1790接收與計算機程序代碼1786有相關的資訊。此資訊透過匯流排1788傳送至處理器1782以在運輸操作上定義出相對應的調整。指令接著再被儲存於計算機可讀取之儲存媒體1784成為計算機程序代碼1786。
部分實施方法包含一種積體電路佈局方法，其將第一光罩圖案中的所有導電線路沿第一方向設置，其中第一 光罩圖案的導電線路位於第一導電層內。此方法同樣包含將第二光罩圖案中的所有導電線路沿第一方向設置，其中第二光罩圖案的導電線路位於第一導電層內，且第二光罩圖案沿第二方向偏移第一光罩圖案。
部分實施方法包含一種積體電路，包含第一導電線路組合，並沿第一方向設置於第一導電層，且第一導電線路組合中不具有異於第一方向的導電線路。積體電路也包含第二導電線路組合，並沿第一方向設置於第一導電層，且其不具有異於第一方向的導電線路，其中第一導電層只具有第一導電線路組合以及第二導電線路組合之導電線路，且第二導電線路組合藉由小於第一導電線路組合具有的間距偏移第一導電線路組合。
部分實施方法包含一種電路，包含第一P型金氧半場效電晶體、第二P型金氧半場效電晶體、第一N型金氧半場效電晶體、第二N型金氧半場效電晶體、於第一導電層中沿第一方向延伸的第一導電線路組合、於第二導電層中沿第一方向延伸的第二導電線路組合以及於第三導電層中沿第二方向延伸的第三導電線路組合，其中第三導電層設置於第一導電層以及第二導電層上方。設置於第一導電層中沿第一方向延伸的第一導電線路組合。第一P型金氧半場效電晶體包含閘極、源極以及汲極。第二P型金氧半場效電晶體包含閘極、源極以及汲極。第一N型金氧半場效電晶體包含閘極、源極以及汲極。第二N型金氧半場效電晶體包含閘極、源極以及汲極。第一導電線路組合用於 作為第一/第二P型金氧半場效電晶體之閘極以及第一/第二N型金氧半場效電晶體之閘極。第二導電線路組合用於連接第一/第二P型金氧半場效電晶體之源極與汲極以及第一/第二N型金氧半場效電晶體之源極與汲極。第三導電線路組合中，透過連接第一導電線路組合的至少另一導電線路或第二導電線路組合的至少另一導電線路，用以電性連接下列組合：第一P型金氧半場效電晶體以及第一N型金氧半場效電晶體，並成為第一傳輸閘；第二P型金氧半場效電晶體以及第二N型金氧半場效電晶體，並成為第二傳輸閘；第一P型金氧半場效電晶體以及第二N型金氧半場效電晶體的閘極；以及第二P型金氧半場效電晶體以及第一N型金氧半場效電晶體的閘極。
上敘概述了多個實施方法的特徵，使得本技術領域中具有通常知識者更可以理解本發明所揭露之內容。本技術領域中具有通常知識者應當理解，其可以適當地以本發明作為基礎以設計或修改其他製程以及結構以實現相同目的和/或達到本文所教示之實施方法的相同優點。本技術領域中具有通常知識者應該也要瞭解到，等效的構造並不脫離本發明的精神和範圍，且作出各種改變、替換和變更仍不脫離本發明的精神和範圍。
500‧‧‧傳輸閘元件胞
502‧‧‧第一導電線路組合
504‧‧‧第二導電線路組合
V0_1,V0_2,V0_3,V0_4‧‧‧通孔
A1,A2,B1,B2‧‧‧閘極端

Claims (10)

  1. 一種積體電路的佈局方法，包含：沿一第一方向設置一第一光罩圖案中的所有導電線路，其中該第一光罩圖案的該些導電線路位於一第一導電層內；以及沿該第一方向設置一第二光罩圖案中的所有導電線路，其中該第二光罩圖案的該些導電線路位於該第一導電層內，且該第二光罩圖案沿不同於該第一方向的一第二方向偏移該第一光罩圖案。
  2. 如請求項1所述之佈局方法，更包含：沿一第三方向設置一第三光罩圖案中的所有導電線路，其中該第三光罩圖案的該些導電線路位於一第二導電層內，且該第三方向不同於該第一方向。
  3. 如請求項2所述之佈局方法，其中設置第一光罩圖案的所有該些導電線路以及設置第二光罩圖案的所有該些導電線路更形成一傳輸閘，其中該傳輸閘位於一元件胞內。
  4. 如請求項3所述之佈局方法，其中設置步驟透過一或多個該些導電線路更形成一第一P型金氧半場效電晶體(p-channel metal-oxide-semiconductor field-effect transistor；PMOS)，該第一P型金氧半場效電晶體電性連接於一第一N型金氧半場效電晶體(n-channel metal-oxide-semiconductor field-effect transistor；NMOS)，以及一第二P型金氧半場效電晶體，該第二P型金氧半場效電晶體電性連接於一第二N型金氧半場效電晶體。
  5. 一種積體電路，包含：一第一導電線路組合，沿一第一方向設置於一第一導電層，且該第一導電線路組合中不具有異於該第一方向的導電線路；以及一第二導電線路組合，沿該第一方向設置於該第一導電層，且不具有異於該第一方向的導電線路，其中該第一導電層只具有該第一導電線路組合以及該第二導電線路組合之導電線路，且該第二導電線路組合以小於該第一導電線路組合之間距偏移該第一導電線路組合。
  6. 如請求項5所述之積體電路，更包含：一第三導電線路組合，沿一第二方向設置於一第二導電層，且不具有異於該第二方向的導電線路，其中該第二方向不同於該第一方向。
  7. 如請求項5所述之積體電路，其中一通孔自該第一導電線路組合中的至少一導電線路電性連接至該第三導電線路組合中的至少一導電線路。
  8. 如請求項5所述之積體電路，其中該第一導電線路 組合以及該第二導電線路組合的導電線路電性連接至一元件胞的一傳輸閘，其中該元件胞包含透過一或多個該些導電線路相互電性連接的一第一P型金氧半場效電晶體(p-channel metal-oxide-semiconductor field-effect transistor；PMOS)與一第一N型金氧半場效電晶體(n-channel metal-oxide-semiconductor field-effect transistor；NMOS)，以及相互電性連接的一第二P型金氧半場效電晶體與一第二N型金氧半場效電晶體。
  9. 一種電路，包含：一第一P型金氧半場效電晶體(p-channel metal-oxide-semiconductor field-effect transistor；PMOS)，包含一閘極、一源極以及一汲極；一第二P型金氧半場效電晶體，包含一閘極、一源極以及一汲極；一第一N型金氧半場效電晶體(n-channel metal-oxide-semiconductor field-effect transistor；NMOS)，包含一閘極、一源極以及一汲極；一第二N型金氧半場效電晶體，包含一閘極、一源極以及一汲極；一第一導電線路組合，設置於一第一導電層並沿一第一方向延伸，該第一導電線路組合用於作為該第一與第二P型金氧半場效電晶體之該些閘極以及該第一與第二N型金氧半場效電晶體之該些閘極； 一第二導電線路組合，設置於一第二導電層並沿該第一方向延伸，該第二導電線路組合用於連接該第一與第二P型金氧半場效電晶體之該些源極以及該些汲極以及該第一與第二N型金氧半場效電晶體之該些源極以及該些汲極；一第三導電線路組合，設置於一第三導電層，該第三導電層位於該第一導電層以及該第二導電層上方，其中該第三導電線路組合沿一第二方向延伸，並透過連接該第一導電線路組合的至少另一導電線路或該第二導電線路組合的至少另一導電線路之配置用以電性連接：該第一P型金氧半場效電晶體以及該第一N型金氧半場效電晶體，並成為一第一傳輸閘；該第二P型金氧半場效電晶體以及該第二N型金氧半場效電晶體，並成為一第二傳輸閘；該第一P型金氧半場效電晶體以及該第二N型金氧半場效電晶體的該些閘極；以及該第二P型金氧半場效電晶體以及該第一N型金氧半場效電晶體的該些閘極。
  10. 如請求項9所述之電路，其中該第一導電層中的至少另一導電線路包含一導電線路耦合於下列其中之一組合：(a)透過該第三導電線路組合中的一第一導電線路至該第一P型金氧半場效電晶體之該閘極，以及透過該第三導電線路組合中的一第二導電線路至該第二N型金氧半場 效電晶體之該閘極；(b)透過該第三導電線路組合中的該第一導電線路至該第二P型金氧半場效電晶體之該閘極，以及透過該第三導電線路組合中的該第二導電線路至該第一N型金氧半場效電晶體之該閘極；(c)透過該第三導電線路組合中的該第一導電線路至該第一P型金氧半場效電晶體之該汲極，以及透過該第三導電線路組合中的該第二導電線路至該第一N型金氧半場效電晶體之該源極；以及(d)透過該第三導電線路組合中的該第一導電線路至該第二P型金氧半場效電晶體之該汲極，以及透過該第三導電線路組合中的該第二導電線路至該第二N型金氧半場效電晶體之該源極。
TW104105380A 2014-05-27 2015-02-16 積體電路佈局的系統與方法 TWI550426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462003395P 2014-05-27 2014-05-27
US14/464,407 US9767243B2 (en) 2014-05-27 2014-08-20 System and method of layout design for integrated circuits

Publications (2)

Publication Number Publication Date
TW201544981A TW201544981A (zh) 2015-12-01
TWI550426B true TWI550426B (zh) 2016-09-21

Family

ID=54481208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105380A TWI550426B (zh) 2014-05-27 2015-02-16 積體電路佈局的系統與方法

Country Status (5)

Country Link
US (5) US9767243B2 (zh)
KR (1) KR101775211B1 (zh)
CN (1) CN105304623B (zh)
DE (1) DE102014119646A1 (zh)
TW (1) TWI550426B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773087B2 (en) 2015-08-27 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for creating a device layout
US9846757B2 (en) 2015-09-02 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Cell grid architecture for FinFET technology
US9799602B2 (en) 2015-12-30 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having a staggered fishbone power network
US10262981B2 (en) 2016-04-29 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US9911697B2 (en) * 2016-05-02 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Power strap structure for high performance and low current density
US9900005B2 (en) 2016-05-27 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Switch cell structure and method
US10396063B2 (en) 2016-05-31 2019-08-27 Taiwan Semiconductor Manufacturing Company Ltd. Circuit with combined cells and method for manufacturing the same
US10312192B2 (en) 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features
US9935057B2 (en) 2016-08-05 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple driver pin integrated circuit structure
US9805815B1 (en) 2016-08-18 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse bit cell and mask set
US10872820B2 (en) 2016-08-26 2020-12-22 Intel Corporation Integrated circuit structures
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
US10275559B2 (en) 2016-11-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for legalizing mixed-cell height standard cells of IC
US10157258B2 (en) 2016-11-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for evaluating failure-in-time
US10402529B2 (en) * 2016-11-18 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit
US9886988B1 (en) 2016-11-23 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell having a reduced peak wake-up current
US9852989B1 (en) 2016-11-28 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Power grid of integrated circuit
US10509883B2 (en) 2016-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for layout generation with constrained hypergraph partitioning
US10339250B2 (en) 2016-11-29 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating engineering change order (ECO) layout of base cell and computer-readable medium comprising executable instructions for carrying out said method
US11251124B2 (en) 2016-11-29 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid structures and method of forming the same
US10854499B2 (en) * 2016-11-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10275562B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography
US11139241B2 (en) 2016-12-07 2021-10-05 Intel Corporation Integrated circuit device with crenellated metal trace layout
US10283526B2 (en) * 2016-12-21 2019-05-07 Qualcomm Incorporated Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
US11869890B2 (en) 2017-12-26 2024-01-09 Intel Corporation Stacked transistors with contact last
US11430814B2 (en) 2018-03-05 2022-08-30 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US10522542B1 (en) 2018-06-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Double rule integrated circuit layouts for a dual transmission gate
DE102019121157A1 (de) 2018-09-06 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Transfer-gate-struktur, layout, verfahren und system
US10867113B2 (en) * 2018-09-06 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Transmission gate structure, layout, methods, and system
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
US20210134783A1 (en) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
US11710743B2 (en) * 2020-09-18 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US20230066183A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating a semiconductor structure and semiconductor structure obtained therefrom

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557408B (en) * 2002-08-28 2003-10-11 Samsung Electronics Co Ltd Mask used in manufacturing highly-integrated circuit device, method of creating layout thereof, manufacturing method thereof, and manufacturing method for highly-integrated circuit device using the same
US20050022151A1 (en) * 2000-08-07 2005-01-27 Dan Rittman Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block
TW200620017A (en) * 2004-11-01 2006-06-16 Toshiba Kk Computer automated design method, computer automated design system, and method of manufacturing integrated circuit
US20080010619A1 (en) * 2006-07-05 2008-01-10 Yue Yang System and method of modification of integrated circuit mask layout
US20090055010A1 (en) * 2004-06-03 2009-02-26 Masami Tanaka Back annotation equipment, mask layout correcting equipment, back annotation method, program, recording medium, process for fabricating semiconductor integrated circuit
TWI322366B (en) * 2004-02-10 2010-03-21 Ibm Method and system for lithographic process window optimization of an integrated circuit layout on a wafer and of superimposable masks and mask levels for fabrication of the integrated circuit layouts, and computer readable medium recording related instru

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709717B1 (ko) 2001-03-07 2007-04-19 삼성전자주식회사 다중 화면을 갖는 액정 표시 장치
KR100667597B1 (ko) 2005-02-07 2007-01-11 삼성전자주식회사 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
KR100809717B1 (ko) * 2007-01-12 2008-03-06 삼성전자주식회사 더블 패터닝된 패턴의 전기적 특성을 콘트롤할 수 있는반도체 소자 및 그의 패턴 콘트롤방법
US8901615B2 (en) * 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US20140048889A1 (en) * 2012-08-17 2014-02-20 Broadcom Corporation Layout Circuit Optimization For Deep Submicron Technologies
KR102148236B1 (ko) * 2013-12-02 2020-08-26 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022151A1 (en) * 2000-08-07 2005-01-27 Dan Rittman Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block
TW557408B (en) * 2002-08-28 2003-10-11 Samsung Electronics Co Ltd Mask used in manufacturing highly-integrated circuit device, method of creating layout thereof, manufacturing method thereof, and manufacturing method for highly-integrated circuit device using the same
TWI322366B (en) * 2004-02-10 2010-03-21 Ibm Method and system for lithographic process window optimization of an integrated circuit layout on a wafer and of superimposable masks and mask levels for fabrication of the integrated circuit layouts, and computer readable medium recording related instru
US20090055010A1 (en) * 2004-06-03 2009-02-26 Masami Tanaka Back annotation equipment, mask layout correcting equipment, back annotation method, program, recording medium, process for fabricating semiconductor integrated circuit
TW200620017A (en) * 2004-11-01 2006-06-16 Toshiba Kk Computer automated design method, computer automated design system, and method of manufacturing integrated circuit
US20080010619A1 (en) * 2006-07-05 2008-01-10 Yue Yang System and method of modification of integrated circuit mask layout

Also Published As

Publication number Publication date
US20220343051A1 (en) 2022-10-27
US11409938B2 (en) 2022-08-09
US20190251225A1 (en) 2019-08-15
US9767243B2 (en) 2017-09-19
US11694013B2 (en) 2023-07-04
US20150347659A1 (en) 2015-12-03
KR101775211B1 (ko) 2017-09-19
US10296694B2 (en) 2019-05-21
CN105304623B (zh) 2018-08-31
US20210124866A1 (en) 2021-04-29
US20180004884A1 (en) 2018-01-04
DE102014119646A1 (de) 2015-12-03
US10885254B2 (en) 2021-01-05
CN105304623A (zh) 2016-02-03
KR20150136568A (ko) 2015-12-07
TW201544981A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
TWI550426B (zh) 積體電路佈局的系統與方法
KR102010656B1 (ko) 집적 회로 및 집적 회로를 형성하는 방법
US11101267B2 (en) Integrated circuit including multiple-height cell and method of manufacturing the integrated circuit
CN103972227A (zh) 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置
KR102218929B1 (ko) 브릿징 위험성 감소 및 성능 향상을 위한 상이한 비아 크기의 구성
US11688731B2 (en) Integrated circuit device and method
US20200082052A1 (en) Transmission gate structure, layout, methods, and system
US11295055B2 (en) Transmission gate structure and method
CN110970415A (zh) 半导体元件的布局
US20230060387A1 (en) Integrated circuit and method of manufacturing same
TW201715422A (zh) 生成半導體裝置佈局的方法、設計半導體裝置佈局的方法及製作半導體裝置的方法
JP2018522410A (ja) 高密度アンテナ保護ダイオードのための回路およびレイアウト
TW202245156A (zh) 積體電路裝置
US20220358274A1 (en) Integrated circuit
US9449919B2 (en) Semiconductor device, layout design and method for manufacturing a semiconductor device
TW202347706A (zh) 積體電路中的半導體單元、主動區配置以及製造方法
TWI806282B (zh) 積體電路裝置
US20230088282A1 (en) Integrated circuit device and method of manufacturing
CN115513219A (zh) 集成电路装置
CN118116931A (zh) 集成电路器件及其制造方法