TWI543237B - 永久接合晶圓的方法 - Google Patents

永久接合晶圓的方法 Download PDF

Info

Publication number
TWI543237B
TWI543237B TW101112349A TW101112349A TWI543237B TW I543237 B TWI543237 B TW I543237B TW 101112349 A TW101112349 A TW 101112349A TW 101112349 A TW101112349 A TW 101112349A TW I543237 B TWI543237 B TW I543237B
Authority
TW
Taiwan
Prior art keywords
layer
reservoir
reaction
contact surface
substrate
Prior art date
Application number
TW101112349A
Other languages
English (en)
Other versions
TW201250785A (en
Inventor
馬克斯 威普林格
克特 亨格爾
湯瑪斯 普拉格
克里斯多夫 伏洛傑恩
Original Assignee
Ｅｖ集團Ｅ塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｅｖ集團Ｅ塔那有限公司 filed Critical Ｅｖ集團Ｅ塔那有限公司
Publication of TW201250785A publication Critical patent/TW201250785A/zh
Application granted granted Critical
Publication of TWI543237B publication Critical patent/TWI543237B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10328—Gallium antimonide [GaSb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10331—Gallium phosphide [GaP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10332—Indium antimonide [InSb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10333—Indium arsenide [InAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10334—Indium nitride [InN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1082—Other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1082—Other
    • H01L2924/10821—Copper indium gallium selenide, CIGS [Cu[In,Ga]Se2]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1082—Other
    • H01L2924/10823—Copper indium selenide, CIS [CuInSe2]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

永久接合晶圓的方法
本發明係關於一種用於將第一基板之第一接觸表面接合至第二基板之第二接觸表面的方法，如技術方案1中所主張。
基板之永久或不可逆接合的目標為產生儘可能強且尤其儘可能不可逆之互連，因此要在基板之兩個接觸表面之間產生高接合力。在先前技術中，存在用於此目的之各種途徑及生產方法。
迄今所遵循之已知生產方法及途徑常常導致不能再生或僅可不良地再生且尤其幾乎不能應用於更改之條件的結果。詳言之，目前使用之生產方法常常使用高溫(尤其>400℃)以便確保可再生結果。
由於迄今對於高接合力為必要的在某種程度上遠高於300℃之高溫，導致各種技術問題，諸如，高能量消耗及基板上存在之結構之可能破壞。
其他需求存在於以下方面：-前段製程相容性。
此經定義為在生產電作用組件期間之製程的相容性。接合製程因此必須經設計以使得已存在於結構晶圓上之作用組件(諸如，電晶體)在處理期間既不會受不利影響，亦不會被損壞。相容性準則主要包括某些化學元素(主要在CMOS結構中)之純度及主要受熱應力影響之機械負載能 力。
- 低污染。
- 不施加力。
- 溫度儘可能低，尤其對於具有不同熱膨脹係數之材料。
接合力之減少導致較謹慎地處理結構晶圓且因此導致減少由直接機械負載導致之故障機率。
本發明之目標因此為設計一種用於以儘可能高之接合力同時在儘可能低之溫度下謹慎地生產永久接合的方法。
此目標藉由技術方案1之特徵達成。本發明之有利發展在附屬技術方案中給出。說明書、申請專利範圍及/或圖中給出之特徵中之至少兩者的所有組合亦落入本發明之架構內。在給定值範圍下，所指示極限內之值亦將被視為作為邊界值而揭示且將在任何組合中主張。
本發明之基本理念為設計至少在基板之一者上之用於保持第一離析劑的儲集器，該離析劑在接觸或產生基板之間的暫時接合之後與另一基板中存在之第二離析劑反應，且該離析劑因此在基板之間形成不可逆或永久接合。在第一接觸表面上之一表面層中形成儲集器之前或之後，進行該或該等基板之大體上清潔(尤其藉由沖洗步驟)。此清潔應大體上確保在表面上不存在會導致未接合位點的顆粒。如本發明中主張，表面層至少大部分由原生材料，尤其由氧化物材料，較佳由原生二氧化矽組成。可將原生材料層製作得尤其薄以使得如在本發明中主張的所提供之反應(第 一離析劑或第一群組與第二離析劑或第二群組)(尤其擴散過程)歸因於反應搭配物之間的減少之距離而可尤其迅速地進行。如本發明中主張，在相對之第二接觸表面上，可存在生長層，在其中發生如本發明中所主張的變形且第一離析劑(或第一群組)與第二基板之反應層中存在的第二離析劑(或第二群組)反應。為了加速第一離析劑(或第一群組)與第二離析劑(或第二群組)之間的反應，如本發明中所主張，可規定在基板接觸之前使定位於第二基板之反應層與儲集器之間的生長層薄化，此係因為以此方式，反應搭配物之間的距離減少且同時如本發明中主張，促進生長層之變形/形成。藉由薄化，至少部分地，尤其大部分地，較佳完全地移除生長層。即使生長層已完全移除，生長層亦在第一離析劑與第二離析劑之反應中再次生長。
如本發明中主張，可存在用於在接觸表面接觸之前尤其藉由第二基板之反應層的鈍化，較佳藉由曝露於N2、形成氣體或惰性氛圍或在真空下或藉由非晶形化而抑制生長層之生長的構件。就此而論，藉由含有形成氣體，尤其主要由形成氣體組成之電漿的處理已證明為尤其合適的。此處，形成氣體定義為含有至少2%、較佳4%、理想地10%或15%之氫氣的氣體。混合物之剩餘部分由諸如(例如)氮氣或氬氣之惰性氣體組成。
或者或除了此措施之外，如本發明中主張，最小化薄化及該/該等儲集器之形成與接觸之間的時間為有利的，尤其<2小時、較佳<30分鐘、甚至更佳<15分鐘、理想地<5分 鐘。
離析劑通過生長層之擴散速率由於該生長層(其已視情況薄化且因此至少在永久接合之形成的開始時或在反應之開始時極其薄)增加。此導致在相同溫度下離析劑之輸送時間較短。
儲集器及儲集器中含有之離析劑產生在以受控方式產生暫時或可逆接合之後尤其藉由經由反應使接觸表面中之至少一者，較佳為與儲集器相對之接觸表面變形來直接在接觸表面上誘發增加接合速度及加強永久接合的反應之技術可能性。
如本發明中主張，選擇尤其藉由電漿活化之儲集器的形成以使得避免氣泡形成。較佳地，對於電漿活化，使用尤其對應於第一離析劑之同時適合用於與第二離析劑反應的氣體分子之離子。此導致避免了會在第一離析劑與第二離析劑之反應中出現的可能副產物。
如本發明中主張，儲集器之大小經設定以使得基板之間的接觸表面上之孔隙可藉由生長層之生長而儘可能完全閉合。亦即，儲集器必須足夠大以便能夠保持足夠的第一離析劑以便能夠藉此藉由第一離析劑與存在於反應層中之第二離析劑的反應來產生相對厚/體積大的生長層。然而，大小必須足夠小以容納儘可能少的不能與反應層反應之過量第一離析劑。此主要防止或消除氣泡形成。
有利地執行原位處理以將儘可能純之離析劑插入儲集器中，且儘可能地排除非反應物質。
對於預接合步驟，為了在基板之間產生暫時或可逆接合，存在在基板之接觸表面之間產生弱相互作用的各種可能途徑。預接合強度至少為永久接合強度的1/2至1/3、尤其1/5、較佳1/15、又更佳1/25。作為基準值，提及具有約略100 mJ/m2之純非活化親水性矽及具有約略200 mJ/m2至300 mJ/m2之純電漿活化親水性矽的預接合強度。分子潤濕基板之間的預接合主要歸因於不同晶圓側之分子之間的凡得瓦爾相互作用而出現。因此，大體上具有永久偶極矩之分子適合用於實現晶圓之間的預接合。以下化學化合物被提及作為互連劑，其作為實例但不限於此- 水- 硫醇- AP3000 - 矽烷及/或- 矽烷醇。
如本發明中主張，合適的基板為其材料能夠作為離析劑與另一供應之離析劑反應以形成具有較高莫耳體積之產物的基板，作為該反應之結果，導致在基板上形成生長層。以下組合尤其有利，在箭頭之左側指定離析劑，且在箭頭之右側指定該/該等產物，而無與特定地指定的離析劑反應之供應之離析劑或副產物：- Si→SiO2、Si3N4、SiNxOy - Ge→GeO2、Ge3N4 - α-Sn→SnO2 - B→B2O3、BN - Se→SeO2 - Te→TeO2、TeO3 - Mg→MgO、Mg3N2 - Al→Al2O3、AlN - Ti→TiO2、TiN - V→V2O5 - Mn→MnO、MnO2、Mn2O3、Mn2O7、Mn3O4 - Fe→FeO、Fe2O3、Fe3O4 - Co→CoO、Co3O4，- Ni→NiO、Ni2O3 - Cu→CuO、Cu2O、Cu3N - Zn→ZnO - Cr→CrN、Cr23C6、Cr3C、Cr7C3、Cr3C2 - Mo→Mo3C2 - Ti→TiC - Nb→Nb4C3 - Ta→Ta4C3 - Zr→ZrC - Hf→HfC - V→V4C3、VC - W→W2C、WC - Fe→Fe3C、Fe7C3、Fe2C
亦可將半導體之以下混合形式設想為基板： -III-V：GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlxGa1-xAs、InxGa1-xN -IV-IV：SiC、SiGe -III-IV：InAlP -非線性光學器件：LiNbO3、LiTaO3、KDP(KH2PO4)-太陽電池：CdS、CdSe、CdTe、CuInSe2、CuInGaSe2、CuInS2、CuInGaS2 -導電氧化物：In2-xSnxO3-y
如本發明中主張，在晶圓中之至少一者上且直接在各別接觸表面上，存在儲集器(或若干儲集器)，用於體積膨脹反應之特定量的所供應離析劑中之至少一者可儲存於儲集器中。離析劑可因此為(例如)O2、O3、H2O、N2、NH3、H2O2等。歸因於尤其由氧化物生長支配之膨脹，基於反應搭配物減少系統能量之傾向，接觸表面之間的可能間隙、孔隙及空腔被最小化，且因此藉由使此等區中之基板之間的距離變窄而接合力增加。在最佳可能狀況下，現有間隙、孔隙及空腔經完全閉合以使得整個接合區域增加且因此如本發明中主張的接合力相應地上升。
接觸表面習知地展示具有0.2 nm之二次粗糙度(Rq)之粗糙度。此對應於在1 nm之範圍中的表面之峰間值。此等經驗值係藉由原子力顯微鏡(AFM)判定。
如本發明中主張，該反應適合用於允許：針對具有1個水單層(ML)之具有200 mm至300 mm之直徑的圓形晶圓的習知晶圓表面，生長層生長0.1 nm至0.3 nm。
如本發明中主張，因此尤其規定流體(尤其為水)的至少2個ML、較佳至少5個ML、甚至更佳至少10個ML儲存於儲集器中。
藉由曝露於電漿而形成儲集器尤其較佳，此係因為電漿曝露另外導致作為綜效效應的接觸表面之平滑化及親水性。表面係主要藉由表面層之材料之黏性流藉由電漿活化而平滑化。親水性之增加尤其由於氫氧化矽化合物之增加，較佳由於存在於表面上之Si-O化合物(諸如，Si-O-Si)之破裂，尤其根據以下反應而發生：
另一副效應(尤其作為上述效應之結果)在於預接合強度尤其提高2倍至3倍。
第一基板之第一接觸表面上之表面層中的儲集器(及視情況第二基板之第二接觸表面上之表面層中的第二儲集器)係(例如)藉由第一基板之電漿活化而形成，第一基板已藉由原生氧化物，尤其藉由二氧化矽塗佈。有利地，第二基板之第二表面亦經活化或形成類似地應用針對第一儲集器所描述之特徵的額外儲集器。在真空腔室中執行電漿活化以便能夠調整電漿所需之條件。如本發明中主張，對於電漿放電，使用離子能量在自0 eV至2000 eV之範圍中的N2氣體、O2氣體或氬氣，結果產生經處理表面(在此狀況下為第一接觸表面)之儲集器，其深度高達10 nm、較佳高達5 nm、更佳高達3 nm。如本發明中所主張，可使用適合用於產生儲集器之任何粒子類型(原子及/或分子)。較佳 地，使用產生具有所要性質的儲集器之彼等原子及/或分子。相關性質主要為孔隙大小、孔隙分佈及孔隙密度。或者，如本發明中主張，可使用氣體混合物，諸如空氣或由95%之Ar及5%之H2組成的形成氣體。取決於所使用之氣體，在儲集器中在電漿處理期間尤其存在以下離子：N+、N2+、O+、O2+、Ar+。第一離析劑可容納於該/該等儲集器之未佔用的自由空間中。表面層及因此儲集器可延伸至反應層中。
有利地，存在可與反應層反應且至少部分、較佳大部分由第一離析劑組成之不同類型的電漿物質。在第二離析劑為Si/Si之情況中，Ox電漿物質將為有利的。
有利地，主要使用氧離子，此係因為氧離子可與Si反應以形成氧化矽且因此不會再次接合為氧分子。與矽之較佳接合防止氧氣在接合製程之後導致氣泡形成。類似考慮應用於其他基板-氣體組合。因此，一般而言，可更易於接合於系統中且具有極其低或完全無變成氣態的傾向之離子物質始終為較佳的。
基於以下考慮形成儲集器：孔隙大小小於10 nm、較佳小於5 nm、更佳小於1 nm、甚至更佳小於0.5 nm、最佳小於0.2 nm。
孔隙密度較佳與藉由衝擊作用產生孔隙之粒子的密度成正比例，最佳可甚至由於衝擊物質之分壓而變化，且取決於處理時間及尤其所使用之電漿系統的參數。
孔隙分佈較佳在表面下方具有至少一最大孔隙密集度 區，此係藉由疊加至較佳平台形區(見圖7)中之若干此等區之參數的變化達成。孔隙分佈隨著深度增加向零收斂。在轟擊期間在表面附近之區具有與表面附近之孔隙密度幾乎相同的孔隙密度。在電漿處理結束之後，作為應力鬆弛機制之結果，表面上之孔隙密度可減少。在厚度方向上之孔隙分佈相對於表面具有一陡峭側翼且相對於塊體具有較為平坦但持續降低之側翼(見圖7)。
對於孔隙大小、孔隙分佈及孔隙密度，類似考慮應用於未藉由電漿產生之所有方法。
可藉由受控地使用及組合製程參數來設計儲集器。圖7展示藉由電漿注入之氮原子的濃度隨至氧化矽層中之穿透深度而變的表示。有可能藉由變化該等實體參數產生兩個剖面。第一剖面11藉由氧化矽中較深處之加速得較快的原子產生，相反地剖面12在更改製程參數之後在較低密度下產生。兩個剖面之疊加產生總和曲線13，總和曲線13表證儲集器之特性。注入原子及/或分子物質之濃度之間的關係為明顯的。較高濃度指示具有較高缺陷結構，因此具有容納後續離析劑之較多空間的區。在電漿活化期間尤其以專用方式控制之製程參數的連續改變使得可能實現在深度上離子分佈增加之儲集器，該(分佈)為儘可能均一的。
根據本發明之一實施例，填充儲集器可尤其有利地與藉由將儲集器作為塗層塗覆至第一基板而形成儲集器同時發生，該塗層已包含第一離析劑。
可將儲集器設想為具有在奈米範圍中之孔隙度的多孔層 或具有通道之層，其中通道密度小於10 nm、更佳小於5 nm、甚至更佳小於2 nm、最佳小於1 nm、尤其最佳小於0.5 nm。
對於藉由第一離析劑或離析劑之第一群組填充儲集器之步驟，如本發明中主張，可設想以下實施例(亦為組合)：- 將儲集器曝露於環境氛圍，- 藉由尤其去離子水沖洗，- 藉由含有離析劑(尤其為H2O、H2O2、NH4OH、Ox +)或由離析劑組成之流體沖洗，- 將儲集器曝露於任何氣體氛圍，尤其原子氣體、分子氣體、氣體混合物，- 將儲集器曝露於含有水蒸氣或過氧化氫蒸氣之氛圍及[原文如此]
以下化合物可能作為離析劑：Ox +、O2、O3、N2、NH3、H2O、H2O2及/或NH4OH。
上述過氧化氫蒸氣之使用被視為除了使用水之外的較佳版本。此外過氧化氫擁有具有較大的氧與氫之比的優點。此外，過氧化氫在某些溫度以上及/或經由使用在MHz範圍中之高頻場解離為氫及氧。
主要在使用具有不同熱膨脹係數之材料時，使用不導致任何值得注意的溫度增加或充其量導致局部/特定溫度增加的用於解離上述物質之方法為有利的。詳言之，存在至少促進，較佳導致解離之微波輻射。
根據本發明之另一有利實施例，規定生長層之形成及不 可逆接合之強化藉由第一離析劑至反應層中的擴散而發生。
根據本發明之另一有利實施例，規定不可逆接合之形成在通常小於300℃之溫度、有利地小於200℃之溫度、更佳小於150℃之溫度、甚至更佳小於100℃之溫度、最佳在室溫下，尤其在最多12天、更佳最多1天、甚至更佳最多1小時、最佳最多15分鐘期間發生。另一有利熱處理方法為藉由微波之介電加熱。
此處，若不可逆接合具有大於1.5 J/m2、尤其大於2 J/m2、較佳大於2.5 J/m2之接合強度則尤其有利。
可尤其有利地增加接合強度，此係因為在反應期間，如本發明中主張，具有比第二離析劑之莫耳體積大的莫耳體積之產物形成於反應層中。以此方式，實現在第二基板上之生長，作為其結果，接觸表面之間的間隙可藉由化學反應閉合，如本發明中主張。結果，接觸表面之間的距離(因此平均距離)減少，且死空間經最小化。
就藉由電漿活化形成儲集器而言，尤其在活化頻率在10 kHz與600 kHz之間及/或功率密度在0.075瓦特/cm2與0.2瓦特/cm2之間及/或壓力在0.1毫巴與0.6毫巴之間的加壓之情況下，實現諸如接觸表面之平滑化以及接觸表面之親水性明顯增加之額外效應。
根據本發明之另一有利實施例，提供反應層由可氧化材料組成，尤其主要較佳基本上完全由Si、Ge、InP、GaP或GaN或在以上清單中替代性地提到之其他材料中的一者組 成。尤其有效地閉合現存間隙之尤其穩定的反應係藉由氧化實現。
此處，如本發明中主張，若在第二接觸表面與反應層之間存在尤其主要為原生氧化物材料，較佳為二氧化矽之生長層，則尤其有利。如本發明中主張，生長層經受由反應導致之生長。尤其在與反應層之界面上，且尤其在第一接觸表面與第二接觸表面之間的間隙之區中，藉由非晶形SiO2之重新形成及由此導致之生長層之變形(尤其凸出)，生長由轉變Si-SiO2開始產生。此導致兩個接觸表面之間的距離減少或死空間減少，結果兩個基板之間的接合強度增加。在200℃與400℃之間的溫度、較佳約略200℃與150℃之間的溫度、更佳150℃與100℃之間的溫度、最佳100℃與室溫之間的溫度尤其有利。生長層可劃分為若干生長區。生長層可同時為第二基板之儲集器形成層，在該儲集器形成層中形成加速反應之另一儲集器。
此處，若在形成不可逆接合之前生長層及/或表面層具有在0.1 nm與5 nm之間的平均厚度A，則尤其有利。生長層及/或表面層愈薄，則經由生長層及/或表面層，尤其藉由第一離析劑通過生長層及/或表面層至反應層之擴散的在第一離析劑與第二離析劑之間的反應愈迅速及容易發生。此外，表面之活化可藉由產生點缺陷而促進擴散。離析劑通過生長層之擴散速率由該生長層(其已視情況薄化且因此至少在永久接合之形成的開始時或在反應之開始時極其薄)增加。此導致在相同溫度下離析劑之輸送時間較 少。
此處，薄化可起決定性作用，此係因為反應可藉此進一步加速及/或溫度可進一步減少。薄化可尤其藉由蝕刻，較佳在潮濕氛圍中，又更佳原位進行。或者，蝕刻尤其藉由乾式蝕刻，較佳原位發生。此處，原位意謂在同一腔室中執行，在該腔室中進行至少一先前步驟及/或一隨後步驟。濕式蝕刻藉由呈蒸氣相之化學品發生，而乾式蝕刻藉由呈液態之化學品發生。就生長層由二氧化矽組成而言，可進行藉由氫氟酸或稀釋之氫氟酸之蝕刻。就生長層由純Si組成而言，可藉由KOH進行蝕刻。
根據本發明之一實施例，有利地規定在真空中執行儲集器之形成。因此，可避免藉由不想要之材料或化合物污染儲集器。
在本發明之另一實施例中，有利地規定藉由以下所述之步驟中的一或多者發生儲集器之填充：- 將第一接觸表面曝露於大氣，以用於藉由空氣中含有之大氣濕度及/或氧氣填充儲集器，- 將第一接觸表面曝露於尤其主要(較佳幾乎完全)由尤其去離子之H2O及/或H2O2組成的流體，- 將第一接觸表面曝露於尤其具有在自0 eV至2000 eV之範圍中的離子能量之N2氣體及/或O2氣體及/或Ar氣體及/或尤其由95%之Ar及5%之H2組成的形成氣體，- 氣相沈積以用於藉由任何已指定離析劑填充儲集器。
根據本發明之另一有利實施例，規定儲集器之形成及填 充另外發生於第二接觸表面上，尤其發生於生長層中，且永久接合之形成另外藉由第一離析劑與第一基板(1)之反應層中含有的第二離析劑之反應強化。
若儲集器較佳以在0.1 nm與25 nm之間、更佳在0.1 nm與15 nm之間、甚至更佳在0.1 nm與10 nm之間、最佳在0.1 nm與5 nm之間的厚度R形成，則對製程序列尤其有效。此外，根據本發明之一實施例，若緊接在形成不可逆接合之前在儲集器與反應層之間的平均距離B在0.1 nm與15 nm之間，尤其在0.5 nm與5 nm之間，較佳在0.5 nm與3 nm之間，則為有利的。如本發明中主張，距離B可藉由薄化影響或產生。
如本發明中主張，形成一種用於執行方法之器件，該器件經形成以具有：一腔室，其用於形成儲集器；一腔室，其被尤其單獨地提供以用於填充儲集器；及一尤其單獨提供之腔室，其用於形成預接合，所有腔室經由真空系統直接連接至彼此。
在另一實施例中，儲集器之填充亦可直接經由大氣發生，因此在可對大氣開放之腔室中抑或簡單地在不具有護封但可半自動及/或完全自動地處置晶圓之結構上發生。
在圖中，相同或等效特徵以相同參考數字識別。
自較佳例示性實施例之以下描述且使用圖式，本發明之其他優點、特徵及細節將變得顯而易見。
在圖1a中所展示及在第一基板1之第一接觸表面3與第二 基板2之第二接觸表面4之間的預接合步驟期間或緊接在預接合步驟之後進行的化學反應之僅一萃取物經展示的情形中[原文如此]。表面層6、6'分別鄰接接觸表面3、4且由可氧化原生二氧化矽形成且極其薄。表面以極性OH基封端且因此為親水性的。第一基板1及第二基板2由介於表面上存在之OH基與H2O分子之間且亦介於單獨H2O分子之間的氫橋之引力固持。至少第一接觸表面3之親水性藉由在先前步驟中的對第一接觸表面3之電漿處理增加。
根據替代實施例，尤其與對第一接觸表面3之電漿處理同時，另外使第二接觸表面4經受電漿處理尤其有利。
如本發明中所主張，已藉由電漿處理形成由原生二氧化矽組成之表面層6中的儲集器5以及在根據圖1b之替代實施例中在表面層6'中之第二相對儲集器5'。藉由離子能量在0 eV與2000 eV之間的範圍中之O2離子的電漿處理產生儲集器5的約略10 nm之平均厚度R，離子在表面層6(及視情況表面層6')中形成通道或孔隙。
在儲集器形成層6與反應層7之間，在第二基板2上存在生長層8，生長層8可同時至少部分為儲集器形成層6'。因此，在儲集器形成層6'與反應層7'之間可另外存在另一生長層。
同樣地，在圖1中所展示之步驟之前且在電漿處理之後至少主要以作為第一離析劑之H2O填充儲集器5(及視情況儲集器5')。電漿製程中存在之減少的離子物質亦可位於儲集器中，尤其O2、N2、H2、Ar。
在圖1a及圖1b中所展示之階段中進行接觸之後，接觸表面3、4仍具有相對寬間隙，其尤其由在接觸表面3、4之間存在的水支配。因此，現有接合強度相對低且約略在100 mJ/cm2與300 mJ/cm2之間，尤其大於200 mJ/cm2。就此而論，先前電漿活化起決定性作用，尤其歸因於電漿活化之第一接觸表面3之增加的親水性及由電漿活化引起之平滑化效應。
圖1中所展示且稱作預接合之製程可較佳在環境溫度或最大50℃下進行。圖2a及圖2b展示親水性接合，Si-O-Si橋隨著藉由-OH封端表面來分裂水而出現。圖2a及圖2b中之製程在室溫下持續約略300 h。在50℃下約略60 h。圖2b中之狀態在所指示溫度下發生而不產生儲集器5(或儲集器5、5')。
在接觸表面3、4之間，形成H2O分子，且H2O分子至少部分用於進一步在儲集器5中填充至仍存在自由空間之範圍。其他H2O分子經移除。在根據圖1之步驟中，存在約略3至5個個別OH基或H2O層，且自根據圖1之步驟至根據圖2a之步驟，1至3個H2O單層被移除或容納於儲集器5中。
在圖2a中所展示之步驟中，氫橋鍵現直接形成於矽氧烷基之間，作為其結果，較大接合力出現。此更強力地將接觸表面3、4牽引至彼此且減少接觸表面3、4之間的距離。因此，在接觸表面1、2之間僅存在1至2個個別OH基層。
在圖2b中所展示之步驟中，又隨著根據下文插入之反應分離H2O分子，呈矽烷醇基之形式的共價化合物現形成於 接觸表面3、4之間，此導致強得多之接合力且要求較少空間，以使得接觸表面3、4之間的距離進一步減少直至基於接觸表面3、4直接與彼此相會而最終達到圖3中所展示的最小距離：
直到階段3，尤其歸因於儲集器5(及視情況額外儲集器5')之形成，不必不適當地增加溫度，實情為，允許其甚至在室溫下進行。以此方式，根據圖1至圖3之製程步驟的尤其謹慎進行為可能的。
在圖4中所展示之製程步驟中，溫度較佳增加至最高500℃，更佳至最高300℃，甚至更佳至最高200℃，最佳至最高100℃，尤其最佳不超過室溫以便在第一接觸表面與第二接觸表面之間形成不可逆或永久接合。與先前技術相比此等相對低之溫度為可能的唯一原因係儲集器5(及視情況另外儲集器5')包含用於圖5及圖6中所展示之反應的第一離析劑：Si+2H2O→SiO2+2H2
在第二接觸表面4與反應層7之間存在生長層8，生長層8可與表面層6'相同。就已根據第二實施例形成儲集器5'而言，在第一接觸表面3與對應於反應層7之另一反應層7'之間亦存在另一生長層8'，反應基本上互反地進行。藉由增加尤其在表面層6'與反應層7之間的界面上(及視情況另外在表面層6與反應層7'之間的界面上)之H2O分子的莫耳體積及擴散，歸因於最小化在區(在該等區中，間隙9在接觸 表面3、4之間存在)中發生之自由吉布斯焓增強型生長之目標，呈生長層8之形式的體積增加。藉由生長層8之體積的增加而閉合間隙9。更確切地：在上述輕微增加之溫度下，H2O分子作為第一離析劑自儲集器5擴散至反應層7(且視情況自儲集器5'擴散至反應層7')。此擴散可經由作為原生氧化物層形成的表面層6與生長層8之直接接觸(或經由存在於氧化物層之間的間隙9或自間隙9)而發生。該處，氧化矽(因此為相比於純矽具有較大莫耳體積之化學化合物)被形成為來自反應層7之上述反應的反應產物10。二氧化矽生長於反應層7與生長層8之界面(或反應層7'與生長層8'之界面)上，且因此使形成為原生氧化物之生長層8之層在間隙9的方向上變形。此處亦需要來自儲集器之H2O分子。
歸因於在奈米範圍中之間隙的存在，存在原生氧化物層(生長層8及視情況生長層8')凸出的可能性，作為其結果，接觸表面3、4上之應力可減少。以此方式，接觸表面3、4之間的距離減少，作為其結果，作用接觸表面及因此接合強度進一步增加。與部分未熔接之先前技術中的產物形成對比，以此方式出現的閉合所有孔隙且在整個晶圓上形成之熔接連接從根本上促成增加接合力。熔接至彼此之兩個原生氧化矽表面之間的接合之類型為共價及離子部分之混合形式。
第一離析劑(H2O)與第二離析劑(Si)之上述反應在反應層7中尤其迅速或在儘可能低之溫度下發生，至第一接觸表 面3與反應層7之間的平均距離B儘可能小之程度。
因此，第一基板1之選擇及第二基板2之選擇/預處理係決定性的，第二基板2由矽之反應層7(及視情況7')及作為生長層8(及視情況8')之儘可能薄的原生氧化物層組成。如本發明中主張，出於兩個理由提供儘可能薄之原生氧化物層。生長層8極其薄，尤其歸因於額外薄化，以使得其可經由反應層7上之新形成的反應產物10朝著相對基板1之表面層6凸出，該表面層同樣被製成為原生氧化物層，主要在奈米間隙9之區中。此外，需要儘可能短之擴散路徑以便儘可能快且以儘可能低之溫度達成所要效應。第一基板1同樣由矽層及存在於其上的作為表面層6之儘可能薄的原生氧化物層組成，儲集器5至少部分或完全形成於表面層6中。
如本發明中主張，儲集器5(及視情況儲集器5')至少相應地以閉合奈米間隙9所必要之第一離析劑的量來填充，以使得生長層8(及視情況8')之最佳生長可在儘可能短之時間內及/或在儘可能低之溫度下發生以閉合奈米間隙9。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧儲集器
5'‧‧‧儲集器
6‧‧‧表面層
6'‧‧‧表面層
7‧‧‧反應層
7'‧‧‧反應層
8‧‧‧生長層
8'‧‧‧生長層
9‧‧‧奈米間隙
10‧‧‧反應產物
11‧‧‧第一剖面
12‧‧‧第二剖面
13‧‧‧總和曲線
A‧‧‧平均厚度
B‧‧‧平均厚度
R‧‧‧平均厚度
圖1a展示緊接在第一基板與第二基板接觸之後的如本發明中主張之方法之第一步驟，圖1b展示緊接在第一基板與第二基板接觸之後的如本發明中主張之方法之替代第一步驟，圖2a及圖2b展示如本發明中主張之方法之用於形成較高接合強度的其他步驟， 圖3展示在根據圖1、圖2a及圖2b之步驟之後的如本發明中主張之方法的另一步驟，其中基板接觸表面相接觸，圖4展示如本發明中主張之用於在基板之間形成不可逆/永久接合的步驟，圖5展示在根據圖3及圖4之步驟期間在兩個接觸表面上進行的化學/物理製程之放大，圖6展示在根據圖3及圖4之步驟期間在兩個接觸表面之間的界面上進行之化學/物理製程之另一放大，及圖7展示如本發明中主張之儲集器之產生的圖。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧儲集器
6‧‧‧表面層
6'‧‧‧表面層
7‧‧‧反應層
8‧‧‧生長層
8'‧‧‧生長層
9‧‧‧奈米間隙
10‧‧‧反應產物
R‧‧‧平均厚度

Claims (16)

  1. 一種藉由以下步驟、尤其係按以下順序將第一基板(1)之第一接觸表面(3)接合至第二基板(2)之第二接觸表面(4)的方法：在該第一接觸表面(3)上之表面層(6)中形成儲集器(5)，該表面層(6)至少主要由原生氧化物材料組成，以第一離析劑或離析劑之第一群組至少部分填充該儲集器(5)，使該第一接觸表面(3)與該第二接觸表面(4)接觸以形成預接合連接，在該第一接觸表面與該第二接觸表面(3、4)之間形成永久接合，該永久接合至少部分藉由經填充在該儲集器(5)中之該第一離析劑與該第二基板(2)之反應層(7)中所含的第二離析劑之反應強化。
  2. 如請求項1之方法，其中該永久接合之形成及/或強化係藉由該第一離析劑至該反應層(7)中之擴散而發生。
  3. 如請求項1或2之方法，其中該永久接合之該形成係在室溫與200℃之間的溫度下，尤其係在最多12天、較佳最多1天、甚至更佳最多1小時、最佳最多15分鐘期間發生。
  4. 如請求項1或2之方法，其中該永久接合具有大於1.5J/m2、尤其大於2J/m2、較佳大於2.5J/m2之接合強度。
  5. 如請求項1或2之方法，其中在該反應期間，於該反應層(7)中形成具有比該第二離析劑之莫耳體積大之莫耳體積的反應產物(10)。
  6. 如請求項1或2之方法，其中該儲集器(5)係藉由電漿活化形成。
  7. 如請求項1或2之方法，其中該表面層(6)基本上完全由非晶形材料組成，尤其由藉由熱氧化產生之氧化矽組成，且該反應層(7)係由可氧化材料組成，尤其主要、較佳基本上完全由Si、Ge、InP、GaP或GaN組成。
  8. 如請求項1或2之方法，其中在該第二接觸表面(4)與該反應層(7)之間存在生長層(8)，該生長層(8)尤其至少主要由原生氧化物材料組成，較佳主要由原生二氧化矽組成。
  9. 如請求項8之方法，其中在該形成永久接合之前，該生長層(8)及/或該表面層(6)具有在1埃與10nm之間的平均厚度A。
  10. 如請求項1或2之方法，其中在真空中形成儲集器。
  11. 如請求項1或2之方法，其中藉由以下所述之步驟中的一或多者填充該儲集器：將該第一接觸表面(3)曝露於尤其具有高氧及/或水含量之氛圍，將該第一接觸表面(3)曝露於尤其主要、較佳幾乎完全由尤其去離子H2O及/或H2O2組成的流體，將該第一接觸表面(3)曝露於尤其具有在自0eV至200eV範圍中的離子能量之N2氣體及/或O2氣體及/或Ar氣體及/或尤其由95% Ar及5% H2組成的形成氣體。
  12. 如請求項1或2之方法，其中儲集器之該形成及該填充另 外發生於該第二接觸表面(4)上，尤其係發生於該生長層(8)中，且該永久接合之該形成另外藉由該第一離析劑與該第一基板(1)之反應層(7')中所含的第二離析劑之反應強化。
  13. 如請求項1或2之方法，其中緊接在形成該永久接合之前，在該儲集器(5)與該反應層(7)之間的平均距離(B)係在0.1nm與15nm之間，尤其係在0.5nm與5nm之間，較佳在0.5nm與3nm之間。
  14. 如請求項1或2之方法，其中該永久接合具有包含該預接合強度之兩倍、較佳4倍、更佳10倍、最佳25倍之接合強度。
  15. 如請求項1或2之方法，其中該儲集器(5)之尺寸係足夠大以保持該第一離析劑，且容納不能與該反應層(7)反應之過量離析劑。
  16. 如請求項6之方法，其中該電漿活化係使用氧氣(O2-gas)作為電漿放電而實現。
TW101112349A 2011-04-08 2012-04-06 永久接合晶圓的方法 TWI543237B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/055470 WO2012136267A1 (de) 2011-04-08 2011-04-08 Verfahren zum permanenten bonden von wafern

Publications (2)

Publication Number Publication Date
TW201250785A TW201250785A (en) 2012-12-16
TWI543237B true TWI543237B (zh) 2016-07-21

Family

ID=44625808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112349A TWI543237B (zh) 2011-04-08 2012-04-06 永久接合晶圓的方法

Country Status (8)

Country Link
US (2) US10825793B2 (zh)
EP (1) EP2695183A1 (zh)
JP (1) JP2014516470A (zh)
KR (1) KR101794390B1 (zh)
CN (1) CN103477420B (zh)
SG (1) SG192180A1 (zh)
TW (1) TWI543237B (zh)
WO (1) WO2012136267A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
SG11201602316PA (en) 2013-09-25 2016-05-30 Ev Group E Thallner Gmbh Apparatus and method for bonding substrates
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
FR3029352B1 (fr) * 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
JP2016178340A (ja) * 2016-06-15 2016-10-06 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
KR20240010753A (ko) 2017-03-02 2024-01-24 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
CN109712880A (zh) * 2018-12-03 2019-05-03 武汉新芯集成电路制造有限公司 一种晶圆键合力的提升方法及增强系统

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3942964A1 (de) 1989-12-23 1991-06-27 Leybold Ag Einrichtung fuer die erzeugung eines plasmas
US5451547A (en) 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
JP3134391B2 (ja) 1991-09-19 2001-02-13 株式会社デンソー シリコン基板の接合方法
JP3191371B2 (ja) 1991-12-11 2001-07-23 ソニー株式会社 半導体ウェハの張り合せ方法
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
KR100311234B1 (ko) 1999-01-18 2001-11-02 학교법인 인하학원 고품위 유도결합 플라즈마 리액터
US20020048900A1 (en) 1999-11-23 2002-04-25 Nova Crystals, Inc. Method for joining wafers at a low temperature and low stress
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2004515053A (ja) 2000-06-26 2004-05-20 アプライド　マテリアルズ　インコーポレイテッド ウェーハ洗浄方法及び装置
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US6814833B2 (en) 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US20030089950A1 (en) 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
US6696661B2 (en) 2001-11-19 2004-02-24 Geomat Insights, Llc Plasma enhanced circuit packaging method and device
FR2851846A1 (fr) 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP3980539B2 (ja) 2003-08-29 2007-09-26 唯知 須賀 基板接合方法、照射方法、および基板接合装置
JP4118774B2 (ja) 2003-09-18 2008-07-16 株式会社東芝 薄膜積層体及びその製造方法
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
EP1621565A1 (en) 2004-07-28 2006-02-01 Cytec Surface Specialties Austria GmbH Epoxy resins with improved elasticity
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
US7148122B2 (en) 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
EP1894234B1 (en) 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
JP2006258958A (ja) 2005-03-15 2006-09-28 Shibaura Mechatronics Corp 基板接着方法及び基板接着装置
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
JP5166690B2 (ja) 2005-06-02 2013-03-21 三菱重工業株式会社 固体高分子電解質形燃料電池
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR100748723B1 (ko) 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
US7745309B2 (en) 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101431780B1 (ko) 2007-03-19 2014-09-19 소이텍 패턴화된 얇은 ｓｏｉ
JP5183969B2 (ja) 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US20090139963A1 (en) 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution
CN101261932A (zh) 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5552276B2 (ja) 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2938702B1 (fr) 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
DE102008044200B4 (de) 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
EP2211369A1 (en) 2009-01-23 2010-07-28 Applied Materials, Inc. Arrangement for working substrates by means of plasma
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB0919830D0 (en) 2009-11-12 2009-12-30 Isis Innovation Preparation of silicon for fast generation of hydrogen through reaction with water
CN101789354B (zh) 2010-02-11 2012-07-04 中微半导体设备(上海)有限公司 带扩散解离区域的等离子体处理装置
JP5789798B2 (ja) 2010-05-28 2015-10-07 ボンドテック株式会社 接合方法および接合システム
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
US8975158B2 (en) 2011-04-08 2015-03-10 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP5746790B2 (ja) 2011-04-08 2015-07-08 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェーハを永久的に結合する方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8748885B2 (en) 2012-02-10 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Soft material wafer bonding and method of bonding
SG2014009930A (en) 2012-07-24 2014-05-29 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers

Also Published As

Publication number Publication date
KR20130141646A (ko) 2013-12-26
SG192180A1 (en) 2013-08-30
TW201250785A (en) 2012-12-16
CN103477420B (zh) 2016-11-16
JP2014516470A (ja) 2014-07-10
WO2012136267A1 (de) 2012-10-11
KR101794390B1 (ko) 2017-12-01
US20170229423A1 (en) 2017-08-10
EP2695183A1 (de) 2014-02-12
US10825793B2 (en) 2020-11-03
US20140017877A1 (en) 2014-01-16
CN103477420A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
TWI543237B (zh) 永久接合晶圓的方法
TWI530985B (zh) 永久接合晶圓的方法
TWI681438B (zh) 永久接合晶圓的方法
TWI590341B (zh) 晶圓永久結合之方法及裝置
TWI536431B (zh) 永久接合晶圓的方法
JP2014516470A5 (zh)
JP2020065090A (ja) ウエハの永久接合方法
JP7258992B2 (ja) ウエハの永久接合方法
JP6679666B2 (ja) ウエハの永久接合方法
JP2023076653A (ja) ウエハの永久接合方法
CN108470679B (zh) 用于永久接合晶片的方法
JP2016178340A (ja) ウエハの永久接合方法