TWI538206B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI538206B
TWI538206B TW100120253A TW100120253A TWI538206B TW I538206 B TWI538206 B TW I538206B TW 100120253 A TW100120253 A TW 100120253A TW 100120253 A TW100120253 A TW 100120253A TW I538206 B TWI538206 B TW I538206B
Authority
TW
Taiwan
Prior art keywords
gate
region
trench
source
semiconductor device
Prior art date
Application number
TW100120253A
Other languages
English (en)
Other versions
TW201203554A (en
Inventor
Kenichi Yoshimochi
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW201203554A publication Critical patent/TW201203554A/zh
Application granted granted Critical
Publication of TWI538206B publication Critical patent/TWI538206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種具有溝槽閘極構造之半導體裝置及其製造方法。
溝槽閘極構造例如係使用於動力POWER MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：大功率金屬氧化物半導體磁場效應電晶體)中。溝槽閘極構造係包含：形成於半導體基板上所形成之溝槽之內壁面上的閘極氧化膜；及以接觸於該閘極氧化膜之方式埋入於溝槽之多晶矽閘極。半導體基板上，沿其厚度方向自表面依序形成有源極區域、通道區域及汲極區域。溝槽係貫通源極區域及通道區域而到達至汲極區域。因此，多晶矽閘極係經由閘極氧化膜而對向於源極區域、通道區域及汲極區域。藉此而構成MOSFET。
對於多晶矽閘極之閘極電極之連接係在溝槽外之區域進行。因此，多晶矽閘極具有自溝槽內引出且覆蓋溝槽外之半導體基板上之區域之覆蓋部。該覆蓋部上連接有閘極電極。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平8-83907號公報
閘極絕緣膜一般係以不僅覆蓋溝槽之內壁，亦覆蓋溝槽外之半導體基板之表面的方式形成。因此，閘極絕緣膜係自溝槽之內壁面通過其開口緣而達至溝槽外。於如此之閘極絕緣膜之表面形成有多晶矽閘極。
然而，溝槽之開口緣，其閘極絕緣膜係自半導體基板之法線方向朝沿半導體基板之主面之方向彎曲。該彎曲部份中閘極絕緣膜之膜厚比其他部份薄。因此，溝槽之開口緣中，半導體基板與多晶矽閘極係夾著較薄的閘極絕緣膜而對向。且，由於有半導體基板之邊緣位於溝槽之開口緣，故容易使電場集中。因此，在溝槽之開口緣中，容易發生閘極絕緣膜之絕緣破壞。
為避免該問題，考慮採用將多晶矽閘極之形成區域限制於溝槽內，且在溝槽內之區域將閘極電極接合於多晶矽閘極之構造。根據該構造，由於溝槽之開口緣之閘極絕緣膜不涉及電場，故能夠避免閘極絕緣膜之絕緣破壞之問題。
該構造之製造步驟中，形成於覆蓋半導體基板之層間絕緣膜上之閘極接觸孔係形成於應對溝槽內之區域中。閘極電極係經由閘極接觸孔而接觸於多晶矽閘極。再者，上述層間絕緣膜上，在溝槽外之區域中形成有源極接觸孔。源極電極係經由源極接觸孔而接觸於源極區域中。源極電極亦有必要接觸於通道區域中。因此，源極接觸孔係以貫通源極區域而到達至通道區域之方式蝕刻半導體基板而形成。
閘極接觸孔到達至多晶矽閘極即可，與此相對，源極接觸孔有必要達到通道區域，故該兩者深度不同。因此，該等之接觸孔須在其他步驟中形成，故步驟數多，相對增加成本。因此，雖能夠解決絕緣破壞之問題，仍留有需要解決之問題。
以同一步驟形成閘極接觸孔與源極接觸孔雖能夠削減步驟數，但會使該等之接觸孔為相同之深度。即，為形成源極接觸孔而蝕刻半導體基板時，閘極溝槽內之多晶矽會被蝕刻至相同之深度。由於源極接觸孔必須到達至通道區域，故閘極接觸孔之底面係處於相當於通道區域之層厚中途之深度的位置。因此，在閘極溝槽內，係將多晶矽埋入於較閘極接觸孔之底面更深之區域，而於較該深度更淺之區域埋入構成閘極電極之金屬。其結果，通道區域之一部份與多晶矽對向，且另一部份與金屬對向。因此，與多晶矽對向於通道區域之深度範圍全域之情形相比較，臨限值電壓之其他特性會不同，故難以獲得如設計般之性能(特性)。
本發明之目的在於提供一種不犧牲性能，可削減製造步驟數，且具有充分的抗破壞性之半導體裝置及其製造方法。
本發明提供一種半導體裝置，其具有沿半導體基板之厚度方向自裝置表面側依序配置之源極區域、通道區域及汲極區域。該半導體裝置包含：源極金屬，其埋入於貫通上述源極區域而到達至上述通道區域之源極接觸溝內；閘極絕緣膜，其形成於以貫通上述源極區域及上述通道區域而到達至上述汲極區域的方式形成之閘極溝槽之側壁；多晶矽閘極，其覆蓋上述閘極絕緣膜中至少對向於上述通道區域之區域，且以全部位於上述源極區域之表面(半導體層之表面)以下之方式埋入於上述閘極溝槽內；及閘極金屬，其以達到上述通道區域之深度的方式埋入於形成於上述多晶矽閘極之閘極接觸溝內、且接觸於上述多晶矽閘極。
本發明中上述或其他之目的、特徵及效果請容參照附加圖面藉由以下敘述之實施形態之說明而明確。
本發明之一實施形態提供一種具有沿半導體基板之厚度方向自裝置表面側依序配置之源極區域、通道區域及汲極區域之半導體裝置。該半導體裝置包含：源極金屬，其係埋入於貫通上述源極區域而到達至上述通道區域之源極接觸溝內；閘極絕緣膜，其係形成於以貫通上述源極區域及上述通道區域而到達至上述汲極區域的方式形成之閘極溝槽之側壁上；多晶矽閘極，其係覆蓋上述閘極絕緣膜中至少對向於上述通道區域之區域，且以全部位於上述源極區域之表面(半導體層之表面)以下之方式埋入於上述閘極溝槽內；及閘極金屬，其係以達到上述通道區域之深度之方式埋入於形成於上述多晶矽閘極之閘極接觸溝內，且接觸於上述多晶矽閘極。
根據該構成，多晶矽閘極係以全部位於源極區域之表面以下之方式埋入於閘極溝槽內。該多晶矽閘極經由閘極接觸溝而接觸閘極金屬。閘極接觸溝係形成於多晶矽閘極上，多晶矽閘極係覆蓋閘極絕緣膜中至少對向於通道區域之區域。因此，至少對向於通道區域之部份，形成將通道區域/閘極絕緣膜/多晶矽閘極積層(於沿半導體基板之主面之橫方向上積層)之閘極構造。藉此，能夠實現具備如設計般之性能(特性)之半導體裝置。
閘極接觸溝係以達到通道區域之深度之方式形成於多晶矽閘極。另一方面，源極接觸溝為將源極金屬接合於通道區域中，形成有貫通源極區域而到達至通道區域之深度。因此，源極接觸溝及閘極接觸溝皆係以達到通道區域之深度的方式形成，故可在共通之步驟中形成。藉此，可削減半導體裝置之製造工時，故有助於提高生產性，進而能夠謀求半導體裝置之成本削減。
製作n通道之半導體裝置時，係將上述源極區域及汲極區域作為n型區域，將上述通道區域作為p型區域。另一方面，製作p通道型之半導體裝置時，係將上述源極區域及汲極區域作為p型區域，將上述通道區域作為n型區域。
上述半導體裝置可為MOS(Metal-Oxide-Semiconductor：金屬氧化物半導體)電場效果電晶體，亦可為IGBT(Insuladted Gate Bipolar Transistor：絕緣閘極雙極電晶體)。
較好為上述源極接觸溝與上述閘極接觸溝形成有大致相同之深度。根據該構成，由於源極接觸溝與閘極接觸溝形成有大致相等之深度，因此能夠在共通之步驟中形成該等接觸溝。藉此，能夠削減半導體裝置之製造步驟之步驟數。
可行的是，上述多晶矽閘極於上述半導體基板上具有同一平面之表面。具體而言，上述多晶矽閘極宜在到達上述半導體基板上之部位具有同一平面之表面。又，可行的是，上述多晶矽閘極之表面係位於與上述半導體基板之表面同一面內。
上述閘極金屬例如包含：覆蓋上述閘極接觸溝之內壁面之底層金屬膜；及以接觸該底層金屬膜而埋入於上述閘極接觸溝之本體部。
又，上述閘極溝槽例如包含：複數條(至少2條)個別閘極溝槽；及與各個別閘極溝槽之一端結合之結合閘極溝槽。該情形中，可行的是，上述多晶矽閘極與上述閘極金屬係接觸於上述結合閘極溝槽內。又，可行的是，上述複數條個別閘極溝槽係以條紋狀平行地延伸，上述結合閘極溝槽係朝與上述個別閘極溝槽垂直之方向延伸。
再者，可行的是，上述源極金屬包含源極電極，上述閘極金屬包含閘極電極，上述源極電極及閘極電極包含藉由分離區域而分離之一對電極膜。該情形下，可行的是，使上述閘極電極形成於上述半導體裝置之端部區域。
又，可行的是，上述分離區域為沿特定方向之直線狀區域。例如，分離區域係與上述結合閘極溝槽平行地形成。
再者，可行的是，上述分離區域係以自三方包圍上述閘極電極之方式形成。
本發明之一實施形態提供一種具有沿半導體基板之厚度方向自裝置表面側依序配置之源極區域、通道區域及汲極區域之半導體裝置之製造方法。該製造方法包含：以貫通上述源極區域及上述通道區域而到達至上述汲極區域之方式形成閘極溝槽之步驟；於上述閘極溝槽之側壁上形成閘極絕緣膜之步驟；以覆蓋上述閘極絕緣膜中至少對向於上述通道區域之區域，且全部位於上述源極區域之表面(半導體層之表面)以下的方式，於上述閘極溝槽內埋入多晶矽而形成多晶矽閘極之步驟；於與上述閘極溝槽不同之區域中形成貫通上述源極區域而到達至上述通道區域之源極接觸溝，同時，以達到上述通道區域之深度的方式於上述多晶矽閘極形成閘極接觸溝之接觸溝形成步驟；於上述源極接觸溝內埋入源極金屬之步驟；及於上述閘極接觸溝內，埋入接觸於上述多晶矽閘極之閘極金屬之步驟。
藉由該方法，能夠製作上述之構造之半導體裝置。且，由於源極接觸溝與閘極接觸溝係以共通之接觸溝形成步驟形成，故能夠削減步驟數，且相對地削減生產成本。
源極接觸溝與閘極接觸溝為同程度之寬度(相同寬度)之溝較好。藉此，容易以同一步驟形成源極接觸溝及閘極接觸溝。但，為降低接觸電阻，可行的是，將閘極接觸溝以較源極接觸溝更寬地形成。例如，較好為以最小加工尺寸形成源極接觸溝，謀求晶胞之高集積化。晶胞是指源極區域、通道區域及汲極區域、以及包含閘極構造之最小元件單位。
以下，茲參照附加圖面詳細說明本發明之實施形態。
圖1係本發明之第1實施形態之半導體裝置1之圖解性立體圖。該半導體裝置1具備於表面上具有磊晶層2之n+型矽基板3。磊晶層2上形成有包含源極電極161及閘極電極162之電極膜16。矽基板3之背面形成有汲極電極25。矽基板3例如係形成為平面視矩形，對此，半導體裝置1於平面觀察係呈矩形形狀。電極膜16係形成於跨磊晶層2之表面之大致全區域的矩形區域中。靠該矩形區域之一邊之帶狀區域係作為閘極電極162，剩餘之矩形區域係作為源極電極161。即，閘極電極162係形成於半導體裝置1之端部區域。汲極電極25係形成於跨矽基板3之背面之大致全區域之矩形區域中。
圖2係圖1之部份II之附近之放大平面圖。又，圖3係圖2之切斷面線III-III之剖面圖，圖4係圖2之切斷面線IV-IV之剖面圖。其中，圖2省略電極膜16等之圖示，顯示磊晶層2之表面之構造。
磊晶層2具有沿矽基板3之厚度方向自半導體裝置1之表面側依序配置之n+型源極區域4、p-型通道區域5及n-型汲極區域6。磊晶層2之厚度為例如2 μm~20 μm左右。又，n+型源極區域4之厚度為例如0.2 μm左右，p-型通道區域5之厚度為例如0.4 μm左右。
磊晶層2上，以條紋狀形成有自其表面掘入之閘極溝槽7。即，有複數條閘極溝槽7沿平行於矽基板3之主面之特定之方向，空開一定之間隔(例如0.5 μm~3.0 μm左右)而平行地形成。複數條閘極溝槽7具有例如相互相等之寬度(例如0.1 μm~0.5 μm左右)，且，具有相互相等之長度。各閘極溝槽7係以貫通源極區域4及通道區域5而到達汲極區域6之途中部之深度(例如0.5 μm~2.0 μm左右)形成。本實施形態中，閘極溝槽7之交差於其長度方向之切斷面係以大致矩形形成。
閘極溝槽7之內壁面係藉由閘極絕緣膜8而覆蓋。閘極絕緣膜8係例如由矽氧化膜組成，其膜厚為100 ~1000 左右。閘極絕緣膜8覆蓋閘極溝槽7之底面7a及側壁7b，且覆蓋閘極溝槽7之外部之磊晶層2之表面。閘極溝槽7內，以接觸於閘極絕緣膜8之方式埋入有多晶矽閘極10。多晶矽閘極10係以全部位於磊晶層2之表面(源極區域4之表面)以下之方式而埋入於閘極溝槽7。即，多晶矽閘極10之上面10a係位於磊晶層2之表面2a以下之深度位置(與表面2a相同之深度或更深之位置)。本實施形態中，多晶矽閘極10之上面10a係位於與磊晶層2之表面2a(即矽基板3之表面)同一平面內。再者，本實施形態中，多晶矽閘極10之上面10a在矽基板3上之全部區域中具有同一平面之表面。多晶矽閘極10之上面10a係覆蓋有閘極絕緣膜8。即，多晶矽閘極10被閘極絕緣膜8包圍。
覆蓋磊晶層2之表面之閘極絕緣膜8上，形成有層間絕緣膜11。層間絕緣膜11係例如由矽氧化膜組成。鄰接之各對閘極溝槽7之間形成有源極接觸溝12。若以其他角度來看，亦可於鄰接之各對源極接觸溝12之間分別形成有閘極溝槽7。
複數條源極接觸溝12係形成為條紋狀。即，複數條源極接觸溝12係空開一定之間隔(例如0.5 μm~3.0 μm左右)相互平行地形成。本實施形態中，複數條源極接觸溝12具有大致相等之寬度(例如0.1 μm~0.5 μm左右)及深度(例如0.3 μm左右)。源極接觸溝12具有貫通層間絕緣膜11、貫通源極區域4，進而達到通道區域5之途中部之深度。
以覆蓋層間絕緣膜11及源極接觸溝12之磊晶層2內之部份之內壁面的方式形成有底層金屬膜14。源極接觸溝12內埋入有金屬插塞15，以接觸於底層金屬膜14。且，底層金屬膜14及金屬插塞15之表面形成有電極膜16。該等之底層金屬膜14、金屬插塞15及電極膜16係構成源極金屬。金屬插塞15及電極膜16係構成源極金屬之本體部。通道區域5中，與源極接觸溝12對向之特定厚度之區域中形成有p+型區域9。該p+型區域9有助於通道區域5及底層金屬膜14之歐姆接觸。
電極膜16係跨相當於矽基板3之全表面之區域而形成，具有藉由分離區域17而絕緣之源極電極161、與閘極電極162。即，源極電極161及閘極電極162包含藉由分離區域17分離之一對電極膜。該實施形態中，分離區域17係沿半導體裝置1之一邊之直線狀區域。底層金屬膜14係例如由鈦膜及氮化鈦膜之積層膜組成。金屬插塞15係例如由鎢組成。電極膜16係例如由鋁膜或鋁-銅合金膜組成。
如圖2所示，源極接觸溝12係局限於位於較分離區域17更靠源極電極161側之單元形成區域18內。與此相對，閘極溝槽7係自單元形成區域18朝分離區域17延伸，且通過分離區域17，到達較分離區域17更靠閘極電極162側之閘極接觸區域19。閘極接觸區域19中形成有將複數條閘極溝槽7共通地結合之結合閘極溝槽20。即，結合閘極溝槽20係朝複數條個別閘極溝槽7之排列方向，換言之係朝垂直於個別閘極溝槽7之長度方向之方向延伸而形成。該結合閘極溝槽20上結合有個別閘極溝槽7之各一端。結合閘極溝槽20之內壁面係以閘極絕緣膜8覆蓋。且，自個別閘極溝槽7相連之多晶矽閘極10係埋入於結合閘極溝槽20內。結合閘極溝槽20之寬度例如較個別閘極溝槽7之寬度更廣(例如0.1 μm~2.0 μm左右)。本實施形態中，結合閘極溝槽20之深度等於個別閘極溝槽7之深度，例如0.5 μm~2.0 μm左右。又，本實施形態中，分離區域17係與結合閘極溝槽20平行地延伸。
圖5係圖2之切斷面線V-V之剖面圖。對應於結合閘極溝槽20之區域中，形成有貫通層間絕緣膜11而到達至結合閘極溝槽20內之多晶矽閘極10之閘極接觸溝21。閘極接觸溝21係沿結合閘極溝槽20之長度方向，以帶狀形成。閘極接觸溝21形成有與源極接觸溝12大致相等之深度，且於其內壁面上形成有底層金屬膜14。且，閘極接觸溝21內埋入有金屬插塞22，以接觸於底層金屬膜14。該金屬插塞22係以與埋入於源極接觸溝12之金屬插塞15相同之材料組成。以接觸於金屬插塞22及閘極接觸溝21外之底層金屬膜14之方式，形成有閘極電極162(電極膜16)。底層金屬膜14、金屬插塞22及閘極電極162構成閘極金屬。金屬插塞22及閘極電極162構成閘極金屬之本體部。本實施形態中，閘極金屬係在結合閘極溝槽20內接觸於多晶矽閘極10。底層金屬膜14在分離區域17中，與電極膜16同樣地分離。藉此，使源極電極161與閘極電極162電性絕緣。
雖省略圖示，但根據需要以覆蓋電極膜16及分離區域17之表面之方式，形成有表面保護膜。又，矽基板3中，與磊晶層2相反側之背面整面形成有構成汲極電極25之電極膜。
圖6A及圖6B~圖15A及圖15B係用以說明本實施形態之半導體裝置之製造步驟之模式性剖面圖。圖6A~圖15A係顯示與圖3相同之切斷面之剖面構造，圖6B~圖15B係顯示與圖5相同之切斷面之剖面構造。
首先，如圖6A及圖6B所示，準備於表面上形成有n-型磊晶層2之n+型矽基板3。且，對於n-型磊晶層2進行用以使個別閘極溝槽7及結合閘極溝槽20同時形成之閘極溝槽蝕刻。更具體而言，自n-型磊晶層2之表面進行用以形成閘極溝槽7、20之乾式蝕刻(例如反應性離子蝕刻)。
其次，如圖7A及圖7B所示，藉由熱氧化法，於n-型磊晶層2之露出之表面形成由矽氧化膜組成之閘極絕緣膜8。閘極絕緣膜8係覆蓋閘極溝槽7、20之底面及側壁，且在閘極溝槽7、20外，覆蓋磊晶層2之表面2a。其後，相對磊晶層2之全面，藉由CVD法(化學性氣相成長法)形成多晶矽膜30。該多晶矽膜30中摻雑有n型或p型雜質，以謀求其低電阻化。多晶矽膜30係接觸於閘極絕緣膜8上，且將閘極溝槽7、20全部埋入，再者，以較磊晶層2之表面2a更高之方式堆積於磊晶層2上。
其次，如圖8A及圖8B所示，進行多晶矽膜30之蝕刻，除去多晶矽膜30中閘極溝槽7、20以外之部份。即，蝕刻多晶矽膜30，直至其表面高度與磊晶層2之表面2a為同一平面，或較磊晶層2之表面2a更低。藉此，僅於閘極溝槽7、20內殘留多晶矽膜30，而成為多晶矽閘極10。蝕刻多晶矽閘極10，使其表面較形成通道區域5之預定區域之深度更上方，且在磊晶層2之表面2a以下。該蝕刻步驟之後，以覆蓋閘極溝槽7、20內之多晶矽閘極10之上面之方式形成絕緣膜31。該絕緣膜31係例如將多晶矽閘極10之上面氧化而形成之熱氧化膜，且與閘極絕緣膜8一體化。
其次，如圖9A及圖9B所示，藉由對磊晶層2實施p型雜質離子之佈植及其擴散，形成p-型通道區域5。再者，藉由對磊晶層2之表層部實施n型雜質離子之佈植及其擴散，形成位於較通道區域5更靠磊晶層2之表面側之n+型源極區域4。通道區域5及矽基板3之間之磊晶層2成為汲極區域6。埋入於閘極溝槽7、20之多晶矽閘極10，其表面10a與源極區域4之上面(磊晶層2之表面2a)為同一平面，或位於該源極區域4之深度範圍內。
其次，如圖10A及圖10B所示，於絕緣膜8之表面形成層問絕緣膜11。層間絕緣膜11例如包含藉由CVD法形成之矽氧化膜。
其次，如圖11A及圖11B所示，於個別閘極溝槽7之間之區域形成源極接觸溝12，於結合閘極溝槽20之區域形成閘極接觸溝21。具體而言，於層間絕緣膜11上，形成具有對應於源極接觸溝12及閘極接觸溝21之開口之圖案的抗蝕劑掩模33。經由該抗蝕劑掩模33而蝕刻層間絕緣膜11及閘極絕緣膜8，進而蝕刻位於其下之磊晶層2及多晶矽閘極10。該蝕刻例如藉由乾式蝕刻(反應性離子蝕刻)進行。藉此，以同一步驟同時形成源極接觸溝12與閘極接觸溝21。因此，使得該等接觸溝12、21為大致相同之深度。
源極接觸溝12係自鄰接於兩側之個別閘極溝槽7空開間隔而形成。又，閘極接觸溝21係於其周圍殘留多晶矽閘極10，且經由多晶矽閘極10而與形成於結合閘極溝槽20之側壁上之閘極絕緣膜8對向。源極接觸溝12係以貫通源極區域4而到達至通道區域5之深度形成。因此，閘極接觸溝21較源極區域4更深，位於通道區域5之深度範圍內其底面。閘極接觸溝21係以較結合閘極溝槽20更窄之帶狀形成，且形成於閘極接觸溝21之寬度方向之大致中央部位。藉此，閘極接觸溝21係在結合閘極溝槽20之內側形成於多晶矽閘極10上。
其次，如圖12A及圖12B所示，相對源極接觸溝12之底面部份選擇性地進行p型雜質之離子佈植。藉此，在源極接觸溝12之底面區域中，於通道區域5內形成p+區域9。
再者，如圖13A及圖13B所示，相對磊晶層2之全面，依序形成底層金屬膜14及插塞用金屬膜35。具體而言，以接觸於源極接觸溝12及閘極接觸溝21之內壁面，及層間絕緣膜11之上面的方式，形成底層金屬膜14。底層金屬膜14例如亦可為鈦膜及氮化鈦膜之積層膜。該情形下，將鈦膜作為下層膜，將氮化鈦膜作為上層膜。如此形成之底層金屬膜14上積層有插塞用金屬膜35。插塞用金屬膜35例如包含鎢。
其次，如圖14A及圖14B所示，進行插塞用金屬膜35之全面蝕刻。藉此，僅於閘極接觸溝21及源極接觸溝12內殘留插塞用金屬膜35，令該等之殘留部份分別成為金屬插塞15、22。將底層金屬膜14以鈦膜及氮化鈦膜之積層膜形成時，以鈦膜停止插塞用金屬膜35之蝕刻。即，藉由將鈦膜作為蝕刻停止層而使用，可以僅於源極接觸溝12及閘極接觸溝21內殘留插塞用金屬膜35之狀態，使插塞用金屬膜35之蝕刻停止。
其次，如圖15A及圖15B所示，於全面上形成電極膜16。電極膜16例如係由鋁膜或鋁-銅合金膜組成。電極膜16例如可藉由濺鍍法形成。
其後，將如圖1、圖2及圖4所示之分離區域17之電極膜16及底層金屬膜14選擇性地蝕刻除去。藉此，切開源極電極161與閘極電極162。其後於矽基板3之背面形成汲極電極25。汲極電極25例如可為包含自矽基板3側依序積層之鈦膜、鎳膜及銀膜之積層膜。
如以上般，根據本實施形態，多晶矽閘極10係僅形成於閘極溝槽7、20內，且不包含覆蓋於磊晶層2之表面2a上之覆蓋部分。因此，即使閘極溝槽7、20之開口緣部之閘極絕緣膜8之膜厚稍薄，仍可迴避該部份產生大電場。藉此，能夠提供絕緣破壞耐受性優良之MOSFET。
再者，根據本實施形態之構造，閘極溝槽7、20內，於與通道區域5對向之整體部份中配置有多晶矽閘極10。即，通道區域5之表面附近，整體區域中形成有通道區域/閘極絕緣膜/多晶矽閘極之積層構造。亦即，通道區域/閘極絕緣膜/金屬之積層構造並非存在於任何部位。藉此，半導體裝置1為容易獲得如設計般之性能(特性)之構造。
且，源極接觸溝12及閘極接觸溝21係以共通之步驟同時形成。藉此，能夠削減製造步驟數，故能夠有助於降低生產成本。
即，本實施形態可提供一種具有充分的絕緣破壞耐受性，容易獲得如設計般之性能(特性)，且製造步驟數少的半導體裝置。
圖16係用以說明本發明第2實施形態之半導體裝置之構成之平面圖。圖16中對應於上述圖2所示之構成部份之部份係賦與同一參照符號而顯示。
根據本實施形態，代替第1實施形態之結合閘極溝槽20，於個別閘極溝槽7之端部分別形成有接觸用閘極溝槽40。接觸用閘極溝槽40如圖16之例，並未相互結合，而是空開間隔離散地配置。接觸用閘極溝槽40例如係形成為較閘極溝槽7之寬度更寬廣之矩形(例如大致正方形)。
各接觸用閘極溝槽40內，與第1實施形態之情形相同，埋入有自閘極溝槽7內連續之多晶矽閘極10。且，接觸用閘極溝槽40內，於多晶矽閘極10所包圍之區域中形成有閘極接觸溝41。閘極接觸溝41未與接觸用閘極溝槽40之任一者之側壁接觸。因此，閘極接觸溝41與接觸用閘極溝槽40之內壁之間介置有多晶矽閘極10。閘極接觸溝41中埋入有金屬插塞22。且，分別埋入於複數之閘極接觸溝41中之複數之金屬插塞22共通地接觸於形成於層間絕緣膜11上之閘極電極162(參照圖5)。
圖17係本發明第3實施形態之半導體裝置之立體圖。圖18係與圖2相同之平面圖，係將圖17之部份XVIII放大顯示。圖17及圖18中，對應於上述之圖1及圖2所示之構成部份之部份係賦與同一參照符號而顯示。
本實施形態中，於磊晶層2上設定有字型之單元形成區域18、與被該單元形成區域18自三方包圍之閘極接觸區域19。單元形成區域18中，於磊晶層2上形成有具有網眼狀之圖案之閘極溝槽7。閘極溝槽7係於磊晶層2內形成於將複數之矩形網眼區域進行區劃之圖案。各網眼區域係形成一個單元50。各單元50之中央部形成有源極接觸溝12。
單元形成區域18中以覆蓋其大致全部區域之方式，形成有源極電極161。又，閘極接觸區域19中以覆蓋其大致全體之區域的方式形成有閘極電極162。源極電極161與閘極電極162之間設置有大致U字型之分離區域17。藉由該分離區域17，使源極電極161與閘極電極162相互絕緣。分離區域17係以將閘極電極162自三方包圍之方式形成。
自閘極溝槽7分支出通過分離區域17而到達至閘極接觸區域19之聯絡閘極溝槽56。聯絡閘極溝槽56係以自各相差90°之三個方向接近閘極接觸區域19之方式形成，且與形成於閘極接觸區域19內之接觸用閘極溝槽57結合。該例中，於閘極接觸區域19內設置有複數個(例如5個)接觸用閘極溝槽57。接觸用閘極溝槽57係較閘極溝槽7及聯絡閘極溝槽56更寬地形成。
閘極溝槽7、聯絡閘極溝槽56及接觸用閘極溝槽57具有相同深度，且於該等之內部埋入有多晶矽閘極10。於接觸用閘極溝槽57之內方之區域中形成有閘極接觸溝58。於該閘極接觸溝58內埋入有金屬插塞22，且閘極電極162接觸於該金屬插塞22。
閘極接觸溝58係自接觸用閘極溝槽57之內壁空開間隔而形成，且於閘極接觸溝58與接觸用閘極溝槽57之內壁之間介置有多晶矽閘極10。
於單元形成區域18中，於分離區域17與閘極溝槽7之間的複數部位形成有基體接觸溝59。又，於聯絡閘極溝槽56之間之區域亦形成有基體接觸溝59。該等之基體接觸溝59係到達至磊晶層2內之p-型通道區域5(參照圖3等)之接觸溝。於該等之基體接觸溝59內，例如埋入有包含鎢之金屬插塞。該等之金屬插塞連接於源極電極161。在未形成有單元50之區域中，未形成有用以形成源極區域之n+型區域。因此，為使p-型通道區域5之電位穩定，經由基體接觸溝59而於p-型通道區域5連接有源極電極161。
以上，已對本發明之3個實施形態予以說明，但本發明亦可以其他之形態實施。例如，根據上述之實施形態，於接觸溝12、21、41、54、58、59中埋入有包含鎢之金屬插塞。然而，若該等之接觸溝之寬度夠大，則亦可省略埋入包含鎢之金屬插塞之步驟，而於接觸溝內埋入包含鋁或鋁-銅合金等之電極膜。
又，上述之實施形態中，雖已例示將源極區域及汲極區域作為n型，將通道區域作為p型之n通道型之MOSFET，然而亦可將源極區域及汲極區域作為p型區域，將通道區域作為n型區域，而構成p通道型MOSFET。
又，上述之實施形態係將MOSEFT作為一例，而相對IGBT(Insulated Gate Bipolar Transistor：絕緣閘極雙極電晶體)等之其他構造之半導體裝置，亦能夠適用本發明。
再者，根據上述之實施形態，形成於單元形成區域18中之閘極溝槽7內之多晶矽閘極10上，未形成有閘極接觸溝。但，亦可於形成於單元形成區域18之閘極溝槽7內之多晶矽閘極10上形成閘極接觸溝，且於該閘極接觸溝中埋入配線用之金屬(電極膜)。該情形下，閘極接觸溝亦是自閘極溝槽7之內壁隔開足夠距離而形成，且於閘極接觸溝與閘極溝槽7之內壁之間到處介置有多晶矽閘極10。
以上雖就本發明之實施形態進行了詳細說明，但其僅為用以明確本發明之技術性內容之具體例，本發明並不限定解釋於該等之具體例，本發明之範圍僅局限於添付之請求範圍中。
本申請案係應對2010年6月9日日本發明廳提出之特願2010-132332號，該申請案之全部揭示內容以引用文的方式併入本文中。
1‧‧‧半導體裝置
2‧‧‧磊晶層
2a‧‧‧磊晶層之表面
3‧‧‧矽基板
4‧‧‧n+型源極區域
5‧‧‧p-型通道區域
6‧‧‧n-型汲極區域
7‧‧‧閘極溝槽(個別閘極溝槽)
8．．．閘極絕緣膜
9．．．p+型區域
10．．．多晶矽閘極
11．．．層間絕緣膜
12．．．源極接觸溝
14．．．底層金屬膜
15．．．金屬插塞
16．．．電極膜
17．．．分離區域
18．．．單元形成區域
19．．．閘極接觸區域
20．．．結合閘極溝槽
21．．．閘極接觸溝
22．．．金屬插塞
25．．．汲極電極
40．．．接觸用閘極溝槽
41．．．閘極接觸溝
50．．．單元
56．．．聯絡閘極溝槽
57．．．接觸用閘極溝槽
58．．．閘極接觸溝
161．．．源極電極
162．．．閘極電極
圖1係本發明第1實施形態之半導體裝置之圖解性立體圖；圖2係圖1之部份II之附近之放大平面圖；圖3係圖2之切斷面線III-III之剖面圖；圖4係圖2之切斷面線IV-IV之剖面圖；圖5係圖2之切斷面線V-V之剖面圖；圖6A及圖6B係用以說明第1實施形態之半導體裝置之製造步驟之模式性剖面圖；圖7A及圖7B係用以說明圖6A及圖6B之其次之步驟之模式性剖面圖；圖8A及圖8B係用以說明圖7A及圖7B之其次之步驟之模式性剖面圖；圖9A及圖9B係用以說明圖8A及圖8B之其次之步驟之模式性剖面圖；圖10A及圖10B係用以說明圖9A及圖9B之其次之步驟之 模式性剖面圖；圖11A及圖11B係用以說明圖10A及圖10B之其次之步驟之模式性剖面圖；圖12A及圖12B係用以說明圖11A及圖11B之其次之步驟之模式性剖面圖；圖13A及圖13B係用以說明圖12A及圖12B之其次之步驟之模式性剖面圖；圖14A及圖14B係用以說明圖13A及圖13B之其次之步驟之模式性剖面圖；圖15A及圖15B係用以說明圖14A及圖14B之其次之步驟之模式性剖面圖；圖16係用以說明本發明第2實施形態之半導體裝置之構成之平面圖；圖17係本發明第3實施形態之半導體裝置之立體圖；及圖18係圖17之部份XVIII之附近之放大平面圖。
1．．．半導體裝置
2．．．磊晶層
2a．．．磊晶層之表面
3．．．矽基板
4．．．n+型源極區域
5．．．p-型通道區域
6．．．n-型汲極區域
7．．．閘極溝槽(個別閘極溝槽)
8．．．閘極絕緣膜
10．．．多晶矽閘極
10a．．．多晶矽閘極10之上面
11．．．層間絕緣膜
14．．．底層金屬膜
16．．．電極膜
17．．．分離區域
18．．．單元形成區域
19．．．閘極接觸區域
20．．．結合閘極溝槽
21．．．閘極接觸溝
22．．．金屬插塞
25．．．汲極電極
161．．．源極電極
162．．．閘極電極

Claims (22)

  1. 一種半導體裝置，其具有沿半導體基板之厚度方向自裝置表面側依序配置之源極區域、通道區域及汲極區域，且包含：源極金屬，其埋入於貫通上述源極區域而到達至上述通道區域之源極接觸溝內；閘極絕緣膜，其形成於以貫通上述源極區域及上述通道區域而到達至上述汲極區域的方式形成之閘極溝槽之側壁；多晶矽閘極，其覆蓋上述閘極絕緣膜中至少對向於上述通道區域之區域、且以全部位於上述源極區域之表面以下之方式埋入於上述閘極溝槽內；及閘極金屬，其以達到上述通道區域之深度的方式埋入於形成於上述多晶矽閘極之閘極接觸溝內，且接觸於上述多晶矽閘極；上述閘極絕緣膜係覆蓋上述閘極溝槽外之上述半導體基板之表面及上述多晶矽閘極之表面；於覆蓋上述閘極溝槽外之上述半導體基板之表面及上述多晶矽閘極之表面的部分的上述閘極絕緣膜上形成有層間絕緣膜；上述源極接觸溝及上述閘極接觸溝係貫通上述層間絕緣膜及上述閘極絕緣膜。
  2. 如請求項1之半導體裝置，其中上述源極接觸溝與上述閘極接觸溝係以大致相等之深度形成。
  3. 如請求項1之半導體裝置，其中上述多晶矽閘極在上述半導體基板上具有同一平面之表面。
  4. 如請求項1之半導體裝置，其中上述多晶矽閘極之表面位於與上述半導體基板之表面同一面內。
  5. 如請求項1之半導體裝置，其中上述閘極金屬包含：覆蓋上述閘極接觸溝之內壁面之底層金屬膜；及以接觸該底層金屬膜之方式埋入於上述閘極接觸溝之本體部。
  6. 如請求項1至5中任一項之半導體裝置，其中上述閘極溝槽包含複數條個別閘極溝槽、及與各個別閘極溝槽之一端結合之結合閘極溝槽；上述多晶矽閘極與上述閘極金屬係在上述結合閘極溝槽內接觸。
  7. 如請求項6之半導體裝置，其中上述複數條個別閘極溝槽係以條紋狀平行地延伸；上述結合閘極溝槽係朝與上述個別閘極溝槽垂直之方向延伸。
  8. 如請求項1之半導體裝置，其中上述源極金屬包含源極電極，上述閘極金屬包含閘極電極，上述源極電極及閘極電極包含藉由分離區域予以分離之一對電極膜。
  9. 如請求項8之半導體裝置，其中上述閘極電極形成於上述半導體裝置之端部區域中。
  10. 如請求項8或9之半導體裝置，其中上述分離區域係沿特定方向之直線狀區域。
  11. 如請求項8或9之半導體裝置，其中上述分離區域係以自 三方包圍上述閘極電極之方式形成。
  12. 一種半導體裝置之製造方法，其係具有沿半導體基板之厚度方向自裝置表面側依序配置之源極區域、通道區域及汲極區域之半導體裝置之製造方法，其包含：以貫通成為上述源極區域之預定區域及成為上述通道區域之預定區域而到達至上述汲極區域之方式，於上述半導體基板形成閘極溝槽之步驟；形成覆蓋上述閘極溝槽之側壁及上述閘極溝槽外之上述半導體基板之表面的閘極絕緣膜之步驟；以覆蓋上述閘極絕緣膜中至少對向於成為上述通道區域之預定區域的區域、且全部位於上述半導體基板之表面以下的方式，於上述閘極溝槽內埋入多晶矽而形成多晶矽閘極之步驟；形成覆蓋上述閘極溝槽內之上述多晶矽閘極之表面的絕緣膜而與上述閘極絕緣膜一體化之步驟；於上述半導體基板，形成上述通道區域之步驟；於上述半導體基板中，相較於上述通道區域，於表面側形成前述源極區域之步驟；於覆蓋上述閘極溝槽外之上述半導體基板之表面之部分及覆蓋上述多晶矽閘極之表面的部分的上述閘極絕緣膜上形成層間絕緣膜之步驟；於與上述閘極溝槽不同之區域中形成貫通上述層間絕緣膜、上述閘極絕緣膜及上述源極區域而到達至上述通道區域之源極接觸溝，同時，形成貫通上述層間絕緣膜 及上述閘極絕緣膜而自上述多晶矽閘極之表面到達上述通道區域之深度的閘極接觸溝之接觸溝形成步驟；於上述源極接觸溝內埋入源極金屬之步驟；及於上述閘極接觸溝內，埋入接觸於上述多晶矽閘極之閘極金屬之步驟。
  13. 如請求項12之半導體裝置之製造方法，其中上述源極接觸溝與上述閘極接觸溝係以大致相等之深度形成。
  14. 如請求項12之半導體裝置之製造方法，其中上述多晶矽閘極在上述半導體基板上具有同一平面之表面。
  15. 如請求項12之半導體裝置之製造方法，其中以使上述多晶矽閘極之表面位於與上述半導體基板之表面同一面內之方式形成上述多晶矽閘極。
  16. 如請求項12之半導體裝置之製造方法，其中將上述閘極金屬埋入上述閘極接觸溝內之步驟包含：形成覆蓋上述閘極接觸溝之內壁面之底層金屬膜之步驟；及以接觸於該底層金屬膜之方式於上述閘極接觸溝埋入本體部之步驟。
  17. 如請求項12至16中任一項之半導體裝置之製造方法，其中上述閘極溝槽係以包含複數條個別閘極溝槽、及與各個別閘極溝槽之一端結合之結合閘極溝槽之方式形成；上述閘極金屬係以在上述結合閘極溝槽內與上述多晶矽閘極接觸的方式形成。
  18. 如請求項17之半導體裝置之製造方法，其中 上述複數條個別閘極溝槽係以條紋狀平行延伸而形成；上述結合閘極溝槽係以朝與上述個別閘極溝槽垂直之方向延伸的方式形成。
  19. 如請求項12之半導體裝置之製造方法，其中上述源極金屬包含源極電極，上述閘極金屬包含閘極電極；且上述半導體裝置之製造方法進而包含：形成電極膜之步驟；及將上述電極膜藉由分離區域分離而形成上述源極電極及上述閘極電極之步驟。
  20. 如請求項19之半導體裝置之製造方法，其中上述閘極電極係形成於上述半導體裝置之端部區域。
  21. 如請求項19或20之半導體裝置之製造方法，其中上述分離區域係沿特定方向之直線狀區域。
  22. 如請求項19或20之半導體裝置之製造方法，其中上述分離區域係以自三方包圍上述閘極電極之方式形成。
TW100120253A 2010-06-09 2011-06-09 Semiconductor device and manufacturing method thereof TWI538206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132332A JP5775268B2 (ja) 2010-06-09 2010-06-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201203554A TW201203554A (en) 2012-01-16
TWI538206B true TWI538206B (zh) 2016-06-11

Family

ID=45098145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120253A TWI538206B (zh) 2010-06-09 2011-06-09 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (3) US9041100B2 (zh)
JP (1) JP5775268B2 (zh)
TW (1) TWI538206B (zh)
WO (1) WO2011155541A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403351A (zh) * 2010-09-14 2012-04-04 无锡华润上华半导体有限公司 沟槽型垂直双扩散晶体管
JP6135181B2 (ja) * 2013-02-26 2017-05-31 サンケン電気株式会社 半導体装置
JP6125420B2 (ja) * 2013-12-26 2017-05-10 株式会社豊田中央研究所 半導体装置
JP2015156429A (ja) * 2014-02-20 2015-08-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6763779B2 (ja) 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
CN107452787B (zh) * 2016-05-31 2020-05-12 无锡华润上华科技有限公司 沟槽栅极引出结构及其制造方法
RU2705761C1 (ru) * 2016-08-10 2019-11-11 Ниссан Мотор Ко., Лтд. Полупроводниковое устройство
JP6639365B2 (ja) 2016-09-16 2020-02-05 株式会社東芝 半導体装置
JP6640691B2 (ja) * 2016-09-21 2020-02-05 株式会社東芝 半導体装置及びその製造方法
EP3748685A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279092B2 (ja) * 1994-09-14 2002-04-30 日産自動車株式会社 半導体装置
JP3206726B2 (ja) * 1995-12-07 2001-09-10 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
US5721148A (en) 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
JP3505461B2 (ja) * 2000-03-03 2004-03-08 三洋電機株式会社 絶縁ゲート型半導体装置
JP3715971B2 (ja) * 2003-04-02 2005-11-16 ローム株式会社 半導体装置
JP4791015B2 (ja) * 2004-09-29 2011-10-12 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔ
JP4907862B2 (ja) 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US7646058B2 (en) * 2007-06-05 2010-01-12 Force-Mos Technology Corporation Device configuration and method to manufacture trench MOSFET with solderable front metal
US8227858B2 (en) * 2010-01-11 2012-07-24 Excelliance Mos Corporation Power MOSFET

Also Published As

Publication number Publication date
JP5775268B2 (ja) 2015-09-09
US9450087B2 (en) 2016-09-20
WO2011155541A1 (ja) 2011-12-15
US20130062690A1 (en) 2013-03-14
US9614073B2 (en) 2017-04-04
TW201203554A (en) 2012-01-16
US20160365442A1 (en) 2016-12-15
US20150270386A1 (en) 2015-09-24
US9041100B2 (en) 2015-05-26
JP2011258773A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI538206B (zh) Semiconductor device and manufacturing method thereof
US11257944B2 (en) Semiconductor device and semiconductor device manufacturing method
US11075297B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8907415B2 (en) High switching trench MOSFET
JP6666671B2 (ja) 半導体装置
US7989887B2 (en) Trench MOSFET with trenched floating gates as termination
US20170278837A1 (en) Semiconductor power device having shielded gate structure and esd clamp diode manufactured with less mask process
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
TW201225306A (en) Self aligned trench mosfet with integrated diode and manufacturing method thereof
JP6170812B2 (ja) 半導体装置の製造方法
US20080150018A1 (en) Semiconductor device
JP2009076738A (ja) 半導体装置およびその製造方法
US20080073710A1 (en) Semiconductor device with a vertical MOSFET and method for manufacturing the same
TW201943081A (zh) 半導體裝置及其製造方法
JP2010186760A (ja) 半導体装置および半導体装置の製造方法
JP2009246225A (ja) 半導体装置
JP4623656B2 (ja) 縦型ゲート半導体装置およびその製造方法
US8564051B2 (en) Power semiconductor device with buried source electrode
JP2009246224A (ja) 半導体装置
JP5135884B2 (ja) 半導体装置の製造方法
JP2016054324A (ja) 半導体装置
JP5856254B2 (ja) 半導体装置
KR20220106682A (ko) 반도체 장치 및 반도체 패키지
JP2009266961A (ja) 半導体装置