TWI529552B - 用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物 - Google Patents

用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物 Download PDF

Info

Publication number
TWI529552B
TWI529552B TW100126052A TW100126052A TWI529552B TW I529552 B TWI529552 B TW I529552B TW 100126052 A TW100126052 A TW 100126052A TW 100126052 A TW100126052 A TW 100126052A TW I529552 B TWI529552 B TW I529552B
Authority
TW
Taiwan
Prior art keywords
design
program
electrical
parasitic
constraint
Prior art date
Application number
TW100126052A
Other languages
English (en)
Other versions
TW201218001A (en
Inventor
艾德 費雪
麥可 麥雪利
大衛 懷特
布魯斯 柳田
阿克沙 夏
Original Assignee
卡登斯系統設計公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 卡登斯系統設計公司 filed Critical 卡登斯系統設計公司
Publication of TW201218001A publication Critical patent/TW201218001A/zh
Application granted granted Critical
Publication of TWI529552B publication Critical patent/TWI529552B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • User Interface Of Digital Computer (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物
極深次微米(VDSM)積體電路(IC)之最近進展已在整合系統之實體設計方法程序中引入了新的挑戰。
舉例而言，當整個晶片設計完成且關於實體設計之寄生及由電晶體汲取之電流的詳細資訊係已知時，多數習知電子電路設計工具集中注意力於佈局後驗證以驗證(例如)寄生是否滿足對應的約束。在此等習知方法中，寄生係自完成之佈局提取且接著對照對應的約束加以驗證。此外，在此等習知方法中，習知電路合成步驟後接著為佈局合成，且每一步驟係獨立於另一者進行。在整個實體佈局之完成後，此又繼之以實體或形式驗證步驟以檢查在佈局產生及提取後是否已達成所要的目標。在習知方法中反覆進行此等步驟，直至符合所要的效能目標。
然而，此反覆方法浪費了顯著量的資源，此係因為諸如置放工具、路由器等之各種實體設計工具及諸如示意圖編輯器、示意圖級模擬器等之各種示意圖設計工具不知道與電子電路之實體設計相關聯的寄生及與寄生相關聯的電特性。
因此，存在對於在設計階段早期用於實施具有電感知之電子電路設計的約束驗證之需要。
本發明呈現用於實施用於實施具有電感知的一電子電路之一電子電路設計的約束驗證之方法、系統及電腦程式產 品。
在一實施例中，實施用於實施具有電感知的一電子電路之一電子電路設計的約束驗證涉及執行一程序，該程序包含：識別、判定或更新該電子電路設計之一部分實體設計之一組件的實體資料；特性化與該實體資料相關聯之一電寄生；及確保該實體資料之正確性。
當該程序進一步包含識別或接收一寄生約束時，可實現額外目標及優勢。確保該實體資料或其他資料之正確性之程序可包含判定該電寄生是否符合該寄生約束。
當該程序進一步包含以下程序時，可實現額外目標及優勢：識別或接收一寄生約束；識別或建立一用於該電子電路之示意圖設計；識別或接收一第一域約束；及至少部分基於一示意圖至實體設計表示而將該第一域約束映射至一第二域。
當該程序進一步包含以下程序時，可實現額外目標及優勢：識別或接收一寄生約束；識別或建立一用於該電子電路之示意圖設計；識別或接收一第一域約束；至少部分基於一示意圖至實體設計表示而將該第一域約束映射至一第二域；及將與該實體資料相關聯之該電寄生與經映射之該第一域約束比較。
當該程序進一步包含至少部分基於確保該實體資料或該其他資料之該正確性之該程序之一結果判定一調整時，可實現額外目標及優勢。
當該程序進一步包含至少部分基於確保該實體資料或該 其他資料之該正確性之該程序之一結果判定一調整及判定該調整是否違反另一約束時，可實現額外目標及優勢。
當該程序進一步包含至少部分基於確保該實體資料或該其他資料之該正確性之該程序之一結果判定一調整及將該調整應用至該實體資料或應用至與該電寄生或電特性有關之該其他資料時，可實現額外目標及優勢。
當該程序進一步包含至少部分基於確保該實體資料或該其他資料之該正確性之該程序之一結果判定一提示及在一顯示器裝置上之一使用者介面中顯示該提示時，可實現額外目標及優勢。
當該程序進一步包含以下程序時，可實現額外目標及優勢：識別或接收一寄生約束；基於經識別或接收之該約束識別另一約束，其中對該約束之一滿足視對該另一約束之一滿足而定，或對該另一約束之該滿足視對該約束之該滿足而定。
當該程序進一步包含給一使用者提供一手動設置對該實體資料、該電寄生或該電特性之一約束之能力時，可實現額外目標及優勢。
當該程序進一步包含給一使用者提供一手動設置對該實體資料、該電寄生或該電特性之一約束之能力及判定該調整是否違反一或多個設計規則或一或多個約束時，可實現額外目標及優勢。
當該程序進一步包含給一使用者提供一手動設置對該實體資料、該電寄生或該電特性之一約束之能力及對一使用 者顯示至少部分基於該調整之一提示時，可實現額外目標及優勢。可產生該提示以用於應用該調整或用於修正該一或多個違反。
當該部分實體設計未通過一佈局對示意圖檢查或驗證時，可實現額外目標及優勢。
當在完成一網之建立或一現有網之修改之前或之時執行特性化該電寄生之該程序或特性化該電特性之該程序時，可實現額外目標及優勢。
當該程序進一步包含在一網或一部分網之建立或修改之完成後且在在該部分實體設計中的一第二網之建立或修改前驗證該電特性時，可實現額外目標及優勢。
當至少部分基於在一網經建立或完成之時該網上之一形狀或一組形狀執行特性化該電寄生之該程序或特性化該電特性之該程序時，可實現額外目標及優勢。
圖式說明本發明之各種實施例之設計及效用。應注意，該等圖未按比例繪製，且貫穿該等圖，類似結構或功能之元件由同樣的參考數字表示。為了更好地瞭解如何獲得本發明之各種實施例的以上列舉及其他優勢及目標，將參照本發明之特定實施例呈現以上簡要描述的本發明之較詳細描述，該等特定實施例說明於隨附圖式中。應理解此等圖式僅描繪了本發明之典型實施例且因此不應被認為限制其範疇，將經由使用隨附圖式以額外特定性及細節來描述及解釋本發明。
在一或多個實施例中，本發明之各種實施例係針對一種用於實施具有電感知之電子電路設計之方法、系統及製造物。在實施方式、圖及申請專利範圍中描述了本發明之其他目標、特徵及優勢。
現將參看圖式詳細描述各種實施例，該等圖式係提供作為本發明之說明性實例，以便使熟習此項技術者能夠實踐本發明。值得注意地，該等圖及以下實例並不意謂限制本發明之範疇。在可使用已知組件(或方法或程序)部分或全部實施本發明之某些要素之情況下，將僅描述對於本發明之理解係必要的此等已知組件(或方法或程序)之彼等部分，且將省略此等已知組件(或方法或程序)之其他部分之詳細描述，以便不使本發明晦澀難懂。另外，本發明之各種實施例涵蓋藉由說明在本文中提及之組件的目前及未來已知等效物。
圖1A說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級圖。圖1A說明該系統可包含使用計算系統110之使用者介面來與用於執行如下所述之各種程序之各種程序或模組介面連接。
在一或多個實施例中，該方法或該系統可包含用於識別、判定或更新電子電路之實體設計之一部分(例如，電子設計之佈局之一部分)的網、器件或組件(下文被共同稱為「組件」)之實體資料之程序或模組104。在一些實施例中，該方法或該系統應用於電子設計(當正在諸如佈局工具之實體設計工具中實施該設計之第一組件時)。在一些 實施例中，當設計者正實施或修改電子電路之實體設計時，可自實體設計工具或流程(諸如，佈局編輯器)內而非在一或多個實施例中自佈局後驗證工具或流程調用用於識別、判定或更新電子電路實體設計的組件之實體資料之程序。在一些實施例中，器件辨識及連接性任務經執行以能夠將諸如一給定端子處的電流之電特性與附接至彼端子的合適的網映射。在一些實施例中，可引導連接性以階層式地橫越該等網且停在由使用者判定之層級上。
在如圖1A中說明之此等實施例中，該方法或該程序亦可包含用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組106。
在一些實施例中，可藉由兩階段方法完成與實體資料相關聯的電寄生之特性化。此程序開始於對特定網或部分網之選擇。在第一階段中，該程序識別應在沿著彼網之何處建立幾何描述。幾何描述可包括電線寬度及間距、導體及ILD(層間介電質)厚度或障壁材料之厚度。可經由API(應用程式設計介面)建立及提供普通描述。
第二階段可包括可將幾何描述轉譯、變換、轉換或映射(下文「映射」)至諸如電阻、電容或電感之等效寄生值之一或多個組件。可藉由常被稱作寄生提取之算術演算法或模型完成此轉譯、變換、轉換或映射(下文「映射」)。可經由使用組合底層物理之模型或知識與由各種解算器、模擬器或其組合提供之資料的半經驗方法來建立模型。在一些情況下，亦可藉由解算器完成對於電容之映射。
在一些實施例中，第二階段可將寄生提取用於一些網且將場解算器用於其他網。在一些實施例中，第二階段可在同一網上使用用於(例如)電阻之寄生提取與用於(例如)電容之場解算器的組合。在一些實施例中，可藉由將幾何尺寸及圖案映射至諸如R、L及C之對應寄生之提取工具來執行電寄生之特性化。在一些實施例中，電寄生之特性化包括使用將幾何尺寸及圖案映射至電容的場解算器(諸如，但不限於，一或多個EM場解算器)。
在一單一實施例中或在一些實施例中，將與實體資料相關聯之電寄生資料提供至矩陣解算器以用於靜態或暫態分析。執行矩陣解算器以產生用於該設計之器件及互連件組件的電壓及電流資料。在一單一實施例中或在一些實施例中，用於實施具有與模擬有關之約束或效能預期之電子電路設計之方法或系統包含在已建立或修改一單一網後調用模擬器或解算器之流程。
關於程序或模組104及106之更多細節描述於在本申請案之¶¶[0001]-[0002]中列出的有關申請案中，彼等有關申請案之內容特此被以引用的方式全部明確地併入本申請案中。
在一些實施例中，該方法或該系統可進一步包含用於識別與一或多個電寄生相關聯之一或多個寄生約束之程序或模組102。舉例而言，該方法或該系統可識別或接收來自各種來源(諸如，使用者、與約束程式庫互動之約束管理器)或來自包含各種域(例如，示意圖域、實體域、佈局後 域...)中之各種工具之電子電路設計工具集等的對兩個端子之間的網之電阻(R)、經由基板耦合之總電容、一耦合電容或一電容(共同地稱為C)或電感(L)的約束。
在一或多個實施例中，該方法或該系統可進一步包含執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組108。在一些實施例中，程序或模組108可包含將一或多個電約束與各別一或多個約束比較以判定是否滿足一或多個約束之程序或模組。
在一或多個實施例中，當已建立或修改一單一網(或為一網之部分的一或多個形狀)時，但在下一個網或為下一個網之部分的一或多個形狀之建立或修改前，發生諸如(但不限於)用於構成一網之一或多個形狀的各種類型之R、L或C的寄生之特性化及諸如(但不限於)各種類型之電流、電壓或電流密度的電行為或特性之隨後特性化以及約束驗證。在一些實施例中，亦可在正建立或修改一網時漸增地發生此等特性化或驗證。在一些實施例中，當正建立或修改連接至此等端子之一或多個網時，可使用模擬產生之端子電流。此外，在一些實施例中，當僅存在部分佈局時，可發生此等特性化或驗證。在此等實施例中，可與電子電路設計之實體設計之建立或修改協同地執行電寄生之模擬、重新模擬、特性化或驗證，使得在完成實體設計前解決電路組件之任何影響。
圖1B說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級方塊 圖。如在圖1B中說明之方塊圖實質上類似於圖1A之方塊圖。圖1B中說明的用於約束驗證之方法或系統可包含使用計算系統162之使用者介面來與用於執行如下所述之各種程序之各種程序或模組介面連接。在一或多個實施例中，該方法或該系統可包含用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組154。在一或多個實施例中，該方法或該系統可包含用於特性化與電子電路之實體設計之一部分的組件之實體資料相關聯之一或多個電寄生之程序或模組156。
在如圖1B中說明之此等實施例中，該方法或該程序亦可包含用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組156。在一些實施例中，該方法或該系統可進一步包含用於識別與一或多個電寄生相關聯之一或多個寄生約束之程序或模組152。在一或多個實施例中，該方法或該系統可進一步包含執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組158。
在一些實施例中，程序或模組158可包含將一或多個電約束與各別一或多個約束比較以判定是否滿足一或多個約束之程序或模組。在一些實施例中，如圖1B中說明之方法或系統可進一步視情況包含用於將程序或模組之一或多個結果儲存於非暫時性電腦可讀儲存媒體中或在顯示器裝置上之使用者介面中顯示一或多個結果之程序或模組160。
圖2A說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級方塊 圖。在一或多個實施例中，用於實施電子電路設計的約束驗證之方法或系統包含使用計算系統210之使用者介面來與用於執行如下所述之各種程序之各種程序或模組介面連接。在一或多個實施例中，該方法或該系統可包含用於識別、判定或更新電子電路之實體設計之一部分(例如，電子設計之佈局之一部分)的組件之實體資料之程序或模組204。
在如圖2A中說明之此等實施例中，該方法或該程序亦可包含用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組206。在一些實施例中，該方法或該系統可進一步包含用於識別或接收來自使用者的對寄生約束之一或多個手動設定之程序或模組202。舉例而言，設計者可手動設定兩個端子之間的互連件之電阻的極限，且該方法或該系統將彼極限用作約束且判定該互連件之電寄生(在此實例中，R)是否滿足由設計者手動鍵入之約束。
在一或多個實施例中，該方法或該系統可進一步包含執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組208。在一些實施例中，程序或模組208可包含將一或多個電約束與各別一或多個約束比較以判定是否滿足一或多個約束之程序或模組。
圖2B說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級方塊圖。在如在圖2B中說明之此等實施例中，用於實施電子電路設計的約束驗證之方法或系統包含使用計算系統266之 使用者介面來與用於執行如下所述之各種程序之各種程序或模組介面連接。在一些實施例中，該方法或該系統可包含用於識別或建立電子電路之示意圖設計之程序或模組252及/或用於將一環境(例如，模擬環境)用於設定、接收或識別一或多個電路效能或行為約束之程序或模組254。
在一些實施例中，該方法或該系統亦可包含用於使用至少示意圖設計及一或多個效能或行為約束來執行一或多個模擬之程序或模組256。在如在圖2B中說明之一些實施例中，該方法或該系統可進一步包含用於至少部分基於一或多個模擬之結果及/或一或多個效能或行為約束而估計一或多個寄生約束之程序或模組258。舉例而言，在一些實施例中，該方法或該系統可使用在示意圖級模擬中判定之電流、電壓等估計針對對應的電寄生之約束。
該方法或該系統亦可包含用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組260。該方法或該程序亦可包含用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組262。
在一或多個實施例中，在262或256後，該方法或該系統可進一步包含用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組264。在一些實施例中，程序或模組264可包含將一或多個電約束與各別一或多個約束比較以判定是否滿足一或多個約束之程序或模組。
圖3說明在一些實施例中的用於實施具有電感知之電子 電路設計的約束驗證之方法或系統之較詳細方塊圖。在如圖3中說明之一或多個實施例中，該方法或該系統可包含用於使用計算系統316之使用者介面來與用於執行如下所述之各種程序之各種程序或模組介面連接之程序或模組。該方法或該系統可進一步包含用於識別、設定或接收一或多個約束之程序或模組302。該方法或該系統可進一步包含用於識別、判定或更新電子電路之實體設計之一部分(例如，電子設計之佈局之一部分)的組件之實體資料之程序或模組304。在此等實施例中，該方法或該系統亦可包含用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組306。
在一些實施例中，一旦在306處特性化了一或多個寄生且在302處設定、識別或接收了一或多個寄生約束，則該方法或該系統可進一步包含用於在308處驗證一或多個電寄生是否符合對應的一或多個寄生約束之程序或模組308。在一些實施例中，在不滿足一或多個寄生約束中之一些之情況下，該方法或該系統可進一步視情況包含用於判定或計算對於實體資料之一或多個調整之程序或模組310。在一些實施例中，調整包含一新路線或其一區段之建立或一現有路線或其一區段之修改。在一些實施例中，調整包含將一組件置放於電子電路設計之實體設計中。
此外或在替代方案中，在一些實施例中，在不滿足一或多個寄生約束中之一些之情況下，該方法或該系統可進一步包含用於提供用以校正實體資料之一或多個提示之程序 或模組310。此外，該方法或該系統亦可視情況包含用於判定或檢查以瞭解一或多個調整或一或多個提示是否違反了其他設計規則、約束或其他要求之程序或模組312。在314處，該方法或該系統可包含用於自動或借助於輔助來應用一或多個調整中之至少一者以修正組件之實體資料或亦受到對應的一或多個電寄生影響的其他元件之實體資料之程序或模組。
圖4說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。在如圖4中說明之一些實施例中，該方法或該系統可包含用於識別或建立電子電路之示意圖設計之程序或模組402及/或在一些實施例中用於設定、接收或識別一或多個寄生約束之程序或模組404。在一些實施例中，該方法或該系統可進一步視情況包含用於將一或多個寄生映射至實體設計表示之程序或模組406。
此外或在替代方案中，在一些實施例中，該方法或該系統可包含用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組408。在一些實施例中，該方法或該系統亦可包含用於特性化與實體資料相關聯的一或多個電寄生之程序或模組410。
在一些實施例中，在410處特性化了一或多個電寄生後或在406處映射了一或多個寄生約束後，該方法或該系統可進一步包含用於驗證一或多個電寄生是否符合一或多個寄生約束之程序或模組412。在此等實施例中，該方法或 該系統可進一步視情況包含用於在顯示器裝置上之使用者介面中顯示驗證寄生約束之程序的結果或在一些實施例中將該等結果儲存於非暫時性電腦可讀儲存媒體上之程序或模組414。
圖5說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。在如圖5中說明之此等實施例中，該方法或該系統可包含用於識別或建立電子電路之示意圖設計之程序或模組502及/或在一些實施例中用於設定、接收或識別一或多個寄生約束之程序或模組504。在如圖5中說明之此等實施例中，該方法或該系統可進一步包含用於識別、判定或更新電子電路之部分實體設計中的組件之實體資料之程序或模組506。在一或多個實施例中，該方法或該系統可進一步包含用於特性化與電子電路之部分實體設計中的組件之實體資料相關聯之一或多個電寄生之程序或模組508。
在一些實施例中，在510處映射了一或多個寄生約束後或在504處設定、識別或接收了一或多個寄生約束後，該方法或該系統可進一步包含用於驗證一或多個電寄生是否符合對應的一或多個寄生約束之程序或模組512。在一些實施例中，程序或模組512包含將一或多個電寄生與對應的一或多個寄生約束比較以判定是否符合一或多個寄生約束之程序或模組。在此等實施例中，該方法或該系統可進一步視情況包含用於在顯示器裝置上之使用者介面中顯示驗證寄生約束之程序的結果或在一些實施例中將該等結果 儲存於非暫時性電腦可讀儲存媒體上之程序或模組514。
圖6說明在一或多個實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。
在一些實施例中，用於實施具有電感知之電子電路設計的約束驗證之方法或系統可包含在602處的識別或建立示意圖設計之程序或模組。在一些實施例中，用於實施具有電感知之電子電路設計的約束驗證之方法或系統可進一步包含在604處的用於識別或接收寄生約束之程序或模組。在一些實施例中，用於實施具有電感知之電子電路設計的約束驗證之方法或系統可進一步包含在606處的用於至少部分基於示意圖至實體設計表示而映射寄生約束之程序或模組。
在一些實施例中，用於實施具有電感知之電子電路設計的約束驗證之方法或系統可進一步包含在608處的用於識別、判定或更新電子電路實體設計的網、器件或組件之實體資料之程序或模組。在一些實施例中，該方法或系統亦可包含用於610特性化與實體資料相關聯之電寄生之程序或模組610。在一些實施例中，在程序或模組610或程序或模組606後，方法或系統亦可繼續進行至在612處的用於驗證寄生約束之程序或模組。在一些實施例中，程序或模組612可包含用於將電寄生與寄生約束比較以判定是否滿足寄生約束之程序或模組612。
在不符合寄生約束之一些實施例中，該方法或系統亦可包含在614處的用於計算一或多個調整或提供用以校正實 體資料之一或多個提示之程序或模組。在一些實施例中，該方法或系統可進一步包含在616處的用於判定或檢查以確保一或多個調整或一或多個提示不違反其他約束、設計規則或要求之程序或模組。該方法或系統可進一步包含在618處的用於將該一或多個調整中之至少一者應用至實體資料相關聯於之組件之程序或模組。
系統架構綜述
圖7說明適合於實施如在先前段落中參看各種圖描述的用於實施具有電感知的電子電路之電子電路設計的約束驗證之方法或系統之一些實施例的說明性計算系統1400之方塊圖。電腦系統1400包括一匯流排1406或用於傳達資訊之其他通信機構，其互連子系統及器件，諸如，處理器1407、系統記憶體1408(例如，RAM)、靜態儲存器件1409(例如，ROM)、碟機1410(例如，磁性或光學)、通信介面1414(例如，數據機或乙太網路卡)、顯示器1411(例如，CRT或LCD)、輸入器件1412(例如，鍵盤)及游標控制(未圖示)。
根據一實施例，電腦系統1400藉由一或多個處理器或處理器核心1407來執行特定操作，該一或多個處理器或處理器核心執行系統記憶體1408中含有之一或多個指令之一或多個序列。可自另一電腦可讀/可用儲存媒體(諸如，靜態儲存器件1408或碟機1409)將此等指令讀取至系統記憶體1410內。在替代實施例中，可代替軟體指令或與軟體指令結合使用硬連線電路來實施本發明。因此，本發明之實施 例不限於硬體電路及/或軟體之任一特定組合。在一實施例中，術語「邏輯」應意謂用以實施本發明之全部或部分的軟體或硬體之任一組合。
可藉由使用一或多個處理器、一或多個處理器核心或其組合1407來執行如在先前段落中描述之各種程序或程序，其中該一或多個處理器、一或多個處理器核心或其組合執行一或多個線緒。舉例而言，指定各種網或端子集合之程序或執行驗證或模擬之程序或模組等可由一或多個處理器、一或多個處理器核心或其組合執行。在一實施例中，在建立或修改佈局形狀或網時，在記憶體中完成寄生提取、電流求解、電流密度計算及電流或電流密度驗證。
如在本文中使用之術語「電腦可讀儲存媒體」或「電腦可用儲存媒體」指參與將指令提供至處理器1407以用於執行之任一媒體。此媒體可呈許多形式，包括(但不限於)非揮發性媒體及揮發性媒體。非揮發性媒體包括(例如)光碟或磁碟，諸如，碟機1410。揮發性媒體包括動態記憶體，諸如，系統記憶體1408。
電腦可讀儲存媒體之普通形式包括(例如)機電碟機(諸如，軟性磁碟、可撓性碟或硬碟)；基於快閃、基於RAM(諸如，SRAM、DRAM、SDRAM、DDR、MRAM等)或任何其他固態碟機(SSD)；磁帶；任一其他磁性或磁光媒體；CD-ROM；任一其他光學媒體；具有孔之圖案的任一其他實體媒體；RAM、PROM、EPROM、FLASH-EPROM、任一其他記憶體晶片或卡匣、或電腦可自其讀 取之任一其他媒體。
在本發明之一實施例中，用以實踐本發明的指令序列之執行由一單一電腦系統1400執行。根據本發明之其他實施例，由通信鏈路1415(例如，LAN、PTSN或無線網路)耦接之兩個或兩個以上電腦系統1400可相互合作地執行實踐本發明所需的指令序列。
電腦系統1400可經由通信鏈路1415及通信介面1414傳輸及接收訊息、資料及指令(包括程式，亦即，應用程式碼)。接收之程式碼可由處理器1407在其經接收時執行，及/或儲存於碟機1410或其他非揮發性儲存器中以用於稍後執行。在一實施例中，電腦系統1400與資料儲存系統1431(例如，含有一可易於由電腦系統1400存取之資料庫1432的資料儲存系統1431)協同操作。電腦系統1400與資料儲存系統1431經由資料介面1433通信。耦接至匯流排1406之資料介面1433傳輸且接收電、電磁或光學信號，該等信號包括表示各種類型之信號資訊(例如，指令、訊息及資料)的資料串流。在本發明之實施例中，資料介面1433之功能可由通信介面1414執行。
在前述說明書中，已參照本發明之特定實施例描述了本發明。然而，將顯然，可在不脫離本發明之較廣精神及範疇的情況下對其進行各種修改及改變。舉例而言，參照程序程序之一特定排序描述上述程序流程。然而，在不影響本發明之範疇或操作之情況下，可改變描述之程序程序中之許多者的排序。因此，應按說明性而非限制性意義來看 待說明書及圖式。
102‧‧‧用於識別與一或多個電寄生相關聯之一或多個寄生約束之程序或模組
104‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的網、器件或組件之實體資料之程序或模組
106‧‧‧用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組
108‧‧‧用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組
110‧‧‧計算系統
152‧‧‧用於識別與一或多個電寄生相關聯之一或多個寄生約束之程序或模組
154‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組
156‧‧‧用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組
158‧‧‧用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組
160‧‧‧用於將程序或模組之一或多個結果儲存於非暫時性電腦可讀儲存媒體中或在顯示器裝置上之使用者介面中顯示一或多個結果之程序或模組
162‧‧‧計算系統
202‧‧‧用於識別或接收來自使用者的對寄生約束之一或多個手動設定之程序或模組
204‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組
206‧‧‧用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組
208‧‧‧用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組
210‧‧‧計算系統
252‧‧‧用於識別或建立電子電路之示意圖設計之程序或模組
254‧‧‧用於將一環境用於設定、接收或識別一或多個電路效能或行為約束之程序或模組
256‧‧‧用於使用至少示意圖設計及一或多個效能或行為約束執行一或多個模擬之程序或模組
258‧‧‧用於至少部分基於一或多個模擬之結果及/或一或多個效能或行為約束估計一或多個寄生約束之程序或模組
260‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組
262‧‧‧用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組
264‧‧‧用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組
266‧‧‧計算系統
302‧‧‧用於識別、設定或接收一或多個約束之程序或模組
304‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組
306‧‧‧用於特性化與組件之實體資料相關聯的一或 多個電寄生之程序或模組
308‧‧‧用於驗證一或多個電寄生是否符合對應的一或多個寄生約束之程序或模組
310‧‧‧用於判定或計算對於實體資料之一或多個調整之程序或模組
312‧‧‧用於判定或檢查以瞭解一或多個調整或一或多個提示是否違反了其他設計規則、約束或其他要求之程序或模組
314‧‧‧用於自動或借助於輔助來應用一或多個調整中之至少一者以修正組件之實體資料或亦受到對應的一或多個電寄生影響的其他元件之實體資料之程序或模組
316‧‧‧計算系統
402‧‧‧用於識別或建立電子電路之示意圖設計之程序或模組
404‧‧‧用於設定、接收或識別一或多個寄生約束之程序或模組
406‧‧‧用於將一或多個寄生映射至實體設計表示之程序或模組
408‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的組件之實體資料之程序或模組
410‧‧‧用於特性化與實體資料相關聯的一或多個電寄生之程序或模組
412‧‧‧用於驗證一或多個電寄生是否符合一或多個 寄生約束之程序或模組
414‧‧‧用於在顯示器裝置上之使用者介面中顯示驗證寄生約束之程序的結果或將該等結果儲存於非暫時性電腦可讀儲存媒體上之程序或模組
502‧‧‧用於識別或建立電子電路之示意圖設計之程序或模組
504‧‧‧用於設定、接收或識別一或多個寄生約束之程序或模組
506‧‧‧用於識別、判定或更新電子電路之部分實體設計中的組件之實體資料之程序或模組
508‧‧‧用於特性化與電子電路之部分實體設計中的組件之實體資料相關聯之一或多個電寄生之程序或模組
510‧‧‧用於映射一或多個寄生約束之程序或模組
512‧‧‧用於驗證一或多個電寄生是否符合對應的一或多個寄生約束之程序或模組
514‧‧‧用於在顯示器裝置上之使用者介面中顯示驗證寄生約束之程序的結果或將該等結果儲存於非暫時性電腦可讀儲存媒體上之程序或模組
602‧‧‧用於識別或建立示意圖設計之程序或模組
604‧‧‧用於識別或接收寄生約束之程序或模組
606‧‧‧用於至少部分基於示意圖至實體設計表示而映射寄生約束之程序或模組
608‧‧‧用於識別、判定或更新電子電路實體設計的 網、器件或組件之實體資料之程序或模組
610‧‧‧用於特性化與實體資料相關聯之電寄生之程序或模組
612‧‧‧用於驗證電寄生之程序或模組
614‧‧‧用於計算一或多個調整或提供用以校正實體資料之一或多個提示之程序或模組
616‧‧‧用於判定或檢查以確保一或多個調整或一或多個提示不違反其他約束、設計規則或要求之程序或模組
618‧‧‧用於將該一或多個調整中之至少一者應用至實體資料相關聯於之組件之程序或模組
1400‧‧‧計算系統/電腦系統
1406‧‧‧匯流排
1407‧‧‧處理器
1408‧‧‧系統記憶體
1409‧‧‧靜態儲存器件
1410‧‧‧碟機
1411‧‧‧顯示器
1412‧‧‧輸入器件
1414‧‧‧通信介面
1415‧‧‧通信鏈路
1431‧‧‧資料儲存系統
1432‧‧‧資料庫
1433‧‧‧資料介面
圖1A至圖1B說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級方塊圖。
圖2A至圖2B說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之最高層級方塊圖。
圖3說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。
圖4說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。
圖5說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。
圖6說明在一些實施例中的用於實施具有電感知之電子電路設計的約束驗證之方法或系統之較詳細方塊圖。
圖7描繪可在其上實施具有並行處理模型之用於時序收斂之方法之電腦化系統。
102‧‧‧用於識別與一或多個電寄生相關聯之一或多個寄生約束之程序或模組
104‧‧‧用於識別、判定或更新電子電路之實體設計之一部分的網、器件或組件之實體資料之程序或模組
106‧‧‧用於特性化與組件之實體資料相關聯的一或多個電寄生之程序或模組
108‧‧‧用於執行對與一或多個電寄生相關聯之一或多個約束的約束驗證之程序或模組
110‧‧‧計算系統

Claims (20)

  1. 一種用於實施具有電感知的一電子電路之一電子電路設計的約束驗證之電腦實施方法，其包含：使用經程式化以用於執行一程序之至少一處理器，該程序包含：識別、判定或更新該電子電路設計之一部分的、未完成之實體設計之一組件的實體資料；自電子設計之一示意圖級設計中判定一寄生，而非從該部分的、未完成之實體設計，以用於該電子電路設計之該部分的、未完成之實體設計；藉由至少在該部分的、未完成之實體設計中之該組件之該實體資料之至少一些資料上執行未完成之佈局提取以特性化一電寄生；及至少部分基於自該電子設計之該示意圖級設計所判定之該寄生及該電寄生，以在自該部分的、未完成之實體設計至一完成之實體設計之該電子設計完成之前，確保該部分的、未完成之實體設計中之該組件的該實體資料之正確性。
  2. 如請求項1之電腦實施方法，該程序進一步包含：識別或接收一寄生約束。
  3. 如請求項2之電腦實施方法，其中確保該實體資料或其他資料之該正確性包含：判定該電寄生是否符合該寄生約束。
  4. 如請求項2之電腦實施方法，該程序進一步包含： 識別或建立用於該電子電路之一示意圖設計；識別或接收一第一域約束；及至少部分基於一示意圖至實體設計表示而將該第一域約束映射至一第二域。
  5. 如請求項4之電腦實施方法，該程序進一步包含：將與該實體資料相關聯之該電寄生與經映射之該第一域約束比較。
  6. 如請求項1之電腦實施方法，該程序進一步包含：至少部分基於確保該實體資料或其他資料之該正確性之一結果而判定一調整。
  7. 如請求項6之電腦實施方法，該程序進一步包含：判定該調整是否違反另一約束。
  8. 如請求項6之電腦實施方法，該程序進一步包含：將該調整應用至該實體資料或應用至與該電寄生或該組件之一或多個電特性有關之該其他資料。
  9. 如請求項1之電腦實施方法，該程序進一步包含：至少部分基於確保該實體資料或其他資料之該正確性之一結果判定一提示；及在一顯示器裝置上之一使用者介面中顯示該提示。
  10. 如請求項2之電腦實施方法，該程序進一步包含：基於經識別或接收之該約束而識別另一約束，其中對該約束之一滿足視對該另一約束之一滿足而定，或對該另一約束之該滿足視對該約束之該滿足而定。
  11. 如請求項8之電腦實施方法，該程序進一步包含： 給一使用者提供手動設置對該實體資料、該電寄生或該一或多個電特性之一約束之一能力。
  12. 如請求項6之電腦實施方法，該程序進一步包含：判定該調整是否致使一或多個設計規則或一或多個約束之一或多個違反。
  13. 如請求項12之電腦實施方法，該程序進一步包含：對一使用者顯示至少部分基於該調整的一提示。
  14. 如請求項13之電腦實施方法，該提示係針對應用該調整或修正該一或多個違反而產生。
  15. 如請求項1之電腦實施方法，其中該部分的、未完成之實體設計未通過一佈局對示意圖檢查或驗證。
  16. 如請求項8之電腦實施方法，其中特性化該電寄生或特性化該一或多個電特性係在完成一網之建立或一現有網之修改之前或之時執行。
  17. 如請求項8之電腦實施方法，該程序進一步包含：在一網或一部分網之建立或修改之完成之後且在該部分的、未完成之實體設計中的一第二網之建立或修改之前驗證該一或多個電特性。
  18. 如請求項8之電腦實施方法，其中至少部分基於在一網經建立或完成時該網上之一形狀或一組形狀而執行特性化該電寄生或特性化該一或多個電特性。
  19. 一種用於實施具有電感知的一電子電路之一電子電路設計的約束驗證之系統，其包含：至少一處理器，該處理器經程式化或組態以用於執行 如請求項1至18中任一項之一程序。
  20. 一種製造物，其包含儲存有一指令序列的一有形電腦可讀儲存媒體，該等指令當由至少一處理器執行時使該至少一處理器執行用於實施具有電感知的一電子電路之一電子電路設計的約束驗證之一組程序，該組程序包含：使用該至少一處理器，該處理器經程式化或組態以用於執行如請求項1至18中任一項之一程序。
TW100126052A 2010-07-24 2011-07-22 用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物 TWI529552B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US36741010P 2010-07-24 2010-07-24
US36740610P 2010-07-24 2010-07-24
US36740410P 2010-07-24 2010-07-24
US36740710P 2010-07-24 2010-07-24
US36739810P 2010-07-24 2010-07-24
US36741210P 2010-07-24 2010-07-24
US12/982,732 US8762914B2 (en) 2010-07-24 2010-12-30 Methods, systems, and articles of manufacture for constraint verification for implementing electronic circuit designs with electrical awareness

Publications (2)

Publication Number Publication Date
TW201218001A TW201218001A (en) 2012-05-01
TWI529552B true TWI529552B (zh) 2016-04-11

Family

ID=45494297

Family Applications (5)

Application Number Title Priority Date Filing Date
TW100126053A TWI509443B (zh) 2010-07-24 2011-07-22 用於實施具有模擬感知之電子電路設計之方法、系統及製造物
TW100126108A TWI533153B (zh) 2010-07-24 2011-07-22 用於在具有電感知之設計電子電路中提供在原位可定製化資訊之方法、系統及製造物
TW100126052A TWI529552B (zh) 2010-07-24 2011-07-22 用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物
TW100126113A TW201218005A (en) 2010-07-24 2011-07-22 Methods, systems, and articles of manufacture for implementing electronic circuit designs with electro-migration awareness
TW100126109A TWI519983B (zh) 2010-07-24 2011-07-22 用於實施具有電感知之電子電路設計之方法、系統及製造物

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW100126053A TWI509443B (zh) 2010-07-24 2011-07-22 用於實施具有模擬感知之電子電路設計之方法、系統及製造物
TW100126108A TWI533153B (zh) 2010-07-24 2011-07-22 用於在具有電感知之設計電子電路中提供在原位可定製化資訊之方法、系統及製造物

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW100126113A TW201218005A (en) 2010-07-24 2011-07-22 Methods, systems, and articles of manufacture for implementing electronic circuit designs with electro-migration awareness
TW100126109A TWI519983B (zh) 2010-07-24 2011-07-22 用於實施具有電感知之電子電路設計之方法、系統及製造物

Country Status (2)

Country Link
US (7) US8694950B2 (zh)
TW (5) TWI509443B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386975B2 (en) * 2007-12-27 2013-02-26 Cadence Design Systems, Inc. Method, system, and computer program product for improved electrical analysis
US8521483B1 (en) * 2010-06-02 2013-08-27 Cadence Design Systems, Inc. Method and apparatus for concurrent design of modules across different design entry tools targeted to single simulation
US8694950B2 (en) 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US8782577B2 (en) 2010-07-24 2014-07-15 Cadence Design Systems, Inc. Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness
US8726207B2 (en) * 2011-05-25 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. On-the-fly device characterization from layouts of circuits
US9177095B1 (en) * 2011-10-26 2015-11-03 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for creating or manipulating electrical data sets for an electronic design
US8769456B1 (en) * 2011-10-26 2014-07-01 Cadence Design Systems, Inc. Methods, systems, and articles for implementing extraction and electrical analysis-driven module creation
US8510702B2 (en) * 2011-11-15 2013-08-13 Texas Instruments Incorporated Interactive routing editor with symbolic and geometric views for integrated circuit layout
US8595662B1 (en) 2011-12-30 2013-11-26 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical design of an electronic circuit with automatic snapping
US8645902B1 (en) 2011-12-30 2014-02-04 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness
US8694943B1 (en) * 2011-12-30 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing electronic designs with connectivity and constraint awareness
US9064063B1 (en) 2011-12-30 2015-06-23 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing interactive, real-time checking or verification of complex constraints
US8656325B2 (en) * 2012-01-12 2014-02-18 International Business Machines Corporation Integrated circuit design method and system
US8631372B2 (en) 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US9053289B1 (en) 2012-04-12 2015-06-09 Cadence Design Systems, Inc. Method and system for implementing an improved interface for designing electronic layouts
US8621409B2 (en) * 2012-04-30 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for reducing layout-dependent effects
US8793632B2 (en) * 2012-05-31 2014-07-29 Freescale Semiconductor, Inc. Techniques for electromigration stress determination in interconnects of an integrated circuit
US8732641B1 (en) * 2012-11-15 2014-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern matching based parasitic extraction with pattern reuse
US8826211B1 (en) * 2012-11-30 2014-09-02 Cadence Design Systems, Inc. Graphical user interface for physically aware clock tree planning
US9141746B1 (en) * 2014-03-31 2015-09-22 Cadence Design Systems, Inc. System and method to drag instance master physical shell
US8898608B1 (en) * 2013-07-15 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for displaying timing information of an integrated circuit floorplan
US9152751B2 (en) * 2013-09-30 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Metal lines for preventing AC electromigration
US9384317B1 (en) * 2013-11-01 2016-07-05 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic designs using constraint driven techniques
US9092589B2 (en) * 2013-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with device array layout generation
US10445699B2 (en) * 2014-01-30 2019-10-15 Mentor Graphics Corporation Social electronic design automation
US9569583B2 (en) 2014-04-07 2017-02-14 TallannQuest LLC Method and system for computer-aided design of radiation-hardened integrated circuits
DE102014220215A1 (de) * 2014-10-07 2016-04-07 Robert Bosch Gmbh Verfahren zur drahtlosen Kommunikation
JP6435546B2 (ja) * 2014-10-17 2018-12-12 ディップソール株式会社 銅−ニッケル合金電気めっき装置
CN105653744A (zh) * 2014-11-13 2016-06-08 中芯国际集成电路制造(上海)有限公司 版图布局的设计方法及装置
US9471738B2 (en) * 2015-02-05 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for capacitance extraction
US10783292B1 (en) 2015-05-21 2020-09-22 Pulsic Limited Automated analog layout
US9679099B2 (en) 2015-07-01 2017-06-13 International Business Machines Corporation De-coupling capacitance placement
US9740815B2 (en) 2015-10-26 2017-08-22 Globalfoundries Inc. Electromigration-aware integrated circuit design methods and systems
US10282507B2 (en) 2015-11-24 2019-05-07 Oracle International Corporation Method and system for determining circuit failure rate
US10127338B2 (en) * 2015-12-15 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information
US10216870B2 (en) * 2016-01-13 2019-02-26 International Business Machines Corporation Methodology to prevent metal lines from current pulse damage
US20170308639A1 (en) * 2016-04-25 2017-10-26 Mediatek Inc. Method for analyzing ir drop and electromigration of ic
US9990454B2 (en) 2016-06-03 2018-06-05 International Business Machines Corporation Early analysis and mitigation of self-heating in design flows
US10161994B2 (en) * 2016-06-14 2018-12-25 Formfactor Beaverton, Inc. Systems and methods for electrically testing electromigration in an electromigration test structure
US10445457B1 (en) * 2016-06-30 2019-10-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical design of an electronic design with DFM and design specification awareness
US10237644B1 (en) * 2016-09-23 2019-03-19 Apple Inc. Enhancing a listening experience by adjusting physical attributes of an audio playback system based on detected environmental attributes of the system's environment
US10331843B1 (en) * 2016-09-27 2019-06-25 Altera Corporation System and method for visualization and analysis of a chip view including multiple circuit design revisions
TWI750155B (zh) * 2017-03-03 2021-12-21 聯華電子股份有限公司 自動產出設計規範驗證(drc)的系統與其方法
US10380314B1 (en) * 2017-05-10 2019-08-13 Cadence Design Systems, Inc. System and method for estimating current in an electronic circuit design
US10423752B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package metal shadowing checks
US10521097B1 (en) 2017-09-29 2019-12-31 Cadence Design Systems, Inc. User interface to implement topology integrity throughout routing implementations
US10423753B1 (en) * 2017-09-29 2019-09-24 Cadence Design Systems, Inc. Method and apparatus for efficient and accurate signal electromigration analysis of digital-on-top designs with complex interface pin shapes
US10423751B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package floating metal checks
US10678978B1 (en) * 2017-09-30 2020-06-09 Cadence Design Systems, Inc. Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
US10558780B1 (en) 2017-09-30 2020-02-11 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing schematic driven extracted views for an electronic design
US10467370B1 (en) 2017-09-30 2019-11-05 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design
US10551431B1 (en) * 2017-12-22 2020-02-04 Cadence Design Systems, Inc. EM-compliance topology in a tree router
US10592628B2 (en) * 2018-01-17 2020-03-17 Mentor Graphics Corporation Parasitic extraction based on compact representation of process calibration data
US10073440B1 (en) * 2018-02-13 2018-09-11 University Of Central Florida Research Foundation, Inc. Method for the design and manufacture of composites having tunable physical properties
US10783296B1 (en) * 2018-06-08 2020-09-22 Diakopto, Inc. Matched net and device analysis based on parasitics
US11107714B2 (en) * 2018-10-31 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Electromigration evaluation methodology with consideration of thermal and signal effects
US11314914B2 (en) * 2018-11-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and non-transitory computer readable medium of operating an electronic design automation platform for an optimal intgrated circuit design
US11074391B2 (en) * 2019-01-22 2021-07-27 International Business Machines Corporation Characterizing and simulating library gates to enable identification and elimination of electromigration violations in semiconductor chips
US10997333B1 (en) 2019-12-05 2021-05-04 Cadence Design Systems, Inc. Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view
US11853680B2 (en) * 2020-07-06 2023-12-26 Synopsys, Inc. Incremental routing based pin assignment
US12254111B2 (en) 2022-01-03 2025-03-18 Bank Of America Corporation Information security systems and methods for early change detection and data protection
CN117932980B (zh) * 2024-03-22 2024-06-11 芯瑞微(上海)电子科技有限公司 基于指令集架构搭建的多进程工业设计软件仿真方法及装置

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215273B (it) 1985-05-09 1990-01-31 Ates Componenti Elettron Procedimento e dispositivo per identificare transistori parassiti in una struttura integrata.
US5553002A (en) 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5555201A (en) 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5544067A (en) 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5469366A (en) 1993-09-20 1995-11-21 Lsi Logic Corporation Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system
US5903469A (en) * 1994-11-08 1999-05-11 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
US5629857A (en) 1994-11-15 1997-05-13 International Business Machines Corporation Method and system for indicating a status of a circuit design
US5872952A (en) * 1995-04-17 1999-02-16 Synopsys, Inc. Integrated circuit power net analysis through simulation
US6910200B1 (en) 1997-01-27 2005-06-21 Unisys Corporation Method and apparatus for associating selected circuit instances and for performing a group operation thereon
US7076410B1 (en) 1997-01-27 2006-07-11 Unisys Corporation Method and apparatus for efficiently viewing a number of selected components using a database editor tool
US6131182A (en) * 1997-05-02 2000-10-10 International Business Machines Corporation Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros
US6072945A (en) 1997-06-26 2000-06-06 Sun Microsystems Inc. System for automated electromigration verification
US6378110B1 (en) 1998-03-31 2002-04-23 Synopsys, Inc. Layer-based rule checking for an integrated circuit layout
US7016794B2 (en) 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
US6449578B1 (en) * 1999-06-30 2002-09-10 Hewlett-Packard Company Method and apparatus for determining the RC delays of a network of an integrated circuit
US6507932B1 (en) 1999-07-02 2003-01-14 Cypress Semiconductor Corp. Methods of converting and/or translating a layout or circuit schematic or netlist thereof to a simulation schematic or netlist, and/or of simulating function(s) and/or performance characteristic(s) of a circuit
US6381730B1 (en) * 1999-07-09 2002-04-30 Sequence Design, Inc. Method and system for extraction of parasitic interconnect impedance including inductance
US6618839B1 (en) 1999-11-30 2003-09-09 Synplicity, Inc. Method and system for providing an electronic system design with enhanced debugging capabilities
WO2001054001A1 (en) 2000-01-18 2001-07-26 Cadence Design Systems, Inc. Adaptable circuit blocks for use in multi-block chip design
US6499130B1 (en) * 2000-02-17 2002-12-24 Avant! Corporation Methods, apparatus and computer program products that perform layout versus schematic comparison of integrated circuits using advanced symmetry resolution techniques
US6665845B1 (en) 2000-02-25 2003-12-16 Sun Microsystems, Inc. System and method for topology based noise estimation of submicron integrated circuit designs
US6584606B1 (en) * 2000-06-01 2003-06-24 International Business Machines Corporation Fast method of I/O circuit placement and electrical rule checking
US6889370B1 (en) 2000-06-20 2005-05-03 Unisys Corporation Method and apparatus for selecting and aligning cells using a placement tool
US6539533B1 (en) 2000-06-20 2003-03-25 Bae Systems Information And Electronic Systems Integration, Inc. Tool suite for the rapid development of advanced standard cell libraries
WO2002033744A2 (en) 2000-10-18 2002-04-25 Chipworks Design analysis workstation for analyzing integrated circuits
US6557153B1 (en) 2000-11-15 2003-04-29 Reshape, Inc. Method and system for implementing a user interface for performing physical design operations on an integrated circuit netlist
US6507940B2 (en) * 2001-05-02 2003-01-14 Oridus, Inc. Method for generating information for a window view of an integrated circuit from layout-formatted data
US7103863B2 (en) 2001-06-08 2006-09-05 Magma Design Automation, Inc. Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system
US6728942B2 (en) * 2001-06-12 2004-04-27 Conexant Systems, Inc. Method and system for predictive MOSFET layout generation with reduced design cycle
US6643836B2 (en) 2001-08-29 2003-11-04 Intel Corporation Displaying information relating to a logic design
US6523150B1 (en) 2001-09-28 2003-02-18 International Business Machines Corporation Method of designing a voltage partitioned wirebond package
US6701508B1 (en) 2001-11-19 2004-03-02 Cypress Semiconductor Corporation Method and system for using a graphics user interface for programming an electronic device
US20030131323A1 (en) 2002-01-07 2003-07-10 Mcconaghy Trent Lorne Method of schematic-level AMS topology optimization using direct representations
US6877148B1 (en) 2002-04-07 2005-04-05 Barcelona Design, Inc. Method and apparatus for routing an integrated circuit
US7152215B2 (en) 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
WO2003104921A2 (en) 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US6954915B2 (en) * 2002-07-31 2005-10-11 Agilent Technologies, Inc. System and methods for pre-artwork signal-timing verification of an integrated circuit design
US6766498B2 (en) 2002-08-28 2004-07-20 Advanced Micro Devices, Inc. Extracting wiring parasitics for filtered interconnections in an integrated circuit
JP3944030B2 (ja) 2002-08-30 2007-07-11 キヤノン株式会社 ネットワークデバイス制御装置、ネットワークデバイス制御方法および該制御方法を実現するためのプログラム
JP2004102772A (ja) 2002-09-11 2004-04-02 Renesas Technology Corp 設計検証装置
JP2004139181A (ja) 2002-10-15 2004-05-13 Renesas Technology Corp レイアウト装置及びプログラム
US6981238B1 (en) 2002-10-22 2005-12-27 Cypress Semiconductor Corporation Verification of integrated circuit designs using buffer control
KR100459731B1 (ko) 2002-12-04 2004-12-03 삼성전자주식회사 반도체 집적회로의 시뮬레이션을 위한 인터커넥션 영향을포함한 선택적 연결정보를 생성하는 장치 및 그 방법
US6922823B2 (en) 2002-12-13 2005-07-26 Lsi Logic Corporation Method for creating derivative integrated circuit layouts for related products
AU2003301126A1 (en) 2002-12-17 2004-07-14 Cadence Design Systems, Inc. Method and system for implementing circuit simulators
US6817004B2 (en) 2003-01-22 2004-11-09 Lsi Logic Corporation Net segment analyzer for chip CAD layout
US7251800B2 (en) 2003-05-30 2007-07-31 Synplicity, Inc. Method and apparatus for automated circuit design
US7243317B2 (en) 2003-05-30 2007-07-10 Illinios Institute Of Technology Parameter checking method for on-chip ESD protection circuit physical design layout verification
US7178118B2 (en) 2003-05-30 2007-02-13 Synplicity, Inc. Method and apparatus for automated circuit design
US7206731B2 (en) * 2003-06-02 2007-04-17 Agilent Technologies, Inc. Electromagnetic/circuit co-simulation and co-optimization with parametric layout components
US7209105B2 (en) * 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US7260562B2 (en) 2003-06-30 2007-08-21 Intel Corporation Solutions for constraint satisfaction problems requiring multiple constraints
US6842714B1 (en) 2003-08-22 2005-01-11 International Business Machines Corporation Method for determining the leakage power for an integrated circuit
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
US7089129B2 (en) 2003-11-12 2006-08-08 International Business Machines Corporation Electromigration check of signal nets using net capacitance to evaluate thermal characteristics
US20050114818A1 (en) 2003-11-21 2005-05-26 Lsi Logic Corporation Chip design command processor
US7181383B1 (en) * 2003-11-26 2007-02-20 Cadence Design Systems, Inc. System and method for simulating a circuit having hierarchical structure
US7356784B1 (en) 2003-12-05 2008-04-08 Cadence Design Systems, Inc. Integrated synthesis placement and routing for integrated circuits
WO2007070879A1 (en) 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US20070234266A1 (en) 2004-02-07 2007-10-04 Chao-Chiang Chen Method of optimizing IC logic performance by static timing based parasitic budgeting
US7139990B2 (en) 2004-03-23 2006-11-21 International Business Machines Corporation Method of checking the layout versus the schematic of multi-fingered MOS transistor layouts using a sub-circuit based extraction
TWI262411B (en) 2004-05-07 2006-09-21 Dorado Design Automation Inc Integrated circuit design system
US20050268269A1 (en) 2004-06-01 2005-12-01 Tera Systems, Inc. Methods and systems for cross-probing in integrated circuit design
WO2005119531A2 (en) 2004-06-01 2005-12-15 Tera Systems, Inc. Rule-based design consultant and method for integrated circuit design
US7350164B2 (en) 2004-06-04 2008-03-25 Carnegie Mellon University Optimization and design method for configurable analog circuits and devices
US7275230B2 (en) 2004-06-11 2007-09-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods to gather and display pin congestion statistics using graphical user interface
US7347621B2 (en) * 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
US7278120B2 (en) 2004-07-23 2007-10-02 Synplicity, Inc. Methods and apparatuses for transient analyses of circuits
US20060101368A1 (en) 2004-09-08 2006-05-11 Mentor Graphics Corporation Distributed electronic design automation environment
US7458045B2 (en) 2004-10-29 2008-11-25 Synopsys, Inc. Silicon tolerance specification using shapes as design intent markers
US7240310B2 (en) 2004-12-07 2007-07-03 International Business Machines Corporation Method, system and program product for evaluating a circuit
US7228514B2 (en) 2005-01-21 2007-06-05 International Business Machines Corporation Method, system and computer program product for automatically estimating pin locations and interconnect parasitics of a circuit layout
US7281230B2 (en) 2005-04-20 2007-10-09 Taiwan Semiconductor Manufacturing Company Method of using mixed multi-Vt devices in a cell-based design
US7596771B2 (en) 2005-05-10 2009-09-29 Texas Instruments Incorporated Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same
US7552409B2 (en) * 2005-06-07 2009-06-23 Synopsys, Inc. Engineering change order process optimization
JP4600823B2 (ja) 2005-06-30 2010-12-22 富士通株式会社 電子回路解析プログラム、方法及び装置
EP1907956B1 (en) * 2005-07-26 2012-12-26 Mentor Graphics Corporation Accelerated analog and/or rf simulation
US7526739B2 (en) 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
US7904852B1 (en) 2005-09-12 2011-03-08 Cadence Design Systems, Inc. Method and system for implementing parallel processing of electronic design automation tools
US7331029B2 (en) * 2005-09-22 2008-02-12 International Business Machines Corporation Method and system for enhancing circuit design process
US7398500B1 (en) * 2005-09-30 2008-07-08 Taray Technologies Netlist synthesis and automatic generation of PC board schematics
FR2893159B1 (fr) 2005-11-04 2013-02-08 Edxact Sa Procede et dispositif pour l'analyse de circuits integres
US7363607B2 (en) 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
US20070118827A1 (en) 2005-11-21 2007-05-24 Asifur Rahman Method and apparatus for integrated circuit fault isolation and failure analysis using linked tools cockpit
US7921383B1 (en) 2006-01-11 2011-04-05 Olambda, Inc Photolithographic process simulation including efficient result computation for multiple process variation values
US7626626B2 (en) * 2006-01-13 2009-12-01 Micron Technology, Inc. Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
WO2007098805A1 (en) 2006-02-28 2007-09-07 Mentor Graphics Corp. Monitoring physical parameters in an emulation environment
US7490303B2 (en) 2006-03-03 2009-02-10 International Business Machines Corporation Identifying parasitic diode(s) in an integrated circuit physical design
JP2007286691A (ja) 2006-04-12 2007-11-01 Toshiba Corp 集積回路設計装置
US8332793B2 (en) 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
US20070288881A1 (en) 2006-06-12 2007-12-13 Sreeni Maheshwarla Method of merging designs of an integrated circuit from a plurality of sources
US7640527B1 (en) 2006-06-29 2009-12-29 Xilinx, Inc. Method and apparatus for partial reconfiguration circuit design for a programmable device
US7761834B2 (en) 2006-07-20 2010-07-20 Solido Design Automation Inc. Interactive schematic for use in analog, mixed-signal, and custom digital circuit design
JP4799311B2 (ja) * 2006-08-01 2011-10-26 パナソニック株式会社 エレクトロマイグレーション検証方法
KR101269055B1 (ko) * 2006-08-19 2013-05-29 삼성전자주식회사 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체
US20080061843A1 (en) 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
US7802222B2 (en) * 2006-09-25 2010-09-21 Cadence Design Systems, Inc. Generalized constraint collection management method
US20080086709A1 (en) * 2006-10-05 2008-04-10 Dan Rittman System and method for automatic elimination of electromigration and self heat violations during construction of a mask layout block, maintaining the process design rules (DRC Clean) and layout connectivity (LVS Clean) correctness
US8127260B1 (en) * 2006-11-22 2012-02-28 Cadence Design Systems, Inc. Physical layout estimator
US7665048B2 (en) 2006-12-18 2010-02-16 Cadence Design Systems, Inc. Method and system for inspection optimization in design and production of integrated circuits
US7559045B2 (en) 2006-12-22 2009-07-07 Inventec Corporation Database-aided circuit design system and method therefor
US7810063B1 (en) 2007-02-01 2010-10-05 Cadence Design Systems, Inc. Graphical user interface for prototyping early instance density
US7574682B2 (en) 2007-02-28 2009-08-11 Freescale Semiconductor, Inc. Yield analysis and improvement using electrical sensitivity extraction
US7698677B2 (en) 2007-03-31 2010-04-13 Freescale Semiconductor, Inc. On-chip decoupling capacitance and power/ground network wire co-optimization to reduce dynamic noise
TWI334554B (en) 2007-07-27 2010-12-11 King Yuan Electronics Co Ltd Method for designing stacked pattern of printed circuit board and the system, device and computer-readable medium thereof
US7805698B1 (en) 2007-09-19 2010-09-28 Cadence Design Systems, Inc. Methods and systems for physical hierarchy configuration engine and graphical editor
US7784007B2 (en) 2007-09-27 2010-08-24 United Microelectronics Corp. Method for automatically producing layout information
CN101971177B (zh) 2007-11-30 2015-05-20 科文托尔公司 用于多物理场系统模型的三维简图获取及结果可视化的系统和方法
JP4938696B2 (ja) 2008-01-24 2012-05-23 ソニー株式会社 半導体装置の設計プログラムおよび半導体装置の設計システム
US7966588B1 (en) 2008-01-26 2011-06-21 National Semiconductor Corporation Optimization of electrical circuits
US20100023897A1 (en) * 2008-02-20 2010-01-28 Pikus Fedor G Property-Based Classification In Electronic Design Automation
US8209650B2 (en) 2008-04-16 2012-06-26 Texas Instruments Incorporated Method and system for entry and verification of parasitic design constraints for analog integrated circuits
US7853915B2 (en) * 2008-06-24 2010-12-14 Synopsys, Inc. Interconnect-driven physical synthesis using persistent virtual routing
US7996812B2 (en) * 2008-08-14 2011-08-09 International Business Machines Corporation Method of minimizing early-mode violations causing minimum impact to a chip design
US8150638B1 (en) 2008-08-25 2012-04-03 Xilinx, Inc. Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling
US8136068B2 (en) 2008-09-30 2012-03-13 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation
US8261228B1 (en) 2008-10-01 2012-09-04 Cadence Design Systems, Inc. Technique for modeling parasitics from layout during circuit design and for parasitic aware circuit design using modes of varying accuracy
US8091055B2 (en) * 2009-01-26 2012-01-03 Synopsys, Inc. Method and apparatus for managing violations and error classifications during physical verification
US8024051B2 (en) * 2009-02-24 2011-09-20 Oracle America, Inc. Parallel power grid analysis
US8141013B2 (en) 2009-06-30 2012-03-20 International Business Machines Corporation Method and system of linking on-chip parasitic coupling capacitance into distributed pre-layout passive models
US8799850B2 (en) * 2009-10-29 2014-08-05 Synopsys, Inc. Simulation-based design state snapshotting in electronic design automation
US8407646B2 (en) 2010-02-11 2013-03-26 Synopsys, Inc. Active net and parasitic net based approach for circuit simulation and characterization
US8694950B2 (en) 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US8495556B2 (en) 2010-11-09 2013-07-23 Chipworks Inc. Circuit visualization using flightlines

Also Published As

Publication number Publication date
US20140237440A1 (en) 2014-08-21
TWI519983B (zh) 2016-02-01
TW201218003A (en) 2012-05-01
US20120023467A1 (en) 2012-01-26
US8694933B2 (en) 2014-04-08
US20120023465A1 (en) 2012-01-26
US9223925B2 (en) 2015-12-29
US20120023472A1 (en) 2012-01-26
US8762914B2 (en) 2014-06-24
TW201218004A (en) 2012-05-01
TWI509443B (zh) 2015-11-21
US20120022846A1 (en) 2012-01-26
US8689169B2 (en) 2014-04-01
TW201218001A (en) 2012-05-01
US9330222B2 (en) 2016-05-03
US20120023468A1 (en) 2012-01-26
TWI533153B (zh) 2016-05-11
US8701067B1 (en) 2014-04-15
TW201218005A (en) 2012-05-01
US8694950B2 (en) 2014-04-08
TW201218002A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI529552B (zh) 用於實施具有電感知之電子電路設計的約束驗證之方法、系統及製造物
US11487924B2 (en) System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US9665676B2 (en) Integrated circuit design system
US8209650B2 (en) Method and system for entry and verification of parasitic design constraints for analog integrated circuits
US8806414B2 (en) Method and system for layout parasitic estimation
US9836564B1 (en) Efficient extraction of the worst sample in Monte Carlo simulation
US20150143314A1 (en) Method of designing fin field effect transistor (finfet)-based circuit and system for implementing the same
Rath et al. A transaction-oriented UVM-based library for verification of analog behavior
US8676547B2 (en) Parameter extraction method
US9411918B1 (en) Simplified device model extension using subcircuits
US10997333B1 (en) Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view
US20090024377A1 (en) System and Method for Modeling Semiconductor Devices Using Pre-Processing
US10803222B1 (en) Methods, systems, and computer program product for implementing an electronic design having embedded circuits
WO2012015702A1 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness
WO2012015709A1 (en) Methods, systems, and articles of manufacture for constraint verification for implementing electronic circuit designs with electrical awareness
US12443784B1 (en) System and method for dual model electromagnetic modeling in an electronic circuit design
US7131088B2 (en) Reliability based characterization using bisection
WO2012018571A1 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with electro-migration awareness
US11494540B1 (en) Method, system, and computer program product for implementing electronic design closure with reduction techniques
WO2012018570A1 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees