KR101269055B1 - 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체 - Google Patents

레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체 Download PDF

Info

Publication number
KR101269055B1
KR101269055B1 KR1020060078456A KR20060078456A KR101269055B1 KR 101269055 B1 KR101269055 B1 KR 101269055B1 KR 1020060078456 A KR1020060078456 A KR 1020060078456A KR 20060078456 A KR20060078456 A KR 20060078456A KR 101269055 B1 KR101269055 B1 KR 101269055B1
Authority
KR
South Korea
Prior art keywords
margin
rule
pattern
layout
rules
Prior art date
Application number
KR1020060078456A
Other languages
English (en)
Other versions
KR20080016765A (ko
Inventor
조대형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060078456A priority Critical patent/KR101269055B1/ko
Priority to US11/822,997 priority patent/US7818697B2/en
Publication of KR20080016765A publication Critical patent/KR20080016765A/ko
Application granted granted Critical
Publication of KR101269055B1 publication Critical patent/KR101269055B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus

Abstract

레이아웃의 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체가 개시된다. 상기 레이아웃의 수율을 높이기 위한 방법은 레이아웃 내에서 레커멘드 룰을 만족시키지 못하는 메탈, 폴리, 액티브 패턴을 선택하여 상기 패턴에 관련된 룰들 각각의 그라운드 룰, 레커멘드 룰, 및 페일 율에 기초하여 추가될 상기 마진을 결정하여 레이아웃의 수율을 향상시킬 수 있다.
레이아웃, 마진, 수율

Description

레이아웃의 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체{Method for increasing the yield of layout and the recording medium having the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 레이아웃의 수율을 높이기 위한 방법을 나타내는 흐름도이다.
도 2는 본 발명의 실시예에 따른 마진에 따른 페일 율의 상관관계를 나타내는 그래프이다.
도 3은 본 발명의 실시예에 따른 반도체 집적회로의 레이아웃이다.
도 4는 도 3에 도시된 룰들 각각의 그라운드 룰과 레커멘드 룰을 나타내는 표이다.
도 5는 도 4에 도시된 룰들 각각의 마진의 추가에 따른 실패율을 나타낸다.
본 발명은 반도체 집적회로의 수율을 높이기 위한 방법에 관한 것으로, 보다 상세하게는 레이아웃의 메탈, 폴리, 또는 액티브 패턴에 적정한 마진을 추가하여 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체에 관한 것이다.
일반적으로 반도체 레이아웃의 설계는 다수의 패턴(pattern)들 각각에 관련된 룰(rule)들에 기초하여 진행된다. 상기 룰들 각각은 상기 패턴이 레이아웃 내에서 어떻게 배치되는지 중요한 역할을 한다.
예컨대, 상기 룰들 각각은 배선 폭(pattern width), 배선 간 간격(pattern space), 배선의 오버랩 (pattern overlap of contact), 또는 폴리와 액티브 영역간의 간격(poly space to active) 등을 포함한다.
상기 룰들 각각은 공정 파트(manufacturing part)에서 측정된 그라운드 룰(Ground Rule; GR)에 기초하여 이루어진다.
상기 GR은 미니멈 룰(minimum rule)이라고도 칭하며 상기 메탈, 폴리, 액티브 패턴들과 관련된 룰들 각각의 최소값이다.
따라서 컴퓨터 프로세서, 또는 사용자가 상기 패턴을 레이아웃 내에 설계할 때, 상기 패턴과 관련된 룰의 값(예컨대, 배선 폭의 길이)이 상기 GR보다 작게 설계된다면 반도체 집적회로의 불량이 발생될 수 있다.
반도체 집적회로의 레이아웃 기술이 발전함에 따라 다수의 패턴들과 관련된 룰들의 값들이 서브마이크론(sub-micron)이하로 진행되면서 GR만으로는 만족할 만할 수율을 기대하기 어렵게 됐다.
따라서 상기 GR에 소정의 마진(margin)을 추가한 리커멘드 룰(Recommend Rule; RR)이 제시되며 패턴과 관련된 룰들 각각의 값에 상기 RR이 적용되면, 반도 체 집적회로의 레이아웃은 더 나은 수율을 확보할 수 있다.
상기 RR은 레이아웃의 페일 율(fail rate)이 "0"이 되는 지점으로 상기 룰들 각각에 상기 RR이 적용되면 상기 레이아웃의 수율은 최대가 된다.
그러나, 상기 룰들 각각에 상기 RR이 적용되면, 레이아웃의 사이즈(size)는 더 커져야 하는 문제점이 생길 수 있다.
즉, 소정의 면적을 가지는 레이아웃에서 상기 룰들 각각의 값이 상기 RR의 값 이상이 된다면, 상기 패턴들은 반도체 집적회로에 집적되기 어려울 수 있다.
미국 등록 특허(6,507,930)에 기재된 반도체 집적회로의 수율을 높이기 위한 방법은 레이아웃의 패턴의 설계시 GR과 RR로 이원화하고 레이아웃 내에서 패턴이 상기 RR을 만족하도록 설계하는 방법이다.
상기 미국 등록 특허에 따른 방법에 의하면, 프로세서 또는 사용자는 상기 레이아웃 내에서 전체 패턴 대비 상기 RR을 만족시키는 패턴의 퍼센트를 구하고, 상기 패턴이 상기 RR을 만족해야 하는 최소값인 문턱 값(threshold value)을 구한다.
그리고 프로세서 또는 사용자는 RR을 만족하는 비율이 상기 문턱 값 이상인 패턴에 대해서는 패스(pass)로 판정하여, 상기 패턴대로 레이아웃을 설계하고, 상기 RR을 만족하는 비율이 상기 문턱 값 이하인 패턴에 대해서는 실패(fail)로 판정하여 상기 패턴을 수정하여 상기 RR이 만족 되도록 한다.
상기 미국 등록 특허에 따른 방법은 상기 패턴과 관련된 룰이 GR과 RR로 이원화 되어있어 상기 GR과 상기 RR의 차이가 크게 발생하는 룰의 경우 레이아웃의 면적은 정해져 있기 때문에 상기 룰에 RR을 적용하기 어려울 수 있다.
또한 프로세서 또는 사용자는 상기 문턱 값을 결정하기 위한 기준을 설정하기 어려울 수 있으며, 패턴의 RR을 만족하는 비율이 상기 문턱 값 이하인 경우 레이아웃에 공간이 부족하여 패턴의 수정은 불가능할 수도 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 패턴의 전체 페일율에 기초하여 상기 메탈, 폴리, 액티브 패턴에 관련된 룰에 마진을 추가하여 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체에 관한 것이다.
상기 기술적 과제를 달성하기 위한 수율을 향상시키는 방법은 레이아웃 내에서 레커멘드 룰을 구성하는 다수의 룰들 중에서 적어도 하나의 룰을 만족시키지 못하는 패턴을 선택하는 단계; 선택된 패턴에 관련된 상기 다수의 룰들 각각에 대한 그라운드 룰과 상기 레커멘드 룰에 기초하여, 상기 선택된 패턴에 관련된 상기 다수의 룰들 중에서 적어도 하나의 룰에 대한 소정의 값에 최소 그리드 단위로 마진을 추가하여 상기 소정의 값을 변경하는 단계; 및 상기 다수의 룰들 중에서 상기 마진의 추가에 따라 변경되는 적어도 하나의 룰의 값에 대한 전체 페일 율(fail-rate)을 계산하고, 계산결과에 기초하여 추가될 상기 마진을 결정하는 단계를 구비한다.
상기 패턴을 선택하는 단계는 컴퓨터 프로세서에 의해서 자동으로 상기 패턴을 선택하거나, 사용자에 의해서 수동으로 상기 패턴을 선택하는 단계이다.
상기 패턴을 선택하는 단계는 선택된 패턴에 관련된 상기 다수의 룰들 각각 에 대한 상기 그라운드 룰과 상기 레커멘드 룰에 기초하여 상기 선택된 패턴에 관련된 상기 다수의 룰들 중에서 상기 적어도 하나의 룰에 대한 상기 소정의 값에 추가될 상기 마진의 범위를 판단하는 단계를 더 구비한다.
상기 마진을 결정하는 단계는 상기 다수의 룰들 중에서 상기 마진의 추가에 따라 변동하는 상기 적어도 하나의 룰의 값에 대한 각각의 페일 율을 계산하는 단계; 상기 각각의 페일 율에 기초하여 상기 전체 페일 율을 계산하는 단계; 및 상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 감소된 경우, 상기 적어도 하나의 룰의 값에 상기 최소 그리드 단위로 마진을 추가하고, 상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 최초로 증가된 경우, 상기 전체 페일 율이 최초로 증가되기 전에 추가한 마진을 상기 추가될 상기 마진으로 결정하는 단계를 구비한다.
상기 레이아웃의 수율을 향상시키는 방법은 상기 전체 페일 율이 최소로 될 때까지 상기 적어도 하나의 룰의 값에 반복적으로 상기 최소 그리드 단위로 마진을 추가하는 단계를 더 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 레이아웃의 수율을 높이기 위한 방법을 나타내는 흐름도이고, 도 2는 본 발명의 실시예에 따른 마진에 따른 페일 율의 상관관계를 나타내는 그래프이다.
도 1과 도 2를 참조하면, 컴퓨터 프로세서 또는 사용자는 레이아웃 내에서 RR을 구성하는 다수의 룰들 중에서 적어도 하나의 룰을 만족시키지 못하는 패턴을 선택한다(S10).
상기 컴퓨터 프로세서 또는 사용자는 선택된 패턴과 관련된 룰의 값에 마진을 추가할 공간이 있는지 판단한다(S20).
S20의 판단결과, 선택된 패턴과 관련된 룰의 값에 마진을 추가할 공간이 없는 경우, 컴퓨터 프로세서 또는 사용자는 S10단계를 다시 수행한다.
S20의 판단결과, 선택된 패턴과 관련된 룰의 값에 마진을 추가할 공간이 있는 경우, 컴퓨터 프로세서 또는 사용자는 상기 룰의 값에 추가될 마진의 범위를 결정한다(S30).
상기 마진의 범위는 상기 룰의 GR의 값과 RR의 값 사이가 되며, 상기 범위 안에서 상기 룰에 마진을 추가 할 수 있다.
상기 컴퓨터 프로세서 또는 사용자는 선택된 패턴과 관련된 룰들 각각의 종류를 파악한다(S40).
예컨대, 상기 룰들 각각은 배선 폭, 배선 간 간격, 오버랩의 일측 모서리와 배선과의 간격, 오버랩의 일측 모서리와 폴리와의 간격, 또는 폴리와 액티브 영역간의 간격 중에서 적어도 어느 하나가 될 수 있다.
상기 컴퓨터 프로세서 또는 사용자는 RR을 만족시키지 못하는 룰에 대한 소정의 값에 마진이 추가될 경우, 패턴과 관련된 다수의 룰들 중에서 룰의 값이 증가하는 룰과 룰의 값이 감소하는 룰로 분류한다(S50).
상기 컴퓨터 프로세서 또는 사용자는 선택된 패턴에 관련된 다수의 룰들 중에서 적어도 하나의 룰에 대한 소정의 값에 최소 그리드 단위로 마진을 추가하여 상기 마진이 추가되기 전의 전체 페일 율 보다 감소하는지 판단한다(S60).
상기 페일 율은 ppb(part per billion) 단위로 표현되는 불량률이며, 도 2의 그래프처럼 최소 그리드 단위의 마진(예컨대, 1-그리드)이 "0"에서 RR로 증가할 때 로그 스케일(log scale)로 감소한다.
즉, 룰에 대한 소정의 값이 RR을 만족했을 경우 페일 율은 "O"으로 간주된다.
상기 전체 페일 율은 컴퓨터 프로세서 또는 사용자가 상기 다수의 룰들 중에서 상기 마진의 추가에 따라 변동하는 상기 적어도 하나의 룰의 값에 대한 각각의 페일 율을 계산하고, 상기 각각의 페일 율을 더하여 구한다.
S60의 판단 결과, 상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 감소된 경우, 컴퓨터 프로세서 또는 사용자는 S60단계를 다시 수행한다.
S60의 판단 결과, 상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 증가 된 경우, 컴퓨터 프로세서 또는 사용자는 상기 전체 페일 율이 최초로 증가 되기 전에 추가한 마진을 상기 추가될 상기 마진으로 결정하고 다음 패 턴으로 이동한다 (S70).
따라서, 추가될 마진이 결정되면, 컴퓨터 프로세서 또는 사용자는 다음 패턴으로 이동하여(S70), 상기 패턴이 레이아웃 내에서 마지막 패턴인지 판단한다(S80).
S80의 판단 결과, 상기 패턴이 레이아웃 내에서 마지막 패턴이 아닌 경우, 컴퓨터 프로세서 또는 사용자는 S10단계를 수행한다.
S80의 판단 결과, 상기 패턴이 레이아웃 내에서 마지막 패턴인 경우, 컴퓨터 프로세서 또는 사용자는 본 발명인 레이아웃의 수율을 향상시키는 방법을 종료한다.
도 3은 본 발명의 실시예에 따른 반도체 집적회로의 레이아웃이고, 도 4는 도 3에 도시된 룰들 각각의 그라운드 룰과 레커멘드 룰을 나타내는 표이다. 도 5는 도 4에 도시된 룰들 각각의 마진의 추가에 따른 실패율을 나타낸다.
도 1, 및 도 3 내지 도 4를 참고하면, 컴퓨터 프로세서 또는 사용자는 레이아웃 내에서 RR을 구성하는 다수의 룰들 중에서 적어도 하나의 룰을 만족시키지 못하는 패턴을 선택한다(S10).
레이아웃(5)의 제1영역(10)은 2개의 패턴들(12와 32)을 구비한다. 상기 12번 패턴과 관련된 룰들 각각이 RR을 만족시키는지 살펴보면, 상기 룰들 각각은 배선 폭(14), 배선 간 간격(16), 및 오버랩의 일측 모서리와 배선과의 간격(18)이다.
상기 배선 폭(14)은 0.16㎛, 배선 간 간격(16)은 0.15㎛, 및 오버랩의 일측 모서리와 배선과의 간격(18)은 0.05㎛라고 가정한다.
상기 배선 폭(14)은 0.16㎛로 상기 배선 폭(14)의 RR의 값(도 4의 번호 "1") 인 0.15㎛ 이상이므로 상기 RR을 만족시킨다.
상기 배선 간 간격(16)은 0.15㎛로 상기 배선 간 간격(16)의 RR의 값(도 4의 번호 "2") 인 0.15㎛ 이상이므로 RR에 맞게 설정되었다.
오버랩의 일측 모서리와 배선과의 간격(18)은 0.05㎛로 상기 오버랩의 일측 모서리와 배선과의 간격(18)의 RR의 값(도 4의 번호 "3") 인 0.05㎛이상이므로 상기 RR을 만족시킨다.
즉, 메탈패턴(12)과 관련된 룰들인 배선 폭(14), 배선 간 간격(16), 및 오버랩의 일측 모서리와 배선과의 간격(18) 각각은 모두 RR을 만족시킨다.
레이아웃(5)의 제2영역(20)은 3개의 패턴들(12, 22, 및 32)을 구비한다. 상기 22번 패턴과 관련된 룰들 각각이 RR을 만족시키는지 살펴보면, 상기 룰들은 배선 폭(24), 배선 간 간격(26), 및 오버랩의 일측 모서리와 배선과의 간격(28)이다.
상기 배선 폭(24)은 0.17㎛, 배선 간 간격(26)은 0.15㎛, 및 오버랩의 일측 모서리와 배선과의 간격(28)은 0.0㎛라고 가정한다.
상기 배선 폭(24)은 0.17㎛로 상기 배선 폭(24)의 RR의 값(도 4의 번호 "1") 인 0.15㎛ 이상이므로 상기 RR을 만족시킨다.
상기 배선 간 간격(26)은 0.15㎛로 상기 배선 간 간격(18)의 RR의 값(도 4의 번호 "2")인 0.15㎛ 이상이므로 RR에 맞게 설정되었다.
오버랩의 일측 모서리와 배선과의 간격(28)은 0.0㎛로 상기 오버랩의 일측 모서리와 배선과의 간격(28)의 RR의 값(도 4의 번호 "3")인 0.05㎛이하이므로 상기 RR을 만족시키지 못한다.
즉, 메탈패턴(22)과 관련된 룰들 중에서 오버랩의 일측 모서리와 배선과의 간격(28)은 RR을 만족시키지 못하므로 컴퓨터 프로세서 또는 사용자는 상기 메탈패턴(22)을 선택한다(S10).
컴퓨터 프로세서 또는 사용자는 상기 패턴과 관련된 룰의 값에 마진을 추가할 공간이 있는지 판단한다(S20).
즉, 컴퓨터 프로세서, 또는 사용자는 S10에 의해서 상기 메탈패턴(22)을 선택하고 오버랩의 일측 모서리와 배선과의 간격(28)에 마진을 추가할 공간이 있는지 파악한다.
상기 메탈패턴(22)의 오버랩의 일측 모서리와 배선과의 간격(28)에 마진이 추가되면, 오른쪽 에지(edge)는 다른 메탈패턴(12) 쪽으로 이동한다.
따라서 배선 간 간격(26)은 상기 메탈패턴(22)의 오른쪽 에지(edge)가 오른쪽으로 이동함에 따라 작아지고, 상기 배선 간 간격(26)은 0.15㎛이므로 GR의 값(도 4의 번호 "2")인 0.13㎛까지는 줄어들 수 있다.
따라서, 상기 패턴(22)과 룰들(24, 26, 및 28) 각각에는 마진을 추가할 공간이 있다.
상기 패턴(22)과 관련된 룰의 값에 마진을 추가할 공간이 있으므로, 컴퓨터 프로세서 또는 사용자는 상기 룰의 값에 추가될 마진의 범위를 결정한다(S30).
상기 마진의 범위는 상기 룰의 GR의 값과 RR의 값 사이가 되며, 상기 룰은 상기 범위 안에서 상기 마진이 추가될 수 있다.
상기 메탈패턴(22)과 관련된 룰 중의 하나인 배선 간 간격(26)은 0.15㎛이고 GR의 값(도 4의 번호 "2")은 0.13㎛이다. 따라서, 상기 배선 간 간격(26)은 0.02㎛만큼의 마진이 추가될 수 있다.
상기 컴퓨터 프로세서 또는 사용자는 패턴과 관련된 룰들 각각의 종류를 파악한다(S40).
상기 메탈패턴(22)과 관련된 룰은 상기 메탈패턴(22)의 오른쪽 에지(edge)가 오른쪽으로 이동함에 따라 변화되는 적어도 하나의 룰로서, 배선 폭(24), 배선 간 간격(26), 및 오버랩의 일측 모서리와 배선과의 간격(28)이다.
상기 컴퓨터 프로세서 또는 사용자는 RR을 만족시키지 못하는 룰에 대한 소정의 값에 마진이 추가될 경우, 패턴과 관련된 다수의 룰들 중에서 룰의 값이 증가하는 룰과 룰의 값이 감소하는 룰로 분류한다(S50).
상기 메탈패턴(22)의 오버랩의 일측 모서리와 배선과의 간격(28)에 마진이 추가되면, 오른쪽 에지는 다른 메탈패턴(12) 쪽으로 이동한다.
따라서, 룰의 값이 증가하는 룰은 배선 폭(24)과 오버랩의 일측 모서리와 배선과의 간격(28)이고, 룰의 값이 감소하는 룰은 배선 간 간격(26)이다.
상기 컴퓨터 프로세서 또는 사용자는 선택된 패턴에 관련된 다수의 룰들 중에서 적어도 하나의 룰에 대한 소정의 값에 최소 그리드 단위로 마진을 추가하여 상기 마진이 추가되기 전의 전체 페일 율 보다 감소하는지 판단한다(S60).
상기 메탈패턴(22)의 오른쪽 에지가 최소 그리드 단위(예컨대, 0.01㎛)로 오른쪽으로 이동할 때, 배선 폭(24)은 0.17㎛에서 0.18㎛로 증가된다. 따라서, 상기 배선 폭(24)은 0.15㎛이상으로 RR의 값 이상(도 4의 번호 "1"이고, 페일 율은 "0"(도 5의 W3)이 된다.
배선 간 간격(26)은 0.15㎛에서 0.14㎛로 감소된다. 따라서, 상기 배선 간 간격(26)의 페일 율은 각각 0.15㎛일 때 "0"(도 5의 S3), 0.14㎛일 때 "0.0001"(도 5의 S2)이므로 상기 페일 율은 "0.0001" 증가되었다.
오버랩의 일측 모서리와 배선과의 간격(28)은 0.0㎛에서 0.01㎛로 증가된다. 따라서, 상기 오버랩의 일측 모서리와 배선과의 간격(28)의 페일 율은 각각 0.0㎛일 때 "0.001"(도 5의 C1), 0.01㎛일 때 "0.0005"(도 5의 C2)이므로 상기 페일 율은 "0.0005" 감소되었다.
따라서 전체 페일 율은 메탈패턴(22)에 관련된 룰들의 값에 최소 그리드 단위의 마진이 추가되었을 때 0.0006 (왜냐면,0+0.0001+0.0005=0.0006)이다. 즉, 상기 전체 페일율은 상기 마진이 추가되기 전의 전체 페일 율(0.001) 보다 0.0004 감소하였다.
상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 감소되었으므로 S60단계를 다시 수행한다.
상기 메탈패턴(22)의 오른쪽 에지가 최소 그리드 단위로 오른쪽으로 이동할 때, 배선 폭(24)은 0.18㎛에서 0.19㎛로 증가된다. 따라서, 상기 배선 폭(24)은 0.15이상으로 RR의 값 이상(도 4의 번호 "1")이고, 페일 율은 "0"(도 5의 W3)이 된다.
배선 간 간격(26)은 0.14㎛에서 0.13㎛로 감소된다. 따라서, 상기 배선 간 간격(26)의 페일 율은 각각 0.14㎛일 때 "0.0001"(도 5의 S2), 0.13㎛일 때 "0.0005"(도 5의 S1)이므로 상기 페일 율은 "0.0004" 증가되었다.
오버랩의 일측 모서리와 배선과의 간격(28)은 0.01㎛에서 0.02㎛로 증가된다. 따라서, 상기 오버랩의 일측 모서리와 배선과의 간격(28)의 페일 율은 각각 0.01㎛일 때 "0.0005"(도 5의 C2), 0.02㎛일 때 "0.00012"(도 5의 C3)이므로 상기 페일 율은 "0.00038" 감소되었다.
따라서 전체 페일 율은 메탈패턴(22)에 관련된 룰들의 값에 최소 그리드 단위의 마진이 추가되었을 때 0.00062 (왜냐면,0+0.0005+0.00012=0.00062)이다. 즉, 상기 전체 페일율(0.00062)은 상기 마진이 추가되기 전의 전체 페일 율(0.006) 보다 0.00002 증가하였다.
상기 전체 페일 율(0.00062)이 상기 마진이 추가되기 전의 전체 페일 율(0.0006) 보다 증가 되었으므로, 컴퓨터 프로세서 또는 사용자는 상기 전체 페일 율이 최초로 증가 되기 전에 추가한 마진(0.01㎛)을 상기 추가될 상기 마진으로 결정하고 다음 패턴으로 이동한다 (S70).
따라서, 레이아웃의 수율이 높아지는 마진(0.01㎛)은 결정되고, 컴퓨터 프로세서 또는 사용자는 다음 패턴으로 이동하여(S70), 상기 패턴이 레이아웃 내에서 마지막 패턴인지 판단한다(S80).
S80의 판단 결과, 상기 패턴이 레이아웃 내에서 마지막 패턴이 아닌 경우, 컴퓨터 프로세서 또는 사용자는 S10단계를 수행한다.
S80의 판단 결과, 상기 패턴이 레이아웃 내에서 마지막 패턴인 경우, 컴퓨터 프로세서 또는 사용자는 본 발명인 레이아웃의 수율을 향상시키는 방법을 종료한다.
본 발명에 따른 레이아웃의 수율을 높이기 위한 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 광 데이터 저장장치 등을 포함한다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인 (functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체는 GR과 RR의 차이가 크게 발생하여 상기 RR을 적용하기 어려운 경우에도 패턴과 관련된 룰에 대한 소정의 값에 적정한 마진을 추가하여 수율을 높일 수 있다.
상술한 바와 같이 본 발명에 따른 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체는 레이아웃의 모든 패턴에 대해 페일 율이 최소가 되는 마진을 결정하여 상기 레이아웃 전체 페일율을 최소화할 수 있다.
상술한 바와 같이 본 발명에 따른 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이 저장된 기록 매체는 컴퓨터 프로세스 또는 사용자의 메뉴얼로 사용되어 상기 사용자의 경험에 의해서 마진이 결정되지 않고, 논리적인 계산에 근거하여 레이아웃의 수율이 최대화되는 마진을 결정할 수 있다.

Claims (6)

  1. 레이아웃 내에서 레커멘드 룰을 구성하는 다수의 룰들 중에서 적어도 하나의 룰을 만족시키지 못하는 패턴을 선택하는 단계;
    선택된 패턴에 관련된 상기 다수의 룰들 각각에 대한 그라운드 룰과 상기 레커멘드 룰에 기초하여, 상기 선택된 패턴에 관련된 상기 다수의 룰들 중에서 적어도 하나의 룰에 대한 소정의 값에 최소 그리드 단위로 마진을 추가하여 상기 소정의 값을 변경하는 단계; 및
    상기 다수의 룰들 중에서 상기 마진의 추가에 따라 변경되는 적어도 하나의 룰의 값에 대한 전체 페일 율(fail-rate)을 계산하고, 계산결과에 기초하여 추가될 상기 마진을 결정하는 단계를 구비하는 레이아웃의 수율을 향상시키는 방법.
  2. 제1항에 있어서, 상기 패턴을 선택하는 단계는,
    컴퓨터 프로세서에 의해서 자동으로 상기 패턴을 선택하거나, 사용자에 의해서 수동으로 상기 패턴을 선택하는 단계인 레이아웃의 수율을 향상시키는 방법.
  3. 제1항에 있어서, 상기 패턴을 선택하는 단계는,
    선택된 패턴에 관련된 상기 다수의 룰들 각각에 대한 상기 그라운드 룰과 상기 레커멘드 룰에 기초하여 상기 선택된 패턴에 관련된 상기 다수의 룰들 중에서 상기 적어도 하나의 룰에 대한 상기 소정의 값에 추가될 상기 마진의 범위를 판단하는 단계를 더 구비하는 레이아웃의 수율을 향상시키는 방법.
  4. 제1항에 있어서, 상기 마진을 결정하는 단계는,
    상기 다수의 룰들 중에서 상기 마진의 추가에 따라 변동하는 상기 적어도 하나의 룰의 값에 대한 각각의 페일 율을 계산하는 단계;
    상기 각각의 페일 율에 기초하여 상기 전체 페일 율을 계산하는 단계; 및
    상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 감소된 경우, 상기 적어도 하나의 룰의 값에 상기 최소 그리드 단위로 마진을 추가하고, 상기 전체 페일 율이 상기 마진이 추가되기 전의 전체 페일 율 보다 최초로 증가된 경우, 상기 전체 페일 율이 최초로 증가되기 전에 추가한 마진을 상기 추가될 상기 마진으로 결정하는 단계를 구비하는 레이아웃의 수율을 향상시키는 방법.
  5. 제4항에 있어서, 상기 레이아웃의 수율을 향상시키는 방법은,
    상기 전체 페일 율이 최초로 증가 될 때까지 상기 적어도 하나의 룰의 값에 반복적으로 상기 최소 그리드 단위로 마진을 추가하는 단계를 더 구비하는 레이아웃의 수율을 향상시키는 방법.
  6. 제1항 내지 제5항 중의 어느 하나의 항에 기재된 방법을 수행하기 위한 프로그램을 기록한 기록매체.
KR1020060078456A 2006-08-19 2006-08-19 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체 KR101269055B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060078456A KR101269055B1 (ko) 2006-08-19 2006-08-19 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체
US11/822,997 US7818697B2 (en) 2006-08-19 2007-07-11 Method for improving yield of a layout and recording medium having the layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078456A KR101269055B1 (ko) 2006-08-19 2006-08-19 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체

Publications (2)

Publication Number Publication Date
KR20080016765A KR20080016765A (ko) 2008-02-22
KR101269055B1 true KR101269055B1 (ko) 2013-05-29

Family

ID=39102797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078456A KR101269055B1 (ko) 2006-08-19 2006-08-19 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체

Country Status (2)

Country Link
US (1) US7818697B2 (ko)
KR (1) KR101269055B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782577B2 (en) * 2010-07-24 2014-07-15 Cadence Design Systems, Inc. Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness
US8694950B2 (en) 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US8799836B1 (en) 2013-07-08 2014-08-05 International Business Machines Corporation Yield optimization for design library elements at library element level or at product level
US9588956B2 (en) * 2013-07-12 2017-03-07 Ab Initio Technology Llc Parser generation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278663A1 (en) 2004-05-28 2005-12-15 International Business Machines Corporation Method and system for improving integrated circuit manufacturing productivity
KR100755665B1 (ko) 2005-11-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449749B1 (en) * 1999-11-18 2002-09-10 Pdf Solutions, Inc. System and method for product yield prediction
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
US6507930B1 (en) * 2000-06-30 2003-01-14 International Business Machines Corporation Method and system for improving yield of semiconductor integrated circuits
JP2004127067A (ja) 2002-10-04 2004-04-22 Renesas Technology Corp テクノロジ・マイグレーション方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050278663A1 (en) 2004-05-28 2005-12-15 International Business Machines Corporation Method and system for improving integrated circuit manufacturing productivity
KR100755665B1 (ko) 2005-11-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템

Also Published As

Publication number Publication date
US20080046847A1 (en) 2008-02-21
US7818697B2 (en) 2010-10-19
KR20080016765A (ko) 2008-02-22

Similar Documents

Publication Publication Date Title
KR101745798B1 (ko) 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템
KR100309301B1 (ko) 노광 패턴 마스크 및 그 제조 방법
US9141751B2 (en) Method of forming a pattern
KR100962859B1 (ko) 집적 회로의 선택적 스케일링
KR101269055B1 (ko) 레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체
US8689167B2 (en) Layout design apparatus and layout design method
US20100037197A1 (en) Method and apparatus for integrated circuit design
US20020007481A1 (en) Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium
US7082595B1 (en) Schematic driven placement method and program product for custom VLSI circuit design
US7559044B2 (en) Automatic design method of semiconductor integrated circuit, automatic design system of semiconductor integrated circuit, and semiconductor integrated circuit
US20080010934A1 (en) Method and apparatus for automatic routing yield optimization
US9864829B2 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
US20080134129A1 (en) Design rule checking for alternating phase shift lithography
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
US7631285B2 (en) Support method for designing a semiconductor device
US20030028853A1 (en) Wiring layout method of integrated circuit
JP2007088178A (ja) ダブル・ビア・セルの配置方法
KR100815953B1 (ko) 오프 그리드 방지를 위한 ｏｐｃ 처리방법
US20080209367A1 (en) Reliability design method
JP2007292983A (ja) 半導体レイアウトパタン検証装置及びマスクパタン生成装置
US20120060366A1 (en) Method for determining wiring pathway of wiring board and method for determining wiring pathway of semiconductor device
CN111737946B (zh) 一种依据轨道的交互式布线方法
US7536667B2 (en) Method of semiconductor device and design supporting system of semiconductor device
US20070131647A1 (en) Semiconductor device and support method for designing the same
JP2007280222A (ja) 半導体集積回路の設計システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee