TWI525715B - 積體電路及製造具有金屬閘極電極之積體電路之方法 - Google Patents

積體電路及製造具有金屬閘極電極之積體電路之方法 Download PDF

Info

Publication number
TWI525715B
TWI525715B TW102131221A TW102131221A TWI525715B TW I525715 B TWI525715 B TW I525715B TW 102131221 A TW102131221 A TW 102131221A TW 102131221 A TW102131221 A TW 102131221A TW I525715 B TWI525715 B TW I525715B
Authority
TW
Taiwan
Prior art keywords
spacers
metal
depositing
recess
sacrificial gate
Prior art date
Application number
TW102131221A
Other languages
English (en)
Other versions
TW201434093A (zh
Inventor
謝瑞龍
朴燦柔
項 波諾斯
Original Assignee
格羅方德半導體公司
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司, 萬國商業機器公司 filed Critical 格羅方德半導體公司
Publication of TW201434093A publication Critical patent/TW201434093A/zh
Application granted granted Critical
Publication of TWI525715B publication Critical patent/TWI525715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

積體電路及製造具有金屬閘極電極之積體電路之方法
本揭示係普遍關於積體電路及用於製造積體電路的方法，並且更尤指積體電路及用於製造具有金屬閘極電極之積體電路的方法。
隨著積體電路的關鍵尺寸持續縮減，用於互補式金屬氧化物半導體(CMOS)電晶體之閘極電極的製造已進步到以高k介電材料和金屬取代二氧化矽和多晶矽。取代之金屬閘極的製程通常係用於形成閘極電極。一般的取代金屬閘極製程首先是在半導體基板上的一對間隔件之間形成犧牲閘極氧化物材料及犧牲閘極。在如退火製程等進一步處理步驟之後，移除犧牲閘極氧化物材料和犧牲閘極且因此產生的凹槽(resulting trench)係以高k介電質及一或多金屬層填充。該金屬層可包括功函數金屬以及填充金屬。
如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍(EP)及非電鍍法(EL)等製程可用於沉積形成金屬閘極電極的一或多金屬層。不幸的是，隨著關鍵尺寸減小，凹槽凸出物(trench overhang)及孔洞形成(void formation)等問題變得 更普遍並造成有待克服之較大挑戰。該些問題之理由係在於較小的閘極尺寸。具體而言，於較小的尺寸，用以形成金屬閘極電極之凹槽的深寬比(aspect ratio)隨著金屬層沉積並形成於凹槽側壁上而變得更高。高深寬比凹槽的金屬化常常導致孔洞形成。
其它問題隨橫向比例化(lateral scaling)而產生，例如，橫向比例化呈現接點(contact)形成的問題。當所接觸閘極間距縮減至大約64奈米(nm)時，無法在閘極線之間形成接點同時又在閘極線與接點部之間維持可靠的電絕緣特性。已研制用以處理此問題的自對準接觸(SAC)方法。習知的SAC方法含括使取代金屬閘極結構形成凹部，該方法包括沉積功函數金屬襯墊(例如TiN、TaN、TaC、TiC、與AlN)和填充物或導電金屬(例如，W、Al等)，接著是沉積介電帽蓋材料和化學機械平坦化(CMP)。為了對裝置設定正確的功函數，可能需要厚的功函數金屬襯墊(例如，總厚度大於7奈米之如TiN、iC、TaC、TiC、或TiAlN等不同材料的組合)。隨著閘極長度持續縮減，例如次15奈米閘極，取代閘極結構窄到使其將遭到功函數金屬襯墊「夾止」，而對較低電阻填充金屬留存少量或不留空間。這將對閘極長度小的裝置造成高電阻問題，並且也將在SAC取代閘極金屬形成凹部之製程中造成問題。
因此，期望的是提供改善之積體電路及用於製造具有金屬閘極電極之改善的積體電路的方法。還有，期望的是提供免於金屬沉積製程期間凹槽中的高深寬比而用於製造具有金屬閘極電極之積體電路的方法。另外，期望的是提供用於在凹槽內沉積金屬層時抑制孔洞形成的積體電路製造方法。另外，期望的是 提供將具有功函數金屬襯墊凹部相容性之金屬取代閘極與自對準接點整合的積體電路製造方法。再者，其它期望的特徵及特性將經由後續實施方式及與附圖、前述技術領域及先前技術搭配之所附申請專利範圍而變得明白易懂。
提供的是積體電路以及用於製造積體電路的方法。在一實施例中，用於製造積體電路的方法包括在半導體基板上方設置犧牲閘極結構，其中該犧牲閘極結構包括兩間隔件和介於該兩間隔件之間的犧牲閘極材料；使介於該兩間隔件之間的該犧牲閘極材料的一部分形成凹部；蝕刻該兩間隔件的上方區域並使用該犧牲閘極材料當作遮罩；移除該犧牲閘極材料的留存部位並暴露該兩間隔件的下方區域；在該兩間隔件的該等下方區域之間沉積第一金屬；以及在該兩間隔件的該等上方區域之間沉積第二金屬。
在另一實施例中，用於製造積體電路的方法包括在半導體基板上方形成兩間隔件，其中該兩間隔件限定具有下方部位、上方部位、介於該下方部位與該上方部位之間之邊界及頂部的凹槽，以及其中，該下方部位具有第一寬度，該上方部位於大於該第一寬度的邊界處具有第二寬度，以及該上方部位具有從該邊界到該頂部遞增的寬度；在該凹槽的該下方部位中沉積第一金屬；以及在該凹槽的該上方部位中沉積第二金屬。
在另一實施例中，提供的是積體電路。積體電路包括半導體基板；以及上覆於該半導體基板並包括具有第一寬度之功函數金屬的金屬閘極電極結構與上覆於該功函數金屬並具有大 於該第一寬度之第二寬度的填充金屬。
10‧‧‧積體電路
12‧‧‧半導體基板
14‧‧‧犧牲閘極氧化層
20‧‧‧犧牲閘極材料
22‧‧‧硬遮罩
24‧‧‧間隔件
26‧‧‧犧牲閘極結構
28‧‧‧層間介電材料
30‧‧‧頂部表面
34‧‧‧凹槽
36‧‧‧選定形狀之間隔件
42‧‧‧下方區域
44‧‧‧上方區域
46‧‧‧邊界平面
48‧‧‧頂部平面
52‧‧‧下方區域42的厚度
54‧‧‧上方區域44的最大厚度
56‧‧‧上方區域44的最小厚度
62‧‧‧下方部位
64‧‧‧上方部位
66、68、70、112、114‧‧‧雙頭箭號
74‧‧‧高k介電材料
78、90‧‧‧金屬
82‧‧‧高k介電材料74的經暴露部分
84‧‧‧額外間隔件
86‧‧‧替代間隔件
88‧‧‧再界定最大厚度
92、122‧‧‧上方表面
96‧‧‧帽蓋
100‧‧‧金屬閘極電極結構
下文將搭配以下圖式說明積體電路及用於製造具有金屬閘極電極之積體電路的方法，其中相稱的元件符號代表相稱的元件，且其中：第1至9圖為依據本文各實施例中包括有間隔件之間所形成第一金屬之積體電路之一部分及用於製造積體電路之方法步驟的剖面側視圖；第10至13圖為用於沉積第二金屬以形成金屬閘極電極之依據實施例之第9圖積體電路所述部分的剖面側視圖；以及第14至17圖為用於沉積第二金屬以形成金屬閘極電極之依據另一實施例之第9圖積體電路所述部分的剖面側視圖。
底下的詳細說明本質僅屬示例性並且無意圖限制本文所主張的積體電路或積體電路製造方法。此外，無意受限於任何前述技術領域、先前技術、或發明內容、或底下實施方式所呈現經表達或隱喻的理論。
提供的是避免由用於形成金屬閘極電極之習知製程所面臨問題的具有金屬閘極電極之積體電路及其製造方法。舉例而言，本文所思考的方法提供具有金屬閘極電極而無孔洞之積體電路的形成。具體而言，本文的方法係避免在金屬沉積期間於凹槽內出現高深寬比。為了避免高深寬比，形成下方部位寬度較小和上方部位寬度較大的凹槽。另外，上方部位可具有從下方部位 之邊界遞增到上方部位之頂部的逐漸變化寬度，亦即，其向上擴大。另外，第一金屬沉積製程可用第一金屬填充下方部位而不在第一金屬形成於上方部位界限之側壁上時產生高深寬比。另外，第二沉積製程可在第一金屬上及在上方區域中形成第二金屬而不遭遇或產生高深寬比。所以，突出物(overhang)和孔洞(void)不會形成，並且產生的金屬閘極電極由於改善的金屬沉積而呈現較佳的電容效能。
第1至9圖描述部分完成之積體電路及依據各種積體電路製造方法之實施例的步驟。各種設計步驟及積體電路之組成係已習知，所以為了簡潔起見，本文將僅簡述或完全省略許多習知步驟而不提供已知的製程細節。另外，要注意到的是，積體電路包括不同組件數量，並且描述中所示的單一組件可代表複數個組件。
在第1圖中，用於製造積體電路10的方法在一示例性實施例中係首先提供半導體基板12。半導體基板12較佳是矽基板(術語「矽基板」包含一般用在半導體產業之較純的矽材料及混合有如鍺和諸如此類等其它元素的矽)。半導體基板12可為塊體矽晶圓或絕緣體上覆矽的晶圓，其包括上覆於中間絕緣層並依次由矽的承載晶圓支撐的薄矽層。基板可呈平面或3維，如鰭式場效電晶體(FINFET)或奈米線。
如第1圖所示，在示例性實施例中，犧牲閘極氧化層14係形成於半導體基板12上。如本文所使用，用語「於…上」包含用語「於…上」及「上覆於」。在描述性實施例中，雖然本文思及界面層(interfacial layer)可位於犧牲閘極氧化層14下，犧牲閘 極氧化層14仍係直接形成於半導體基板12上。示例性犧牲閘極氧化層14是藉由暴露半導體基板12於氧氣而熱生長或藉由例如化學氣相沉積(CVD)之類而沉積的一層矽氧化物。
在第1圖中，一層犧牲閘極材料20係沉積於犧牲閘極氧化層14上。在示例性實施例中，犧牲閘極材料20可為多晶矽或非晶矽。如圖所示，硬遮罩22係沉積於犧牲閘極材料20上。示例性硬遮罩22為矽氮化物。硬遮罩22及犧牲閘極材料20係使用習知的微影及蝕刻步驟予以循序圖案化。接著，間隔件形成材料係沉積於硬遮罩22和犧牲閘極材料20上並受異向性蝕刻以形成間隔件24。硬遮罩22、犧牲閘極材料20、犧牲閘極材料20底下的犧牲閘極氧化層14及間隔件24係經考慮用以形成犧牲閘極結構26。在如外延形成源極/汲極區27以及離子佈植和退火步驟等習知處理之後，層間介電材料28係沉積於犧牲閘極結構26及半導體基板12上。層間介電材料28可為二氧化矽、矽氮化物、或低k材料。
在第2圖中，進行如化學機械平坦化(CMP)等平坦化或研磨製程以暴露犧牲閘極材料20的頂部表面30。如本文所使用，「頂部」及「上方」係可參照由圖式所述的任意架構(frame of reference)來一致地描述特徵或元件的方向及/或位置。具體而言，移除硬遮罩22以暴露犧牲閘極材料20的頂部表面30。在第3圖中，繼續本方法使介於兩間隔件24之間的一部分犧牲閘極材料20形成凹部。所以，重新定位犧牲閘極材料20的頂部表面30而於間隔件24之間形成凹槽34。在示例性實施例中，頂部表面30係重新定位至凹槽內的選定深度，亦即半導體基板12上方的選定 高度，該處係意圖如下文所述的製程中來隨後安置如功函數金屬等的金屬材料。可使用如反應式離子蝕刻等任何適當的蝕刻技術移除犧牲閘極材料20。
第4圖描述具有間隔件24(係經部分蝕刻以形成選定形狀的間隔件36)之部分完成積體電路10的進一步處理。在示例性實施例中，間隔件24首先係以異向性蝕刻並接著以等向性蝕刻以得到選定形狀的間隔件36。示例性異向性蝕刻製程係藉助於乾式之電漿反應式離子蝕刻，且示例性等向性蝕刻製程可為熱磷濕蝕刻。或者，第4圖的部分完成積體電路可如藉由用以形成選定形狀之間隔件36的等向性蝕刻、沉積襯墊層及異向性蝕刻襯墊層，以完全移除間隔件24而取得。襯墊層在示例性替代實施例中為矽氮化物。
在第4圖中，每一個選定形狀之間隔件36都包括下方區域42及上方區域44。每一個選定形狀之間隔件36的下方區域42及上方區域44都鄰接於沿著邊界平面46的接面(junction)。另外，上方區域44從邊界平面46延伸到頂部平面48。如圖所示，每一個下方區域42都具有以雙頭箭號52標示的實質均勻厚度。每一個上方區域44都於邊界平面46處具有以箭號54標示的最大厚度並在頂部平面48處逐漸縮小至以箭號56標示的最小厚度。如圖所示，每一個上方區域44的最大厚度54都小於下方區域42的厚度52。
在形成選定形狀之間隔件36後，如第5圖所示，藉由例如為熱氨多晶矽濕式移除(hot ammonia poly wet removal)然後進行由稀釋氫氟酸之氧化濕式蝕刻來移除犧牲閘極材料20及犧 牲閘極材料20底下的犧牲閘極氧化層14。凹槽34此時包括介於選定形狀之間隔件36的下方區域42之間的下方部位62及介於選定形狀之間隔件36的上方區域44之間的上方部位64。因此，凹槽34的下方部位62具有以雙頭箭號66標示的實質均勻寬度，以及凹槽34的上方部位64於邊界平面46處具有以雙頭箭號68標示的最小寬度且向上移動而在頂部平面48處遞增或擴大至以雙頭箭號70所標示的最大寬度。
選定形狀之間隔件36的輪廓及凹槽34的相應形狀對於沉積金屬到凹槽34內提供改善的深寬比。具體而言，凹槽34之下方部位62的縮減寬度66容許以減少的金屬量填滿下方部位62，減少上方區域44上金屬的積聚。另外，選定形狀之間隔件36之上方區域44的逐漸變化之輪廓也減輕深寬比影響並且抑制突出物和孔洞的形成。
在第6圖中，高k介電材料74係例如藉由原子層沉積(ALD)而沉積於層間介電材料28上，以及沉積於選定形狀之間隔件36及半導體基板12上的凹槽34內。接著，如第7圖所示，金屬78係沉積於高k介電材料74上。如圖所示，金屬78填充凹槽34的下方部位62。黏附於選定形狀之間隔件36上方區域44的金屬78因用以填充凹槽34之縮減寬度下方部位62所需金屬78量的減少及因凹槽34上方部位64的遞增寬度與逐漸變化之輪廓而未合併或形成突出物。
在示例性實施例中，金屬78是NMOS或PMOS電晶體中選用的功函數金屬。例如，金屬78可為鉭氮化物、鉭、鈦氮化物或其它用於NMOS或PMOS電晶體且具有合適功函數值的已 知材料。示例性金屬78可藉由例如原子層沉積(ALD)等適當製程而沉積。
在第8圖中，金屬78係予以等向性蝕刻並自凹槽34的上方部位64移除。如圖所示，金屬78留存在凹槽34的下方部位62中。在示例性實施例中，如利用NH4OH：H2O2：H2O(標準清洗液1)溶液進行的蝕刻之類的等向性蝕刻係用於使金屬78形成凹部且暴露高k介電材料74的一部分82。
第9圖描述將高k介電材料74的經暴露部分82移除的可選擇步驟。所以，得以暴露選定形狀之間隔件36的上方區域44。儘管第9至13圖描述將高k介電材料74的經暴露部位82自部分完成積體電路10移除，在某些實施例中仍將留存有高k介電材料74的經暴露部位82。對於下文所述第14至17圖的實施例，得以移除高k介電材料74的經暴露部位82。
第9圖(或第8圖，若高k介電材料74的經暴露部位82未遭到移除的話)描述在凹槽34的下方部位62中形成金屬78後的部分完成積體電路10。第10至13圖及第14至17圖描述用於於金屬78上形成第二金屬以完成金屬閘極電極的不同實施例。
在第10至13圖的實施例中，額外間隔件84係形成於第10圖中選定形狀之間隔件36的上方區域44上及其之間。示例性額外間隔件84是依據習知製程沉積且異向性蝕刻的矽氮化物。可考慮組合額外間隔件84及選定形狀之間隔件36以形成替代間隔件86。由於替代間隔件86的形成，每一個替代間隔件86的上方區域44都設置有以雙箭號88所標示之大於第5圖所示最 大厚度54的再界定最大厚度。儘管再界定最大厚度88係描述成稍小於雙箭號52所標示的各選定形狀之間隔件36之下方區域42的厚度，仍思考再界定最大厚度88在某些實施例中等於厚度52。如圖所示，額外間隔件84沿著曲線漸縮至零以至於箭號56所標示的最小厚度依然等於選定形狀之間隔件36於第5圖中的頂部平面48處的厚度。
在第11圖中，在金屬78上之凹槽34中沉積另一金屬90。在示例性實施例中，金屬90係藉由化學氣相沉積(CVD)沉積而於凹槽34上方產生覆蓋層(overburden)，該覆蓋層係藉由平整化製程予以移除而形成第11圖中的部分完成積體電路10。如圖所示，由於替代間隔件86所形成凹槽34的輪廓提供低到足以抑制孔洞形成的深寬比，金屬90係形成於凹槽34中而無孔洞。示例性金屬90為可輕易平坦化的填充金屬，如鎢(具有薄的TiN黏附層)、鋁、銅或其它低電阻金屬。
在第12圖中係使金屬90形成凹部以將其上方表面92降低至凹槽34的上方部位64內。示例性製程係以對金屬90有選擇性的任何適用習知電漿乾蝕刻化學劑來異向性蝕刻金屬90。在第13圖中，帽蓋材料係沉積於金屬層90、額外間隔件84、選擇性成形間隔件36及層間介電材料28上，以填充凹槽34並產生藉由平坦化而移除形成帽蓋96的覆蓋層。示例性帽蓋96係由矽氮化物構成，但可使用任何可在凹槽34中與金屬90絕緣的合適材料。在形成帽蓋96之後，可藉由進行廣為人知的接觸件形成步驟及後端(BEOL)處理步驟而繼續製造程序，從而以習知方式完成積體電路。
如上所述且如部分於第13圖所示，積體電路10之一部分係設置有包括金屬78與金屬90在內的金屬閘極電極結構100。示例性金屬78為功函數金屬且示例性金屬90為填充金屬(通常具有低電阻)。積體電路10復包括圍繞金屬閘極電極結構100的替代間隔件86(由間隔件36與84構成)。積體電路10也包括至少位於金屬78與選定形狀之間隔件36之間的高k介電材料74。如上所示，高k介電材料74也可位於選定形狀之間隔件36與額外間隔件84之間。如圖所示，金屬78具有以雙頭箭號112所標示的實質均勻寬度，而金屬90具有向上擴大的寬度，亦即，寬度係從具有金屬78之邊界遞增至最大寬度(上方表面92處以雙頭箭號114所標示)。
第14至17圖中所示的製程係提供用於形成替代間隔件86的替代實施例。在第14圖中，移除第9圖中部分完成積體電路10的選定形狀之間隔件36。矽氮化物構成的示例性選定形狀之間隔件36可使用對矽氮化物有選擇性的習知蝕刻化學劑來等向性蝕刻。接著，藉由在部分完成積體電路10上沉積間隔件形成層並異向性蝕刻間隔件形成層來形成替代間隔件86。示例性替代間隔件86係由如SiBN、SiCBN、或類似材料的低k介電材料構成。
由於替代間隔件86的形成，每一個替代間隔件86的上方區域44都設有大於第5圖所示最大厚度54的再界定最大厚度88。在第14圖中，再界定最大厚度88係描述成實質等於下方區域42的厚度52，但可考慮再界定最大厚度88在某些實施例中係小於厚度52。如圖所示，每一個替代間隔件86都於頂部平 面48處漸縮至最小厚度。
在第15圖中，下方電阻金屬90係沉積在凹槽34中，並係形成凹部以將其上方表面92降低至凹槽34的上方部位64內。在示例性實施例中，藉由CVD沉積金屬90以在凹槽34上產生覆蓋層，而該覆蓋層係藉由平坦化製程移除。金屬90接著係使用對形成金屬90之金屬有選擇性的任何合適之習知電漿乾蝕刻化學劑來異向性蝕刻。
如圖所示，由於替代間隔件86所作為凹槽34界限的輪廓提供足以抑制孔洞形成的低深寬比，金屬90係沉積在凹槽34中而無孔洞。示例性金屬90係為填充金屬。如上所述，示例性填充金屬包括可輕易平坦化的金屬，如鎢(具有薄TiN阻障層)、鋁、銅或其它低電阻金屬。
第16圖描述使替代間隔件86形成凹部而令替代間隔件86具有低於金屬90上方表面之上方表面122的可選擇步驟。此可選擇步驟可在替代間隔件86不足以抵抗用於在隨後處理中對金屬90形成自對準接觸之蝕刻製程時進行。在替代間隔件86足以抵抗隨後之蝕刻製程的實施例中，替代間隔物86可保持未形成凹部。
在第17圖中，帽蓋材料係沉積於金屬90、替代間隔件86及層間介電材料28上以填充凹槽34並產生藉由平坦化所移除的覆蓋層以形成帽蓋96。示例性帽蓋96係由氮化矽形成，但可使用任何可與金屬90絕緣且足以抵抗隨後在凹槽34中之蝕刻製程的適用材料。在形成帽蓋96之後，藉由進行廣為人知的接觸件形成步驟及後端(BEOL)處理步驟而繼續製造程序，從而以習知 方式完成積體電路。
如上所述且如部分於第17圖所示，得以提供積體電路10的一部分。積體電路10的該部分包括其含括有金屬78與金屬90的金屬閘極電極結構100。示例性金屬78為功函數材料並且示例性金屬90為具有較低電阻的填充金屬。積體電路10復包括圍繞金屬閘極電極結構100的替代間隔件86。積體電路10也包括至少位於金屬78與替代間隔件86之間的高k介電材料74。如圖所示，金屬78具有以雙箭號112所示之實質均勻的寬度，而金屬90具有以雙箭號114標示之向上擴大並於上方表面92處達到最大寬度的寬度。
儘管本文所述實施例說明單一金屬78的使用，仍思及金屬78可包括超過一層之不同或交替金屬，如超過一層之功函數金屬，並且本方法可包括用於在凹槽34中形成金屬78的複數道沉積步驟。
本文所述之積體電路及用於製造積體電路的方法係提供實質無孔洞的金屬閘極電極結構。如上所述，各種金屬沉積製程期間圍繞凹槽的間隔件所界定之凹槽的深寬比、凹槽下方部位的縮減寬度及凹槽上方部位的遞增寬度與逐漸變化之形狀係提供具有沉積金屬之凹槽的最佳化填充。因此，於本文所形成之金屬閘極電極可防止孔洞、升高之電阻及閘極失效。
儘管前述詳細說明中已呈現至少一示例性實施例，仍應了解存在大量變化。也應了解本文所述的示例性實施例或實施例並非用意在於以任何方式限制所申請專利技術主題的範疇、可應用性或配置。反而，前述詳細說明將提供所屬領域的技術人 員用於實現所述實施例的方便路圖。應理解可對元件功能及配置施作各種變更而不脫離申請專利範圍所界定的範疇，其包括提出本專利申請之時間點的已知等效及可預期等效。
10‧‧‧積體電路
28‧‧‧層間介電材料
34‧‧‧凹槽
36‧‧‧選定形狀之間隔件
74‧‧‧高k介電材料
78、90‧‧‧金屬
84‧‧‧額外間隔件
86‧‧‧替代間隔件
92‧‧‧上方表面
96‧‧‧帽蓋
100‧‧‧金屬閘極電極結構
112、114‧‧‧雙頭箭號

Claims (17)

  1. 一種用於製造積體電路的方法，該方法包含：在半導體基板上方設置犧牲閘極結構，其中，該犧牲閘極結構包括兩間隔件及介於該兩間隔件之間的犧牲閘極材料；使介於該兩間隔件之間的該犧牲閘極材料的一部分形成凹部；蝕刻該兩間隔件的上方區域並使用該犧牲閘極材料當作遮罩；移除該犧牲閘極材料的留存部位並暴露該兩間隔件的下方區域；在該兩間隔件的該等下方區域之間沉積第一金屬；以及在該兩間隔件的該等上方區域之間沉積第二金屬，其中，該兩間隔件係兩第一間隔件，以及其中，該方法復包含在沉積該第一金屬後，於毗鄰該兩第一間隔件的該等上方區域形成多個第二間隔件。
  2. 如申請專利範圍第1項所述的方法，其中，在半導體基板上方設置犧牲閘極結構包含設置包括於該犧牲閘極材料上方和介於該等間隔件之間之硬遮罩的該犧牲閘極結構，以及其中，該方法復包含在使介於該兩間隔件之間之該犧牲閘極材料的一部分形成凹部之前，藉由平坦化而移除該硬遮罩及該等間隔件的一部分。
  3. 如申請專利範圍第1項所述的方法，其中，在半導體基板上方設置犧牲閘極結構包含設置包括於該犧牲閘極材料上方且介於該等間隔件之間之硬遮罩的該犧牲閘極結構，以及其中，該 方法復包含：在該犧牲閘極結構和該半導體基板上方沉積介電材料；以及在使該兩間隔件之間之該犧牲閘極材料的一部分形成凹部之前，藉由平坦化而移除該硬遮罩、該等間隔件的一部分及該介電質材料的一部分。
  4. 如申請專利範圍第1項所述的方法，復包含在該兩間隔件的該等上方區域之間的該第二金屬上方形成帽蓋。
  5. 如申請專利範圍第1項所述的方法，復包含在該兩間隔件的該等下方區域上方及該兩間隔件之間的該半導體基板上方形成高k介電層，其中，在該兩間隔件的該等下方區域之間沉積第一金屬包含在該高k介電層上方沉積第一金屬。
  6. 如申請專利範圍第1項所述的方法，其中，於毗鄰該兩第一間隔件的該等上方區域形成該等第二間隔件包含形成各具有逐漸變窄之側壁表面的該等第二間隔件，以界定其之間具有向上擴大之寬度之凹槽。
  7. 如申請專利範圍第1項所述的方法，其中，該兩間隔件係兩第一間隔件，以及其中，該方法復包含：在沉積介於該兩間隔件之該等下方區域之間的第一金屬之後，移除該兩第一間隔件；以及形成毗鄰該第一金屬之具有下方區域的兩第二間隔件，其中，該兩第二間隔件具有限定具有向上擴大之寬度之凹槽之上方部位的上方區域，其中，在該兩間隔件之該等上方區域之間沉積第二金屬包含在該兩第二間隔件之該等上方區域之間沉 積第二金屬。
  8. 如申請專利範圍第7項所述的方法，復包含在該兩間隔件之該等上方區域之間沉積該第二金屬之後，使該兩第二間隔件形成到達低於該第二金屬之上方表面的深度之凹部。
  9. 如申請專利範圍第1項所述的方法，其中，在該兩間隔件之該等下方區域之間沉積第一金屬包含在該兩間隔件之該等下方區域之間沉積功函數金屬，以及其中，在該兩間隔件之該等上方區域之間沉積第二金屬包含在該兩間隔件之該等上方區域之間沉積填充金屬。
  10. 一種用於製造積體電路的方法，該方法包含：在半導體基板上方形成兩間隔件，其中，該兩間隔件限定具有下方部位、上方部位、介於該下方部位與該上方部位之間之邊界及頂部的凹槽，以及其中，該下方部位具有第一寬度，該上方部位於大於該第一寬度的邊界處具有第二寬度，以及該上方部位具有從該邊界到該頂部遞增的寬度；在該凹槽的該下方部位中沉積第一金屬；在該凹槽的該上方部位中沉積第二金屬；在形成該兩間隔件之前，於該半導體基板上方形成犧牲閘極；使該犧牲閘極的第一部位形成凹部，以暴露該兩間隔件的側壁，其中，在半導體基板上方形成兩間隔件包含使用該犧牲閘極當作遮罩而蝕刻該兩間隔件；以及在蝕刻該兩間隔件之後，移除該犧牲閘極的留存部位，以於該兩間隔件之間形成該凹槽。
  11. 如申請專利範圍第10項所述的方法，復包含在該凹槽的該上方部位中之該第二金屬上方形成帽蓋。
  12. 如申請專利範圍第10項所述的方法，復包含在該凹槽中形成高k介電層，其中，在該凹槽的該下方部位中沉積第一金屬包含在該高k介電層上方沉積第一金屬。
  13. 如申請專利範圍第10項所述的方法，其中，該兩間隔件係兩第一間隔件，其中，每一個第一間隔件都具有對應該凹槽之該上方部位的上方區域，以及其中，該方法復包含於該凹槽的該下方部位中沉積該第一金屬之後，於毗鄰每一個第一間隔件的該上方區域形成第二間隔件，以設置具有縮減寬度之該凹槽的該上方部位。
  14. 如申請專利範圍第13項所述的方法，其中，於毗鄰每一個該第一間隔件之該上方區域形成第二間隔件包含在該邊界處設置具有實質相同於該第一寬度之縮減寬度之該凹槽的該上方部位，以及其中，該縮減寬度從該邊界遞增到該凹槽的該頂部。
  15. 如申請專利範圍第10項所述的方法，其中，該兩間隔件係兩第一間隔件，以及其中，該方法復包含：在沉積第一金屬於該凹槽之該下方部位之後，移除該兩第一間隔件；以及形成毗鄰該第一金屬之具有下方區域的兩第二間隔件，其中，該兩第二間隔件具有限定該凹槽之該上方部位的上方區域，以及其中，該凹槽的該上方部位維持從該邊界到該頂部的遞增寬度。
  16. 如申請專利範圍第15項所述的方法，復包含於該凹槽之該上 方部位中沉積該第二金屬之後，使該兩第二間隔件形成到達該第二金屬之上表面下方的深度之凹部。
  17. 如申請專利範圍第16項所述的方法，復包含在該第二金屬及該兩間隔件上方形成帽蓋。
TW102131221A 2013-02-21 2013-08-30 積體電路及製造具有金屬閘極電極之積體電路之方法 TWI525715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/773,397 US8835244B2 (en) 2013-02-21 2013-02-21 Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes

Publications (2)

Publication Number Publication Date
TW201434093A TW201434093A (zh) 2014-09-01
TWI525715B true TWI525715B (zh) 2016-03-11

Family

ID=51263954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131221A TWI525715B (zh) 2013-02-21 2013-08-30 積體電路及製造具有金屬閘極電極之積體電路之方法

Country Status (6)

Country Link
US (1) US8835244B2 (zh)
KR (1) KR101595932B1 (zh)
CN (1) CN104009003B (zh)
DE (1) DE102013220852B4 (zh)
SG (1) SG2013068614A (zh)
TW (1) TWI525715B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425048B2 (en) 2013-11-06 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for semiconductor device structure
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
KR102276642B1 (ko) * 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9799565B2 (en) 2014-12-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with gate
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
US10411113B2 (en) 2015-05-22 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US9627277B2 (en) 2015-06-09 2017-04-18 International Business Machines Corporation Method and structure for enabling controlled spacer RIE
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US9660050B1 (en) 2015-11-25 2017-05-23 International Business Machines Corporation Replacement low-k spacer
US10008574B2 (en) * 2015-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method of fabricating the same
US10497701B2 (en) 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9716093B1 (en) * 2016-03-07 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
CN107275214A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785248B (zh) * 2016-08-25 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
KR102387465B1 (ko) 2017-03-09 2022-04-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10297663B2 (en) 2017-04-19 2019-05-21 International Business Machines Corporation Gate fill utilizing replacement spacer
KR102328279B1 (ko) * 2017-08-11 2021-11-17 삼성전자주식회사 반도체 소자
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates
KR102432655B1 (ko) 2017-12-21 2022-08-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10529823B2 (en) * 2018-05-29 2020-01-07 International Business Machines Corporation Method of manufacturing a semiconductor device having a metal gate with different lateral widths between spacers
US20200052106A1 (en) * 2018-08-10 2020-02-13 Globalfoundries Inc. Methods, apparatus, and system to control gate height and cap thickness across multiple gates
US10833169B1 (en) * 2019-04-22 2020-11-10 Globalfoundries Inc. Metal gate for a field effect transistor and method
US11031490B2 (en) * 2019-06-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication of field effect transistors with ferroelectric materials
US11522083B2 (en) * 2019-10-18 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
DE102020114867A1 (de) 2020-01-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11430865B2 (en) 2020-01-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11398384B2 (en) * 2020-02-11 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer
KR20220005746A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
US9048254B2 (en) * 2009-12-02 2015-06-02 United Microelectronics Corp. Semiconductor structure having a metal gate with side wall spacers
US8779530B2 (en) * 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
KR101675392B1 (ko) * 2010-10-12 2016-11-14 삼성전자 주식회사 반도체 장치의 제조 방법
US9620421B2 (en) * 2010-11-17 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
CN102569076B (zh) * 2010-12-08 2015-06-10 中国科学院微电子研究所 一种半导体器件及其制造方法
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US8497212B2 (en) * 2011-02-28 2013-07-30 Globalfoundries Inc. Filling narrow openings using ion beam etch
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices

Also Published As

Publication number Publication date
US20140231885A1 (en) 2014-08-21
TW201434093A (zh) 2014-09-01
CN104009003A (zh) 2014-08-27
KR20140104890A (ko) 2014-08-29
SG2013068614A (en) 2014-09-26
DE102013220852B4 (de) 2015-12-24
US8835244B2 (en) 2014-09-16
DE102013220852A1 (de) 2014-08-21
CN104009003B (zh) 2017-01-11
KR101595932B1 (ko) 2016-02-19

Similar Documents

Publication Publication Date Title
TWI525715B (zh) 積體電路及製造具有金屬閘極電極之積體電路之方法
US9640535B2 (en) Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques and the resulting semiconductor devices
TWI641056B (zh) 半導體裝置的形成方法與ｎ型通道之半導體場效電晶體
TWI759277B (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
CN111653483B (zh) 半导体器件及其制作方法
CN107689376B (zh) 半导体器件和方法
TWI662652B (zh) 形成積體電路的方法
US10262894B2 (en) FinFET device and method for forming the same
US20150076624A1 (en) Integrated circuits having smooth metal gates and methods for fabricating same
US9385201B2 (en) Buried source-drain contact for integrated circuit transistor devices and method of making same
CN107346782B (zh) 鳍型场效应晶体管及其制造方法
TW201546961A (zh) 半導體裝置中使用替代金屬閘程序以形成自我對準接觸窗之方法
CN110610903A (zh) 半导体装置的制造方法
CN113555319A (zh) 半导体元件的制造方法
US9748349B2 (en) Semiconductor device
US7834389B2 (en) Triangular space element for semiconductor device
US9653364B1 (en) FinFET device and method of forming the same
TW202205596A (zh) 半導體裝置
US11164948B2 (en) Field-effect transistor and method of manufacturing the same
TWI670770B (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
CN115939044A (zh) 在隔离区形成接缝的方法
TWI768670B (zh) 互連結構及其製造方法
CN113257814A (zh) 形成横向蚀刻间隔物的半导体结构
CN218004864U (zh) 半导体装置
TWI853439B (zh) 半導體裝置與其形成方法