TWI517191B

TWI517191B - 電壓控制可變電容器及電壓控制振盪器

Info

Publication number: TWI517191B
Application number: TW099144203A
Authority: TW
Inventors: 高橋豊
Original assignee: 日本電波工業股份有限公司
Priority date: 2009-12-18
Filing date: 2010-12-16
Publication date: 2016-01-11
Also published as: US8854791B2; JP5655534B2; JP2012064915A; US20110149464A1; TW201135768A; CN104103426A; CN104103426B; CN102136825A

Description

電壓控制可變電容器及電壓控制振盪器

本發明係關於一種可藉由控制電壓變化電容量之電壓控制可變電容器及使用其之電壓控制振盪器。

背景技術

可使用於半導體積體電路上之電壓控制可變電容器，已知有變容二極體及MOS型電容元件2種。可執行於半導體積體電路之變容二極體，如第12圖所示電容之可變比率(最少容量值與最大容量值之比率)很少，在用於電壓控制型振盪電路等情況下，會有無法得到較大頻率可變幅度的問題。

VCXO(Voltage Controlled Crystal Oscillator)等電壓控制振盪器係具有藉由外部所施加之控制電壓來使安裝於振盪電路之電容值為可變，藉此控制其振盪頻率之功能。雖然一般係使用變容二極體來作為該可變電容元件，但可實施於積體電路上之變容二極體，其最小電容值與最大電容值之比率為2倍左右而為較少。此為無法於用以形成積體電路之製程中實施濃度梯度較陡之PN接合的起因。

另一方面，可實施於積體電路上且電容可變幅度較寬知電壓可變型電容已知有MOS型電容器。MOS型之電壓可變型電容可實現變容二極體(PN接合二極體)之可變幅度將近2倍之可變幅度。惟，由於MOS型之電壓可變型電容器於MOS型電晶體之臨界值(Vt)附近之電壓(約0.5V)，電容值會急遽的改變，因此由於包含於控制電壓之雜音成分不易接收電容值之調變，結果，會有使電壓控制型振盪器之相位雜音劣化，且使控制電壓與振盪電壓與振盪頻率之關係之直線性不良之缺點。

在此之專利文獻1，提出一可變電容器，係於將MOS型電晶體之源極、汲極短路之MOS型電容元件之閘極側連接電容器，並將如此形成之MOS電容元件與電容器之串聯電路並聯連接，而可於前述源極、汲極之短路部分施加控制電壓並於MOS電容元件與電容器間施加電壓。該可變電容於偏壓大之個串聯電路間互不相同，因此當使控制電壓依序增大時，各MOS型電容元件之閘極、源極(汲極)間之電壓會依序超越臨界值而MOS型電容元件之電容值會越來越減少。因此，雖然電容器之可變比率大，但由於在反轉層所形成之寄生電阻會串聯而插入於電容，因此會有可變電容器之Q值低落之缺點。

先行技術文獻專利文獻

【專利文獻1】特開2000-64691號公報；第10圖。

發明揭示

本發明之目的係提供一種電壓可變型電容器，其電容值之可變比率(最小電容值與最大電容值之比率)大，例如構成電壓控制振盪器時可實現高直線性之控制電壓與振盪頻率之關係，並且具有高Q值。本發明之其他目的係提供一種電壓控制振盪器，其可得到高直線性之控制電壓與振盪頻率之關係，且振盪頻率之調整幅度大。

本發明之電壓控制可變電容器，其特徵在於：(1)、使用複數MOS型電容元件，且該MOS型電容元件包含：形成於矽層內之N型井層(well layer)、於該井層之上隔著閘極氧化膜形成之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由N型雜質較井層多之N⁺層所形成之接觸層；(2)、前述複數MOS型電容元件之接觸層之各個MOS型電容元件之接觸層係電性共通連接；(3)、設有偏壓供給部，該偏壓供給部係用以對各MOS型電容元件之閘極電極供給相互不同之偏壓；(4)、設有複數之非電壓可變型電容元件，該非電壓可變型電容元件其一端係連接於各個前述MOS型電容元件之閘極電極，而另一端則共通連接；及(5)、若使於前述MOS型電容元件之井層形成源極、汲極而構成MOS型電晶體時之臨界電壓為Vt，則將大小相鄰之偏壓之間之差設定為較前述臨界電壓值小，且該電壓控制可變電容器藉由朝前述接觸層供給控制電壓，可控制前述複數MOS型電容元件之共通接觸點與前述複數非電壓可變型電容元件之共通接觸點間之電容值。

而各非電壓可變型電容元件之電容部分係例如重疊於閘極電極而設置。

其他發明之電壓控制可變電容器，其特徵在於：(1)、使用複數MOS型電容元件，且該MOS型電容元件包含：形成於矽層內之P型井層(well layer)、於該井層之上隔著閘極氧化膜形成之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由P型雜質較井層多之P⁺層所形成之接觸層；(2)、前述複數MOS型電容元件之閘極電極之各個MOS型電容元件之閘極電極係電性共通連接；(3)、設有偏壓供給部，該偏壓供給部係用以對各MOS型電容元件之接觸層供給相互不同之偏壓；(4)、設有複數之非電壓可變型電容元件，該非電壓可變型電容元件其一端係連接於各個前述MOS型電容元件之接觸層，而另一端則共通連接；及(5)、若使於前述MOS型電容元件之井層形成源極、汲極而構成MOS型電晶體時之臨界電壓為Vt，則將大小相鄰之偏壓之間之差設定為較前述臨界電壓值小；且該電壓控制可變電容器藉由朝前述閘極電極供給控制電壓，可控制前述複數MOS型電容元件之共通接觸點與前述複數非電壓可變型電容元件之共通接觸點間之電容值。

另外之發明之電壓控制可變電容器，其特徵在於：(1)、使用複數MOS型電容元件，且該MOS型電容元件包含：形成於矽層內之N型井層(well layer)、於該井層之上隔著閘極氧化膜形成之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由N型雜質較井層多之N⁺層所形成之接觸層；(2)、前述複數MOS型電容元件之接觸層之各個MOS型電容元件之接觸層係電性共通連接；(3)、設有偏壓供給部，該偏壓供給部係用以對各MOS型電容元件之閘極電極供給相互不同之偏壓；及(4)、若使於前述MOS型電容元件之井層形成源極、汲極而構成MOS型電晶體時之臨界電壓為Vt，則將大小相鄰之偏壓之間之差設定為較前述臨界電壓值小；且該電壓控制可變電容器藉由朝前述接觸層供給控制電壓，可控制前述複數MOS型電容元件之共通接觸點與MOS型電容元件之接觸層側之間之電容值。

再另外之發明之電壓控制可變電容器，其特徵在於：(1)、使用複數MOS型電容元件，且該MOS型電容元件包含：形成於矽層內之P型井層(well layer)、於該井層之上隔著閘極氧化膜形成之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由P型雜質較井層多之P⁺層所形成之接觸層；(2)、前述複數MOS型電容元件之閘極電極之各個MOS型電容元件之閘極電極係電性共通連接；(3)、設有偏壓供給部，該偏壓供給部係用以對各MOS型電容元件之接觸層供給相互不同之偏壓；及(4)、若使於前述MOS型電容元件之井層形成源極、汲極而構成MOS型電晶體時之臨界電壓為Vt，則將大小相鄰之偏壓之間之差設定為較前述臨界電壓值小；且該電壓控制可變電容器藉由朝前述閘極電極供給控制電壓，可控制前述複數MOS型電容元件之共通接觸點與MOS型電容元件之接觸層側間之電容值。

而其他之發明，係以於使用電壓控制可變電容器之電壓控制振盪器中，使用本發明之電壓控制可變電容器為特徵。

本發明係將複數MOS型電容元件之一端側之電極共通連接並對共通連接點施加控制電壓。接著於各MOS型電容元件之另一端側之電極透過電阻施加偏壓，並設置複數非電壓可變型電容元件，而該複數非電壓可變型電容元件之一端係各自不透過前述偏壓電阻而連接於前述MOS型電容元件之閘極電極，另一端係共通連接。

又其他之發明係將複數MOS型電容元件之一端側之電極共通連接並對共通連接點施加控制電壓，並對各MOS型電容元件之另一端側之電極施加偏壓。

而不論其中哪個發明均將互相相鄰之偏壓大小設定為較臨界電壓小，因此控制電壓越大則MOS型電容元件之電容值會依序減少。因此可於積體電路上構成，且電容可變比率大，而可實現構成VCO時高度直線性之控制電壓與振盪頻率之關係。又可得到高Q值之電壓控制可變電容器。

圖式簡單說明

第1圖顯示本發明之電壓控制可變電容器之第1實施形態之電路圖。

第2圖係顯示第1實施形態中所使用之MOS型電容元件之構造之俯視圖及剖面圖。

第3圖係顯示本發明之電壓可變型電容器之控制電壓與電容值之關係的特性圖。

第4圖係顯示改變第1圖之電容值(CM1~CM10及C1~C10)之加權，並連接共振電路時之並聯共振頻率(亦即構成VCO時之振盪頻率)之變化量的圖。

第5圖係顯示第1實施形態之變形例所使用之MOS型電容元件之構造之剖面圖。

第6圖係顯示使用第1實施形態之電壓控制可變電容器的電壓控制振盪器電路之構造例的電路圖。

第7圖係顯示使用第1實施形態之電壓控制可變電容器之電壓控制振盪器之電路之構造例的電路圖。

第8圖係顯示本發明之電壓控制可變電容器之第2實施形態中所使用之MOS型電容元件之構造的剖面圖。

第9圖係顯示本發明之電壓控制可變電容器之第2實施形態之電路圖。

第10圖係顯示使用第2實施形態之電壓控制可變電容器之電壓控制振盪器之電路之構造例的電路圖。

第11圖係顯示使用第2實施形態之電壓控制可變電容器之電壓控制振盪器之電路之構造例的電路圖。

第12圖係針對變容二極體及MOS型電容元件，顯示控制電壓與電容值之關係之特性圖。

用以實施發明之最佳形態

第1圖係顯示本發明之第1實施形態之電壓控制可變電容器之電路構造。CM1~CMn係MOS型電容元件，且該等MOS型電容元件CM1~CMn之一端側之電極MA連接於共通節點A。MOS型電容元件CM1~CMn之另一端側電極MB係各自連接於為非電壓可變型電容元件之電容器C1~Cn。又於MOS型電容元件CM1、CM2代表性標示有電極MA、電極MB之符號。電容器C1~Cn之另一端側連接於共通節點B。因此節點A與節點B間係由MOS型電容元件CM1與電容器C1之串聯電路、MOS型電容元件CM2與電容器C2之串聯電路、......MOS型電容元件CMn與電容器Cn之串聯電路相互並連連接所構成。

接著於各MOS型電容元件CMk與電容器Ck間，由偏壓供給部1供給有偏壓(直流電壓)VBk。該電壓供給部1之一端側係接地。又k係由1至n為止之整數，而用於簡略記述者。亦即MOS型電容元件CM1與電容器C1間供給有偏壓VB1、MOS型電容元件CM2與電容器C2間供給有偏壓VB2、...MOS型電容元件CMn與電容器Cn間供給有偏壓VBn。R係例如為具有100kΩ以上電阻值之電阻，而R之兩端之直流電壓值係相同。針對偏壓VBk之大小將於後述。

在此由偏壓供給部1至各MOS型電容元件CMk與電容器Ck之連接點為止之間之電阻(偏壓電阻)之電阻值，未求提高電容之Q值宜盡增大，但當在構造於積體電路上時，必須考慮面積(=成本)與特性之權衡。一般而言，必須將偏壓電阻R之電阻值設定為充分大於振盪頻率f0之MOS型電容元件CMk及Ck之各阻抗。前述阻抗各給定為1/(2π‧f0‧CMk)及1/(2π‧f0‧Ck)，分壓電阻R之電阻值宜為比該等阻抗值中最大值大2位數以上之大值。

第1圖之實施型態中，於前述複數MOS型電容元件CM1~CMn所共通連接之節點A由未圖示之控制電壓供給部施加控制電壓，藉此實現可控制前述MOS型電容元件CM1~CMn之共通連接點與為前述非電壓可變型電容間之電容器C1~Cn知共通連接點之間之電容值的電壓控制型可變電容器。當將該電壓控制型可變電容器利用於晶體振盪電路時，係於節點B連接為振動元件之晶體振盪器。

又，第2圖係顯示MOS型電容元件CM1~CMn之構造。2係矽(Si)基板，該矽基板2之上積層有氧化矽(SiO₂)膜40。關於矽基板2及氧化矽(SiO₂)膜40為求容易了解而沒有記載剖面線。矽基板2之表層部形成有俯視形狀為長方形而為N型井層之N井(N-Well)層21。該N井層21之上隔著閘極氧化膜3設有例如由多晶矽膜形成之閘極電極31。閘極氧化膜3係相當於N井層21與閘極電極31之間氧化矽膜40之較薄之部分。閘極電極31形成為較N井層21稍微小一些，且俯視形狀為長方形。而於該閘極電極31上，隔著絕緣層(氧化矽膜40之一部分)與該閘極電極31呈相對向而配置有由較該閘極電極31稍微小一些且俯視形狀為長方形之例如鋁所形成之電極MB。進一步由該電極MB之一端部選取選取電極33。於該選取電極33施加偏壓，而該偏壓會透過電極MB及導電通路32施加至閘極電極31。導電通路32可由第2圖了解，係於電極MB之選取電極33側之端部沿著短邊相互隔著間隔設有島狀且複數個例如3個，又於電極MB之與選取電極33相對側之端部沿短邊相互隔著間隔設有島狀且複數個例如4個。

又閘極電極31與電極MB係沿該電極MB兩短邊由複數導電通路32連接。進而電極MB上設有例如由鋁所形成之電極5。該電極5係具有相對於電極MB隔著為氧化矽膜40之一部份之薄絕緣層50而呈相對向之長方形之對向電極51、由該對向電極51之全周緣部向斜上方延伸之周緣部52、及周緣部52中由前述選取電極33選取之端側部所選取出之選取電極53。

另一方面N井層21中，遠離閘極電極31之部位設有由比N井層21N型雜質濃度較高之N⁺層所形成之為接觸層之副接觸部4。該副接觸部4由俯視觀之，係形成於閘極電極31之短邊側隔著間隔排列之俯視形狀為長方形者。又該副接觸部4之上，沿著副接觸部4之長度方向(閘極電極31之短邊方向)直立有呈島狀而配列為一列之導電路徑41，而該等導電路徑41上設有呈面狀之由例如鋁所形成之電極MA。該電極MA於該例子中係與前述電極MB在同一個高度之位置，且與電極MA係分離並排設置。

對照第1圖及第2圖間之符號應該可以輕易理解，但慎重起見而說明對應關係。第2圖中連接副接觸部4之電極MA係相當於第1圖之MOS型電容元件(CM1~CMn)之下側電極，而連接於節點A。又第2圖中與閘極電極31呈相對向之電極MB係相當於第1圖之MOS型電容元件(CM1~CMn)之上側電極，而連接於偏壓供給部1。

進而第1圖中，為介於電極MB與對向電極5之氧化矽膜40之一部分的絕緣層50係相當於為非電壓可變型電容元件之電容器C1~Cn之各電容分量。亦即第1圖中，雖然描述各MOS型電容元件CMk與電容器Ck係以導電路徑連接，但第1圖之電容器Ck之下側電極係兼用為第2圖之電極MB，而第1圖之電容器Ck之上側電極係相當於第2圖之電極53。因此，電極53會變成連接於節點B。

接著，針對第1圖之電路加以說明其作動。如前所述，MOS型電容元件具有在電晶體之臨界電壓附近之偏壓，其電容值會急遽變化之缺點。為求解決該缺點，將偏壓VB1~VBn各自供給至MOS型電容元件CM1~CMn。接著使VB1~VBn之電壓關係為VB1<VB2<VB3<......<VBn_-1<Vbn，且將相鄰偏壓之差(VB(k+1)-VBk))設定為小於MOS電晶體之臨界值電壓(Vt)。在此第12圖之實線(1)係顯示第2圖所示之MOS型電容元件中將副接觸部4接地之狀態下使閘極電壓31變化時之電容變化。由該第12圖可知，若相對於副接觸部4側之電壓閘極電極31之電壓差(閘極電極31之電壓-副接觸部4之電壓)較臨界電壓小，則MOS電容元件之電容會急劇變小。

因此，使施加於節點A之控制電壓由較分壓VB1低之電壓緩緩增加，則首先MOS型電容元件MC1之電容值會減少，而節點A、B間之電容會減少。於第12圖之情況中，係於將副接觸部4接地之狀態下使閘極電極31之電壓變化，而在第1圖之情況中，係於對閘極電極31施加固定偏壓之狀態下增加副接觸部4之電壓。此時，若對應第12圖加以說明，則係針對曲線(1)由右至左移動(閘極電極31之電壓減掉副接觸部4之電壓差減少)。因此該電壓差會緩緩減小，而於偏壓VB1附近MOS型電容元件MC1之電容值會減少。

接著，由於將相鄰偏壓之電壓差設定為較MOS電晶體之臨界值電壓(Vt)小，當進一步增加節點A之電壓時，MC1之電容值之變化會在由急劇區域至平緩區域之前，由於針對MOS型電容元件MC2之前述差電壓接近至於偏壓VB2之附近，因此MOS型電容元件MC2之電容值開始減少。藉此藉由緩緩增大控制電壓(節點A之電壓)，可將MOS型電容元件MC1~MCn之電容值依序急劇減小，而這種可說如傳接接力棒(baton relay)而可變化電容值，因此可改變節點A、B間之電容。

在此會成為問題者係MOS型電容元件MC1~MCn與為非可變型電容元件之電容器C1~Cn之接觸點之寄生電容。該寄生電容由於MOS型電容元件與半導體基板間之固定電容之作用，會造成MOS型電容元件之可變比率減少。但如第2圖所示，藉由配置於MOS型電容元件之上部之非電壓可變形容元件，詳言之藉由兼用電容器C1~Cn之下側電極與MOS型電容元件之閘極電極，可排除前述寄生電容之影響。由於相互兼用之電極係連接為同電位，因此不會發生MOS型電容元件之電容可變比率減少之情況。

第3圖係顯示該實施形態之電壓可變型電容器之控制電壓與容量值之關係。該第3圖所顯示之特性係設定n為10、VB1為0.5V、VB2為0.65V、VB3為0.8V、VB4為0.94V、VB5為1.1V、VB6為1.25V、VB7為1.4V、VB8為1.55V、VB9為1.7V、VB10為1.95V，並顯示使施加於節點A之控制電壓由-2V變化至4V時之節點A、B間之電容值。該例中，MOS型電容元件CM1~CM10使用相同電容值，而電容器C1~C10亦使用相同電容值，如因此同圖所顯示，在控制電壓約由0.2V至1.3V間控制電壓與電容值之關係為線性。

在此針對專利文獻1所記載之將MOS型電晶體之源極、汲極短路之MOS型電容元件、及使用前述實施形態之MOS型電容元件來做比較。專利文獻1中所記載之MOS型電晶體係具有閘極端子、源極汲極端子、及副端子3個端子，而藉由將副端子接地且賦予閘極端子固定偏壓，並且使源極汲極端子之電壓變化，來使閘極端子與源極汲極端子間之電容變化。該情況下，例如對閘極端子賦予1V之偏壓，則會於閘極氧化膜之下形成反轉(N)層。接著若源極汲極端子之電壓為0V，則源極汲極層(N層)與前述反轉層會成為導通之狀態，因此閘極端子與源極汲極端子之間之電容值會變成以閘極氧化膜決定之電容值，而成為最大電容值。源極汲極端子係N型半導體，副端子之層係P型半導體，因此無法於源極汲極端子施加負電壓。這是因為若使源極汲極端子之電壓為負，則二極體會變成順向。

接著當增加源極汲極端子之電壓時，由於源極汲極層(N型半導體層)與副端子層(P型半導體層)所構成之二極體會變成逆向偏壓，因此於源極汲極層會產生空乏層，而前述反轉層與源極汲極層會變成無法導通之狀態。此時之電容值會變成閘極氧化膜與空乏層所形成之電容串聯連接所形成，因此電容值會很低。又若增加源極汲極端子之電壓則空乏層會增厚，電容值會更減低。

因此，源極、汲極與前述反轉層變為導通狀態時以閘極氧化層決定之電容會變成與反轉層之寄生電阻串聯連接之元件，而源極、汲極產生空乏層之狀態下，會變成以閘極氧化膜決定之電容、前述反轉層之寄生電阻、及前述空乏層所形成之電容等3個元件串聯連接之元件。不論哪個情況，都會變成與前述反轉層之寄生電阻串聯連接之狀態，會造成Q值之低落。相對於此前述實施形態之MOS型電容元件，當相對副接觸部4使閘極電極31為負偏壓時雖然由於區域蓄積效果會形成薄反轉層，但該反轉層之寄生電阻係相對於副接觸部4作用為縱方向之電阻，因此該值相對於副接觸部4之基板電阻為非常小，而不會使Q值低落。副接觸部4之基板電阻雖然會對Q值造成影響，但相較於專利文獻1之MOS型電容元件其電阻值非常小因此可實現高Q值之電容元件。

又，根據前述實施形態可有如以下效果。將MOS型電容元件MCk與為非電壓可變型電容元件之電容器Ck之串聯電路複數並聯連接，於MOS型電容元件MCk之閘極側施加偏壓並對副接觸部4側供給控制電壓。接著使構成MOS型電晶體時之臨接電壓為Vt，而將大小相鄰之偏壓間之差設定為較前述臨界電壓Vt小。因而由於MOS電容元件MC1~MCn之電容值會依序急劇變小，因此當進一步包含如前述MOS型電容元件MCk之構造之點，則可得到如第3圖所示之電容值大的可變幅度。

接著由於控制電壓與電容值成為良好之直線性關係，因此有使該電壓控制可變電容器容易應用於VCO之效果。又由於一般之MOS電晶體係藉由自我對準而將閘極電極作為光罩使用，因此源極領域與閘極領域之距離非常相近，因此寄生電容會變大。相對於此前述MOS型電容元件由於係利用副接觸部4，而可將副接觸部4與閘極電極31之距離取為較大，因此亦有可減少寄生電容之優點。

本發明中電極M1亦可為閘極電極31，該情況下成為於閘極電極31隔著絕緣層以呈相對向之方式設有電極M3。接著透過選取電極將偏壓施加於閘極電極31。

前述之例子中，MOS型電容元件MC1~MCn係使用相同電容值，而電容器C1~C10易使用相同電容值，因此如第3圖所示當控制電壓於約0.2至0.3V間時控制電壓與電容值之關係會呈線性。但VCO中並沒有要求控制電壓與電容值之關係要為線性，而是要求控制電壓與振盪頻率之關係要呈線性。而將晶體振盪器以等價電路表示時之串聯電容C1、並聯電容C0、串聯電感L1、連接於晶體振盪器電壓可變型電容部之電容CV、及振盪電路之振動頻率f之關係為f=1/2π(L1‧k)^1/2來表示。電壓可變型電容部係相當於第1圖中節點A及B間之電容。又K則於以下式子中表示：K={C1(C0+CV)/(C1+C0+CV)}

在此CV與f具有非線性之關係，而CV與施加於電壓可變型電容部之控制電壓Vb(施加於第1圖之節點A之電壓)亦為非線性之關係。在此一例如採用以下方法使Vb與f之關係盡量為線性。

1)將調整數個MOS型電容元件與複數之非電壓可變型電容之其中一者或全部兩者之電容之加權，而使控制電壓對電容值之關係符合期望特性之方法。

2)調整賦予MOS型電容元件與非電壓可變型電容元件之連接點之固定偏壓，而使控制電壓對電容值之關係符合期望特性之方法。

3)合併使用前述1)、2)之方法。

第4圖係顯示藉由前述1)之方法所構成之電壓可變型電容器，將該電壓可變型電容器與190MHz之晶體振動器連接而構成共振電路時之控制電壓與並聯共振頻率(亦即，構成VCXO時之振盪頻率)之頻率變化量之關係。又所謂進行MOS型電容元件之電容加權係可舉例如改變MOS型電容元件之CM1~CMn之全部之間或一部分之間相互之電容(變更閘極氧化膜之面積或厚度)。又所謂進行非電壓可變型電容元件之加權，可舉出如改變電容C1~Cn之間部之間或一部分之間之電容。

相對於一般VCXO所要求之10%以下之直線性，第4圖之直線性可充分的收斂在5%以內而得到良好之直線性。又，在此，MOS型電容元件係以如第2圖所示之N井層21、閘極氧化膜31、多晶矽閘極電極31所構成之MOS構造、以及MIM(Metal Insulator Metal)構造之非電壓可變型電容為例子加以說明，但N型擴散層之種類、閘極電極之材質並不限定於此，例如閘極電極亦可為金屬。又，為非電壓可變型電容之電容器Ck亦不一定要為MIM構造。

進而，使用為P型井層之P井層帶體N井層21亦可實現同樣之功效。該情況下，副接觸部4’由較P井層P型雜質多之P⁺層形成。接著成為替換掉第1圖所示之MOS型電容元件CM1~CM10之上下之構造。亦即構成為於第2圖中，於連接副接觸部4之電極MA之上方隔著成為電容器之絕緣層與電容器C1~C10之一端側之電極5呈相對向，而於電極MB之上方側則不與電容器C1~C10之一端側之電極5呈相對向。第5圖係顯示相當於第1實施型態之變形例之使用P井層之MOS型電容元件之剖面圖。P井層及P⁺層各分配符號「21’」及「4’」。由偏壓供給部1將偏壓賦予至電極MA，於節點A連接電極MB並對其施加控制電壓。

以上，本發明在MOS型電容元件之閘極電極31上形成非電壓可變電容器時，亦可不設置電極MB而於閘極電極31之間隔著絕緣層設置電極51(參考第1圖)，該情況中不透過電極MB而係對閘極電極31施加偏壓Vk。

第6圖係應用本發明之電壓控制可變電容之電壓控制振盪器之一例，155為晶體振盪器、6為差分放大器、7為控制電壓輸出部，而由晶體振盪器155之一端側輸出振盪輸出。晶體振盪器155之兩端連接有前述電壓控制可變電容器2組。亦即2組之電壓控制可變電容器為相同構造。

第7圖係應用本發明之電壓控制可變電容器之電壓控制震盪器之其他例子，作為使用電壓控制振盪器之振盪電路現行為柯匹次電路(Colpitts circuit)。第7圖中顯示100係第1圖所示之電壓控制可變電容器，而虛線框內放置有第1圖所記載之偏壓電阻R。101係形成放大器之電晶體、102及103係電阻、104及105係電容器、106為電阻、VCC為電壓源、Vbb為朝電晶體101之基極供給之偏壓。第7圖之電路雖然節點B為接地，但若節點B構成為不接地時，則不要前述偏壓電阻R。

又，亦可使用所謂LC共振電路來作為本發明所應用之電壓控制震盪器。

前述之第1實施型態之電壓控制可變電容器之電路係以MOS型電容元件之下部電極(N井21)與矽基板(相當於符號2之部分)之間之寄生電容較大之前提來做考量的構造。一般之半導體製程中，MOS型電容元件之下部電極與矽基板由於係以PN分離而電性分離，因此很大之接合電容會附著於MOS型電容元件之下部電極。因此第1實施型態中對MOS型電容元件之下部電極供給控制電壓，藉此下部電極之電位由於頻率不會變化(交流而固定地)，而可使前述寄生電容之影響消失或是將其抑制。

一方面如此之構成由於必須對MOS型電容元件之上部電極(閘極電極)供給偏壓VBk，因此為使該直流偏壓不會施加至振盪電路側，必須將作為直流偏壓斷路之為非電壓可變電容器之電容器Ck串聯於MOS型電容元件CMk。因此電容器Ck之電容值越比MOS型電容元件CMk大，可得到為可變電容量之越大之電容可變比率。電容器Ck可藉由形成於遠離MOS型電容器之上部之領域，來進一步增大電容值，但若如此則裝置會大型化，且電容器Ck之MOS型電容器側之電極與矽基板間之寄生電容也會變大，故非為良策。因此若當在閘極電極上設置電容器Ck，則無可避免前述電容可變比率之大小會受到某個程度之限制。

另一方面，藉由SOI(Silicon On Insulator)基板等氧化膜MOS型電容元件之下部電極可對矽基板電性分離之製程中，MOS型電容元件之下部電極與矽基板間附著之寄生電容由於相較於PN分離而言非常小，因此即使不採用第1圖之構造也可實現與第1圖同樣之功效。

接著針對本發明之第2實施型態之電壓控制可變電容器參照第8~11圖加以說明。第2實施型態係當MOS型電容元件之下部電極與矽基板間所附著之寄生電容相較於PN分離非常小的情況下之優良例。

第8圖所顯示之裝置構造係顯示第2實施型態所使用之MOS型電容元件。該構造與第2圖之不同處在於MOS型電容元件與矽基板間形成有為絕緣膜30之例如係氧化膜之處、以及不包含電容器Ck之處。第9圖係顯示第2實施型態之電壓控制可變電容器之電路。第9圖中記載，MOS型電容元件CM1~CMn，其連接閘極電極31之電極MB於下側，而連接N井21之電極MA於上側。接著，透過各電極MA將MOS型電容器MCk之各副接觸部4共通連接，而由未圖示之電壓輸出部透過電阻R將控制電壓供給至為共通接觸點之節點B。又節點B係連接振盪電路側之節點。

該例子中，由於附著於MOS型電容元件MCk之下部電極與矽基板2間之寄生電容很小，因此可如此使下部電極側(N井21側)為交流地自由的狀態(高頻則電位會改變之狀態)。因此由於MOS型電容元件之閘極電極31側可交流且固定，因此可不設置偏壓電組而由偏壓供給部1朝電極31供給偏壓。結果則不需要為非電壓可變電容之電容器Ck。第9圖所顯示之電壓控制可變電容器，由於為各偏壓Vbk之供給點之閘極電極31於交流上則會變為接地，因此變成可藉由控制電壓VC來控制閘極電極VBk與節點B間之電容。

第10圖係應用本發明之電壓控制可變電容器之電壓控制振盪器之一例。該例子雖然使用2個第2實施型態之電壓控制可變電容量，但亦可使用1個。根據如第10圖之構造，由於偏壓VB1~VBn之各節點為交流上之假想接地點，因此有即使偏壓供給部1之電路之阻抗較高(加入阻抗)，亦可等價為理想偏壓(零阻抗)之情況的優點。

第11圖係應用第2實施型態之電壓控制可變電容器之電壓控制振盪器之其他例子，作為使用電壓控制振盪器之振盪電路現行為柯匹次電路。由於即使使用SOI製程時，附著於MOS型電容元件MCk之下部電極與矽基板2間也不會為零，因此宜判斷對於所使用之製程第1實施型態之構造與第2實施型態之構造哪個較為有利，而來辨識使用兩構造。又針對偏壓電阻R(或者102)，根據對於應用本發明之電壓控制可變電容器之電路應如何設置，可為必要也可為不要。

1‧‧‧偏壓供給部

2‧‧‧矽基板

3‧‧‧閘極氧化膜

4、4’‧‧‧副接觸部

5.、MA、MB、53‧‧‧電極

6‧‧‧差分放大器

7‧‧‧控制電壓輸出部

21‧‧‧N井層

21’‧‧‧P井層

31‧‧‧閘極電極

32‧‧‧導電通路

33‧‧‧選取電極

40‧‧‧氧化矽(SiO2)膜

41‧‧‧導電路徑

50‧‧‧絕緣層

51‧‧‧(對向電極)電極

52‧‧‧周緣部

100‧‧‧電壓控制可變電容器

102、103、106、R‧‧‧電阻

A、B‧‧‧節點

C1~Cn‧‧‧(為非電壓可變型電容器之電容器)電容器

CM1~CMn‧‧‧MOS型電容元件

VB1~VBn‧‧‧偏壓

VC‧‧‧控制電壓

第1圖顯示本發明之電壓控制可變電容器之地1實施形態之電路圖。

1‧‧‧偏壓供給部

A、B‧‧‧節點

C1~Cn‧‧‧電容器

CM1~CMn‧‧‧MOS型電容元件

R‧‧‧電阻

VB1~VBn‧‧‧偏壓

MA、MB‧‧‧電極

Claims

一種電壓控制振盪器，其於振盪部的兩端設有差動放大器，具有(1)第1電壓控制可變電容與第2電壓控制可變電容，(2)前述第1電壓控制可變電容及第2電壓控制可變電容各自具有：(2-1)使用複數個MOS型電容元件，且該MOS型電容元件包含有N型井層、隔著閘極氧化膜形成於該井層上之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由N型雜質濃度比井層多之N⁺層所形成之接觸層；(2-2)前述複數個MOS型電容元件之接觸層中之各個MOS型電容元件之接觸層係電性共通連接；(2-3)設有偏壓供給部，其係用以朝各MOS型電容元件之閘極電極供給相互不同之直流偏壓；(2-4)設有複數個非電壓可變型電容元件，其一端係各自連接前述MOS型電容元件之閘極電極，而另一端係共通連接；及(2-5)令在閘極電極之電壓已達到大於前述井層時且形成於井層之空乏層消滅時的井層與閘極電極之間的電壓為Vt，設定使差電壓小於MOS型電容元件之前述電壓Vt，前述差電壓是在偏壓大小相鄰之偏壓之中，從大的偏壓中減去小的偏壓者，而前述MOS型電容元件施加有前述大的偏壓；且(3)在前述振盪部的一端側連接前述第1電壓控制可變電容中的複數個非電壓可變電容元件的另一端側，在前述振盪部的另一端側連接前述第2電壓控制可變電容中的複數個非電壓可變電容元件的另一端側，(4)藉由朝前述接觸層供給控制電壓，來控制前述複數個MOS型電容元件之共通連接點與前述複數個非電壓可變型電容元件之共通連接點間的電容值。
如申請專利範圍第1項之電壓控制振盪器，其中各個非電壓可變型電容元件之電容部分係重疊於閘極電極而設置。
一種電壓控制振盪器，其於振盪部的兩端設有差動放大器，具有(1)第1電壓控制可變電容與第2電壓控制可變電容，(2)前述第1電壓控制可變電容及第2電壓控制可變電容各自具有：(2-1)使用複數個MOS型電容元件，且該MOS型電容元件包含有P型井層、隔著閘極氧化膜形成於該井層上之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由P型雜質濃度比井層多之P⁺層所形成之接觸層；(2-2)前述複數個MOS型電容元件之閘極電極中之各個MOS型電容元件之閘極電極係電性共通連接；(2-3)設有偏壓供給部，其係用以朝各MOS型電容元件之接觸層供給相互不同之直流偏壓；(2-4)設有複數個非電壓可變型電容元件，其一端係各自連接前述MOS型電容元件之接觸層，而另一端係共通連接；及 (2-5)令在井層之電壓已達到大於前述閘極電極時且形成於井層之空乏層消滅時的井層與閘極電極之間的電壓為Vt，設定使差電壓小於MOS型電容元件之前述電壓Vt，前述差電壓是在偏壓大小相鄰之偏壓之中，從大的偏壓中減去小的偏壓者，而前述MOS型電容元件施加有前述大的偏壓；且(3)在前述振盪部的一端側連接前述第1電壓控制可變電容中的複數個非電壓可變電容元件的另一端側，在前述振盪部的另一端側連接前述第2電壓控制可變電容中的複數個非電壓可變電容元件的另一端側，(4)藉由朝前述閘極電極供給控制電壓，來控制前述複數個MOS型電容元件之共通接點與前述複數個非電壓可變型電容元件之共通接點間的電容值。
一種電壓控制振盪器，其於振盪部的兩端設有差動放大器，具有(1)第1電壓控制可變電容與第2電壓控制可變電容，(2)前述第1電壓控制可變電容及第2電壓控制可變電容各自具有：(2-1)使用複數個MOS型電容元件，且該MOS型電容元件包含有N型井層、隔著閘極氧化膜形成於該井層上之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由N型雜質濃度比井層多之N⁺層所形成之接觸層；(2-2)前述複數個MOS型電容元件之接觸層中之各個MOS型電容元件之接觸層係電性共通連接； (2-3)設有偏壓供給部，其係用以朝各MOS型電容元件之閘極電極供給相互不同之直流偏壓；及(2-4)令在閘極電極之電壓已達到大於前述井層時且形成於井層之空乏層消滅時的井層與閘極電極之間的電壓為Vt，設定使差電壓小於MOS型電容元件之前述電壓Vt，前述差電壓是在偏壓大小相鄰之偏壓之中，從大的偏壓中減去小的偏壓者，而前述MOS型電容元件施加有前述大的偏壓；(3)在前述振盪部的一端側連接前述第1電壓控制可變電容的各接觸層，在前述振盪部的另一端側連接前述第2電壓控制可變電容的各接觸層，(4)藉由朝前述接觸層供給控制電壓，來控制前述複數個MOS型電容元件之共通接點與MOS型電容元件之閘極電極側間的電容值。
一種電壓控制振盪器，其於振盪部的兩端設有差動放大器，具有(1)第1電壓控制可變電容與第2電壓控制可變電容，(2)前述第1電壓控制可變電容及第2電壓控制可變電容各自具有：(2-1)使用複數個MOS型電容元件，且該MOS型電容元件包含有P型井層、隔著閘極氧化膜形成於該井層上之閘極電極、及在朝面方向離開前述閘極電極之位置形成於前述井層內且由P型雜質濃度比井層多之P⁺層所形成之接觸層；(2-2)前述複數個MOS型電容元件之閘極電極中之各個 MOS型電容元件之閘極電極係電性共通連接；(2-3)設有偏壓供給部，其係用以朝各MOS型電容元件之接觸層供給相互不同之直流偏壓；及(2-4)令在井層之電壓已達到大於前述閘極電極時且形成於井層之空乏層消滅時的井層與閘極電極之間的電壓為Vt，設定使差電壓小於MOS型電容元件之前述電壓Vt，前述差電壓是在偏壓大小相鄰之偏壓之中，從大的偏壓中減去小的偏壓者，而前述MOS型電容元件施加有前述大的偏壓；(3)在前述振盪部的一端側連接前述第1電壓控制可變電容的各閘極電極，在前述振盪部的另一端側連接前述第2電壓控制可變電容的各閘極電極，(4)藉由朝前述閘極電極供給控制電壓，來控制前述複數MOS型電容元件之共通接點與MOS型電容元件之接觸層側間的電容值。
如申請專利範圍第1~5項中任一項之電壓控制振盪器，其中於複數個MOS型電容元件之群及複數個非電壓可變型電容元件之群中，至少針對一群進行電容量之加權，而使控制電壓與振盪頻率成為比例關係。
如申請專利範圍第1~5項中任一項之電壓控制振盪器，其中進行偏壓之加權而使控制電壓與振盪頻率成為比例關係。
如申請專利範圍第6項之電壓控制振盪器，其中進行偏壓之加權而使控制電壓與振盪頻率成為比例關係。