CN107634053B - 切换式电容器电路结构及控制其源极-漏极电阻的方法 - Google Patents

切换式电容器电路结构及控制其源极-漏极电阻的方法 Download PDF

Info

Publication number
CN107634053B
CN107634053B CN201710588674.1A CN201710588674A CN107634053B CN 107634053 B CN107634053 B CN 107634053B CN 201710588674 A CN201710588674 A CN 201710588674A CN 107634053 B CN107634053 B CN 107634053B
Authority
CN
China
Prior art keywords
node
transistor
coupled
switching transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710588674.1A
Other languages
English (en)
Other versions
CN107634053A (zh
Inventor
张弛
A·巴拉苏布拉马尼扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawam International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN107634053A publication Critical patent/CN107634053A/zh
Application granted granted Critical
Publication of CN107634053B publication Critical patent/CN107634053B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及切换式电容器电路结构及控制其源极‑漏极电阻的方法，其具体实施例提供一种电路结构包括：包括栅极接端、背栅极接端、源极接端、及漏极接端的切换晶体管；耦合至该切换晶体管的该背栅极接端的偏压节点，该偏压节点可于导通(on)状态与断开(off)状态之间交替选择；源极耦合至该切换晶体管的第一电容器；漏极耦合至该切换电容器的第二电容器；以及源极耦合至该切换晶体管的第一使能节点，该第一使能节点可于导通状态与断开状态之间交替选择。

Description

切换式电容器电路结构及控制其源极-漏极电阻的方法
技术领域
本发明的具体实施例大体上关于集成电路、硅制程技术，并且更尤指用于切换电容器的电路结构、及控制切换电容器中开关源极-漏极电阻的方法。本文中所述的各项具体实施例可用在各种应用中，例如：振荡器电路。
背景技术
在集成电路(IC)结构中，晶体管是一种用于实施数字(digital)电路设计的关键组件。大体上，晶体管包括三个电气接端(terminals)：源极、漏极与栅极。通过对栅极接端施加不同电压，可将介于晶体管的源极接端与漏极接端之间电流的流动切换为导通(on)或断开(off)。可将晶体管的栅极接端处是否存在外施电压鉴别为该晶体管的“导通”与“断开”状态。因此，举例来说，通过操纵对各晶体管的栅极所施加的电压，并且由此影响各晶体管的源极接端与漏极接端之间电流的流动，晶体管可在各种IC设计中作用为切换组件。
晶体管设计与置放会影响电子电路中互连组件的电气行为。信号处理应用中一种现有的组件配置为切换式电容器电路。切换式电容器电路可包括电连接至晶体管的源极及/或漏极接端的一或多个电容器，使得该晶体管支配IC结构用以对电路中各个电容器进行充电与放电的能力。切换式电容器可具有各式各样的应用，尤其是在微电路中的应用，并且一例示性应用可包括振荡器电路，亦称为“振荡器”。振荡器大体上含括产生交流电流及/或电压(AC)输出的任何电路。现有的振荡器内可具有多个晶体管，例如：可在设计方面旨在呈现预定操作特性的金属氧化物半导体场效晶体管(MOSFET)。举例而言，可在制造具有特定尺寸的MOSFET之后，预定栅极的用于操纵介于源极接端与漏极接端之间电流流动的“临限(threshold)电压”。随着IC技术持续缩减尺寸，用以提供内有切换式电容器的高效能振荡器的能力存在显著的技术挑战。
发明内容
本发明的第一态样提供一种切换式电容器电路结构，其包括：包括栅极接端、背栅极接端、源极接端、及漏极接端的切换晶体管；耦合至该切换晶体管的该背栅极接端的偏压节点(biasing node)，该偏压节点可于导通状态与断开状态之间交替选择；源极耦合至该切换晶体管的第一电容器；漏极耦合至该切换电容器的第二电容器；以及栅极耦合至该切换晶体管的第一使能节点，该第一使能节点可于导通状态与断开状态之间交替选择。
本发明的第二态样提供一种控制切换式电容器电路中源极-漏极电阻的方法，该方法包括：对电路结构的偏压节点施加偏压(voltage bias)，该电路结构包括：包括栅极接端、耦合至该偏压节点的背栅极接端、源极接端、及漏极接端的切换晶体管，源极耦合至该切换晶体管的第一电容器，以及漏极耦合至该切换电容器的第二电容器；其中施加该偏压使跨该切换晶体管的该源极端子与漏极接端的该第一电容器与第二电容器之间的源极-漏极电阻降低；以及在对该切换晶体管的该背栅极接端施加该偏压期间，对该切换晶体管的该栅极接端施加使能电压。
本发明的第三态样提供一种切换式电容器电路结构，其包括：包括栅极接端、背栅极接端、源极接端、及漏极接端的切换晶体管；耦合至该切换晶体管的该背栅极接端的偏压节点，该偏压节点可于导通状态与断开状态之间交替选择；于第一节点上源极耦合至该切换晶体管的第一电容器；于第二节点上漏极耦合至该切换电容器的第二电容器；源极耦合至该第一节点的第一节点晶体管，使得该第一节点晶体管的源极接端直接连接至该第一电容器、及该切换晶体管的该源极接端；源极耦合至该第二节点的第二节点晶体管，使得该第二节点晶体管的源极接端直接连接至该第二电容器、及该切换晶体管的该漏极接端；以及栅极耦合至该切换晶体管、该第一节点晶体管及该第二节点晶体管的第一使能节点，该第一使能节点可于导通状态与断开状态之间交替选择。
附图说明
本发明的这些及其它特征经由以下本发明各项态样的详细说明，搭配绘示本发明各项具体实施例的附图，将得以更加轻易了解，其中：
图1根据本发明的具体实施例，展示集成电路(IC)结构的示意图。
图2展示通过应用现有主体(bulk)处理技术所制作的现有晶体管结构的截面图。
图3根据本发明的具体实施例，展示IC结构中切换晶体管的截面图。
图4及图5在根据例示性应用的振荡器电路中，根据本发明提供 IC结构的示意图。
图6根据本发明，就IC结构展示等效电路图的示意图，有切换晶体管处于导通状态。
图7根据本发明，就IC结构展示等效电路图的示意图，有切换晶体管处于断开状态。
图8根据本发明的具体实施例，展示控制切换式电容器电路中源极-漏极电阻的方法的说明性流程图。
注意到的是，本发明的图式不必然按照比例。该等图式用意仅在于绘示本发明的典型态样，因而不应该视为限制本发明的范畴。在图式中，相似的数符代表该等图式之间相似的组件。
主要组件符号说明
10 使能节点
12 晶体管
14 振荡节点
20 衬底
26 通道区
28 源极区
30 漏极区
32 栅极区
34 沟槽隔离
36 接端
100 结构、电路结构或切换电容器电路结构
102 晶体管或切换晶体管
104 偏压节点
106 电容器或第一电容器
108 电容器或第二电容器
110 使能节点或第一使能节点
112 节点、第一节点、振荡节点或第一振荡节点
114 节点、第二节点、振荡节点或第二振荡节点
116 晶体管、节点晶体管或第一节点晶体管
118 晶体管、节点晶体管或第二节点晶体管
120 衬底
122 N型阱 区
124 埋置型绝缘体层
126 通道区
128 源极接端
130 漏极接端
132 栅极堆叠
134 沟槽隔离
136 背栅极接端
138 旁路晶体管或第一旁路晶体管
140 旁路晶体管或第二旁路晶体管
142 使能节点或第二使能节点
146 反相器
150 振荡器电路
152 晶体管
154 电力供应
160 晶体管阵列
BG 背栅极接端
C 电容器组件
Cp 寄生电容
D1 接端或漏极接端
D2、D3 节点
G1 栅极接端
G2、G3 节点
L 电感器组件
N1 节点或第一节点
N2 节点或第二节点
Rb1、Rb2 源极-漏极电阻
Rn1、Rn2 源极-漏极电阻
RS-D 源极-漏极电阻
S1 接端或源极接端
S2 漏极节点
S3 节点
S1至S4 步骤。
具体实施方式
以下说明中参照形成该说明其中一部分的附图，并且其中举例来说，所展示的是里面可实践本指导的特定例示性具体实施例。这些具体实施例经过充分详述，使所属领域技术人员能够实践本指导，并且要理解的是，可使用其它具体实施例，并且可施作变更而不脱离本指导的范畴。因此，以下说明仅为说明性。
本发明的具体实施例包括切换式电容器电路结构、以及至少对切换式电容器电路结构中切换晶体管的源极-漏极电阻进行控制的方法。该结构可包括切换晶体管，该切换晶体管透过其源极接端与漏极接端直接电耦合至第一电容器与第二电容器。切换晶体管的栅极接端可耦合至第一使能节点(enabling node)，使得至少对第一使能节点施加临限电压而透过切换晶体管的源极接端与漏极接端，使第一电容器电连接至第二电容器。切换晶体管亦可透过其背栅极接端耦合至偏压节点。举例来说，形式为绝缘体上覆半导体(semiconductor on insulator； SOI)晶体管的切换晶体管(例如：完全耗尽型(FDSOI)晶体管)可提供附加接端，用于控制晶体管的通道区邻近处的区域的电压，如本文中别处所述。通过透过切换晶体管的背栅极对通道区提供附加电压，相对于现有振荡器电路中的晶体管，对偏压节点施加电压可使切换晶体管的临限电压降低。偏压节点亦可影响切换晶体管的其它物理与电气特性，使得切换晶体管可用在各种装置组态及背景中。
如相比于现有的切换式电容器，本文中所述本发明的具体实施例可提供数项技术及商用优势。举例来说，使用有背栅极接端耦合至偏压节点的切换晶体管可容许用户、制造商等在制造期间及/或部署之后调整切换晶体管的临限电压。现有的切换晶体管可能不提供这种能力，因为按照现有形成的晶体管可包括置于例如现有衬底的p掺杂井体内的通道区。施加至此一结构的任何偏压将会受到与偏压形成于其中的晶体管的栅极相关联的漏电流所限制。相对于无接端供施加背栅极偏压的现有晶体管，包括背栅极偏压的切换晶体管亦可使切换晶体管的寄生源极-漏极电阻降低。举例来说，若要顾及装置的制造及温度变异，亦可在部署之后改变根据本发明的切换晶体管的背栅极偏压。切换式电容器电路中背栅极偏压式切换电容器的这些不同特征亦可避免使用在设计方面旨在通过现有技术补偿相同设计考虑因素的附加电路组件。
请参阅图1，根据本发明的具体实施例展示切换电容器电路结构 (下文称为“电路结构”或“结构”)100。结构100可包括切换晶体管102，其除了源极接端S1与漏极接端D1以外，还包括栅极接端G1、背栅极接端BG。偏压节点104可直接电连接(即电耦合，但之间没有中介电路组件)至切换晶体管102的背栅极接端BG。偏压节点104举例来说，可通过交替连接至预定的“高”及“低”电压，在导通状态与断开状态之间交替选择。举例来说，大约五百毫伏(mV)至大约六伏特的电压可定义高电压，而大约零mV至大约负六伏特的电压可定义低电压。据了解，任何可想到的电压或电压范围可定义用于实施电路功能、逻辑等的各别高电压位准与低电压位准。第一电容器106可源极耦合至切换电容器102，而第二电容器108可漏极耦合至切换电容器 102。第一使能节点110可直接电耦合至切换晶体管102的栅极接端G1，并且举例来说，亦可通过包括或耦合至可在高电压位准与低电压位准之间切换的可调整电压源(图未示)，而可在导通状态与断开状态之间交替选择。各电容器106、108可以是振荡器电路(例如：电压控制振荡器电路或数字控制振荡器电路)的操作性电容器组件。更普遍来说，结构100可体现或形成产生交流(AC)输出的任何电路的部分，该交流输出可通过操纵对其中电路组件所提供的电压及/或信号来控制。
第一振荡节点112可耦合至第一电容器106的一个接端，而第一电容器106的另一接端可源极耦合至切换晶体管102，如本文中别处所述。另外，第二电容器108可于一个接端处漏极耦合至切换晶体管102，并且于其另一接端处耦合至第二节点114。第一振荡节点112与第二振荡节点114可由此界定连至结构100的两个输入或输出(例如：振荡器的极化与调节输入节点、输出节点，如所属技术领域的常见用语)，使得处于导通状态的第一使能节点110自第一振荡节点112通过第一电容器106、切换晶体管102、及第二电容器108至第二振荡节点114 建立一串联电连接，反之亦然。若要自各振荡节点112、114至与结构 100耦合的其它晶体管组件提供电连接，第一使能节点110亦可栅极耦合至第一节点晶体管116与第二节点晶体管118。这种配置可造成第一使能节点110响应于对其施加的高或导通电压位准，允许非常小的电流通过第一节点晶体管116与第二节点晶体管118流动，由此将节点 N1与N2设定至接地电位。第一节点晶体管116与第二节点晶体管118 的源极或漏极接端可直接电连接至结构100的第一节点N1与第二节点 N2，于此处，第一电容器106连接至切换晶体管102(N1)，并且第二电容器108连接至切换晶体管102(N2)。图1中自第一节点晶体管116 与第二节点晶体管118的漏极接端延伸的箭号代表接至其它电路组件及/或独立电路结构的连接。
请参阅图2，将现有晶体管12绘示为一实施例，用以进一步强调根据本发明的具体实施例的切换晶体管102的特征。现有晶体管12举例来说，可通过现有制作技术来制作，其可在主体硅衬底上运作。现有晶体管12从而可在衬底20中形成，其举例来说，包括如本文中别处所述的一种或多种半导体材料。现有晶体管12的第一节点N1与第二节点N2可耦合至衬底20的内有包括导电掺质的区域，例如：通过通道区26所分开的源极区28与漏极区30。通道区26上所形成的栅极区 32可耦合至使能节点10，用以控制通道区26内导电通道的形成。沟槽隔离34的群组可由电气绝缘材料所形成，使得区域26、28、30彼此侧向隔开。在现有晶体管12中，振荡节点14可耦合至区域26、28、 30侧向外部的接端36。如图所示，沟槽隔离34在接端36与区域26、28、30及/或其它组件之间形成绝缘阻障物。现有晶体管12中各组件的进一步特征(例如：功能与材料组成)乃相对于切换晶体管102中的类似组件在本文中别处详述。
请参阅图3，所示为切换晶体管102的截面图，用以绘示本发明的具体实施例中结构100(图1)的操作性特征。切换晶体管102可形成有用于使跨其源极接端S1与漏极接端D1的电阻降低的结构化特征。切换晶体管102的这些属性进而可提升结构100中相关联电容器差异(第一电容器106与第二电容器108的电容差异)的质量因子(通常以“Q”来表示)。此类质量因子(quality factor)提升可提供例如振荡器等电路中的效能优势，包括但不限于：噪声更佳、功率消耗更小、硅面积更小等。切换晶体管102可在衬底120内形成。衬底120可包括可由任何目前已知或往后才开发的半导体材料所组成，其可包括但不限于硅、锗、碳化硅、以及那些实质由具有化学式AlX1GaX2InNX3AsY1PY2NY3SbY4所界定组成的一或多种III-V族化合物半导体所组成，其中X1、X2、 X3、Y1、Y2、Y3及Y4为各大于或等于零且X1+X2+X3+Y1+Y2+Y2+Y4＝1 (1为总莫耳量(mole quantity))的相对比例。其它合适的衬底包括具有ZnA1CdA2SeB1TeB2组成的II-VI族化合物半导体，其中A1、A2、B1 及B2为各大于或等于零且A1+A2+B1+B2＝1(1为总莫耳量)的相对比例。在一例示性具体实施例中，衬底120的整体或其一部分可受应变。
衬底120的n型掺杂阱 (N型阱 )区122可布植有用以变更其电气特性的一或多种掺杂化合物。掺杂大体上是指藉以将异物(“掺质”) 添加至半导体结构用以改变其例如电阻率及/或导电率等电气特性的程序。就本文中论述掺杂特定掺杂类型(例如：p型或n型)而言，据了解，可在替代具体实施例中实施相反掺杂类型。布植是指离子朝向固体表面加速以基于所布植离子的能量穿透固体深达预定范围的程序。因此，N型阱 区122可包括如同衬底120的剩余部分的材料组成，但其内可另外包括掺质材料。埋置型绝缘体层124在所属技术领域中亦称为“埋置型氧化物(buried oxide)”或“BOX”层，可使衬底120 的N型阱 区122与切换晶体管102的通道区126分开。切换晶体管102 由此提供“完全耗尽型绝缘体上覆半导体”(fully-depleted semiconductor on insulator；FDSOI)结构，可通过包括埋置型绝缘体层124、背栅极接触等与其它结构(例如：现有晶体管12(图2)) 区别，由此容许诸如可就切换晶体管102调整临限电压等技术优势，如本文中别处所述。
通道区126可将切换晶体管102的源极接端128电耦合至切换晶体管102的漏极接端130。通道区126上方可安置栅极堆叠132，使得第一使能电压110的电压透过通道区126控制介于源极接端128与漏极接端130之间的导电率。除了用于将栅极堆叠132的(多种)导电金属与至少通道区126分开的栅极介电材料(以黑影表示)以外，栅极堆叠132还内可具有例如一或多种导电金属。沟槽隔离134的群组另外还可使切换晶体管102的各个区域彼此电气及实体分开。沟槽隔离134可由诸如SiO2等任何绝缘材料、或具有高介电常数的“高k”介电质所组成，该高介电常数举例而言，可高于3.9。在一些情况中，沟槽隔离134可由氧化物物质所组成。适用于组成沟槽隔离134的材料举例而言，可包括二氧化硅(SiO2)、氮化硅(SiN)、氧化铪(HfO2)、矾土(Al2O3)、氧化钇(Y2O3)、氧化钽(Ta2O5)、二氧化钛(TiO2)、氧化镨(Pr2O3)、氧化锆(ZrO2)、氧化铒(ErOx)、以及其它目前已知或以后才开发的具有类似特性的材料。
若要透过通道区126进一步影响介于诸接端128、130之间的导电率，N型阱 区122可透过衬底120内的背栅极接端136来电耦合至偏压节点104。对背栅极接端136施加电位可在N型阱 区122内诱发电荷，由此跨埋置型绝缘体层124在N型阱 区122与通道区126之间建立电位差。除了其它效应，N型阱 区122与衬底120的通道区126之间这样的电位差还可降低切换晶体管102的临限电压，亦即用于诱发源极接端128与漏极接端130之间跨通道区126的导电率的最小电压，如本文中所述。特别的是，相对于未对背栅极接端136施加电压时切换晶体管102的临限电压，对背栅极接端136施加背栅极偏压可降低切换晶体管102的临限电压，由此降低源极漏极电阻。此外，切换晶体管 102的能力还可相对于现有应用及晶体管结构容许更小的宽度(节省硅面积)。在一例示性具体实施例中，通道区126的宽度(进入及出自图页的平面)可介于大约0.3微米(μm)与大约2.4μm之间。源极接端 128与漏极接端130之间通道区126的长度(亦即，图页的的平面内由左向右)举例来说，可为大约二十纳米(nm)。
请回到图1，实施内有切换晶体管102包括背栅极接端136(例如：依照诸如图3所示的结构)的电路结构100可容许用户在操作期间改变结构100的电气特性。相对于内有现有晶体管(例如无背栅极接端 136的NMOS晶体管)的电路结构，结构100可与通道区126(图3)的增加/减少(可变)的临限电压及/或尺寸范围配合运作。结构100的具体实施例亦可包括用于对第一电容器106与第二电容器108进行控制的附加结构。特别的是，结构100可包括源极耦合与漏极耦合至各电容器106的对置接端的第一旁路晶体管138与第二旁路晶体管140。连至旁路晶体管138的源极连接与漏极连接乃以节点S2与D2来表示，而连至第二旁路晶体管140的源极连接与漏极连接乃以节点S3与D3来表示。
各旁路晶体管138、140可于电接触的各别点位处栅极耦合至第二使能节点142(以图1中的节点G2、G3展示)。当旁路晶体管138、140 处于“导通”状态时，旁路晶体管138、140可从而选择性地允许电流自第一节点112与第二节点114流动至旁路的第一电容器106与第二电容器108。处于“断开”状态的旁路晶体管138、140可造成电流通过电容器106、108流动，如本文中别处所述。若要提供切换式电容器功能，第二使能节点142与第一使能节点110透过电气插置于其之间的反相器(inverter)146来耦合。反相器大体上是指用于在两个互连组件之间于“高”与“低”(反之亦然)之间切换电压的现有二端电路组件。反相器146可造成第一使能节点110与第二使能节点142具有相反值，使得处于高电压的第一使能节点110可造成第二使能节点142 处于低电压，反之亦然。第一使能节点110与第二使能节点142透过反相器146的耦合由此在晶体管102、116、118处于断开状态时，造成旁路晶体管138、140处于导通状态，反之亦然。IC结构100的具体实施例从而提供可切换、改变等的切换式电容器电路，电容器在振荡电路中作用为“IN”与“OUT”电容器，并且从而为例如振荡器等许多 IC电路提供可调协能力。
请一并参阅图4及图5，根据本发明的应用，所示乃作为振荡器电路架构某部分的IC结构100的例示性应用。如图4所示，振荡器电路150(例如：电压控制或数字控制振荡器)可包括多个晶体管152，该多个晶体管在其栅极处耦合至第一节点112或第二节点114，并且在其源极接端与漏极接端处耦合至其它节点112、114，其中振荡器电路150 包括连接至各晶体管152的电力供应154。等效电容器组件C与电感器组件L在振荡器电路150的示意图中的各节点112、114之间以并联方式连接至晶体管152。在图5的示意图中，各群组的晶体管152可用晶体管阵列160来取代，其包括耦合至第一节点112与第二节点114的 IC结构100的多项具体实施例，由此为振荡器电路150透过其中的切换晶体管102来提供可调协能力。为了顾及各种设计偏好及/或要求，可将晶体管阵列160改变成于其中包括任何所欲数目的切换晶体管 102。更具体地说，切换晶体管102(其举例来说，可包括如本文中所述的完全耗尽型SOI晶体管)可对切换晶体管102的临限电压及源极- 漏极电阻提供背栅极控制，由此提升振荡器电路150的质量因子。振荡器电路150的质量因子的此类改善可产生诸如功率消耗降低、电路可保持能力(tenability)改善、及运作期间噪声减少等效益。
请一并参阅图1及图6，图6就结构100在切换晶体管102与节点晶体管116、118处于导通状态而旁路晶体管138、140处于断开状态时的情况，提供等效电路图的示意图。如图6所示，切换晶体管102 可在源极节点S1与漏极节点D1之间提供电连接，各耦合于第一振荡节点112和第二振荡节点114与电路的其余部分之间。在导通状态中，为了顾及节点S1、D1之间的电压损耗，源极节点S1与漏极节点D1之间的电连接可具有相关联的源极-漏极电阻RS-D。若要顾及与源极-漏极电阻RS-D平行的寄生电容Cp，可进一步模型化处于导通状态的切换晶体管 102。相比于现有晶体管12，切换晶体管102的寄生电容Cp在FDSOI 技术中显著更低，并且Cp在现有晶体管12中因其中任何掺杂阱 体组件的空乏电容的关系而亦可更大。此类限制得以在切换晶体管102的具体实施例中避免。如图1所示，并且如本文中别处所述，对切换晶体管102施加背栅极偏压使临限电压降低，并且因此使源极-漏极电阻RS-D降低。晶体管内的电流与电阻可依据数学模型来表示，例如，源极漏极电阻(RS-D)与电压过驱动(Vg-s–Vt(栅极-源极电压减临限电压)) 成反比。依据电压模型对切换晶体管102电压实现背栅极电压使电压过驱动增大，并且因此使RS-D降低。在现有应用中，RS-D将通过缩减现有晶体管12的宽度以使用更大半导体材料面积来降低。
除了切换晶体管102的这些特性以外，处于导通状态的第一节点晶体管与第二节点晶体管亦可在源极节点S1和漏极节点S2与其余电路组件之间呈现源极-漏极电阻(分别是Rn1、Rn2)。处于断开状态的旁路晶体管138、140可造成电流自振荡节点112、114通过第一电容器106 与第二电容器108。各旁路晶体管138、140可对旁路晶体管138、140 内的各种结构、及/或其它组件具有代表漏电流的相关联固有寄生电容 Cp，其举例来说，可出于实体限制条件及/或制造变异。结构100的其余节点亦可包括固有寄生电容Cp，其举例来说，出于制造及/或设计限制条件。无论如何，对切换晶体管102施加背栅极偏压可相对于现有结构使源极-漏极电阻RS-D降低，及/或可提供大约相同的源极-漏极电阻RS-D值，但相对于现有结构，通道区宽度缩减，如本文中别处所述。
请一并参阅图1及图7，图7就结构100在切换晶体管102与节点晶体管116、118(仅限图1)处于断开状态而旁路晶体管138、140处于导通状态时的情况，提供等效电路图的示意图。如本文中别处所提，若要顾及结构100中的任何电压损耗，可将结构100模型化以在第一晶体管106与第二晶体管108的各接端处包括寄生电容Cp。另外，处于断开状态的切换晶体管102可持续在其源极接端S1与漏极接端D1之间呈现寄生电容Cp。然而，处于断开状态的切换晶体管102可消除切换晶体管102的各接端S1、D1之间的电连接，使得仅寄生电容Cp造成切换晶体管102的源极接端与漏极接端彼此连接。相比于(多个)现有晶体管12，就切换晶体管102的具体实施例而言，此寄生电容Cp实质更低。
旁路晶体管138、140可具有与第一电容器106和第二电容器108 并联的各别源极-漏极电阻Rb1、Rb2及寄生电容Cp。相对于出于这些组件的电容的第一电容器106与第二电容器108的阻抗，旁路晶体管138、 140可具有大幅降低的电阻(Rb1、Rb2)及/或阻抗(Cp)，容许电流在旁路晶体管138、140导通时自振荡节点112、114流至旁路的第一电容器106与第二电容器108。举例来说，通过将旁路晶体管138、140反相耦合至第一使能节点110，旁路晶体管138、140可由此在切换晶体管102的导通状态与断开状态之间容许结构100提供运作期间的切换式电容器能力。当切换晶体管102断开时，介于第一使能节点110与第二使能节点142之间的耦合电容器可容许实质忽视电容器106、108。相对于切换晶体管102被导通，此进一步电阻降低可允许进一步缩减切换晶体管102的通道区126(图3)的尺寸。
请一并参阅图1及图8，相对于通过现有技术来形成或操作结构 100，根据本发明的方法从而可包括对例如结构100的切换式电容器电路的切换晶体管102中的源极-漏极电阻进行控制的方法。在一例示性具体实施例中，于步骤S1，本发明的方法可包括提供结构100的一具体实施例，如本文中别处所述(例如：通过制作、购买、修改、及/或提供结构100的具体实施例的其它程序来提供)。图8所示的步骤S1 使用虚线轮廓指出此步骤可初步进行及/或独立于本文中所述其它程序实施。于步骤S2，根据本发明的方法可包括对切换晶体管102(例如：透过偏压节点104)施加背栅极偏压，使得跨切换晶体管102的源极-漏极电阻降低。另外，亦可于步骤S3对第一使能节点110施加电压，以使切换晶体管102(以及任选地，第一节点晶体管116与第二节点晶体管118)进入导通状态。步骤S3中偏压的施加可与步骤S2中自偏压节点104对切换晶体管102的背栅极施加偏压并行，举例来说，用以使跨切换晶体管102的源极-漏极电阻维持降低。
在一些情况下，根据本发明的方法可包括在第一使能节点110处对旁路晶体管138、140的栅极接端施加使能电压的反相，亦即于步骤 S4中在第二使能节点142处施加。步骤S4可在一些具体实施例中遭到省略，因此，乃是使用假想线来绘示。在步骤S4中对第二使能节点142 施加相反电压可造成第一旁路晶体管138与第二旁路晶体管140在切换晶体管102处于导通时断开，或在切换晶体管102处于断开时导通。此功能可出于例如：透过反相器146在第二使能节点142处将各旁路晶体管138、140栅极耦合至第一使能节点110。本方法可接着结束(“完成”)及/或按照循环方式通过返回到(多个)步骤S1及/或S2来再次地执行。可将根据本发明的方法实施为伴随程序及/或整合程序，用于操作包括切换式电容器的振荡器电路(例如：其中的第一电容器106 与第二电容器108)，以相对于现有的切换式电容器电路产生一或多项优势，诸如使结构100内所包括的切换晶体管102及/或其它组件的总尺寸缩减。
本发明的各项具体实施例的描述已为了说明目的而介绍，但用意不在于穷举或受限于所揭示的具体实施例。许多修改及变例对于所属领域技术人员将会显而易知，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语是为了最佳阐释具体实施例的原理、对市场出现的技术所作的实务应用或技术改良、或让所属领域技术人员能够理解本文中所揭示的具体实施例而选择。

Claims (17)

1.一种切换式电容器电路结构，其包含：
包括栅极接端、源极接端、及漏极接端的切换晶体管，其中，该切换晶体管更包括：
耦合该源极接端至该漏极接端的通道区；
耦合至N型井区的背栅极接端；以及
置于该通道区与该N型井区之间的埋置型绝缘体层，使得该N型井区与该通道区分开；
耦合至该切换晶体管的该背栅极接端的偏压节点，该偏压节点可于导通状态与断开状态之间交替选择；
耦合至该切换晶体管的该源极接端的第一电容器；
耦合至该切换晶体管的该漏极接端的第二电容器；以及
耦合至该切换晶体管的该栅极接端的第一使能节点，该第一使能节点可于导通状态与断开状态之间交替选择。
2.如权利要求1所述的电路结构，其中，处于该导通状态的该偏压节点降低该切换晶体管的该栅极接端的临限电压。
3.如权利要求1所述的电路结构，其中，处于该导通状态的该偏压节点相对于处于该断开状态的该偏压节点，降低该切换晶体管的源极-漏极电阻。
4.如权利要求1所述的电路结构，其中，该第一电容器与第二电容器包含电压控制振荡器电路的部分或数字控制振荡器电路的部分。
5.如权利要求1所述的电路结构，更包含：
第一旁路晶体管，该第一旁路晶体管的源极及漏极耦合至该第一电容器的对置接端；以及
第二旁路晶体管，该第二旁路晶体管的源极及漏极耦合至该第二电容器的对置接端，
其中，该第一旁路晶体管包括耦合至第二使能节点的栅极，并且其中，该第二旁路晶体管包括耦合至该第二使能节点的栅极。
6.如权利要求5所述的电路结构，其中，该第一使能节点透过反相器耦合至该第二使能节点，使得处于该断开状态的该第一使能节点造成该第二使能节点处于导通状态，或处于该导通状态的该第一使能节点造成该第二使能节点处于断开状态。
7.如权利要求1所述的电路结构，更包含：
直接置于该第一电容器与该切换晶体管的该源极接端之间的第一节点，该第一节点耦合至第一节点晶体管的漏极；以及
直接置于该第二电容器与该切换晶体管的该漏极接端之间的第二节点，该第二节点耦合至第二节点晶体管的漏极，
其中，该第一节点晶体管的栅极及该第二节点晶体管的栅极耦合至该第一使能节点。
8.一种控制切换式电容器电路中源极-漏极电阻的方法，该方法包含：
对电路结构的偏压节点施加偏压，该电路结构包括：
包括栅极接端、源极接端、及漏极接端的切换晶体管，其中，该切换晶体管更包括：
耦合该源极接端至该漏极接端的通道区；
耦合该偏压节点至N型井区的背栅极接端；以及
置于该通道区与该N型井区之间的埋置型绝缘体层，使得该N型井区与该通道区分开；
耦合至该切换晶体管的该源极接端的第一电容器，以及
耦合至该切换晶体管的该漏极接端的第二电容器；
其中，施加该偏压使跨该切换晶体管的该源极端子与漏极接端的该第一电容器与第二电容器之间的源极-漏极电阻降低；以及
在对该切换晶体管的该背栅极接端施加该偏压期间，对该切换晶体管的该栅极接端施加使能电压。
9.如权利要求8所述的方法，其中，对该切换晶体管的该背栅极接端施加该偏压相对于未对该背栅极接端施加该偏压，使该切换晶体管的该栅极接端的临限电压进一步降低。
10.如权利要求8所述的方法，其中，该电路结构更包括：
包括第一栅极的第一旁路晶体管，该第一旁路晶体管的源极及漏极耦合至该第一电容器的对置接端，以及
包括第二栅极的第二旁路晶体管，该第二旁路晶体管的源极及漏极耦合至该第二电容器的对置接端，
其中，对该切换晶体管的该栅极接端施加该使能电压更包括对该第一旁路晶体管与第二旁路晶体管的该第一栅极与第二栅极施加该使能电压的反相。
11.如权利要求10所述的方法，其中，该切换晶体管的该栅极接端透过反相器交叉耦合至该第一旁路晶体管与第二旁路晶体管的该第一栅极与第二栅极。
12.如权利要求8所述的方法，其中，该第一电容器与第二电容器包含电压控制振荡器电路的部分或数字控制振荡器电路的部分。
13.如权利要求8所述的方法，其中，该电路结构更包括：
直接置于该第一电容器与该切换晶体管的该源极接端之间的第一节点，该第一节点耦合至第一节点晶体管的漏极；以及
直接置于该第二电容器与该切换晶体管的该漏极接端之间的第二节点，该第二节点耦合至第二节点晶体管的漏极，
其中，该第一节点晶体管的栅极及该第二节点晶体管的栅极耦合至该第一使能节点，使得对该切换晶体管的该栅极接端施加该使能电压将该第一节点晶体管与该第二节点晶体管的各者切换成导通状态。
14.一种切换式电容器电路结构，其包含：
包括栅极接端、源极接端、及漏极接端的切换晶体管，其中，该切换晶体管更包括：
耦合该源极接端至该漏极接端的通道区；
耦合至N型井区的背栅极接端；以及
置于该通道区与该N型井区之间的埋置型绝缘体层，使得该N型井区与该通道区分开；
耦合至该切换晶体管的该背栅极接端的偏压节点，该偏压节点可于导通状态与断开状态之间交替选择；
于第一节点耦合至该切换晶体管的该源极接端的第一电容器；
于第二节点耦合至该切换晶体管的该漏极接端的第二电容器；
第一节点晶体管，该第一节点晶体管的漏极耦合至该第一节点，使得该第一节点晶体管的该漏极直接连接至该第一电容器、及该切换晶体管的该源极接端；
第二节点晶体管，该第二节点晶体管的漏极耦合至该第二节点，使得该第二节点晶体管的该漏极直接连接至该第二电容器、及该切换晶体管的该漏极接端；以及
耦合至该切换晶体管的该栅极接端、该第一节点晶体管及该第二节点晶体管的第一使能节点，该第一使能节点可于导通状态与断开状态之间交替选择。
15.如权利要求14所述的电路结构，更包含：
第一旁路晶体管，该第一旁路晶体管的源极及漏极耦合至该第一电容器的对置接端；以及
第二旁路晶体管，该第二旁路晶体管的源极及漏极耦合至该第二电容器的对置接端，
其中，该第一旁路晶体管的栅极与第二旁路晶体管的栅极耦合至第二使能节点。
16.如权利要求15所述的电路结构，其中，该第一使能节点透过反相器耦合至该第二使能节点，使得处于该断开状态的该第一使能节点造成该第二使能节点处于导通状态，或处于该导通状态的该第一使能节点造成该第二使能节点处于断开状态。
17.如权利要求14所述的电路结构，其中，该第一电容器与第二电容器包含电压控制振荡器电路的部分或数字控制振荡器电路的部分。
CN201710588674.1A 2016-07-19 2017-07-19 切换式电容器电路结构及控制其源极-漏极电阻的方法 Expired - Fee Related CN107634053B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/213,529 2016-07-19
US15/213,529 US10348243B2 (en) 2016-07-19 2016-07-19 Switched capacitor circuit structure with method of controlling source-drain resistance across same

Publications (2)

Publication Number Publication Date
CN107634053A CN107634053A (zh) 2018-01-26
CN107634053B true CN107634053B (zh) 2021-02-26

Family

ID=60889966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710588674.1A Expired - Fee Related CN107634053B (zh) 2016-07-19 2017-07-19 切换式电容器电路结构及控制其源极-漏极电阻的方法

Country Status (4)

Country Link
US (1) US10348243B2 (zh)
CN (1) CN107634053B (zh)
DE (1) DE102017212101A1 (zh)
TW (1) TWI684322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3806334B1 (en) * 2019-10-07 2023-08-30 IniVation AG Switched capacitor circuit
US11855642B1 (en) * 2022-09-06 2023-12-26 Globalfoundries U.S. Inc. Programmable delay circuit including threshold-voltage programmable field effect transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706226A (en) * 1996-12-31 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low voltage CMOS SRAM
CN101042930A (zh) * 2006-03-24 2007-09-26 富士通株式会社 电源单元的控制电路、电源单元及其控制方法
CN102194820A (zh) * 2010-03-03 2011-09-21 S.O.I.Tec绝缘体上硅技术公司 具有绝缘层下埋入背控制栅极的SeOI衬底上的数据通路单元
CN104051468A (zh) * 2013-03-15 2014-09-17 新加坡商格罗方德半导体私人有限公司 背栅极式非易失性内存单元
CN104272583A (zh) * 2013-02-15 2015-01-07 华为技术有限公司 一种具有尾电流源和基于变压器的振荡回路的电感电容振荡器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071790B2 (en) 2004-10-29 2006-07-04 Broadcom Corporation Method and system for a differential switched capacitor array for a voltage controlled oscillator (VCO) or a local oscillator (LO) buffer
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
US20080122519A1 (en) * 2006-06-12 2008-05-29 Nowak Edward J Method and circuits for regulating threshold voltage in transistor devices
US8193868B2 (en) 2010-04-28 2012-06-05 Freescale Semiconductor, Inc. Switched capacitor circuit for a voltage controlled oscillator
US20120286888A1 (en) 2011-05-09 2012-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Switched Capacitor Array for Voltage Controlled Oscillator
JP5690683B2 (ja) * 2011-07-22 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
FR2987709B1 (fr) 2012-03-05 2017-04-28 Soitec Silicon On Insulator Table de correspondance
KR102101836B1 (ko) 2014-07-24 2020-04-17 삼성전자 주식회사 딜레이 셀 및 이를 적용하는 지연 동기 루프 회로와 위상 동기 루프 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706226A (en) * 1996-12-31 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low voltage CMOS SRAM
CN101042930A (zh) * 2006-03-24 2007-09-26 富士通株式会社 电源单元的控制电路、电源单元及其控制方法
CN102194820A (zh) * 2010-03-03 2011-09-21 S.O.I.Tec绝缘体上硅技术公司 具有绝缘层下埋入背控制栅极的SeOI衬底上的数据通路单元
CN104272583A (zh) * 2013-02-15 2015-01-07 华为技术有限公司 一种具有尾电流源和基于变压器的振荡回路的电感电容振荡器
CN104051468A (zh) * 2013-03-15 2014-09-17 新加坡商格罗方德半导体私人有限公司 背栅极式非易失性内存单元

Also Published As

Publication number Publication date
TWI684322B (zh) 2020-02-01
US10348243B2 (en) 2019-07-09
TW201813282A (zh) 2018-04-01
CN107634053A (zh) 2018-01-26
US20180026580A1 (en) 2018-01-25
DE102017212101A1 (de) 2018-01-25

Similar Documents

Publication Publication Date Title
KR100302535B1 (ko) 가변 임계 전압을 가지는 soi형 반도체 장치 및 바이어스전압발생장치
KR100305254B1 (ko) 반도체장치
JP5172671B2 (ja) デュアルゲートｃｍｏｓ構造体を製造する方法、キャパシタ、及び、デュアルゲート・キャパシタ
US7145370B2 (en) High-voltage switches in single-well CMOS processes
JP2009064860A (ja) 半導体装置
TWI654757B (zh) 半導體元件結構中溫度效應之補償
JP6156841B2 (ja) 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
US10054974B1 (en) Current mirror devices using cascode with back-gate bias
CN107634053B (zh) 切换式电容器电路结构及控制其源极-漏极电阻的方法
CN107017304A (zh) 半导体切换装置以及制造半导体切换装置的方法
US11742356B2 (en) Semiconductor device
US10756613B2 (en) Controlling current flow between nodes with adjustable back-gate voltage
US20010035774A1 (en) Semiconductor integrated circuit
JP5269913B2 (ja) 高降伏電圧の二重ゲート半導体装置
KR20010060296A (ko) Ｓｏｉ 반도체장치 및 그 제조방법
JP4110792B2 (ja) 容量素子及び容量素子を用いた半導体集積回路
JP3940063B2 (ja) 可変容量素子および可変容量素子内蔵集積回路
KR100540404B1 (ko) 반도체 장치
US10998308B2 (en) Area-efficient bi-directional ESD structure
IL302724A (en) Field effect transistor devices
US6632686B1 (en) Silicon on insulator device design having improved floating body effect
TWI807190B (zh) 具有fdsoi電晶體的類比數位反向器電路結構
US20190199336A1 (en) Comparator having differential fdsoi transistor pair with gate connected to back-gate to reduce rts noise
US10615132B2 (en) Integrated circuit capable of operating at very high voltage and method of fabricating same
Vandana A theoretical study of low power soi technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201117

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: Kawam International Inc.

Effective date of registration: 20201117

Address after: Greater Cayman Islands, British Cayman Islands

Applicant after: Kawam International Inc.

Address before: Hamilton, Bermuda

Applicant before: Marvell International Ltd.

Effective date of registration: 20201117

Address after: Hamilton, Bermuda

Applicant after: Marvell International Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210226

Termination date: 20210719

CF01 Termination of patent right due to non-payment of annual fee