TWI517182B - 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法 - Google Patents

石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法 Download PDF

Info

Publication number
TWI517182B
TWI517182B TW100133224A TW100133224A TWI517182B TW I517182 B TWI517182 B TW I517182B TW 100133224 A TW100133224 A TW 100133224A TW 100133224 A TW100133224 A TW 100133224A TW I517182 B TWI517182 B TW I517182B
Authority
TW
Taiwan
Prior art keywords
film
graphene
interconnect
catalyst
layer
Prior art date
Application number
TW100133224A
Other languages
English (en)
Other versions
TW201230063A (en
Inventor
齋藤達朗
和田真
梶田明廣
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201230063A publication Critical patent/TW201230063A/zh
Application granted granted Critical
Publication of TWI517182B publication Critical patent/TWI517182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

石墨烯(graphene)內連線及其製造方法 [相關申請案之交互參考]
此申請案是根據先前在2010年10月5日提出的日本專利申請案2010-225776號並主張優先權，其整份文件併於本文供參考。
本文揭示的具體實施例大體上是關於一種石墨烯內連線及其製造方法。
最近，以碳基質材料作為低電阻材料應用至內連線的方法在世界上被廣泛地研究。預期具有低電阻之典型碳基質材料是奈米碳管(carbon nanotube,CNT)。根據多種奈米結構之間的差異，CNT達到各種量子效應，且可以形成絕緣體、半導體或導體。尤其是當CNT是形成為導體時，可預期量子傳導(彈道傳導)。此使得CNT可作為超低電阻材料使用代替現有的金屬材料(例如Cu內連線)。而且，因為彈道長度很大，可以預期CNT有利於長距離內連線之電傳導。
遺憾的是，CNT在側面方向(面內方向)均勻成長非常困難。因此，CNT無法在面內方向簡單地作為內連線材料使用。此外，CNT彎曲困難。此點使得無法經由使用CNT而形成例如內連線彎曲結構，並且對於圖案的佈置也 有很大的限制。
反之，將具有類似於CNT的量子傳導特性之石墨烯應用至內連線材料的方法經廣泛地研究。石墨烯是經由極薄化石墨後所得的一種新穎碳材料。據此，類似於CNT，由於量子傳導，預期石墨烯可作為LSI低電阻內連線使用代替金屬內連線。而且，石墨烯具有非常大的彈道長度，因此有利於長距離內連線之電傳導。另外，因為石墨烯結構本身是非常薄的膜(單層膜)，該膜可以經由化學蒸氣沈積法(CVD)而沈積。也就是說，石墨烯非常吻合裝置側面內連線之形成製程。
石墨烯內連線之電阻是經由每個石墨烯薄片之量子電阻、及堆積的石墨烯薄片之數量而決定。也就是說，當堆積的石墨烯薄片之數量少時電阻增加，而當堆積的石墨烯薄片之數量多時電阻下降。但是，如果堆積的石墨烯薄片之數量太多時，石墨烯薄片之間的相互作用增加，載體的移動性下降，且電阻增加。
此外，因為石墨烯薄片之間的鍵與石墨烯薄片平面內的鍵不同，石墨烯薄片之間的電傳導可能不同於石墨烯薄片平面內的電傳導。也就是說，石墨烯薄片之間的電傳導可能具有高於石墨烯薄片平面內電傳導之電阻。
根據上述，出現進一步降低石墨烯內連線的電阻之需求。
本發明之具體實施例改良石墨烯內連線之電特性。
在一般情形下，根據一個具體實施例，一種石墨烯內連線包括：第一絕緣膜；第一觸媒膜；及第一石墨烯層。該第一絕緣膜包括一個內連線渠溝。該第一觸媒膜是在該內連線渠溝兩個側表面上的該第一絕緣膜上形成。該第一石墨烯層是在該內連線渠溝兩個側表面上的該第一觸媒膜上形成，且包括與該兩個側表面呈垂直方向堆積之多個石墨烯薄片。
本發明之具體實施例可以改良石墨烯內連線之電特性。
下面將參照附圖說明具體實施例。在附圖中，相同的參考編號係指相同的組件。
<第一具體實施例>
根據第一具體實施例之石墨烯內連線將在下面參照圖1A至6A及6B說明。第一具體實施例是一個實例其中在內連線渠溝側表面呈垂直方向堆積多個石墨烯薄片作為內連線。
[結構]
圖1A是石墨烯內連線之截面圖且圖1B是在圖1A中所示虛線部份之放大圖。請注意在圖1B中沒有顯示蓋膜 21(稍後說明)。
如作為內連線結構的實例之圖1A所示，第一接觸層100、內連線層200、及第二接觸層300在基板10上形成，在該基板10中形成有半導體元件(圖中沒有顯示)例如電晶體或電容。
該第一接觸層100是在該基板10上形成。該第一接觸層100包括第一接觸層絕緣膜11(第二絕緣膜)及第一接觸插件(plugs)12。
該第一接觸層絕緣膜11是經由使用例如四乙氧基矽烷(TEOS)在該基板10上形成。該第一接觸插件12是在該第一接觸層絕緣膜11中形成，且電連接在基板10中形成的半導體元件及內連線層200(稍後說明)。該第一接觸插件12之傳導材料是金屬例如W、Cu、或Al。
為了防止該第一接觸插件12之傳導材料金屬的擴散，也可能在該第一接觸插件12及該第一接觸層絕緣膜11與基板10之間形成屏障金屬(沒有顯示)。該屏障金屬是例如Ta、Ti、Ru、Mn或Co，或這些金屬之氮化物。此外，經由使用對內連線層絕緣膜13(第一絕緣膜)具有高處理選擇性的材料例如SiCN在該接觸層100上形成阻隔膜(stopper film)(沒有顯示)。請注意如果內連線層絕緣膜13(稍後說明)及第一接觸層絕緣膜11之間的處理選擇性足夠高時，不需要形成阻隔膜。
該內連線層200是在該第一接觸層100上形成。該內連線層200包括該內連線層絕緣膜13及內連線20。
該內連線層絕緣膜13是經由使用例如SiOC在該第一接觸層100上形成。多個內連線渠溝30在該內連線層絕緣膜13中形成以開放部份該第一接觸插件12。該內連線層絕緣膜13也可以是含有孔洞(微觀中空)的膜以便降低介電常數。
該內連線20是沿著各內連線渠溝30在該內連線層絕緣膜13中形成。該內連線20之細節將稍後說明。
作為保護膜之該蓋膜21是在該內連線層絕緣膜13上形成。該蓋膜21是例如SiN或SiCN且在第二接觸插件23(稍後說明)形成的區域有孔洞。該蓋膜21防止形成內連線層200的材料擴散至外部，並防止形成內連線層200的材料氧化。但是，該蓋膜21不是都需要形成，因為石墨烯層(稍後說明)本身是一種安定的材料並有高抗氧化性。該蓋膜21也可以作為控制層用於第二接觸層300之蝕刻處理。
該第二接觸層300是在該內連線層200的上面形成。該第二接觸層300有相同於該第一接觸層100之結構，並包括第二接觸層絕緣膜22(第二絕緣膜)及第二接觸插件23。
該第二接觸層絕緣膜22是經由使用例如TEOS在該內連線層200上的蓋膜21上形成。該第二接觸插件23是在該第二接觸層絕緣膜22中形成，並電連接該內連線層200及在該第二接觸層300上形成的內連線層(沒有顯示)。
根據此具體實施例之該內連線20將在下面說明。根 據此具體實施例之該內連線20是在各內連線渠溝30中形成，並包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。請注意在圖1A中，該內連線20在垂直於圖式表面的方向延伸，且電流在此方向中流動。
該第一觸媒底膜14是在各內連線渠溝30的兩個側表面上形成。更明確地說，該第一觸媒底膜14是在各內連線渠溝30的兩個側表面上的該內連線層絕緣膜13上形成。而且，各第一觸媒底膜14之端部(在圖1A中的下面部份)可以與第一接觸插件12接觸作為該內連線渠溝30之底表面。該第一觸媒底膜14只在該內連線層絕緣膜13的兩個側表面上形成。而且，各第一觸媒底膜14作為輔助膜以利於形成第一石墨烯層16(稍後說明)。另外，該第一觸媒底膜14防止第一觸媒膜15(稍後說明)擴散至該內連線層絕緣膜13。也就是說，該第一觸媒底膜14是具有輔助催化作用及擴散屏障性質的膜。
該第一觸媒底膜14是含有例如TaN、TiN、RuN、WN、Ta、Ti、Ru或W的膜，或任何這些材料的氧化物之膜。也可能堆積這些材料的膜作為該第一觸媒底膜14。具體地說，為了促進第一石墨烯層16之均勻成長，該第一觸媒底膜14宜是TaN膜及TiN膜之多層化膜。該第一觸媒底膜14的膜厚度是例如約1奈米，且宜連續膜以便均勻成長該第一石墨烯層16。而且，在兩個側表面上的該第一觸媒底膜14之膜厚度較宜相等。請注意宜沈積出該第 一觸媒底膜14以促進形成該第一石墨烯層16，但不是都需要沈積出該第一觸媒底膜14，因為該第一石墨烯層16可以在無該第一觸媒底膜14下成長。
類似於該第一觸媒底膜14，該第一觸媒膜15是在各內連線渠溝30的兩個側表面上形成。更明確地說，該第一觸媒膜15是在各內連線渠溝30的兩個側表面上的該第一觸媒底膜14上形成。而且，各第一觸媒膜15之端部(在圖1A中的下面部份)可以與第一接觸插件12接觸作為該內連線渠溝30之底表面。該第一觸媒膜15是用於成長第一石墨烯層16之主要觸媒。
該第一觸媒膜15宜為含有金屬例如Co、Ni、Fe、Ru或Cu的膜，含有至少一種這些金屬之合金的膜，或例如任何這些金屬之碳化物的膜。如果該第一觸媒膜15分散成微細的顆粒(不連續的膜)，該第一石墨烯層16無法良好成長或可能不連續地形成。因此，該第一觸媒膜15宜是連續的膜。基於此目的，該第一觸媒膜15的膜厚度必須至少0.5奈米，且是例如約1奈米。
該第一石墨烯層16是在各內連線渠溝30的兩個側表面上的第一觸媒膜15上形成。各第一石墨烯層16是在垂直於繪圖表面的方向上連續形成，且沿著該方向形成電子轉移通道(電流通道)。而且，稍後將說明，該第一石墨烯層16包括至多約100個石墨烯薄片其經由使用該第一觸媒膜15作為觸媒而成長，並具有量子傳導特性。石墨烯是石墨的單層膜，且具有結構其中碳原子排列成六角形 晶格形狀。在下面的敘述中，石墨的單層膜之石墨烯係指石墨烯薄片。該內連線20是朝向垂直於圖1A的薄片方向延伸。
電子在石墨烯薄片中的平均自由徑是約100奈米至1微米，且遠長於電子在目前許多LSI裝置中作為低電阻金屬使用的Cu中之平均自由徑(約40奈米)。據此，該石墨烯薄片可以在內連線20的導電層中作為低電阻材料使用。
如圖1B所示，該第一石墨烯層16包括在該內連線渠溝30的側表面上的該第一觸媒膜15上與該兩個側表面呈垂直方向堆積之多個石墨烯薄片16a至16e。換句話說，形成的多個石墨烯薄片16a至16e之表面是平行於該內連線渠溝30的側表面且垂直於底表面。因此，多個石墨烯薄片16a至16e的表面之下端部是直接連接至該第一接觸插件12，且上端部份是直接連接至該第二接觸插件23。據此，全部石墨烯薄片之下端部與該第一接觸插件12接觸可助於電傳導。請注意當該第一石墨烯層16包括10個石墨烯薄片時，該第一石墨烯層16之膜厚度是約3.4奈米。
該第二觸媒底膜17是在各內連線渠溝30的兩個側表面上形成。更確定地說，該第二觸媒底膜17是在各內連線渠溝30的兩個側表面上的該第一石墨烯層16上形成。各第二觸媒底膜17之端部(在圖1A中的下面部份)可以與第一接觸插件12接觸作為該內連線渠溝30之底面。該 第二觸媒底膜17是作為輔助膜用於促進形成第二石墨烯層19(稍後說明)。
該第二觸媒底膜17具有相同於第一觸媒底膜14之性質及結構。也就是說，該第二觸媒底膜17是含有例如TaN、TiN、RuN、WN、Ta、Ti、Ru或W的膜，或任何這些材料的氧化物之膜。也可能堆積這些材料的膜作為該第二觸媒底膜17。具體地說，為了促進第二石墨烯層19之均勻成長，該第二觸媒底膜17宜是TaN膜及TiN膜之多層化膜。該第二觸媒底膜17的膜厚度是例如約1奈米，且宜是連續膜以便均勻成長該第二石墨烯層19。請注意宜沈積出該第二觸媒底膜17以促進形成該第二石墨烯層19，但不是都需要沈積出該第二觸媒底膜17，因為該第二石墨烯層19可以在無該第二觸媒底膜17下成長。
該第二觸媒膜18是在各內連線渠溝30的兩個側表面上形成。更確定地說，該第二觸媒膜18是在各內連線渠溝30的兩個側表面上的該第二觸媒底膜17上形成，類似於該第二觸媒底膜17。而且，各第二觸媒膜18之端部(在圖1A中的下面部份)可以與第一接觸插件12接觸作為該內連線渠溝30之底面。該第二觸媒膜18是用於成長第二石墨烯層19之主要觸媒。
該第二觸媒膜18具有相同於第一觸媒膜15之性質及結構。也就是說，該第二觸媒膜18宜是金屬例如Co、Ni、Fe、Ru或Cu的膜，含有至少一種這些金屬之合金的膜，或例如任何這些金屬之碳化物的膜。如果該第二觸媒 膜18分散成微細的顆粒(不連續的膜)，該第二石墨烯層19無法良好成長或可能不連續地形成。因此，該第二觸媒膜18宜是連續的膜。基於此目的，該第二觸媒膜18的膜厚度必須至少0.5奈米，且是例如約1奈米。
該第二石墨烯層19是在各內連線渠溝30的兩個側表面上的第二觸媒膜18上形成。該第二石墨烯層19具有相同於第一石墨烯層16之性質及結構。也就是說，該第二石墨烯層19是在垂直於繪圖表面的方向上連續形成，且沿著該方向形成電子轉移通道。而且，該第二石墨烯層19包括至多約100個石墨烯薄片其經由使用該第二觸媒膜18作為觸媒而成長，並具有量子傳導特性。
該第二石墨烯層19是在內連線渠溝30的中央部份形成。也就是說，該第二石墨烯層19的結構是其中該石墨烯薄片從兩個側表面上的該第二觸媒膜18成長，填入內連線渠溝30，並合併在中央部份。更確定地說，該第二石墨烯層19包括例如從該第二觸媒膜18的各側表面上堆積的約5個石墨烯薄片，也就是說，包括總計約10個堆積的石墨烯薄片。
請注意圖1A顯示的結構其中該內連線20包括三個石墨烯層(兩個第一石墨烯層16及一個第二石墨烯層19)，但是該內連線20可以包括四或多個石墨烯層。也請注意在圖1A中的虛線部份所示，該內連線渠溝30的中央部份不需要填滿石墨烯層，且可以填入稍後形成的蓋層21或第二接觸層絕緣膜22。
而且，雖然圖1A顯示的結構包括一個內連線層，可以形成二或多個內連線層。也就是說，在該第二接觸層300上可以形成類似於該內連線層200含有多個石墨烯層之內連線層。
[生產方法]
圖2A至6B是根據第一個具體實施例的石墨烯內連線之生產步驟的截面圖。
首先，如圖2A所示，在形成半導體元件(沒有顯示)的基板10上形成第一接觸層100。更確定地說，經由例如化學蒸氣沈積法(CVD)在基板10上形成第一接觸層絕緣膜11，並經由例如蝕刻在該第一接觸層絕緣膜11中形成接觸孔洞(沒有顯示)。經由例如CVD將第一接觸插件12埋入這些接觸孔洞。在此步驟中，可以在各接觸孔洞的表面上形成屏障金屬(沒有顯示)以便防止金屬擴散成第一接觸插件12之傳導材料。
隨後，經由例如CVD在第一接觸層100上形成阻隔膜(沒有顯示)。此阻隔膜經由反應性離子蝕刻(RIE)使內連線層絕緣膜13之處理深度一致化。請注意當內連線層絕緣膜13及第一接觸層100之間的加工選擇性足夠高時，可能在無任何阻隔膜下就足夠控制內連線層絕緣膜13之處理深度。
隨後，如圖2B所示，該內連線層絕緣膜13是經由例如CVD在該第一接觸層100上形成。在RIE步驟及化學 機械拋光(CMP)步驟中作為保護膜防止損傷之蓋膜(沒有顯示)可以在該內連線層絕緣膜13上形成。如果該內連線層絕緣膜13是對於經由RIE之損傷有足夠高抵抗性的膜，例如TEOS之一或不含孔洞(微觀中空)的SiOC時，不需要形成蓋膜。
如圖3A所示，該內連線層絕緣膜13是塗覆電阻(沒有顯示)，並進行蝕刻步驟。然後，經由RIE在該內連線層絕緣膜13中形成內連線渠溝30，因而形成單-鑲嵌內連線結構。
如圖3B所示，第一觸媒底膜14是經由例如CVD或物理蒸氣沈積法(PVD)在整個表面上形成。也就是說，該第一觸媒底膜14是在各內連線渠溝30之第一接觸層100上形成作為底表面，在各內連線渠溝30的兩側表面上的內連線層絕緣膜13上，及在內連線渠溝30的上表面外側上的內連線層絕緣膜13上(除了內連線渠溝30之外的平坦部份)。請注意該第一觸媒底膜14不是都需要形成。
如圖4A所示，逆向蝕刻是經由高度平移性(各向異性)的RIE進行。因此，在各內連線渠溝30的底表面上及在內連線渠溝30的上表面外側上的該第一觸媒底膜14是逆向蝕刻。也就是說，該第一觸媒底膜14是從各內連線渠溝30的底表面上及在內連線渠溝30的上表面外側上移除，並只留下在各內連線渠溝30的兩個側表面上。
如圖4B所示，第一觸媒膜15是經由例如CVD、PVD 或噴灑在整個表面上形成。也就是說，第一觸媒膜15是形成在第一接觸層100作為各內連線渠溝30之底表面，在第一觸媒底膜14的各內連線渠溝30之兩側表面上，及在內連線層絕緣膜13的內連線渠溝30之上表面外側上。該第一觸媒膜15宜形成連續的膜。
如圖5A所示，逆向蝕刻是經由高度平移性(各向異性)的RIE進行。因此，在各內連線渠溝30之底表面及在內連線渠溝30之上表面外側上的第一觸媒膜15是逆向蝕刻。也就是說，該第一觸媒膜15是從各內連線渠溝30之底表面及內連線渠溝30之上表面外側上移除，並只留下在各內連線渠溝30的兩個側表面上。
請注意在該第一觸媒底膜14及該第一觸媒膜15形成後，也可能經由高度平移性(各向異性)的RIE進行逆向蝕刻，因而同時從各內連線渠溝30之底表面及內連線渠溝30之上表面外側上移除該第一觸媒底膜14及第一觸媒膜15。
如圖5B所示，各包括至多約100個石墨烯薄片之第一石墨烯層16是在各內連線渠溝30的兩個側表面上的該第一觸媒膜15上形成。因為該第一觸媒膜15只在各內連線渠溝30之兩個側表面上形成，該第一石墨烯層16是垂直於內連線渠溝30之兩個側表面成長。也就是說，該第一石墨烯層16各包括與該側表面呈垂直方向堆積之多個(至多約100個)石墨烯薄片，且這些石墨烯薄片之表面是平行於內連線渠溝30之側表面且垂直於底表面。而 且，多個石墨烯薄片表面之下端部份，是直接連接至該第一接觸插件12。
該第一石墨烯層16是經由例如CVD形成。使用烴氣體例如甲烷或乙烯或含這些氣體之混合物作為CVD之碳源，並使用氫氣或稀有氣體作為載體氣體。
石墨烯薄片可以在相同條件下使用這些成份氣體經由CVD形成，且也可以經由多重步驟處理而成長。石墨烯薄片經由多重步驟處理而成長將在下面說明。
首先，形成該第一石墨烯層16之前，在該第一觸媒膜15上進行電漿處理以便抑制該第一觸媒膜15聚集成微細顆粒。該第一石墨烯層16之均勻成長可以經由如此防止該第一觸媒膜15形成微細顆粒而促進，因而維持該第一觸媒膜15的表面之連續性。雖然宜使用氫氣或稀有氣體作為排出氣體，也可能使用含氫氣及稀有氣體之一或兩者之氣態混合物。處理溫度較宜儘可能低以便增加效應，且刻意是室溫。該電漿宜相對強烈，且暴露至高功率遠端電漿或電漿進一步增加效應。
隨後，經由使用烴氣體例如甲烷或含烴之氣態混合物作為排出氣體，將該第一觸媒膜15碳化。處理溫度必須是低於在最後步驟中石墨烯薄片之形成溫度(稍後說明)且在此溫度可形成石墨烯薄片。例如，處理溫度宜是約150至600℃。而且，處理時間可以短暫。此處理也宜經由使用相對強烈的電漿進行。
隨後，在該第一觸媒膜15上進行電漿處理以便改進 碳化層之品質並活化觸媒。宜使用稀有氣體作為排出氣體。處理溫度可以是先前步驟與後續步驟的處理溫度之間的中等溫度，但不限於此。因為在此處理中可以使用相對弱的電漿，該處理宜使用遠端電漿進行。
最後，經由使用烴氣體或烴之氣態混合物作為排出氣體而形成石墨烯薄片。處理溫度的上限是約1000℃，且下限是約200℃。如果處理溫度低於200℃，無法達到所需的成長率，所以幾乎沒有出現石墨烯薄片。在200℃或更高的溫度時，出現石墨烯薄片之成長，並形成均勻的石墨烯層16。基於此目的，處理溫度特別宜是約350℃。上述石墨烯薄片之處理溫度是低於或等於正常LSI裝置的內連線形成步驟之溫度。據此，上述石墨烯薄片形成對於半導體製程有高親和力。
在此處理中，移除離子及電子並只供應基團(radical)至基板很重要。因此，宜使用非常弱的遠端電漿。在基板上提供電極並供應電壓以便移除離子及電子也有效。此應用電壓宜是約0至±100伏特。
與在相同條件下經由CVD進行的石墨烯薄片形成步驟比較，經由上述多重步驟處理進行的石墨烯薄片形成步驟可達到低形成溫度及高品質(均勻成長)。處理溫度的上限較宜儘可能低，雖然其取決於LSI裝置。也就是說，LSI裝置之整個特性可以經由降低石墨烯薄片形成溫度而增加。而且，達到石墨烯薄片之高品質(均勻成長)可促進電傳導，並可得到低電阻的內連線。
隨後，如圖6A所示，重複圖3B至5B所示之步驟。
更確定地說，第二觸媒底膜17經由例如CVD或PVD先在整個表面上形成。也就是說，該第二觸媒底膜17是形成在第一接觸層100作為各內連線渠溝30之底表面，在該第一石墨烯層16的各內連線渠溝30之兩側表面上，及在內連線渠溝30之上表面外側上。隨後，經由高度平移性(各向異性)的RIE進行逆向蝕刻。隨後，在各內連線渠溝30之底表面上及在內連線渠溝30之上表面外側上的該第二觸媒底膜17逆向蝕刻。也就是說，該第二觸媒底膜17從各內連線渠溝30之底表面及內連線渠溝30之上表面外側移除，並只留下在各內連線渠溝30的兩個側表面上。
隨後，第二觸媒膜18是經由例如CVD、PVD或噴灑在整個表面上形成。也就是說，該第二觸媒膜18是形成在第一接觸層100作為各內連線渠溝30之底表面，在第二觸媒底膜17的各內連線渠溝30之兩側表面上，及在內連線渠溝30之上表面外側上。隨後，經由高度平移性(各向異性)的RIE進行逆向蝕刻。隨後，在各內連線渠溝30之底表面上及在內連線渠溝30之上表面外側上的該第二觸媒膜18逆向蝕刻。也就是說，該第二觸媒膜18從各內連線渠溝30之底表面及內連線渠溝30之上表面外側移除，並只留下在各內連線渠溝30的兩個側表面上。
隨後，包括至多約100個石墨烯薄片之第二石墨烯層19是在該第二觸媒膜18的各內連線渠溝30之兩個側表面 上形成。該第二石墨烯層19是經由相同於第一石墨烯層16之方法形成。因為該第二觸媒膜18只在各內連線渠溝30之兩個側表面上形成，該第二石墨烯層19是垂直於內連線渠溝30之兩個側表面成長。也就是說，該第二石墨烯層19包括與該兩個側表面呈垂直方向堆積之多個(至多約100個)石墨烯薄片，且這些石墨烯薄片之表面是平行於內連線渠溝30之側表面且垂直於底表面。而且，多個石墨烯薄片表面之底端部份，是直接連接至該第一接觸插件12。
該第二石墨烯層19之結構是其中該石墨烯薄片是從該第二觸媒膜18的兩個側表面成長，填入內連線渠溝30，並合併在中央部份。
據此，形成一個內連線層200包括內連線20各包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。
隨後，如圖6B所示，在上面形成蓋膜21用於防止材料擴散在外部而形成內連線層200並防止材料氧化而形成內連線層200。該蓋膜21也作為控制層用於第二接觸層300之蝕刻處理。請注意該蓋膜21不是都需要形成。
隨後，如圖1A所示，該第二接觸層300在該內連線層200上形成。更確定地說，第二接觸層絕緣膜22經由例如CVD在內連線層200上形成，並經由例如蝕刻在該第二接觸層絕緣膜22中形成接觸孔洞(沒有顯示)。在此步驟中，在蓋膜21形成接觸孔洞的區域中也形成孔 洞。經由例如CVD在各接觸孔洞中埋入第二接觸插件23。為了防止該第二接觸插件23的導電材料金屬之擴散，在該接觸孔洞的表面上也可以形成屏障金屬(沒有顯示)。
據此，形成根據此具體實施例之石墨烯內連線。
在上述第一個具體實施例中，該內連線20包括多個石墨烯層(兩個第一石墨烯層16及一個第二石墨烯層19)，且各石墨烯層包括多個與該內連線渠溝30的兩個側表面呈垂直方向堆積之石墨烯薄片，且含有表面其末端部份直接連接至該接觸插件(第一接觸插件12及第二接觸插件23)。因此，含有表面其末端部份直接連接至該接觸插件的全部石墨烯薄片有助於電傳導，因此可實現低電阻內連線結構。
而且，各石墨烯層包括至多約100個石墨烯薄片。此使其可能解決當太多石墨烯薄片堆積時，經由石墨烯薄片之間發生的相互作用所造成的高電阻之問題。也就是說，全部石墨烯層可以有量子傳導特性。據此，經由在各內連線渠溝30中填入多個具有量子傳導特性之石墨烯層，可能增加作為電傳導通道的石墨烯薄片之絕對數量(堆積的薄片之數量)，而沒有石墨烯薄片之間的相互作用所造成的高電阻之問題，並實現具有低電阻之內連線結構。
[改良]
下面將參照圖7A至8B說明根據第一個具體實施例的 石墨烯內連線之改良。
圖7A至8B是在改良根據第一個具體實施例的石墨烯內連線之生產步驟的截面圖。
首先，進行生產步驟至多到圖6A所示之步驟。也就是說，形成一個內連線層200包括內連線20各包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。
如圖7A所示，當形成該第一石墨烯層16或第二石墨烯層19時，在內連線渠溝30的上表面外側上的內連線層絕緣膜13上形成石墨烯副產物70。該石墨烯副產物70是一種碳基質的化合物例如無定形的碳。因此，該石墨烯副產物70是導電性，且可造成內連線之間的漏電。
但是在如圖7B所示之此改良中，是移除在內連線渠溝30的上表面外側上的內連線層絕緣膜13上形成之石墨烯副產物70。此使其可以抑制經由該石墨烯副產物70在內連線之間造成的漏電。
移除該石墨烯副產物70是經由例如CMP或RIE進行，且更宜經由RIE進行。此係因為當該第一石墨烯層16及第二石墨烯層19之上端部份被RIE破壞時，給予該第一石墨烯層16及第二石墨烯層19多個帶隙(band gaps)，且此增加與第二接觸插件23之接觸邊際(margin)。也就是說，可能使用具有不同工作功能的材料作為接觸材料。
請注意該石墨烯副產物70不需要完全移除，只需要 部份移除該石墨烯副產物70使其在內連線之間不連續。而且，如果其不是漏電的原因，不需要移除該石墨烯副產物70。
另外，如圖8A所示，也可能經由RIE過於移除該內連線層絕緣膜13。因此，該內連線20之上端部份從該內連線層絕緣膜13的上表面突出。也就是說，該內連線層絕緣膜13的上表面變成低於該內連線20的上端部份，因而在該內連線層絕緣膜13及內連線20之間形成凹槽80。該凹槽80也可以經由在該內連線層絕緣膜13上形成犧牲層(沒有顯示)，並移除此犧牲層而形成。該石墨烯副產物70可以經由如此過於移除該內連線層絕緣膜13的上表面而完全移除。
隨後，如圖8B所示，在整個表面上形成蓋膜21。因為凹槽80形成，該蓋膜21是形成以覆蓋該內連線20突出的上端部份。換句話說，相鄰內連線20的上端部份之間的區域A是填入相同的絕緣膜(蓋膜21)。
通常，該內連線20的上端部份是與該內連線層絕緣膜13的上表面水平。也就是說，絕緣膜界面(例如該內連線層絕緣膜13與蓋膜21之間的界面)存在於該內連線20的上端部份，並沿著此界面在內連線之間產生漏電。但是在此具體實施例中，絕緣膜界面(例如該內連線層絕緣膜13與蓋膜21之間的界面)不存在於相鄰內連線20的上端部份之間的區域A，且區域A填入相同的絕緣膜(蓋膜21)。此使其可能抑制漏電。
<第二具體實施例>
下面將參照圖9及10說明根據第二具體實施例之石墨烯內連線。在第一具體實施例中，石墨烯內連線是主要應用至元件區域。相反地，第二具體實施例是一個實例其中石墨烯內連線是應用至周圍電路區域。請注意在第二具體實施例中，將省略如同第一具體實施例之相同特性的說明，並將說明差異性。
[結構]
圖9是根據第二具體實施例之石墨烯內連線的截面圖。
如圖9所示，第二具體實施例不同於第一具體實施例是在周圍電路區域的內連線20中包括金屬層91。
更確定地說，在周圍電路區域的該內連線20是在比元件區域中的內連線渠溝30更寬的內連線渠溝90中形成，並包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、第二石墨烯層19、及金屬層91。請注意在元件區域中的內連線20具有相同於第一具體實施例之結構，所以將省略重複的說明。
在周圍電路區域中，該第一觸媒底膜14是只在內連線渠溝90的兩個側表面上的內連線層絕緣膜13上形成。該第一觸媒膜15是只在內連線渠溝90的兩個側表面上的 該第一觸媒底膜14上形成。該第一石墨烯層16是在內連線渠溝90的兩個側表面上的該第一觸媒膜15上形成，且各包括至多約100個石墨烯薄片其經由使用該第一觸媒膜15作為觸媒而成長。該第二觸媒底膜17是只在內連線渠溝90的兩個側表面上的該第一石墨烯層16上形成。該第二觸媒膜18是只在內連線渠溝90的兩個側表面上的該第二觸媒底膜17上形成。該第二石墨烯層19是在內連線渠溝90的兩個側表面上的該第二觸媒膜18上形成，且各包括至多約100個石墨烯薄片其經由使用該第一觸媒膜18作為觸媒而成長。
在周圍電路區域中的該第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18及第二石墨烯層19分別具有膜厚度等於在元件區域中的第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18及第二石墨烯層19。
該金屬層91是在內連線渠溝90的兩個側表面上及在內連線渠溝90的中央部份之該第二石墨烯層19上形成。換句話說，該金屬層91是埋在內連線渠溝90的中央部份。該金屬層91是金屬例如W、Cu、或Al。
請注意在圖9中，第一接觸插件12及第二接觸插件23分別連接至該金屬層91之下端及上端部份。但是，也可能分別連接第一接觸插件12及第二接觸插件23至該第一石墨烯層16及第二石墨烯層19之下端及上端部份。
[生產方法]
圖10是根據第二具體實施例之石墨烯內連線的生產步驟之截面圖。
首先，生產步驟進行至多到第一具體實施例在圖6A所示之步驟。也就是說，在元件區域中，形成內連線層200包括內連線20包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。在此步驟中，在周圍電路區域中同時形成內連線層200。
但是如圖10所示，在周圍電路區域中的內連線渠溝90是較寬於在元件區域中的內連線渠溝30。因此，在該內連線渠溝90的中央部份沒有埋入任何東西直到形成第二石墨烯層19之步驟。
但是在圖9所示之此具體實施例中，金屬層91填入在該內連線渠溝90的兩個側表面上及在內連線渠溝90的中央部份之的第二石墨烯層19上。該金屬層91是經由例如PVD或CVD形成。
然後，移除在周圍電路區域及元件區域中的內連線渠溝90之上表面外側上過於形成的該金屬層91，所以該金屬層91只保留在該內連線渠溝90內。
其他步驟與第一具體實施例相同，所以將省略重複的說明。
上述第二具體實施例可以達到相同於第一具體實施例之效應。
此外，在第二具體實施例中，在周圍電路區域中的該內連線層200是與在元件區域中的該內連線層200同時形成。隨後，該金屬層91填入在周圍電路區域中的該內連線渠溝90之中央部份。在上述的周圍電路區域中，該內連線20之寬度是遠大於在元件區域，所以沒有將石墨烯層填入內連線渠溝90，經由使用正常金屬材料，可以形成低電阻內連線。也就是說，在周圍電路區域中的寬內連線渠溝90不需要填入任何石墨烯層，且只需要在製程途中填入金屬層91。此加速製程，並縮短製程時間。
<第三具體實施例>
下面將參照圖11及12說明根據第三具體實施例之石墨烯內連線。第三具體實施例是第二具體實施例之改良，且一個實例其中在周圍電路區域中的內連線渠溝之中央部份是填入絕緣膜。請注意在第三具體實施例中，將省略如同上述具體實施例之相同特性的說明，並將說明差異性。
[結構]
圖11是根據第三具體實施例的石墨烯內連線之截面圖。
如圖11所示，第三具體實施例不同於第二具體實施例是在周圍電路區域的內連線20中包括多個在內連線渠溝110的一個側表面上形成的石墨烯層。
更確定地說，在周圍電路區域中的內連線20是在比 元件區域中的內連線渠溝30更寬的內連線渠溝110中形成，且包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。請注意在元件區域中的內連線20具有相同於第一具體實施例之結構，所以將省略重複的說明。
在周圍電路區域中，該第一觸媒底膜14是只在內連線渠溝110的一個側表面上的內連線層絕緣膜13上形成。該第一觸媒膜15是只在內連線渠溝110的一個側表面上的該第一觸媒底膜14上形成。該第一石墨烯層16是在內連線渠溝110的一個側表面上的該第一觸媒膜15上形成，且包括至多約100個石墨烯薄片其經由使用該第一觸媒膜15作為觸媒而成長。該第二觸媒底膜17是只在內連線渠溝110的一個側表面上的該第一石墨烯層16上形成。該第二觸媒膜18是只在內連線渠溝110的一個側表面上的該第二觸媒底膜17上形成。該第二石墨烯層19是在內連線渠溝110的一個側表面上的該第二觸媒膜18上形成，且包括至多約100個石墨烯薄片其經由使用該第一觸媒膜18作為觸媒而成長。
在內連線渠溝110的一個側表面上形成的該內連線20(石墨烯層)之下端及上端部份分別連接至第一接觸插件12及第二接觸插件23。
相反地，在內連線渠溝110的另一個側表面上形成虛擬內連線20’。該虛擬內連線20’具有相同於在內連線渠溝110的一個側表面上形成的該內連線20之結構(鏡像對稱 結構)。也就是說，該虛擬內連線20’包括第一觸媒底膜14’、第一觸媒膜15’、第一石墨烯層16’、第二觸媒底膜17’、第二觸媒膜18’、及第二石墨烯層19’依序在內連線渠溝110的另一個側表面上的內連線層絕緣膜13上形成。
第二接觸層絕緣膜22及蓋膜21填入內連線20及虛擬內連線20’之間，也就是在內連線渠溝110的的中央部份。
[生產方法]
圖12是根據第三具體實施例之石墨烯內連線的生產步驟之截面圖。
首先，生產步驟進行至多到第一具體實施例在圖6A所示之步驟。也就是說，在元件區域中，形成內連線層200包括內連線20包括第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。
在此步驟中，在周圍電路區域中同時形成內連線層200。也就是說，內連線20及虛擬內連線20’在周圍電路區域中形成。在周圍電路區域中，形成內連線渠溝110使得第一接觸插件12暴露至該內連線渠溝110的一個末端部份(一個側表面)。因此，在內連線渠溝110的一個側表面上形成的內連線20(石墨烯層)之下端部份是直接連接至該第一接觸插件12。
但是如圖12所示，在周圍電路區域中的內連線渠溝110之寬度是大於在元件區域中的內連線渠溝30。因此，在形成第二石墨烯層19(第二石墨烯層19’)的步驟之前，沒有在該內連線渠溝110的中央部份埋入任何東西。
但是在圖11所示的此具體實施例中，蓋膜21及第二接觸層絕緣膜22隨後在整個表面上形成，並填入內連線20及虛擬內連線20’之間，也就是該內連線渠溝110之中央部份。
其他生產步驟與第一具體實施例相同，所以將省略重複的說明。
上述第三具體實施例可以達到相同於第二具體實施例之效應。
此外，該第三具體實施例不同於第二具體實施例是在該內連線渠溝110是填入經由形成蓋膜21及第二接觸層絕緣膜22而沒有填入金屬層91。此加速製程，並縮短製程時間。
而且，不只是該內連線20，還有該虛擬內連線20’都有相同於在周圍電路區域中形成的該內連線20之結構。因為該虛擬內連線20’具有相同於靠近其形成的該內連線20之結構，容易平衡稍後進行的CMP之CMP速率，並改進CMP之平坦性。
<第四具體實施例>
下面將參照圖13、14A及14B說明根據第四具體實施 例之石墨烯內連線。第四具體實施例是一個實例其中內連線20在上端及下端部份具有突出部份及凹槽。請注意在第四具體實施例中，將省略如同上述第一具體實施例之相同特性的說明，並將說明差異性。
[結構]
圖13是根據第四具體實施例的石墨烯內連線之截面圖。
如圖13所示，第四具體實施例不同於第一具體實施例是在內連線20的上端及下端部份是被圓化且階梯化。
更確定地說，該內連線20的上端及下端部份是圓形且階梯化，且因此變成低於內連線渠溝30朝向中央部份之側表面。圓形出現在上端及下端部份的整個表面之第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。而且，在第一觸媒底膜14與第一觸媒膜15之間的界面、第一石墨烯層16與第二觸媒底膜17之間的界面、及第二觸媒底膜17與第二觸媒膜18之間的界面形成階梯。這些階梯是在稍後說明的生產步驟中當處理第一觸媒底膜14、第一觸媒膜15、第二觸媒底膜17、及第二觸媒膜18時經由控制RIE而形成。
[生產方法]
圖14A及圖14B是根據第四具體實施例之石墨烯內連 線的生產步驟之截面圖。
首先，生產步驟進行至多到第一具體實施例在圖3B所示之步驟。也就是說，經由例如CVD或PVD在整個表面上形成第一觸媒底膜14。
隨後，如圖14A所示，逆向蝕刻是經由高度平移性(各向異性)的RIE進行。因此，逆向蝕刻在該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側的第一觸媒底膜14。也就是說，從該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側移除該第一觸媒底膜14，並只留下在各內連線渠溝30的兩個側表面。
在此步驟中，經由RIE的逆向蝕刻是過度進行。因此，各內連線渠溝30的底表面是逆向蝕刻。因為該內連線渠溝30的底表面之中央部份是特別過度逆向蝕刻，該底表面是圓形且變成低於朝向中央部份之側表面。也就是說，第一接觸插件12之上表面是提供圓形其變成低於朝向中央部份之側表面。
隨後，第一觸媒膜15是經由例如CVD、PVD或噴灑並經由高度平移性(各向異性)的RIE逆向蝕刻而形成。因此，逆向蝕刻在該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側的第一觸媒膜15。也就是說，從該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側移除該第一觸媒膜15，並只留下在各內連線渠溝30的兩個側表面。
在此步驟中，相同於該第一觸媒底膜14之方法，經 由RIE之逆向蝕刻是過度進行，所以各內連線渠溝30的底表面經進一步逆向蝕刻。因此，內連線渠溝30的底表面是更圓形化且變成低於朝向中央部份之側表面。
隨後，如圖14B所示，各包括至多約100個石墨烯薄片的第一石墨烯層16是在各內連線渠溝30的兩個側表面上的第一觸媒膜15上形成。該第一石墨烯層16形成使得多個石墨烯薄片表面之下端部份是直接連接至該第一接觸插件12。
隨後，如圖13所示重複進行上述步驟。
更確定地說，第二觸媒底膜17是經由例如CVD或PVD並經由高度平移性(各向異性)的RIE逆向蝕刻而先在整個表面上形成。此外，第二觸媒膜18是經由例如CVD、PVD或噴灑並經由高度平移性(各向異性)的RIE逆向蝕刻而在整個表面上形成。根據上述，宜適當過度進行各逆向蝕刻製程。該第一接觸插件12的上表面經由此過度進行的逆向蝕刻製程而圓形化及階梯化。
請注意在該第一觸媒底膜14及第一觸媒膜15形成後，也可能從該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側同時移除該第一觸媒底膜14及第一觸媒膜15。同樣地，在該第二觸媒底膜17及第二觸媒膜18形成後，也可能從該內連線渠溝30的底表面上及在內連線渠溝30的上表面外側同時移除該第二觸媒底膜17及第二觸媒膜18。
隨後，在各內連線渠溝30的兩個側表面上的第二觸 媒膜18上形成包括至多100個石墨烯薄片的第二石墨烯層19。該第二石墨烯層19是形成使得多個石墨烯薄片表面之下端部份是直接連接至該第一接觸插件12而其上表面具有圓形或階梯化形狀。
據此，形成互體體層200包括內連線20各包括該第一觸媒底膜14、第一觸媒膜15、第一石墨烯層16、第二觸媒底膜17、第二觸媒膜18、及第二石墨烯層19。該內連線20不只是在下端部份在上端部份也具有圓形或階梯化形狀。
隨後，在該互體體層200上形成第二接觸層300。在此步驟中，該第二接觸層300是形成使得各第二接觸插件23是直接連接至在上表面具有圓形或階梯化形狀的該內連線20。
上述第四具體實施例可以達到相同於第一具體實施例之效應。
此外，在第四具體實施例中，該內連線20的下端及上端部份是圓形。此使其可以增加接觸面積藉此該內連線20的該第一觸媒底膜14、第一觸媒膜15、第二觸媒底膜17、及第二觸媒膜18與該第一接觸插件12及第二接觸插件23接觸，因而降低接觸電阻。
在該第一石墨烯層16及第二石墨烯層19中，多個石墨烯薄片表面之末端部份可以不再相同的高度形成。如果是這種情形，有一個石墨烯薄片不是直接連接至該第一接觸插件12及第二接觸插件23。
但是在此具體實施例中，該內連線20的下端及上端部份是被圓化或階梯化。此增加可能性該不是直接連接至該第一接觸插件12及第二接觸插件23的石墨烯薄片是直接與其連接。據此，直接連接至該第一接觸插件12及第二接觸插件23的石墨烯薄片之數量增加，且可實現低電阻內連線結構。
雖然部份具體實施例經說明，這些具體實施例只是以實例方式呈現，且不是要限制本發明之範圍。實際上，本文揭示的新穎方法及系統可以在多種其他形式體現；而且，在本文揭示的方法及系統的形式中，可以有多種省略、取代及變化而沒有偏離本發明之精神。附隨的申請專利範圍及其同等事項是要涵蓋落在本發明的範圍及精神內的這些形式或改良。
10‧‧‧基板
11‧‧‧第一接觸層絕緣膜
12‧‧‧第一接觸插件
13‧‧‧內連線層絕緣膜
14‧‧‧第一觸媒底膜
15‧‧‧第一觸媒膜
16‧‧‧第一石墨烯層
17‧‧‧第二觸媒底膜
18‧‧‧第二觸媒膜
19‧‧‧第二石墨烯層
20‧‧‧內連線
21‧‧‧蓋膜
22‧‧‧第二接觸層絕緣膜
23‧‧‧第二接觸插件
30‧‧‧內連線渠溝
100‧‧‧第一接觸層
200‧‧‧內連線層
16a‧‧‧石墨烯薄片
16b‧‧‧石墨烯薄片
16c‧‧‧石墨烯薄片
16d‧‧‧石墨烯薄片
16e‧‧‧石墨烯薄片
300‧‧‧第二接觸層
70‧‧‧石墨烯副產物
80‧‧‧凹槽
A‧‧‧區域
90‧‧‧內連線渠溝
91‧‧‧金屬層
14’‧‧‧第一觸媒底膜
15’‧‧‧第一觸媒膜
16’‧‧‧第一石墨烯層
17’‧‧‧第二觸媒底膜
18’‧‧‧第二觸媒膜
19’‧‧‧第二石墨烯層
110‧‧‧內連線渠溝
20’‧‧‧虛擬內連線
圖1A及1B是顯示根據第一具體實施例的石墨烯內連線之截面圖；圖2A-6B是顯示根據第一具體實施例的石墨烯內連線製造步驟之截面圖；圖7A-8B是顯示根據第一具體實施例改良的石墨烯內連線製造步驟之截面圖；圖9是顯示根據第二具體實施例的石墨烯內連線結構之截面圖；圖10是顯示根據第二具體實施例的石墨烯內連線製 造步驟之截面圖；圖11是顯示根據第三具體實施例的石墨烯內連線結構之截面圖；圖12是顯示根據第三具體實施例的石墨烯內連線製造步驟之截面圖；圖13是顯示根據第四具體實施例的石墨烯內連線結構之截面圖；且圖14A及14B是顯示根據第四具體實施例的石墨烯內連線製造步驟之截面圖。
10‧‧‧基板
11‧‧‧第一接觸層絕緣膜
12‧‧‧第一接觸插件
13‧‧‧內連線層絕緣膜
14‧‧‧第一觸媒底膜
15‧‧‧第一觸媒膜
16‧‧‧第一石墨烯層
16a‧‧‧石墨烯薄片
16b‧‧‧石墨烯薄片
16c‧‧‧石墨烯薄片
16d‧‧‧石墨烯薄片
16e‧‧‧石墨烯薄片
17‧‧‧第二觸媒底膜
18‧‧‧第二觸媒膜
19‧‧‧第二石墨烯層
20‧‧‧內連線
21‧‧‧蓋膜
22‧‧‧第二接觸層絕緣膜
23‧‧‧第二接觸插件
30‧‧‧內連線渠溝
100‧‧‧第一接觸層
200‧‧‧內連線層
300‧‧‧第二接觸層

Claims (15)

  1. 一種石墨烯內連線，包括：具有主要表面之基板；設在該基板主要表面上方且含有內連線渠溝之第一絕緣膜；在該內連線渠溝兩個側表面上的該第一絕緣膜上形成的第一觸媒膜；在該內連線渠溝兩個側表面上的該第一觸媒膜上形成的第一石墨烯層，此第一石墨烯層包括與該兩個側表面呈非平行方向堆積之石墨烯薄片；及電連接至該第一石墨烯層之第一接觸插件，其中該等石墨烯薄片中至少一者之相反端部份是分別與該第一接觸插件和第二接觸插件直接接觸。
  2. 根據申請專利範圍第1項之內連線，還包括：在該內連線渠溝兩個側表面上的該第一石墨烯層上形成的第二觸媒膜；及在該內連線渠溝兩個側表面上的該第二觸媒膜上形成的第二石墨烯層，此第二石墨烯層包括與該兩個側表面呈非平行方向堆積的多個石墨烯薄片。
  3. 根據申請專利範圍第1項之內連線，其中該第一觸媒膜之上端部份與下端部份的其中一者是與該第一接觸插件直接接觸。
  4. 根據申請專利範圍第1項之內連線，還包括在內連線渠溝兩個側表面上該第一絕緣膜與該第一觸媒膜之間形 成的第一觸媒底膜，其中該第一觸媒底膜之上端部份與下端部份的其中一者是與該第一接觸插件直接接觸。
  5. 根據申請專利範圍第1項之內連線，其中該第一石墨烯層包括與該兩個側表面呈非平行方向堆積的至多約100個石墨烯薄片。
  6. 根據申請專利範圍第1項之內連線，其中該第一觸媒膜包括連續膜。
  7. 根據申請專利範圍第5項之內連線，其中該第一觸媒膜之膜厚度是不低於0.5奈米。
  8. 根據申請專利範圍第1項之內連線，其中該第一觸媒膜及該第一石墨烯層之上端部份是從該內連線渠溝突出。
  9. 根據申請專利範圍第8項之內連線，還包括在該第一絕緣膜上形成的蓋膜，此蓋膜具有低於該第一觸媒膜及該第一石墨烯層之上端部份的下表面，及高於該第一觸媒膜及該第一石墨烯層之上端部份的上表面。
  10. 根據申請專利範圍第1項之內連線，還包括在該內連線渠溝兩個側表面上的該第一石墨烯層上形成並填入該內連線渠溝中央部份的第二絕緣膜。
  11. 根據申請專利範圍第1項之內連線，其中該第一觸媒膜及該第一石墨烯層的上端部份及下端部份是被圓化且階梯化。
  12. 根據申請專利範圍第1項之內連線，其中該第二接觸插件電連接至該第一石墨烯層。
  13. 一種石墨烯內連線，包括：具有主要表面之基板；設在該基板主要表面上方且含有內連線渠溝之第一絕緣膜；在該內連線渠溝兩個側表面上的該第一絕緣膜上形成的第一觸媒膜；在該內連線渠溝兩個側表面上的該第一觸媒膜上形成的第一石墨烯層，此第一石墨烯層包括與該內連線渠溝兩個側表面呈非平行方向堆積之石墨烯薄片，該等石墨烯薄片具有與該基板主要表面呈非平行方向散佈的第一表面；及電連接至該第一石墨烯層之第一接觸插件，該第一接觸插件係以與非平行於該基板主要表面之方向堆積的石墨烯薄片呈接觸設置，其設置方式使得該等石墨烯薄片第一表面的上端部份與下端部份之其中一者與該第一接觸插件直接接觸。
  14. 一種石墨烯內連線，包括：基板；設在該基板上方且含有內連線渠溝之第一絕緣膜；在該內連線渠溝兩個側表面上的該第一絕緣膜上形成的第一觸媒膜；在該內連線渠溝兩個側表面上的該第一觸媒膜上形成的第一石墨烯層，此第一石墨烯層包括與該內連線渠溝兩個側表面呈非平行方向堆積之石墨烯薄片； 設在該第一絕緣膜下方或上方的第二絕緣膜；及設於該第二絕緣膜中且電連接至該第一石墨烯層之第一接觸插件，該等石墨烯薄片之上端部份與下端部份之其中一者是與該第一接觸插件直接接觸。
  15. 根據申請專利範圍第14項之內連線，其中該第一接觸插件係以與該等石墨烯薄片呈接觸設置，其方向非平行於與該內連線渠溝的兩個側表面非平行的方向。
TW100133224A 2010-10-05 2011-09-15 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法 TWI517182B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225776A JP2012080005A (ja) 2010-10-05 2010-10-05 グラフェン配線およびその製造方法

Publications (2)

Publication Number Publication Date
TW201230063A TW201230063A (en) 2012-07-16
TWI517182B true TWI517182B (zh) 2016-01-11

Family

ID=45889028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133224A TWI517182B (zh) 2010-10-05 2011-09-15 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法

Country Status (4)

Country Link
US (1) US9117885B2 (zh)
JP (1) JP2012080005A (zh)
KR (1) KR20120035854A (zh)
TW (1) TWI517182B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP5637795B2 (ja) 2010-10-05 2014-12-10 株式会社東芝 装置
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
JP5591784B2 (ja) * 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置
US8519450B1 (en) * 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
CN103632922A (zh) * 2012-08-20 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
JP5755618B2 (ja) 2012-09-06 2015-07-29 株式会社東芝 半導体装置
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP5813678B2 (ja) 2013-02-15 2015-11-17 株式会社東芝 半導体装置
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
KR101455834B1 (ko) * 2013-04-01 2014-11-03 채경남 그래핀의 피에조 저항 특성을 이용한 스마트 복합재
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9431346B2 (en) 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
JP2015050305A (ja) 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP6244770B2 (ja) * 2013-09-20 2017-12-13 富士通株式会社 カーボン導電構造及びその製造方法
JP6129772B2 (ja) 2014-03-14 2017-05-17 株式会社東芝 半導体装置及び半導体装置の製造方法
US9318439B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9570430B2 (en) * 2014-05-13 2017-02-14 GlobalFoundries, Inc. Articles including bonded metal structures and methods of preparing the same
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102371295B1 (ko) 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP2017050419A (ja) * 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
US9640430B2 (en) 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor
KR101795783B1 (ko) * 2016-06-10 2017-12-01 광주과학기술원 금속-그래핀 이종 접합 금속 배선, 이의 형성방법 및 이를 포함하는 반도체 소자
CN107564888B (zh) * 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN112040576A (zh) * 2020-08-07 2020-12-04 河南墨特石墨烯科技有限公司 一种石墨烯电发热丝及其生产工艺
US11640940B2 (en) * 2021-05-07 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnection structure including conductive graphene layers
US11948837B2 (en) * 2021-08-30 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having vertical conductive graphene and method for forming the same
US20230090280A1 (en) * 2021-09-23 2023-03-23 Applied Materials, Inc. Selective graphene deposition

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120730A (ja) 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP4364253B2 (ja) 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
JP2009070911A (ja) 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
US8467224B2 (en) 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120080662A1 (en) 2012-04-05
US9117885B2 (en) 2015-08-25
TW201230063A (en) 2012-07-16
JP2012080005A (ja) 2012-04-19
KR20120035854A (ko) 2012-04-16

Similar Documents

Publication Publication Date Title
TWI517182B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
JP5439120B2 (ja) 半導体装置およびその製造方法
JP5395542B2 (ja) 半導体装置
JP5242643B2 (ja) 半導体装置
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
JP5826783B2 (ja) 半導体装置
TWI567915B (zh) Wiring structure and manufacturing method thereof
JP5755618B2 (ja) 半導体装置
JP2023113748A (ja) 高周波数応用例のためのヘテロ構造相互接続
JP2015050305A (ja) 半導体装置及びその製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
JP6180977B2 (ja) グラフェン配線及び半導体装置
JP6244770B2 (ja) カーボン導電構造及びその製造方法
JP5921475B2 (ja) 半導体装置及びその製造方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
CN108695238B (zh) 半导体器件及其形成方法
US20170263562A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees