JP2023113748A - 高周波数応用例のためのヘテロ構造相互接続 - Google Patents
高周波数応用例のためのヘテロ構造相互接続 Download PDFInfo
- Publication number
- JP2023113748A JP2023113748A JP2023087919A JP2023087919A JP2023113748A JP 2023113748 A JP2023113748 A JP 2023113748A JP 2023087919 A JP2023087919 A JP 2023087919A JP 2023087919 A JP2023087919 A JP 2023087919A JP 2023113748 A JP2023113748 A JP 2023113748A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- graphene
- hbn
- reactant gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 243
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 235
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000003989 dielectric material Substances 0.000 claims abstract description 27
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052582 BN Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 115
- 239000007789 gas Substances 0.000 claims description 65
- 239000000376 reactant Substances 0.000 claims description 58
- 229910052782 aluminium Inorganic materials 0.000 claims description 55
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052796 boron Inorganic materials 0.000 claims description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 23
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000003054 catalyst Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 428
- 230000015572 biosynthetic process Effects 0.000 description 34
- -1 halogen radicals Chemical class 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000654 additive Substances 0.000 description 5
- 125000004432 carbon atom Chemical group C* 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910000085 borane Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002500 effect on skin Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 150000001723 carbon free-radicals Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- PMPVIKIVABFJJI-UHFFFAOYSA-N Cyclobutane Chemical compound C1CCC1 PMPVIKIVABFJJI-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 239000001273 butane Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000000753 cycloalkyl group Chemical group 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004924 electrostatic deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 1
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
【課題】集積回路における相互接続構造を提供する。
【解決手段】集積回路１００は、相互接続１２４を含み、相互接続１２４は、金属層１３０、金属層１３０の頂部表面又は金属層１３０の底部表面の少なくとも一方の上のグラフェンの層１３２及び金属層１３０とは反対の、グラフェンの層１３２上の六方晶窒化ホウ素（ｈＢＮ）の層１３４を含む。集積回路の誘電性材料１１６は、ｈＢＮの層１３４と接する。グラフェンの層１３２は、グラフェンの一つ又は複数の原子層で構成される。ｈＢＮの層１３４は、１～３原子層の厚みである。相互接続１２４は、下側ｈＢＮ層１２６を備える。金属層１３０の底部表面上には、下側グラフェン層１２８を、頂部表面には上側ｈＢＮ１３４を備え、金属層１３０の頂部表面に上側グラフェン層１３２を有する。
【選択図】図１
【解決手段】集積回路１００は、相互接続１２４を含み、相互接続１２４は、金属層１３０、金属層１３０の頂部表面又は金属層１３０の底部表面の少なくとも一方の上のグラフェンの層１３２及び金属層１３０とは反対の、グラフェンの層１３２上の六方晶窒化ホウ素（ｈＢＮ）の層１３４を含む。集積回路の誘電性材料１１６は、ｈＢＮの層１３４と接する。グラフェンの層１３２は、グラフェンの一つ又は複数の原子層で構成される。ｈＢＮの層１３４は、１～３原子層の厚みである。相互接続１２４は、下側ｈＢＮ層１２６を備える。金属層１３０の底部表面上には、下側グラフェン層１２８を、頂部表面には上側ｈＢＮ１３４を備え、金属層１３０の頂部表面に上側グラフェン層１３２を有する。
【選択図】図１
Description
本願は、一般に集積回路に関し、より詳細には集積回路における相互接続構造に関する。
集積回路は、ますますより小さな構成要素及び相互接続で製造されてきている。エッチングされたアルミニウム相互接続及び銅ダマシン相互接続を含む金属相互接続は、増大する電流密度を取り扱うのが難しい。また、相互接続の厚みを減少させることが望ましい場合があり、電流密度の問題を悪化させる。相互接続材料として、非常に高い平面内（ｉｎ－ｐｌａｎｅ）導電性を有するグラフェンが提案されている。しかしながら、数原子層の厚みより厚いグラフェン層は、劣化した導電性を示す傾向がある。グラフェンの薄い層を集積回路に統合することは、グラフェンに接する誘電性材料によるグラフェンの歪みに起因して問題となっている。
記載される例において、集積回路が相互接続を含み、相互接続は、金属層、金属層の頂部表面又は金属層の底部表面の少なくとも一方の上のグラフェンの層、及び金属層とは反対の、グラフェン層上の六方晶窒化ホウ素（ｈＢＮ）の層を含む。集積回路の誘電性材料が、グラフェン層とは反対のｈＢＮの層と接する。グラフェンの層は、グラフェンの一つ又は複数の原子層で構成される。ｈＢＮの層は１～３原子層の厚みである。
図面は一定の縮尺で描いてはいない。幾つかの行為又は事象が異なる順で及び／又は他の行為又は事象と同時に起こり得るので、例示の実施例は、行為又は事象の図示された順によって限定されない。また、例示の実施例の方法論を実装するために、図示された全ての動作又は事象が必要とされるわけではない。
集積回路が、相互接続領域に配置される相互接続を含み、相互接続は、金属層、金属層の頂部表面又は金属層の底部表面の少なくとも一方の上のグラフェンの層、及び金属層とは反対の、グラフェンの層上のｈＢＮの層を含む。グラフェンの層は、グラフェンにおける所望の電子移動度を維持するために、例えば、１～１０原子層の厚みであり得る。グラフェンの層は、図７を参照して説明するベルナル（Bernal）グラフェンを含み得る。ｈＢＮの層は、１～３原子層の厚みである。集積回路の相互接続領域の誘電性材料がｈＢＮの層に接する。金属層が、エッチングされたアルミニウム層を含む一例が本願において説明される。本願において、金属層がダマシン銅層を含む別の例が記載される。グラフェンの層は、例えばミリ波周波数又はテラヘルツ周波数での、高周波数での導電性を有利に改善し得る相互接続のための高度に導電性の表面層を提供する。金属相互接続は金属の表面に近接して流れる電流（「表皮効果」と呼ばれることもある現象）のために、高周波数でのインピーダンスが増大するという問題を抱えている。グラフェンの層は、金属層の頂部及び／又は底部表面において高度に導電性の層を提供し、したがって表皮効果を軽減する。相互接続は、ＲＦ回路又はその他の高周波数応用例において用いることができる。グラフェン層の導電性は、原子層の数を約１０原子層まで増加させることによって改善される。１０原子層を超えると、グラフェンの導電性は、グラファイトのものに類似して挙動することが観察されている。ｈＢＮ層は、望ましくは、誘電性材料との接触によってグラフェン層を劣化から隔離するのに十分な厚みであるが、集積回路のコンタクト又はバイアによってグラフェンに適切な電気的接続を提供するのに十分な薄さであるべきである。１～３原子層のｈＢＮを有することは、グラフェンの劣化とグラフェン層への電気的接続性との間の所望のバランスを提供することが示されている。
本説明のため、「横方向」という用語は、集積回路の頂部表面の平面に平行な方向を指し、「垂直」という用語は、集積回路の頂部表面の平面に垂直な方向を指す。
図１は、一実施例に従った、下側グラフェン層及び上側グラフェン層を有するエッチングされたアルミニウム相互接続を含む例示の集積回路の断面である。集積回路１００は、基板１０２と、基板１０２の上に配置される相互接続領域１０４とを含む。基板１０２は、シリコン、ガリウム窒化物、又は同様のものなどの半導体材料１０６を含む。能動構成要素１０８が、半導体材料１０６内に配置されている。能動構成要素１０８は、図１において、半導体材料１０６のドープされたウェル１１０に配置される金属酸化物半導体（ＭＯＳ）トランジスタ１０８として示されており、ゲートは半導体材料１０６の上方に延在している。能動構成要素１０８の他の表現もこの例の範囲内にある。能動構成要素１０８は、基板１０２内に配置されるフィールド酸化物１１２によって横方向に分離され得る。フィールド酸化物１１２は、図１において示されるように、シャロートレンチアイソレーション（ＳＴＩ）構造を有してもよく、又はシリコン構造の局所酸化（ＬＯＣＯＳ）を有し得る。
この実施形態の相互接続領域１０４は、基板１０２及び能動部品１０８の直上に配置されるプレメタル誘電体（ＰＭＤ）層１１４と、ＰＭＤ層１１４の直上に配置される第１の金属内誘電体（ＩＭＤ）層１１６と、第１のＩＭＤ層１１６の直上に配置される第１のレベル間誘電体（ＩＬＤ）層１１８と、第１のＩＬＤ層１１８の直上に配置される第２のＩＭＤ層１２０とを含む。
ＰＭＤキャップ層１１４は、例えば、シリコン窒化物のＰＭＤ層、二酸化シリコンのギャップ充填層、リン珪酸ガラス（ＰＳＧ）又はホウ素リン珪酸ガラス（ＢＰＳＧ）のメイン層、及びシリコン窒化物のキャップ層を含む。コンタクト１２２がＰＭＤ層１１４を介して配置され、能動構成要素１０８への電気的接続を成す。コンタクト１２２は、例えば、ＰＭＤ層１１４に接するチタンの第１のライナー、第１のライナー上のチタン窒化物の第２のライナー、及び第２ライナー上のタングステンの充填金属を含み得る。
第１のＩＭＤ層１１６は、低ｋ誘電体材料、及びシリコン窒化物、シリコンカーバイド、又はシリコン窒化物カーバイドのキャップ層を含む、誘電性材料の一つ又は複数のサブ層を含み得る。第１の埋め込み層１１６内に第１レベルの相互接続１２４が配置される。第１レベルの相互接続１２４は、コンタクト１２２の頂部への電気的接続を成す。この例では、第１レベルの相互接続１２４は、ＰＭＤ層１１４上に配置される下側ｈＢＮ金属１２６と、下側ｈＢＮ金属１２６上に直に配置される下側グラフェン層１２８と、下側グラフェン層１２８上に直に配置される金属層１３０と、金属層１３０上に直に配置される上側グラフェン層１３２と、上側グラフェン層１３２上に直に配置される上側ｈＢＮ１３４とを含む。ＰＭＤ層１１４の誘電性材料は、下側グラフェン層１２８とは反対の下側ｈＢＮ層１２６に接する。第１の埋め込み層１１６の誘電性材料は、上側グラフェン層１３２とは反対の上側ｈＢＮ層１３４に接する。この例の金属層１３０は、下側グラフェン層１２８上に配置されるアルミニウム層１３６と、アルミニウム層１３６上に配置される金属キャップ層１３８とを含む。下側ｈＢＮ層１２６及び上側ｈＢＮ層１３４は、それぞれ１～３原子層の厚みである。下側グラフェン層１２８及び上側グラフェン層１３２は、それぞれ、グラフェンの一つ又は複数の原子層で構成される。アルミニウム層１３６は、例えば、５０ナノメートル～１マイクロメートルの厚みとされ得、数パーセントのシリコン、銅、及び／又はチタンを含み得る。金属キャップ層１３８は、例えば、３ナノメートル～２０ナノメートルの厚みであり得、また、耐反射層を提供するために、例えばチタン窒化物を含み得、又は、例えば、銅、ニッケル、パラジウム、プラチナ、イリジウム、ロジウム、セリウム、オスミウム、モリブデン、金、又はグラフェンの触媒作用に適したその他の金属を含み得る。
第１のＩＬＤ層１１８は、例えば、窒化シリコンのエッチストップ層、二酸化シリコン又はオルガノシリケートガラス（ＯＳＧ）などの低ｋ誘電体材料のメイン層、及びシリコン窒化物のキャップ層など、誘電体材料の一つ又は複数のサブ層を含み得る。第１レベルのビア１４０が、第１のＩＬＤ層１１８、及び第１レベルの相互接続１２４の上の第１のＩＭＤ層１１６の任意の部分を介して延在して、第１レベルの相互接続１２４への電気的接続を成す。第１レベルのビア１４０は、上側グラフェン層１３２、金属キャップ層１３８、又はアルミニウム層１３６まで延在し得る。第１レベルのビア１４０は、例えば、第１のＩＬＤ層１１８に接するチタン又はチタン窒化物を含むライナー、及びライナー上のタングステンの充填金属を含み得る。
第２のＩＭＤ層１２０は、低ｋ誘電体材料及びキャップ層を含む、誘電性材料の一つ又は複数のサブ層を含み得る。第２レベルの相互接続１４２が、第２のＩＭＤ層１２０内に配置され、第１レベルのビア１４０の頂部への電気的接続を成す。第２レベルの相互接続１４２は、任意選択で、第１レベルの相互接続１２４と同様に、下側及び／又は上側グラフェン及びｈＢＮ層を有し得る。集積回路１００は、付加的なＩＬＤ層及びＩＭＤ層、ビア、及び相互接続を含み得る。付加的な相互接続は、場合により、第１レベルの相互接続１２４と同様に、下側及び／又は上側グラフェン及びｈＢＮ層を有していてもよい。
図２Ａ～図２Ｈは、一実施例に従った形成の連続的段階を示す、下側グラフェン層及び上側グラフェン層を有するエッチングされたアルミニウム相互接続を含む集積回路の断面である。図２Ａを参照すると、集積回路２００が、半導体材料２０６を有する基板２０２を含む。ＭＯＳトランジスタ２０８として示される能動構成要素２０８が、半導体材料２０６内に形成される。能動構成要素２０８を横方向に分離するために、フィールド酸化物２１２が基板２０２に形成され得る。
集積回路２００の相互接続領域のＰＭＤ層２１４が、基板２０２及び能動構成要素２０８の上に形成される。ＰＭＤ層２１４は、一連のサブ層、例えば、低圧化学気相成長（ＬＰＣＶＤ）プロセスを用いるシリコン窒化物のＰＭＤライナー、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセス又はオゾンを用いる高アスペクト比プロセス（ＨＡＲＰ）を用いる二酸化シリコンベースの誘電体材料のメイン層を形成することによって形成され得る。ＰＭＤ層２１４は、ＰＥＣＶＤプロセスを用いてシリコン窒化物のキャップ層を形成する前に、例えば酸化物化学機械研磨（ＣＭＰ）プロセスによって平坦化され得る。
コンタクト２２２が、ＰＭＤ層２１４を介して形成され、能動構成要素２０８まで延在する。コンタクト２２２は、ＰＭＤ層２１４を介してコンタクトホールをエッチングし、スパッタリング又はイオン化金属プラズマ（ＩＭＰ）プロセスによって、ＰＭＤ層２１４上及びコンタクトホール内に延在するチタンライナーを形成することによって形成され得る。反応性スパッタリング又は原子層堆積（ＡＬＤ）によって、チタン窒化物ライナーがチタンライナー上に形成される。チタン窒化物ライナー上に、有機金属化学気相成長（ＭＯＣＶＤ）プロセスによりタングステンの層が形成され、コンタクトホールを充填する。タングステン、チタン窒化物、及びチタンは、タングステンＣＭＰプロセスによってＰＭＤ層２１４の頂部表面の上から除去され、コンタクト２２２を提供するために、コンタクトホール内にタングステン充填金属、チタン窒化物ライナー、及びチタンライナーを残す。
下側ｈＢＮ層がＰＭＤ層２１４の上に形成される。この例では、下側ｈＢＮ層はＡＬＤプロセスによって形成される。ＡＬＤプロセスの第１の工程を図２Ａに示す。ホウ素反応ガスとして図２Ａに示されるホウ素含有反応ガスが、集積回路２００の上に流される。ホウ素含有反応ガスは、例えば、ホウ素三塩化物（ＢＣｌ３）又はボラン（ＢＨ３）を含み得る。ホウ素含有反応ガスは、ＰＭＤ層２１４の上及びコンタクト２２２の頂部の上にホウ素含有層２４４を形成する。続いて、ホウ素含有反応ガスの流れが停止され、ホウ素含有層２４４が、ＡＬＤプロセスの第２の工程のための適所に残される。
図２Ｂを参照すると、窒素反応ガスとして図２Ｂに示される窒素含有反応ガスが集積回路２００の上に流される。窒素含有反応ガスは、例えば、アンモニアガス（ＮＨ３）を含み得る。窒素含有反応ガスからの窒素が、図２Ａのホウ素含有ガス２４４と反応して、ＰＭＤ層２１４の上及びコンタクト２２２の頂部の上に下側ｈＢＮ層２２６の原子層を形成する。その後、窒素含有反応ガスの流れは停止される。図２Ａ及び図２Ｂを参照して説明されるＡＬＤプロセスは、下側ｈＢＮ層２２６の所望の厚みである１～３原子層を形成するために繰り返され得る。
図２Ｃを参照すると、下側グラフェン層２２８がトランスファプロセスによって下側ｈＢＮ層２２６上に形成される。下側グラフェン層２２８は、まず、成長基板２４６上に形成され、これは、例えば、触媒表面層を有するシリコンウェハであり得る。下側グラフェン層２２８は、化学気相成長（ＣＶＤ）プロセス又はＰＥＣＶＤプロセスによって、集積回路２００が堪え得る、例えば８００℃を超える高温で成長基板上に形成され得る。下側グラフェン層２２８は、続いて、例えば、下側グラフェン層２２８と成長基板２４６との間に応力を誘導することによって、集積回路２００に転送され、下側グラフェン下側２２８を成長基板２４６から分離させる。下側グラフェン層２２８と下側ｈＢＮ層２２６との間の結合は、熱及び圧力の組み合わせによって強化され得る。下側グラフェン層２２８は、グラフェンの一つ又は複数の原子層を含む。
図２Ｄを参照すると、アルミニウム層２３６及び金属キャップ層２３８を含む金属層２３０が、下側グラフェン層２２８上に形成される。アルミニウム層２３６は、例えば、少なくとも９５パーセントのアルミニウム及び数パーセントのシリコン、銅、及び／又はチタンを含み得る。この例では、金属キャップ層２３８は、銅、ニッケル、パラジウム、プラチナ、イリジウム、ロジウム、セリウム、オスミウム、モリブデン、及び／又は金などの触媒を含む。アルミニウム層２３６は、スパッタプロセスによって形成され得る。金属キャップ層２３８は、スパッタプロセス又は蒸着プロセスによって形成され得る。金属キャップ層２３８を形成する前に、金属隔離層（図示せず）がアルミニウム層２３６上に形成され得、金属キャップ層２３８へのアルミニウムの拡散を減少させ、アルミニウム層２３６への触媒の拡散を減少させることができる。金属隔離層は、例えば、チタン窒化物又は窒化タンタルを含み得る。
エッチマスク２４８が、後に形成される第１レベルの相互接続のためのエリアを覆う金属層２３０の上に形成される。エッチマスク２４８は、フォトリソグラフィプロセスによって形成されたフォトレジストを含み得、任意選択で、底部反射防止コート（ＢＡＲＣ）又は同様のものなどの反射防止層を含み得る。あるいは、エッチマスク２４８は、シリコン窒化物及び／又は非晶質炭素などのハードマスク材料を含み得る。
図２Ｅを参照すると、金属層２３０及び下側グラフェン層２２８、及び任意選択で下側ｈＢＮ２２６は、ハロゲンラジカル及び酸素ラジカル２５０を用いる反応性イオンエッチング（ＲＩＥ）プロセスによって、エッチマスク２４８により露出されたエリアにおいて除去される。ＲＬＥプロセスは、金属キャップ層２３８、アルミニウム層２３６、下側グラフェン層２２８、及び下側ｈＢＮ層２２６におけるさまざまな材料を除去するために、ハロゲンラジカル及び酸素ラジカル２５０のタイプ及び濃度を変えることができる。ＲＩＥプロセスが終了した後、エッチマスク２４８が除去される。エッチマスク２４８内の有機材料及び非晶質炭素は、酸素プラズマプロセスによって除去され得る。エッチマスク２４８内のシリコン窒化物又はその他のハードマスク材料は、フッ素ラジカル及び酸素ラジカルを用いるプラズマプロセスにより除去され得る。
図２Ｆを参照すると、上側グラフェン層２３２が、グラフェンＰＥＣＶＤプロセスによって金属キャップ層２３８上に選択的に形成される。グラフェンＰＥＣＶＤのプロセスでは、集積回路２００が、例えば２００℃～４００℃の温度まで加熱される。炭素反応ガスとして図２Ｆに示される炭素含有反応ガスが集積回路２００の上に流され、ＲＦ電力として図２Ｆに示される無線周波数（ＲＦ）電力が炭素含有反応ガスに印加されて、集積回路２００の上に炭素ラジカルが生成される。炭素含有反応ガスは、メタン、エタン、プロパン、及び／又はブタンなどの直鎖アルカン、エタノールなどのアルコール、及び／又は、シクロブタン又はベンゼンなどの環式炭化水素を含み得る。水素、アルゴン、及び／又は酸素などの付加的なガスが集積回路２００の上に流され得る。金属キャップ層２３８における触媒は、炭素ラジカルに触媒作用を及ぼして反応し、金属キャップ層２３８上に選択的に上側グラフェン層２３２を形成する。上側グラフェン層２３２は、グラフェンの一つ又は複数の原子層を含む。グラフェンは、金属キャップ層２３８を越えて集積回路２００上に形成されない。
図２Ｇを参照すると、上側ｈＢＮ層２３４が、上側グラフェン層２３２上に形成され、金属層２３０及び下側グラフェン層２２８の横方向表面上にコンフォーマルに形成され、下側ｈＢＮ２２６及び／又はＰＭＤ層２１４上に延在する。上側ｈＢＮ層２３４は、この例ではホウ素窒化物ＰＥＣＶＤプロセスによって形成される。ホウ素反応ガスとして図２Ｇに示されるホウ素含有反応ガス、及び窒素反応ガスとして示される窒素含有反応ガスが、集積回路２００の上に同時に流される。ホウ素含有反応ガスは、例えば、ホウ素三塩化物又はボランを含み得る。窒素含有反応ガスは、例えば、アンモニアガスを含み得る。水素及び／又はアルゴンなどの付加的なガスが、ホウ素含有反応ガス及び窒素含有反応ガスと共に集積回路２００の上に流され得る。ＲＦ電力として示されるＲＦ電力が、ホウ素含有反応ガス及び窒素含有反応ガスに印加されて、集積回路２００の上方にホウ素ラジカル及び窒素ラジカルを生成する。ホウ素ラジカル及び窒素ラジカルは、集積回路２００上で反応して、上側ｈＢＮ層２３４を形成する。上側ｈＢＮ層２３４は、１～３原子層の厚みである。下側ｈＢＮ２２６、下側グラフェン層２２８、金属層２３０、上側グラフェン層２３２、及び上側ｈＢＮ層２３４の組み合わせが、集積回路２００の第１レベルの相互接続２２４を提供する。
図２Ｈを参照すると、第１レベルの相互接続２２４及びＰＭＤ層２１４の上に第１のＩＭＤ層２１６が形成される。第１のＩＭＤ層２１６は、シリコン窒化物のエッチストップ層の形成によって形成され得、その後、ＯＳＧ又は二酸化シリコンのメイン層の形成が続く。第１のＩＭＤ層２１６の種々の層は、別個のＰＥＣＶＤプロセスによって形成され得る。メイン層は、酸化物ＣＭＰプロセスによって平坦化され得、その後、シリコン窒化物のキャップ層の形成が続く。集積回路２００の形成は、ＩＬＤ層、付加的なＩＭＤ層、ビア、及び相互接続を形成することによって継続される。付加的な相互接続が、図２Ａ～図２Ｇを参照して説明するものと同様のプロセスによって、第１レベルの相互接続２２４の上に形成され得る。
図３Ａ～図３Ｈは、別の一実施例に従った、形成の連続的段階を示す、下側グラフェン層及び上側グラフェン層を有するエッチングされたアルミニウム相互接続を含む集積回路の断面である。図３Ａを参照すると、集積回路３００が、半導体材料３０６を備える基板３０２を含む。ＭＯＳトランジスタ３０８として示される能動構成要素３０８が、半導体材料３０６内に形成される。フィールド酸化物３１２が、能動構成要素３０８を横方向に分離するように基板３０２内に形成され得る。集積回路３００の相互接続領域のＰＭＤ層３１４が、基板３０２及び能動構成要素３０８の上に形成される。コンタクト３２２が、能動構成要素３０８まで延在して、ＰＭＤ層３１４を介して形成される。
下側ｈＢＮ層３２６がＰＭＤ層３１４の上に形成される。この例では、下側ｈＢＮ３２６層は、ホウ素反応ガスとして図３Ａに示されるホウ素含有反応ガスと、例えば図２Ａ及び図２Ｂを参照して説明されるような、窒素反応ガスとして示される窒素含有反応ガスとを用いるＡＬＤプロセスによって形成され得る。
図３Ｂを参照すると、静電堆積プロセス、インクジェットプロセス、又は同様のものなどアディティブプロセス３５２を用いて、場合によってはキャリア流体と組み合わされて、グラフェンフレーク３５４をディスペンスすることによって、ｈＢＮ３２６上に下側グラフェン層３２８が形成される。アディティブプロセス３５２は、後に形成される第１レベルの相互接続のためのエリアにおいて下側グラフェン層３２８を形成し得、集積回路３００の製造を簡素化する。下側グラフェン層３２８は、グラフェンの一つ又は複数の原子層を含む。ｈＢＮはグラフェンに非常に密に合致する格子間隔及び原子パターンを有するので、シート抵抗などの電気的特性の所望の値を有する、下側グラフェン層３２８内のグラフェンの連続的な層を生成するために、グラフェンフレークは下側ｈＢＮ３２６の格子と整合し得る。
図３Ｃを参照すると、アルミニウム層３３６及び任意選択の金属キャップ層３３８を含む金属層３３０が、下側グラフェン層３２８上に形成される。この例では、金属キャップ層３３８は、反射防止層を提供するためのチタン窒化物と、アルミニウムを含有するための拡散障壁とを含み得る。アルミニウム層３３６は、スパッタプロセスによって形成され得る。金属キャップ層３３８は、スパッタプロセス又はＡＬＤプロセスによって形成され得る。
図３Ｄを参照すると、上側グラフェン層３３２が金属層３３０上に形成される。上側グラフェン層３３２は、図３Ｄに示すように、成長基板３４６からトランスファプロセスによって形成され得る。上側グラフェン層３３２は、グラフェンの一つ又は複数の原子層を含む。上側グラフェン層３３２を形成する他の方法も、この例の範囲内にある。
図３Ｅを参照すると、上側ｈＢＮ層３３４が上側グラフェン層３３２上に形成される。上側ｈＢＮ層３３４は１～３原子層の厚みである。上側ｈＢＮ層３３４は、図３Ｅにおいてホウ素反応ガスとして示されるホウ素含有反応ガス、及び窒素反応ガスとして示される窒素含有反応ガス、及び一つ又は複数の他のガスを用いるＰＥＣＶＤプロセスによって形成され得る。ホウ素含有反応ガスは、ホウ素三塩化物及び／又はボランを含み得る。窒素含有反応ガスは、アンモニアガスを含み得る。他のガスには、アルゴン、水素、及び／又は酸素が含まれ得る。ＲＦ電力と示されるＲＦ電力が、ホウ素含有反応ガス、窒素含有反応ガス、及び他のガスに印加されて、ホウ素ラジカル及び窒素ラジカルを形成する。ホウ素ラジカル及び窒素ラジカルは反応して上側ｈＢＮ層３３４を形成する。上側ｈＢＮ層３３４を形成する他のプロセスも、この例の範囲内にある。
図３Ｆを参照すると、任意選択の保護層３５６が上側ｈＢＮ層３３４の上に形成され得る。保護層３５６は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）を用いるＰＥＣＶＤプロセスによって形成される１０ナノメートル～５０ナノメートルの二酸化シリコンを含み得る。続いて、エッチマスク３４８が、上側ｈＢＮ層３３４の上、及び存在する場合は保護層３５６の上に形成される。エッチマスク３４８は、後に形成される第１レベルの相互接続のためのエリアを覆う。エッチマスク３４８は、図２Ｄを参照して説明したものと同様のプロセスによって形成され得る。この例では、エッチマスク３４８は、下側グラフェン層３２８と整合される。この例では、保護層３５６の目的は、エッチマスク３４８を後の除去の間、上側ｈＢＮ層３３４を保護することである。
図３Ｇを参照すると、保護層３５６、存在する場合、上側ｈＢＮ層３３４、上側グラフェン層３３２、金属層３３０、下側グラフェン層３２８、及び任意選択で下側ｈＢＮ層３２６が、ハロゲンラジカル及び酸素ラジカル３５０を用いるＲＬＥプロセスによって、エッチマスク３４８により露出されたエリアにおいて除去される。ハロゲンラジカル及び酸素ラジカル３５０のタイプ及び濃度は、所望のエッチングプロファイルを有する変化する材料を除去するために必要に応じて変化させることができる。
図３Ｈを参照すると、図３Ｇを参照して説明されるＲＩＥプロセスが完了した後、エッチマスク３４８が、例えば酸素ラジカル３５８を用いる酸素プラズマプロセスによって除去される。存在する場合、保護層３５６は、エッチマスク３４８の除去の間、酸素ラジカル３５８によるダメージから上側ｈＢＮ層３３４を保護する。
下側ｈＢＮ層３２６、下側グラフェン層３２８、金属層３３０、上側グラフェン層３３２、及び上側ｈＢＮ層３３４の組み合わせが、集積回路３００の第１レベルの相互接続３２４を提供する。集積回路３００の形成は、第１レベル相互接続３２４間に第１のＩＭＤ層を形成することによって継続される。集積回路３００の形成は、ＩＬＤ層、付加的なＩＭＤ層、ビア、及び付加的な相互接続を後に形成することによって更に継続される。
図４は、一実施例に従った、下側グラフェン層及び上側グラフェン層を有するダマシン銅相互接続を含む例示の集積回路の断面である。集積回路４００は、基板４０２と、基板４０２の上に配置される相互接続領域４０４とを含む。基板４０２は半導体材料４０６を含む。ドープされたウェル４１０に配置される図４に示される能動構成要素４０８が、半導体材料４０６内に配置される。能動構成要素４０８は、基板４０２内に配置されるフィールド酸化物４１２によって横方向に分離され得る。
この例の相互接続領域４０４は、基板４０２及び能動構成要素４０８の直上に配置されるＰＭＤ層４１４と、ＰＭＤ層４１４の直上に配置される第１のＩＭＤ層４１６と、第1のＩＭＤ層４１６の直上に配置される第１のＩＬＤ相互接続領域４１８とを含む。図４には示されていないが、集積回路４００の付加的なＩＭＤ層及びＩＬＤ層が、第１のＩＬＤ層４１８の上方に延在する。コンタクト４２２が、ＰＭＤ層４１４を介して配置され、能動構成要素４０８への電気的接続を成す。ＰＭＤ層４１４及びコンタクト４２２は、図１を参照して説明されるものに類似する構造を有し得る。
第1のＩＭＤ層４１６は、シリコン窒化物のエッチストップ層、低ｋ誘電体材料のメイン層、及び、シリコン窒化物、シリコンカーバイド、又はシリコンナイトライドカーバイドのキャップ層を含む、一つ又は複数のサブ層を含み得る。第１レベルの相互接続４２４は、第１のＩＭＤ層４１６内の相互接続トレンチに配置される。第１レベルの相互接続４２４は、コンタクト４２２の頂部への電気的接続を成す。この例では、第１レベルの相互接続４２４は、ＰＭＤ層４１４上に配置され、第１のＩＭＤ層４１６の頂部表面まで相互接続トレンチの側壁を上方に延在する下側ｈＢＮ層４２６と、下側ｈＢＮ層４２６上に直接配置され、第１レベルの相互接続４２４の側部を上方に延在する下側グラフェン層４２８と、下側グラフェン層４２８上に直接配置される金属層４３０と、金属層４３０上に直接配置される上側グラフェン層４３２と、上側グラフェン層４３２上に直接配置され、第１レベルの相互接続４２４に近接する第１のＩＭＤ層４１６の上に延在する上側ｈＢＮ上側４３４とを含む。この例の金属層４３０は、下側グラフェン層４２８上に配置され、第１レベルの相互接続４２４の側部を上方に延在するダマシンライナー４３８を含む。ダマシンライナー４３８は、窒化タンタル又はそれに類するもののような銅拡散障壁を含む。この例の金属層４３０は、ダマシンライナー４３８上に配置されるダマシン銅層４３６を更に含む。上側グラフェン層４３２は、ダマシン銅層４３６上に直接的に配置される。下側ｈＢＮ層４２６及び上側ｈＢＮ層４３４は、各々、１～３原子層の厚みである。下側グラフェン層４２８及び上側グラフェン層４３２は、各々、例えば１～１０層のグラフェンなどの一つ又は複数の原子層を含む。ＰＭＤ層４１４の誘電性材料は、下側グラフェン層４２８とは反対の、下側ｈＢＮ層４２６に接する。
第１のＩＬＤ層４１８は、図１を参照して説明するものに類似する構造を有し得る。第１のＩＬＤ層４１８の誘電性材料は、上側グラフェン層４３２とは反対の、上側ｈＢＮ層４３４に接する。
図５Ａ～図５Ｇは、一実施例に従った形成の連続的段階を示す、下側グラフェン層及び上側グラフェン層を有するエッチングされたアルミニウム相互接続を含む集積回路の断面である。図５Ａを参照すると、集積回路５００が、半導体材料５０６を有する基板５０２を含む。ＭＯＳトランジスタ５０８として示される能動構成要素５０８が、半導体材料５０６内に形成される。フィールド酸化物５１２が、能動構成要素５０８を横方向に分離するように基板５０２に形成され得る。基板５０２及び能動構成要素５０８の上にＰＭＤ層５１４が形成される。コンタクト５２２がＰＭＤ層５１４を介して形成され、能動構成要素５０８への電気的接続を成す。
第１のＩＭＤ層５１６が、ＰＭＤ層５１４及びコンタクト５２２の上に形成される。第１のＩＭＤ層５１６は、例えば一連のＰＥＣＶＤプロセスによって形成され得る。相互接続トレンチ５６０が、第１のＩＭＤ層５１６を介して形成されて、コンタクト５２２の頂部を露出させる。相互接続トレンチ５６０は、エッチマスクを用いるＲＩＥプロセスにより形成され得る。
下側ｈＢＮ層５２６が第１のＩＭＤ層５１６の上に形成され、相互接続トレンチ５６０内へ、及び、相互接続トレンチ５６０の底部でＰＭＤ層５１４上に延在する。下側ｈＢＮ層５２６は、ＡＬＤプロセス、ＰＥＣＶＤプロセス、又は別の方法によって形成され得る。下側ｈＢＮ層５２６は、１～３原子層の厚みである。
図５Ｂを参照すると、下側グラフェン層５２８が下側ｈＢＮ層上に形成される。下側グラフェン層５２８は、相互接続トレンチ５６０内に延在し、相互接続トレンチ５６０の底部で下側ｈＢＮ層５２６に沿って継続的である。下側グラフェン層５２８は、例えば、ＰＥＣＶＤプロセス又はアディティブプロセスによって形成され得、これは、相互接続トレンチ５６０のトポグラフィに起因して利点となり得る。
図５Ｃを参照すると、ダマシンライナー５３８が下側グラフェン層５２８上に形成される。ダマシンライナー５３８は、例えば、窒化タンタルを含み得る。ダマシンライナー５３８は、相互接続トレンチ５６０における継続的な被覆を提供するために、ＡＬＤプロセスによって形成され得る。
図５Ｄを参照すると、ダマシン銅層５３６がダマシンライナー５３８上に形成され、相互接続トレンチ５６０を充填する。ダマシン銅層５３６は、例えば、図５Ｄには示されていない銅のシード層をスパッタプロセスによってダマシンライナー５３８上に直接形成し、続いて電気めっきプロセスによってシード層上にダマシン銅層５３６の残部を形成することによって形成され得る。電気めっきプロセスは、電気めっき槽への添加剤であるブライトナー（ｂｒｉｇｈｔｅｎｅｒ）、抑制剤、及びレベラー（ｌｅｖｅｌｅｒ）の組み合わせを用いて、相互接続トレンチ５６０をダマシン銅層５３６で充填する一方で、相互接続トレンチ５６０に近接する第１のＩＭＤ層５１６の上の電気めっきされた銅の厚みを最小限にし得る。
図５Ｅを参照すると、ダマシン銅層５３６、ダマシンライナー５３８、下側グラフェン層５２８、及び下側ｈＢＮ層５２６は、銅ＣＭＰパッド５６２によって図５Ｅにおいて概略的に示される銅ＣＭＰプロセスによって第１のＩＭＤ層５１６の上から除去される。ダマシン銅層５３６、ダマシンライナー５３８、下側グラフェン層５２８、及び下側ｈＢＮ層５２６は、相互接続トレンチ５６０において適所に残される。
図５Ｆを参照すると、上側グラフェン層５３２がダマシン銅層５３６上に形成される。上側グラフェン層５３２は、グラフェンの一つ又は複数の原子層を含み、相互接続トレンチ５６０に近接する第１のＩＭＤ層５１６上には延在しない。上側グラフェン層５３２は、図２Ｆを参照して説明されるＰＥＣＶＤプロセスに類似する様式で、例えば、ダマシン銅層５３６がグラフェンの形成を選択的に触媒するＰＥＣＶＤプロセスによって形成され得る。あるいは、上側グラフェン層５３２は、例えば図３Ｂを参照して説明されるようなアディティブプロセスによって形成され得る。上側グラフェン層５３２を形成する他の方法も、この例の範囲内にある。
図５Ｇを参照すると、上側グラフェン層５３２を含む集積回路５００の現存する頂部表面上に上側ｈＢＮ層５３４が形成される。上側ｈＢＮ層５３４は、ＡＬＤプロセス、ＰＥＣＶＤプロセス、又はその他の方法によって形成され得る。下側ｈＢＮ層５２６、下側グラフェン層５２８、ダマシンライナー５３８、ダマシン銅層５３６、上側グラフェン層５３２、及び上側ｈＢＮ層５３４は、集積回路５００の第１レベルの相互接続５２４を提供する。集積回路５００の形成は、上側ｈＢＮ層５３４上の、図５Ｇには示されていない第１のＩＬＤ層の形成で継続する。第１のＩＬＤ層の誘電性材料は、上側ｈＢＮ層５３４に接する。
図６は、一実施例に従った、各々が下側グラフェン層及び上側グラフェン層を有する、複数のセグメントを含む金属相互接続を含むリッツワイヤを含む例示の集積回路の断面である。集積回路６００は、基板６０２と、基板６０２の上に配置される相互接続領域６０４とを含む。基板６０２は、例えば図１を参照して説明されるような半導体材料及び能動構成要素を含む。相互接続領域６０４は、例えば図１を参照して説明されるような誘電体層のスタックをなどの誘電性材料６６４を含む。この例では、集積回路６００は、直列接続された相互接続セグメント６２４の複数のストランドを含むリッツワイヤ６６６を含む。この例では、各相互接続層６２４は、金属層６３０、金属層６３０の底部表面上の下側グラフェン層６２８、金属層６３０とは反対の下側グラフェン層６２８上の下側ｈＢＮ層６２６、金属層６３０の頂部表面上の上側グラフェン層６３２、及び金属層６３０とは反対の上側グラフェン層６３２上の上側グラフェン層６３２を有する。誘電性材料６６４は、下側グラフェン層６２８とは反対の下側ｈＢＮ層６２６に接し、上側グラフェン層６３２とは反対の上側ｈＢＮ層６３４に接する。この例の他のバージョンにおいて、相互接続セグメント６２４の幾つかは、上側グラフェン層６３２なしで、下側グラフェン層６２８及び下側ｈＢＮ層６２６を有し得る。この例の他のバージョンにおいて、相互接続セグメント６２４の幾つかは、下側グラフェン層６２８なしで、上側グラフェン層６３２及び上側ｈＢＮ層６３４を有し得る。リッツワイヤ６６６の相互接続セグメント６２４は、複数の相互接続レベルに配置され、この例では、リッツワイヤ６６６は、相互接続セグメント６２４の３つの相互接続レベルを含む。相互接続セグメント６２４自体の配置をより明確に示すために、各ストランドにおける順次の相互接続セグメント６２４間の接続は図６に示されていない。各ストランドは、そのストランド内の相互接続セグメント６２４の一部が、リッツワイヤ６６６の周囲に位置するように構成される。各ストランドにおける順次の相互接続セグメント６２４は、例えば、ビア及びその他の相互接続によって接続され得る。各ストランドは、各相互接続レベルにおける相互接続セグメント６２４の一部を含む。リッツワイヤ６６６は、同様の名目断面積を有するモノリシック導体と比較して、有利にも、相互接続セグメント６２４間の表皮効果の分布に起因して高周波数で一層低いインピーダンスを示し得る。各ストランドは、誘電性材料６６４によって他のストランドから分離され、「近接作用」と呼ばれることもある、誘導された局所電流を有利に低減する。
図７はベルナルグラフェンの斜視図である。本願において記載される実施例におけるグラフェンの層は、ベルナルグラフェンを含み得る。図７において第１の原子層と示されるグラフェンの第１の原子層が、図７において炭素原子と示される炭素原子を六角形構成で含む。図７において第２の原子層と示されるグラフェンの第２の原子層も、六角形構成の炭素原子を含む。第１の原子層内の炭素原子の半分は、第２の原子層内の炭素原子の直上に位置する。グラフェンの付加的な層が、すぐ下にあるグラフェン層に対して同様の整合を有する。グラフェンヘテロ層のグラフェン層にベルナルグラフェンを含めることは、他の構成を有するグラフェンの層と比較して、グラフェンヘテロ層の導電性を有利に改善し得る。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
Claims (20)
- 集積回路であって、
半導体材料を含む基板、
前記基板に配置される能動構成要素、
前記基板の上に配置され、誘電性材料を含む相互接続領域、及び
前記相互接続領域に配置される相互接続、
を含み、
前記相互接続が、
金属層と、
前記金属層の頂部表面又は前記金属層の底部表面の少なくとも一方の上に配置されるグラフェン層と、
前記金属層とは反対の前記グラフェン層上に配置される六方晶窒化ホウ素（ｈＢＮ）層と、
を含み、
前記ｈＢＮ層が１～３原子層の厚みであり、前記誘電性材料が、前記グラフェン層とは反対の前記ｈＢＮ層に接する、集積回路。 - 請求項１に記載の集積回路であって、
前記グラフェン層が、前記金属層の前記底部表面に配置される下側グラフェン層であり、
前記ｈＢＮ層が、前記下側グラフェン層上に配置される下側ｈＢＮ層であり、
前記誘電性材料が第１の誘電性材料であり、
前記相互接続領域が、前記第１の誘電性材料とは別個の第２の誘電性材料を含み、
前記相互接続が更に、
前記金属層の前記頂部表面上に配置され、グラフェンの少なくとも１原子層を有する上側グラフェン層と、
前記金属層とは反対の前記上側グラフェン層上に配置され、１～３原子層である上側ｈＢＮ層と、
を含み、
前記第２の誘電性材料が、前記上側グラフェン層とは反対の前記上側ｈＢＮ層に接する、集積回路。 - 請求項１に記載の集積回路であって、
前記グラフェン層がベルナルグラフェンを含む、集積回路。 - 請求項１に記載の集積回路であって、
前記金属層が、主としてアルミニウムを含むアルミニウム層を含み、前記グラフェン層が、前記アルミニウム層の横方向表面上に延在しない、集積回路。 - 請求項１に記載の集積回路であって、
前記金属層が、ダマシンライナー上に配置されるダマシン銅層を含む、集積回路。 - 集積回路を形成する方法であって、
半導体材料を含む前記基板を提供すること、
前記半導体材料内に能動構成要素を形成すること、
前記基板の上に下側誘電体層を形成すること、及び
相互接続を形成すること、
を含み、
前記相互接続を形成することが、
前記下側誘電体層上に、１～３原子層の厚みの下側ｈＢＮ層を形成することと、
前記下側ｈＢＮ層上に、グラフェンの少なくとも１原子層を有する下側グラフェン層を形成することと、
前記下側グラフェン層上に金属層を形成することと、
を含む、方法。 - 請求項６に記載の方法であって、
前記下側ｈＢＮ層を形成することが原子層堆積（ＡＬＤ）プロセスを含み、前記方法が、
前記下側誘電体層上にホウ素含有層を形成するため、ホウ素含有反応ガスを前記下側誘電体層上に流すこと、
前記ホウ素含有反応ガスの流れを止めること、
前記下側誘電体層の上に窒素含有反応ガスを流すことであって、前記窒素含有反応ガスからの窒素が、前記ホウ素含有層と反応して、前記下側ｈＢＮ層のホウ素窒化物の原子層を形成する、前記窒素含有反応ガスを流すこと、及び
前記窒素含有反応ガスの流れを止めること、
を含む、方法。 - 請求項６に記載の方法であって、
前記下側ｈＢＮ層を形成することが、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスを含み、
前記方法が、
前記下側誘電体層の上にホウ素含有反応ガス及び窒素含有反応ガスを同時に流すこと、及び
前記ホウ素含有反応ガス及び前記窒素含有反応ガスに無線周波数（ＲＦ）電力を印加すること、
を含む、方法。 - 請求項６に記載の方法であって、
前記下側グラフェン層を形成することがＰＥＣＶＤプロセスを含み、
前記方法が、
前記下側ｈＢＮ層の上に炭素含有反応ガスを流すこと、及び、
前記炭素含有反応ガスにＲＦ電力を印加すること、
を含む、方法。 - 請求項６に記載の方法であって、
前記下側グラフェン層を形成することが、トランスファプロセスを含み、
前記方法が、
前記集積回路とは別の成長基板上に前記下側グラフェン層を形成すること、
前記下側グラフェン層を前記成長基板から除去すること、及び
前記下側グラフェン層を前記下側ｈＢＮ層上に配置すること、
を含む、方法。 - 請求項６に記載の方法であって、
前記金属層を形成することが、
主としてアルミニウムを含むアルミニウム層をスパッタプロセスによって前記下側グラフェン層の上に形成すること、
前記相互接続のためのエリアを覆うエッチマスクをアルミニウム層上に形成すること、
前記エッチマスクによって露出される前記アルミニウム層及び前記下側グラフェン層を除去すること、及び
その後、前記エッチマスクを除去すること、
を含む、方法。 - 請求項６に記載の方法であって、
前記金属層を形成することが、
前記下側グラフェン層上にダマシンライナーを形成することであって、前記下側グラフェン層及び前記下側ｈＢＮ層が、前記下側誘電体層における相互接続トレンチに配置されること、
前記ダマシンライナー上にダマシン銅層を形成すること、及び
前記相互接続トレンチに近接する前記下側誘電体層の上から、前記ダマシン銅層、前記ダマシンライナー、前記下側グラフェン層、及び前記下側ｈＢＮ層を除去すること、
を含む、方法。 - 集積回路を形成する方法であって、
半導体材料を含む基板を提供すること、
前記半導体材料内に能動構成要素を形成すること、
前記基板の上に下側誘電体層を形成すること、及び
相互接続を形成すること、
を含み、
前記相互接続を形成することが、
前記下側誘電体層の上に金属層を形成することと、
グラフェンの少なくとも１原子層を有する上側グラフェン層を前記金属層上に形成することと、
１～３原子層の厚みの上側ｈＢＮ層を前記上側グラフェン層上に形成することと、
前記上側ｈＢＮ上に上側誘電体層を形成することと、
を含む、方法。 - 請求項１３に記載の方法であって、
前記上側グラフェン層を形成することがＰＥＣＶＤプロセスを含み、
前記方法が、
前記金属層の上に炭素含有反応ガスを流すこと、及び、
前記炭素含有反応ガスにＲＦ電力を印加すること、
を含む、方法。 - 請求項１４に記載の方法であって、
前記金属層が触媒を含み、前記上側グラフェン層が、前記金属層上に選択的に形成される、方法。 - 請求項１３に記載の方法であって、
前記上側グラフェン層を形成することがトランスファプロセスを含み、
前記方法が、
前記集積回路とは別の成長基板上に前記上側グラフェン層を形成すること、
前記成長基板から前記上側グラフェン層を除去すること、及び
前記金属層上に前記上側グラフェン層を配置すること、
を含む、方法。 - 請求項１３に記載の方法であって、
前記上側ｈＢＮ層を形成することがＡＬＤプロセスを含み、
前記方法が、
前記上側グラフェン層上にホウ素含有層を形成するため、前記上側グラフェン層の上にホウ素含有反応ガスを流すこと、
前記ホウ素含有反応ガスの流れを止めること、
前記上側グラフェン層の上に窒素含有反応ガスを流すことであって、前記窒素含有反応ガスからの窒素が前記ホウ素含有層と反応して、前記上側ｈＢＮ層のホウ素窒化物の原子層を形成すること、及び
前記窒素素含有反応ガスの流れを止めること、
を含む、方法。 - 請求項１３に記載の方法であって、
前記下側ｈＢＮ層を形成することがＰＥＣＶＤプロセスを含み、
前記方法が、
前記上側グラフェン層の上にホウ素含有反応ガス及び窒素含有反応ガスを同時に流すこと、及び、
前記ホウ素含有反応ガス及び前記窒素含有反応ガスにＲＦ電力を印加すること、
を含む、方法。 - 請求項１３に記載の方法であって、
前記金属層を形成することが、
主としてアルミニウムを含むアルミニウム層を、スパッタプロセスによって前記下側誘電体層の上に形成すること、
前記相互接続のためのエリアを覆うエッチマスクを前記上側ｈＢＮ層上に形成すること、
前記エッチマスクによって露出された、前記上側ｈＢＮ層、前記上側グラフェン層、及び前記アルミニウム層を除去すること、及び、
その後前記エッチマスクを除去すること、
を含む、方法。 - 請求項１３に記載の方法であって、
前記金属層を形成することが、
前記下側誘電体層上にダマシンライナーを形成することであって、前記ダマシンライナーが、前記下側誘電体層内の前記相互接続トレンチ内に延在すること、
前記ダマシンライナー上にダマシン銅層を形成すること、及び
前記相互接続トレンチに近接する前記下側誘電体層の上から、前記ダマシン銅層及び前記ダマシンライナーを除去すること、
を含み、
前記相互接続トレンチに近接する前記下側誘電体層の上から前記ダマシン銅層及び前記ダマシンライナーを除去した後に前記上側グラフェン層が形成される、方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/438,174 | 2017-02-21 | ||
| US15/438,174 US9793214B1 (en) | 2017-02-21 | 2017-02-21 | Heterostructure interconnects for high frequency applications |
| PCT/US2018/019016 WO2018156626A1 (en) | 2017-02-21 | 2018-02-21 | Heterostructure interconnects for high frequency applications |
| JP2019566057A JP7368669B2 (ja) | 2017-02-21 | 2018-02-21 | 高周波数応用例のためのヘテロ構造相互接続 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019566057A Division JP7368669B2 (ja) | 2017-02-21 | 2018-02-21 | 高周波数応用例のためのヘテロ構造相互接続 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023113748A true JP2023113748A (ja) | 2023-08-16 |
Family
ID=60022390
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019566057A Active JP7368669B2 (ja) | 2017-02-21 | 2018-02-21 | 高周波数応用例のためのヘテロ構造相互接続 |
| JP2023087919A Pending JP2023113748A (ja) | 2017-02-21 | 2023-05-29 | 高周波数応用例のためのヘテロ構造相互接続 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019566057A Active JP7368669B2 (ja) | 2017-02-21 | 2018-02-21 | 高周波数応用例のためのヘテロ構造相互接続 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9793214B1 (ja) |
| EP (1) | EP3586363A4 (ja) |
| JP (2) | JP7368669B2 (ja) |
| CN (1) | CN110337720B (ja) |
| WO (1) | WO2018156626A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102412965B1 (ko) * | 2014-12-30 | 2022-06-24 | 삼성전자주식회사 | 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법 |
| US20180254318A1 (en) * | 2017-03-02 | 2018-09-06 | William B Pohlman, III | Graphene based in-plane micro-supercapacitors |
| US10164018B1 (en) * | 2017-05-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor interconnect structure having graphene-capped metal interconnects |
| US10804201B2 (en) * | 2017-12-28 | 2020-10-13 | Texas Instruments Incorporated | Dissimilar material interface having lattices |
| US10304967B1 (en) * | 2018-03-02 | 2019-05-28 | Texas Instruments Incorporated | Integration of graphene and boron nitride hetero-structure device over semiconductor layer |
| US10490673B2 (en) | 2018-03-02 | 2019-11-26 | Texas Instruments Incorporated | Integration of graphene and boron nitride hetero-structure device |
| TWI683471B (zh) * | 2018-06-21 | 2020-01-21 | 國立高雄科技大學 | 低損耗高、低頻波導結構及其製作方法 |
| US11136666B2 (en) | 2018-08-30 | 2021-10-05 | University Of Kentucky Research Foundation | Ordered nanotubes on a two-dimensional substrate consisting of different material properties |
| US11232982B2 (en) * | 2020-01-10 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deposition system and method using the same |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619257B2 (en) | 2006-02-16 | 2009-11-17 | Alcatel-Lucent Usa Inc. | Devices including graphene layers epitaxially grown on single crystal substrates |
| US20090093100A1 (en) * | 2007-10-09 | 2009-04-09 | Li-Qun Xia | Method for forming an air gap in multilevel interconnect structure |
| US8148269B2 (en) * | 2008-04-04 | 2012-04-03 | Applied Materials, Inc. | Boron nitride and boron-nitride derived materials deposition method |
| KR101490111B1 (ko) | 2008-05-29 | 2015-02-06 | 삼성전자주식회사 | 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자 |
| US20100218801A1 (en) | 2008-07-08 | 2010-09-02 | Chien-Min Sung | Graphene and Hexagonal Boron Nitride Planes and Associated Methods |
| US8835892B2 (en) * | 2008-10-30 | 2014-09-16 | Sandisk 3D Llc | Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same |
| JP5395542B2 (ja) * | 2009-07-13 | 2014-01-22 | 株式会社東芝 | 半導体装置 |
| US8158200B2 (en) * | 2009-08-18 | 2012-04-17 | University Of North Texas | Methods of forming graphene/(multilayer) boron nitride for electronic device applications |
| KR101603771B1 (ko) * | 2009-10-21 | 2016-03-16 | 삼성전자주식회사 | 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법 |
| KR20110057989A (ko) | 2009-11-25 | 2011-06-01 | 삼성전자주식회사 | 그래핀과 나노구조체의 복합 구조체 및 그 제조방법 |
| US20110163298A1 (en) | 2010-01-04 | 2011-07-07 | Chien-Min Sung | Graphene and Hexagonal Boron Nitride Devices |
| US20130048339A1 (en) | 2010-03-08 | 2013-02-28 | William Marsh Rice University | Transparent electrodes based on graphene and grid hybrid structures |
| CN102254582B (zh) | 2010-05-18 | 2013-05-15 | 国家纳米科学中心 | 一种石墨烯基导电材料及其制备方法 |
| US9281385B2 (en) | 2010-06-18 | 2016-03-08 | Samsung Electronics Co., Ltd. | Semiconducting graphene composition, and electrical device including the same |
| KR101680761B1 (ko) | 2010-09-17 | 2016-11-30 | 삼성전자주식회사 | 그래핀-폴리머 층상 복합체 및 그의 제조방법 |
| US8361853B2 (en) | 2010-10-12 | 2013-01-29 | International Business Machines Corporation | Graphene nanoribbons, method of fabrication and their use in electronic devices |
| JP6285717B2 (ja) | 2010-11-10 | 2018-02-28 | ナショナル ユニバーシティ オブ シンガポール | グラフェン層と永久双極子層を含む透明導体、透明導体を含む、太陽電池、有機発光ダイオード、タッチパネルまたはディスプレイ、および透明導体の製造方法 |
| US9257509B2 (en) | 2010-12-21 | 2016-02-09 | The Trustees Of Columbia University In The City Of New York | Electrical devices with graphene on boron nitride |
| CN103493203B (zh) * | 2011-03-22 | 2016-12-28 | 曼彻斯特大学 | 晶体管器件以及用于制造晶体管器件的材料 |
| GB201104824D0 (en) | 2011-03-22 | 2011-05-04 | Univ Manchester | Structures and methods relating to graphene |
| KR101813173B1 (ko) | 2011-03-30 | 2017-12-29 | 삼성전자주식회사 | 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치 |
| US8501531B2 (en) | 2011-04-07 | 2013-08-06 | The United States Of America, As Represented By The Secretary Of The Navy | Method of forming graphene on a surface |
| KR101878732B1 (ko) | 2011-06-24 | 2018-07-16 | 삼성전자주식회사 | 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터 |
| US8716863B2 (en) * | 2011-07-13 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for high performance interconnect |
| US9029228B2 (en) | 2011-10-19 | 2015-05-12 | SunEdision Semiconductor Limited (UEN201334164H) | Direct and sequential formation of monolayers of boron nitride and graphene on substrates |
| CN103107077B (zh) * | 2011-11-14 | 2016-09-14 | 中国科学院微电子研究所 | 石墨烯器件及其制造方法 |
| EP2602821B1 (en) | 2011-12-07 | 2014-02-12 | Universität Augsburg | Graphene-based nanodevices for terahertz electronics |
| US9314817B2 (en) | 2012-02-29 | 2016-04-19 | Georgia Tech Research Corporation | Three-dimensional vertically aligned functionalized multilayer graphene |
| US9331198B2 (en) | 2012-07-06 | 2016-05-03 | University Of North Texas | Controlled epitaxial boron nitride growth for graphene based transistors |
| ES2395949B1 (es) | 2012-09-18 | 2013-12-26 | Fundació Institut De Ciències Fotòniques | Plataforma electrónica que comprende un cristal de tipo abo3 y grafeno, método para su fabricación y chip que comprende la misma |
| US9224532B2 (en) * | 2012-10-11 | 2015-12-29 | The Board Of Trustees Of The University Of Illinois | Rolled-up inductor structure for a radiofrequency integrated circuit (RFIC) |
| US20140145332A1 (en) * | 2012-11-26 | 2014-05-29 | Globalfoundries Inc. | Methods of forming graphene liners and/or cap layers on copper-based conductive structures |
| US9685559B2 (en) | 2012-12-21 | 2017-06-20 | The Regents Of The University Of California | Vertically stacked heterostructures including graphene |
| KR102046099B1 (ko) | 2012-12-31 | 2019-11-19 | 삼성전자주식회사 | 열전재료 및 이를 포함하는 열전소자 |
| US9680038B2 (en) | 2013-03-13 | 2017-06-13 | The Regents Of The University Of Michigan | Photodetectors based on double layer heterostructures |
| KR102026736B1 (ko) | 2013-03-29 | 2019-11-04 | 삼성전자주식회사 | 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자 |
| US9299473B2 (en) | 2013-06-11 | 2016-03-29 | Hamilton Sundstrand Corporation | Composite electrically conductive structures |
| US9410243B2 (en) | 2013-08-06 | 2016-08-09 | Brookhaven Science Associates, Llc | Method for forming monolayer graphene-boron nitride heterostructures |
| WO2015021479A1 (en) | 2013-08-09 | 2015-02-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for assembling two-dimensional materials |
| US9318323B2 (en) | 2013-10-18 | 2016-04-19 | Globalfoundries Inc. | Semiconductor devices with graphene nanoribbons |
| US20160284811A1 (en) | 2013-11-04 | 2016-09-29 | Massachusetts Institute Of Technology | Electronics including graphene-based hybrid structures |
| KR102207923B1 (ko) | 2014-01-28 | 2021-01-26 | 삼성전자주식회사 | 다층 그래핀 구조체의 형성 방법 |
| US10006910B2 (en) * | 2014-12-18 | 2018-06-26 | Agilome, Inc. | Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same |
| US9484428B2 (en) * | 2015-01-29 | 2016-11-01 | Globalfoundries Inc. | Non-planar exciton transistor (BiSFET) and methods for making |
| CN104726845B (zh) | 2015-03-05 | 2018-05-01 | 中国科学院上海微系统与信息技术研究所 | h-BN上石墨烯纳米带的制备方法 |
| EP3104414B1 (en) * | 2015-06-10 | 2020-05-06 | Fundació Institut de Ciències Fotòniques | Image sensor, optoelectronic system comprising said image sensor, and method for manufacturing said image sensor |
-
2017
- 2017-02-21 US US15/438,174 patent/US9793214B1/en active Active
-
2018
- 2018-02-21 EP EP18756636.9A patent/EP3586363A4/en active Pending
- 2018-02-21 WO PCT/US2018/019016 patent/WO2018156626A1/en unknown
- 2018-02-21 CN CN201880012923.5A patent/CN110337720B/zh active Active
- 2018-02-21 JP JP2019566057A patent/JP7368669B2/ja active Active
-
2023
- 2023-05-29 JP JP2023087919A patent/JP2023113748A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018156626A1 (en) | 2018-08-30 |
| JP7368669B2 (ja) | 2023-10-25 |
| EP3586363A1 (en) | 2020-01-01 |
| EP3586363A4 (en) | 2020-03-11 |
| JP2020508587A (ja) | 2020-03-19 |
| US9793214B1 (en) | 2017-10-17 |
| CN110337720A (zh) | 2019-10-15 |
| CN110337720B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7368669B2 (ja) | 高周波数応用例のためのヘテロ構造相互接続 | |
| JP2022140451A (ja) | 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス | |
| US9484257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR101027216B1 (ko) | 다중레벨 상호접속 구조물에서 공기 갭을 형성하는 방법 | |
| US9613854B2 (en) | Method and apparatus for back end of line semiconductor device processing | |
| CN104733378B (zh) | 半导体结构及其制造方法 | |
| TWI546919B (zh) | 半導體元件及其製造方法 | |
| US10535603B2 (en) | Method of forming interconnection structure | |
| US9576894B2 (en) | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same | |
| US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
| US8993435B2 (en) | Low-k Cu barriers in damascene interconnect structures | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| KR102585845B1 (ko) | 알루미늄 질화물 배리어 층 | |
| US20210098292A1 (en) | Metallic interconnect structure | |
| US11373971B2 (en) | Semiconductor device structure and methods of forming the same | |
| US10923423B2 (en) | Interconnect structure for semiconductor devices | |
| CN104851835B (zh) | 金属互连结构及其形成方法 | |
| JP2009188101A (ja) | 半導体装置及びその製造方法 | |
| US11315829B2 (en) | Amorphous layers for reducing copper diffusion and method forming same | |
| TW202347449A (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230623 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20230623 |