CN103107077B - 石墨烯器件及其制造方法 - Google Patents
石墨烯器件及其制造方法 Download PDFInfo
- Publication number
- CN103107077B CN103107077B CN201110360220.1A CN201110360220A CN103107077B CN 103107077 B CN103107077 B CN 103107077B CN 201110360220 A CN201110360220 A CN 201110360220A CN 103107077 B CN103107077 B CN 103107077B
- Authority
- CN
- China
- Prior art keywords
- layer
- back grid
- grid
- graphene
- gate contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种石墨烯器件的制造方法,包括:提供衬底,所述衬底包括绝缘层以及其上的半导体层;在所述半导体层中形成背栅极,以及在背栅极上形成栅介质层、在栅介质层上形成石墨烯层,以及在所述背栅极两侧形成与背栅极电连接的背栅接触层;在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞。通过利用衬底中的半导体层形成背栅极,从而实现自对准地形成背栅结构的石墨烯器件,其制造方法简单,具有同现有CMOS工艺较好的兼容性。
Description
技术领域
本发明涉及半导体制造技术,更具体地说,涉及一种石墨烯器件及其制造方法。
背景技术
当前,针对前瞻性先导研究,国际上最关心的是11nm-16nm技术代以后,CMOS器件是否还能像现在这样仍基于硅半导体衬底。一个研究热点是开发新的具有更高载流子迁移率的材料体系和新的技术手段来进一步延展摩尔定律和超越硅CMOS(Beyond Si-CMOS),推进集成电路技术的发展。
石墨烯材料以其优异的物理性质得到了广泛的关注,比如其高的载流子迁移率、高导电性能以及高导热性能等,是被人们很看好的一种碳基材料。虽然石墨烯材料展现出了很多优异的物理特性,但使其作为高迁移率沟道材料在CMOS器件中的应用并不成熟。
发明内容
本发明解决的问题是提供一种石墨烯器件及其制造方法,自对准实现背栅结构的石墨烯器件。
为实现上述目的,本发明实施例提供了如下技术方案:
一种石墨烯器件的制造方法,包括:
提供衬底,所述衬底包括绝缘层以及其上的半导体层;
在所述半导体层中形成背栅极,以及在背栅极上形成栅介质层、在栅介质层上形成石墨烯层,以及在所述背栅极两侧形成与背栅极电连接的背栅接触层;
在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞。
可选地,在所述半导体层中形成背栅极,以及在背栅极上形成栅介质层、在栅介质层上形成石墨烯层,以及在所述背栅极两侧形成与背栅极电连接的接触层的步骤包括:
在所述半导体层上依次覆盖栅介质材料和石墨烯材料;
进行图案化,依次刻蚀石墨烯材料、栅介质材料以及部分厚度的半导体层,以分别形成石墨烯层、栅介质层及背栅极,其中,所述背栅极两侧的半导体层为与背栅极电连接的背栅接触层。
可选地,在形成石墨烯层、栅介质层及背栅极后,还包括步骤:在所述背栅极两侧半导体层中以及背栅极的侧壁上形成金属硅化物层,所述背栅极两侧的金属硅化物层为背栅接触层。
可选地,所述石墨烯层与栅介质层间具有BN层。
可选地,所述衬底为SOI衬底,所述半导体层为SOI衬底的顶层硅,所述绝缘层为SOI衬底的埋氧层。
此外,本发明还提供了上述方法形成的石墨烯器件,包括:
背栅极;
背栅极上栅介质层,以及栅介质层上的石墨烯层;
位于背栅极两侧与背栅极电连接的背栅接触层;
背栅接触层上的背栅接触塞,以及背栅极上的源漏接触塞。
可选地,所述背栅接触层为与背栅极一体的半导体层。
可选地,还包括:在所述背栅极的侧壁上的连接层,所述背栅接触层与所述连接层为连接一体的金属硅化物层。
可选地,还包括:位于所述石墨烯层与栅介质层间的BN层。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例的石墨烯器件及其制造方法,利用衬底中的半导体层形成背栅极,从而实现自对准地形成背栅结构的石墨烯器件,其制造方法简单,具有同现有CMOS工艺较好的兼容性。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为根据本发明的石墨烯器件的制造方法流程图;
图2-图8为本发明实施例一公开的石墨烯器件制造方法的剖面图;
图9-15为本发明实施例二公开的石墨烯器件制造方法的剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中所述的,石墨烯材料虽然具有众多优异的物理性能,但在CMOS器件中的应用还并不成熟,为此,本发明提出了一种石墨烯器件的制造方法,通过在衬底中的半导体层形成背栅极,从而实现自对准地形成背栅结构的石墨烯器件,其制造方法简单,具有同现有CMOS工艺较好的兼容性。
所述石墨烯器件的制造方法包括:
提供衬底,所述衬底包括绝缘层以及其上的半导体层;
在所述半导体层中形成背栅极,以及在背栅极上形成栅介质层、在栅介质层上形成石墨烯层,以及在所述背栅极两侧形成与背栅极电连接的背栅接触层;
在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞。
以上为本发明的石墨烯器件的制造方法,通过在衬底中的半导体层形成背栅极,从而实现自对准地形成背栅结构的石墨烯器件。
为了更好地理解本发明,以下将结合本发明半导体器件的制造方法流程图和具体实施例的制造过程剖面图,对本发明的实施例进行详细的描述。
实施例一
参考图1,图1为本发明石墨烯器件的制造方法流程图。
在步骤S01,提供衬底200,所述衬底200包括绝缘层200-2以及其上的半导体层200-1,参考图2所示。
在本发明中,所述衬底可以为具有绝缘层和绝缘层上的半导体层的复合衬底,所述半导体层用来形成石墨烯器件的背栅极。
在本实施例中,所述衬底可以是SOI衬底200,如图2所示,所述SOI衬底200包括顶层硅200-1、埋氧化层200-2以及背衬底200-3,所述埋氧化层200-2即为衬底的绝缘层,所述顶层硅200-1即为衬底的半导体层。
在步骤S02,在所述半导体层中形成背栅极208,以及在背栅极208上形成栅介质层202、在栅介质层202上形成石墨烯层206,以及在所述背栅极两侧形成与背栅极208电连接的背栅接触层210,参考图4(俯视图)和图5(图4的AA’向视图)所示。
在本实施例中,具体地,首先,在所述半导体层200-1上依次覆盖栅介质材料202和石墨烯材料206,如图3所示。其中,可以通过热生长或淀积形成栅介质材料,所述栅介质材料202可以为二氧化硅、氮氧化硅或高k介质材料(相对于二氧化硅具有高的介电常数),高k介质材料例如铪基氧化物,HFO2、HfSiO、HfSiON、HfTaO、HfTiO等,厚度可以为10~100A。可以利用CVD、热分解法、微机械剥离法,以及他们的键合转移法或其他合适的方法来形成单层或多层的石墨烯材料,所述石墨烯材料206的厚度可以为2~20A,
优选地,可以依次淀积栅介质材料202、BN层204和石墨烯层206,在栅介质材料和石墨烯层之间形成BN(氮化硼)层204,所述BN层可以为单层或多层晶体结构,厚度可以为2~40A,由于BN层为六边形晶格结构,具有同石墨烯材料206基本匹配的晶格结构,从而减小由栅介质材导致的石墨烯的迁移率的降低。
而后,进行图案化,例如采用RIE(反应离子刻蚀)的方法,依次刻蚀石墨烯材料206、栅介质材料202以及部分厚度的半导体层200-1,如图5所示,以分别形成石墨烯层206、栅介质层202及背栅极208,其中,所述背栅极208两侧的半导体层200-1为与背栅极电连接的背栅接触层210。在更优的实施例中,可以依次刻蚀石墨烯材料206、BN层204、栅介质材料202以及部分厚度的半导体层200-1,以分别形成石墨烯层206、BN层204、栅介质层202及背栅极208。
在本实施例中,利用衬底200中的半导体层200-1形成了背栅极208,并且由于只部分刻蚀了半导体层200-1,保留了背栅极208下以及两侧的半导体层200-1,如图5所示,背栅极208两侧的半导体层200-1作为背栅接触层210,也就是说,该背栅接触层210与背栅极208是电连接在一起的,这样,当在其上形成接触塞以后,可以通过该背栅极208两侧的半导体层200-1实现背栅极的电导通。
在步骤S03,在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞,参考图6(俯视图)、图7(图6的BB’向视图)和图8(图6的AA’向视图)所示。
在本实施例中,具体来说,首先,形成覆盖上述器件的层间介质层212,可以通过在所述器件上沉积介质材料,例如SiO2,而后将其平坦化,例如CMP(化学机械抛光)的方法,形成层间介质层212,参考图7所示,所述层间介质层212可以是但不限于例如未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)。
而后,通过掩膜刻蚀所述层间介质层212,暴露所述石墨烯层206以及背栅接触层210以形成接触孔(图未示出),而后,用金属材料,例如W、Cu等,填充所述接触孔以形成背栅接触塞214及源漏接触塞216,如图7、图8所示。
至此,形成了本实施例的石墨烯器件,通过刻蚀部分厚度的半导体层,在衬底中的半导体层中形成了背栅极,且背栅极两侧的半导体层可以作为背栅接触层,实现对背栅极的电连接,工艺简单易行。
实施例二
以上对实施例一的石墨烯器件的制造方法进行了详细的描述,下面将仅就实施例二区别于实施例一的方面进行阐述。未描述的部分应当认为与实施例一采用了相同的步骤、方法或者工艺来进行,因此在此不再赘述。
在步骤S01’,
提供衬底200,所述衬底200包括绝缘层200-2以及其上的半导体层200-1,参考图2所示。
同实施例一的步骤S01。
在步骤S02’,在所述半导体层中形成背栅极208,以及在背栅极208上形成栅介质层202、在栅介质层202上形成石墨烯层206,以及在所述背栅极两侧形成与背栅极208电连接的背栅接触层220,参考图11(俯视图)和图12(图11的AA’向视图)所示。
在本实施例中,具体地,首先,在所述半导体层200-1上依次覆盖栅介质材料202和石墨烯材料206,如图3所示。而后,进行图案化,例如采用RIE(反应离子刻蚀)的方法,依次刻蚀石墨烯材料206、栅介质材料202以及部分厚度的半导体层200-1,如图5所示,以分别形成石墨烯层206、栅介质层202及背栅极208,或者,更优地,还在石墨烯层206与栅介质层202之间形成BN层204,这些步骤都同实施例一中S02中的步骤。
不同的是,在形成石墨烯层206、栅介质层202及背栅极208之后,在所述背栅极208两侧半导体层中以及背栅极208的侧壁上形成金属硅化物层220,参考图15所示。
可以通过自对准金属硅化的方法形成所述金属硅化物层,即,如图9(俯视图)、图10(图9的AA’向视图)所示,在上述器件上覆盖金属材料218,例如Co、Pt、Ni等,金属材料218同与其接触的背栅极208两侧的半导体层200-1及背栅极的侧壁反应,在背栅极208两侧的半导体层200-1中以及背栅极的侧壁形成了金属硅化物层,背栅极208两侧的半导体层200-1足够薄时,金属材料与其完全反应,背栅极208两侧全部转化为金属硅化物层220,如图11(俯视图)、图12(图11的AA’向视图)所示。所述背栅极208两侧的金属硅化物层220为背栅接触层,背栅极208侧壁的金属硅化物层220为连接层,该背栅接触层通过背栅极208侧壁的金属硅化物层220将其同背栅极220是电连接在一起的,这样,当在背栅极208两侧的金属硅化物层220上形成接触塞以后,可以通过该金属硅化物层220实现背栅极的电导通,同时,减小栅电极的电阻以及接触电阻。
在步骤S03’,在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞,参考图13(俯视图)、图14(图13的BB’向视图)和图15(图13的AA’向视图)所示。
同实施例一的步骤S03。
以上对本发明的石墨烯器件的制造方法及实施例进行了详细的描述,此外,本发明还提供了上述方法制造的石墨烯器件,参考图6-8、13-15所示,所述石墨烯器件包括:
背栅极208;
背栅极208上栅介质层202,以及栅介质层202上的石墨烯层206;
位于背栅极208两侧与背栅极208电连接的背栅接触层210、220;
背栅接触层210、220上的背栅接触塞214,以及背栅极208上的源漏接触塞216。
其中,所述背栅接触层210可以为与背栅极208一体的半导体层200-1,即,通过与背栅极208一体的半导体层200-1实现与背栅极的电连接,如图8所示。
此外,所述器件还可以包括背栅极208侧壁上的连接层,所述背栅接触层与所述连接层为连接一体的金属硅化物层220,即,所述背栅接触层与所述连接层为相同材料且在同一步骤同时形成的金属硅化物层,以实现同背栅极的电连接。如图15所示。
此外,还可以包括:位于所述石墨烯层与栅介质层间的BN层。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种石墨烯器件的制造方法,其特征在于,包括:
提供衬底,所述衬底包括绝缘层以及其上的半导体层;
在所述半导体层上依次覆盖栅介质材料和石墨烯材料;
进行图案化,依次刻蚀石墨烯材料、栅介质材料以及部分厚度的半导体层,以分别形成石墨烯层、栅介质层及背栅极,其中,所述背栅极两侧的半导体层为与背栅极电连接的背栅接触层;
在所述背栅接触层上形成背栅接触塞,以及在所述背栅极上形成源漏接触塞。
2.根据权利要求1所述的制造方法,其特征在于,在形成石墨烯层、栅介质层及背栅极后,还包括步骤:在所述背栅极两侧半导体层中以及背栅极的侧壁上形成金属硅化物层,所述背栅极两侧的金属硅化物层为背栅接触层。
3.根据权利要求1所述的制造方法,其特征在于,所述石墨烯层与栅介质层间具有BN层。
4.根据权利要求1-3中任一项所述的制造方法,其特征在于,所述衬底为SOI衬底,所述半导体层为SOI衬底的顶层硅,所述绝缘层为SOI衬底的埋氧层。
5.一种石墨烯器件,其特征在于,包括:
背栅极;
背栅极上栅介质层,以及栅介质层上的石墨烯层;
位于背栅极两侧与背栅极电连接的背栅接触层;
背栅接触层上的背栅接触塞,以及背栅极上的源漏接触塞;
所述背栅接触层为与背栅极一体的半导体层。
6.根据权利要求5所述的器件,其特征在于,还包括:在所述背栅极的侧壁上的连接层,所述背栅接触层与所述连接层为连接一体的金属硅化物层。
7.根据权利要求5所述的器件,其特征在于,还包括:位于所述石墨烯层与栅介质层间的BN层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110360220.1A CN103107077B (zh) | 2011-11-14 | 2011-11-14 | 石墨烯器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110360220.1A CN103107077B (zh) | 2011-11-14 | 2011-11-14 | 石墨烯器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103107077A CN103107077A (zh) | 2013-05-15 |
CN103107077B true CN103107077B (zh) | 2016-09-14 |
Family
ID=48314842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110360220.1A Active CN103107077B (zh) | 2011-11-14 | 2011-11-14 | 石墨烯器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103107077B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103901638B (zh) * | 2014-04-22 | 2016-06-08 | 电子科技大学 | 具有四层石墨烯结构的光调制器 |
CN108231560B (zh) * | 2016-12-09 | 2022-02-15 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
US9793214B1 (en) * | 2017-02-21 | 2017-10-17 | Texas Instruments Incorporated | Heterostructure interconnects for high frequency applications |
CN109585538A (zh) * | 2018-12-04 | 2019-04-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165901A (en) * | 1998-11-25 | 2000-12-26 | United Microelectronics Corp. | Method of fabricating self-aligned contact |
CN102054869A (zh) * | 2010-09-17 | 2011-05-11 | 中国科学院微电子研究所 | 一种石墨烯器件及其制造方法 |
CN102214574A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
CN102237396A (zh) * | 2010-04-27 | 2011-11-09 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110233513A1 (en) * | 2010-03-29 | 2011-09-29 | International Business Machines Corporation | Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices |
-
2011
- 2011-11-14 CN CN201110360220.1A patent/CN103107077B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6165901A (en) * | 1998-11-25 | 2000-12-26 | United Microelectronics Corp. | Method of fabricating self-aligned contact |
CN102214574A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
CN102237396A (zh) * | 2010-04-27 | 2011-11-09 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102054869A (zh) * | 2010-09-17 | 2011-05-11 | 中国科学院微电子研究所 | 一种石墨烯器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103107077A (zh) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103855091B (zh) | 半导体结构及其形成方法 | |
TWI705040B (zh) | 由不同半導體材料組成之堆疊長條奈米形狀、結合該奈米形狀之結構及其形成之方法 | |
CN103582930B (zh) | 具有凹陷沟道膜和突变结的mosfet | |
US9425318B1 (en) | Integrated circuits with fets having nanowires and methods of manufacturing the same | |
TW201926686A (zh) | 半導體裝置 | |
CN109427892A (zh) | 用于提高p型和N型FinFET性能的混合方案 | |
US20100051897A1 (en) | Device and process of forming device with device structure formed in trench and graphene layer formed thereover | |
CN102054869B (zh) | 一种石墨烯器件及其制造方法 | |
CN109560139A (zh) | 场效应晶体管及其方法 | |
CN101819936B (zh) | 改进的晶体管器件及其制造方法 | |
CN109560137A (zh) | 场效应晶体管及其方法 | |
TWI649796B (zh) | 半導體元件及其製造方法 | |
CN101208805A (zh) | 纳米尺度沟道晶体管的块接触结构 | |
CN106653750A (zh) | 鳍式场效应晶体管器件及其制造方法 | |
CN103107077B (zh) | 石墨烯器件及其制造方法 | |
CN106531804A (zh) | Finfet器件及其制造方法 | |
US20150255605A1 (en) | Method to enhance strain in fully isolated finfet structures | |
CN103855031A (zh) | 半导体结构及其形成方法 | |
US20180254345A1 (en) | Strained semiconductor nanowire | |
KR20160000402A (ko) | 소스와 드레인을 상호연결시키는 반도체 시트 유닛을 포함하는 반도체 디바이스 | |
CN106328540B (zh) | 半导体器件结构及其形成方法 | |
CN107039511A (zh) | 外延再生长异质结构纳米线的横向隧道场效应晶体管 | |
CN108695382B (zh) | 半导体装置及其制造方法 | |
US10361196B2 (en) | Method and device for FinFET with graphene nanoribbon | |
US20230178440A1 (en) | Methods of forming integrated circuit devices including stacked transistors and integrated circuit devices formed by the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |