TWI515497B - 場序顯示裝置 - Google Patents

場序顯示裝置 Download PDF

Info

Publication number
TWI515497B
TWI515497B TW100111021A TW100111021A TWI515497B TW I515497 B TWI515497 B TW I515497B TW 100111021 A TW100111021 A TW 100111021A TW 100111021 A TW100111021 A TW 100111021A TW I515497 B TWI515497 B TW I515497B
Authority
TW
Taiwan
Prior art keywords
transistor
signal line
source
drain
electrode
Prior art date
Application number
TW100111021A
Other languages
English (en)
Other versions
TW201211663A (en
Inventor
小山潤
今藤敏和
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201211663A publication Critical patent/TW201211663A/zh
Application granted granted Critical
Publication of TWI515497B publication Critical patent/TWI515497B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133621Illuminating devices providing coloured light
    • G02F1/133622Colour sequential illumination
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Description

場序顯示裝置
本發明之一實施例關於場序顯示裝置。
近年來,已發展具場序驅動之顯示裝置(該顯示裝置亦稱為場序顯示裝置)。在場序顯示裝置中,單位訊框周期被劃分為複數子訊框周期,且進入像素之光的顏色針對每一子訊框周期予以區別,藉此針對每一單位訊框周期顯示全彩影像。根據場序顯示裝置,因為不需濾色器,透光率高,及因為不需電晶體且將針對每一顏色而配置顯示元件,像素數可輕易增加。例如,如專利文獻1中所揭露,在單位訊框周期中,配置三子訊框周期,即用於顯示具紅色(亦稱為R)光影像之周期、用於顯示具綠色(亦稱為G)光影像之周期、及用於顯示具藍色(亦稱為B)光影像之周期,且該些三影像相繼顯示,藉此顯示全彩影像。
[參考文獻]
專利文獻1:日本公開專利申請案No. 2009-042405
在上述場序顯示裝置,需於一訊框周期中執行複數次影像資料寫入操作及影像顯示操作,此需高速操作。
然而,習知場序顯示裝置經建構使得經由充當掃描信號線而輸入掃描信號之導電層與經由充當影像信號線而輸入影像信號之導電層重疊。因此,於充當掃描信號線之導電層與充當影像信號線之導電層之間的重疊中形成寄生電容,此造成信號延遲,使得操作速度可降低。
本發明之一實施例之目標為增加場序顯示裝置之操作速度。
根據本發明之一實施例,經由充當影像信號線而輸入影像信號之導電層與經由充當掃描信號線而輸入掃描信號之導電層之間的重疊減少。因此,抑制因重疊之寄生電容的形成而減少信號延遲。
本發明之一實施例為場序顯示裝置,包括:輸入影像信號之影像信號線;第一掃描信號線;第二掃描信號線;具有第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由影像信號線而輸入第一源極及第一汲極之一,及第一掃描信號經由第一掃描信號線而輸入第一閘極;具有第二源極、第二汲極、及第二閘極之第二電晶體,其中第二源極及第二汲極之一電性連接至第一電晶體之第一源極及第一汲極之另一者,及第二掃描信號經由第二掃描信號線而輸入第二閘極;以及液晶元件,其具有第一電極、第二電極、及藉由第一電極及第二電極而被施加電壓之液晶層,其中第一電極電性連接至第二電晶體之第二源極及第二汲極之另一者。充當影像信號線之第一導電層及與第一導電層分離及並列並充當第二掃描信號線之第二導電層包括於場序顯示裝置中。
本發明之一實施例為場序顯示裝置,包括:輸入影像信號之影像信號線;第一掃描信號線;第二掃描信號線;第三掃描信號線;具有第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由影像信號線而輸入第一源極及第一汲極之一,及第一掃描信號經由第一掃描信號線而輸入第一閘極;具有第二源極、第二汲極、及第二閘極之第二電晶體,其中第二源極及第二汲極之一電性連接至第一電晶體之第一源極及第一汲極之另一者,及第二掃描信號經由第二掃描信號線而輸入第二閘極;液晶元件,其具有第一電極、第二電極、及藉由第一電極及第二電極而被施加電壓之液晶層,其中第一電極電性連接至第二電晶體之第二源極及第二汲極之另一者;以及具有第三源極、第三汲極、及第三閘極之第三電晶體,其中重置電壓輸入第三源極及第三汲極之一,第三源極及第三汲極之另一者電性連接至液晶元件之第一電極,及第三掃描信號經由第三掃描信號線而輸入第三閘極。充當影像信號線之第一導電層、與第一導電層分離及並列並充當第二掃描信號線之第二導電層、及與第一導電層分離及並列並充當第三掃描信號線之第三導電層包括於場序顯示裝置中。
在本發明之一實施例之場序顯示裝置中,影像信號線可充當輸入重置電壓之佈線。
根據本發明之一實施例,可增加場序顯示裝置之操作速度。
以下將參照附圖說明本發明之實施例。本發明不侷限於下列說明,且熟悉本技藝之人士易於理解在不偏離本發明之目的及範圍下,可以各種方式修改本發明之模式及細節。因此,本發明不解譯為侷限於文中所包括之實施例的說明。
實施例之內容可適當地彼此組合或彼此替代。
(實施例1)
在實施例1中,將說明場序顯示裝置。
本實施例之顯示裝置包括像素。一訊框周期中每一子訊框周期不同之有色光進入像素。光從例如光源(亦稱為LS)進入像素。
此外,使用圖1A及1B說明本實施例之顯示裝置中像素。圖1A及1B描繪本實施例之顯示裝置中像素。
首先,使用圖1A說明本實施例之顯示裝置中像素之電路組態範例。
圖1A中所示之像素包括電晶體101、電容器102、電晶體103、及液晶元件104。
在像素中,除非特別指明,電晶體係指場效電晶體,並包括至少源極、汲極、及閘極。例如,電晶體包括充當閘極之導電層、充當源極之導電層、充當汲極之導電層、配置於充當閘極之導電層與充當源極及汲極之導電層之間的閘極絕緣層、及電性連接至充當源極及汲極之導電層之半導體層。
源極係指部分或全部源極電極,或部分或全部源極佈線。此外,具有源極電極及源極佈線二者功能之導電層有時稱為源極,源極電極與源極佈線之間並無區別。
汲極係指部分或全部汲極電極,或部分或全部汲極佈線。此外,具有汲極電極及汲極佈線二者功能之導電層有時稱為汲極,汲極電極與汲極佈線之間並無區別。
閘極係指部分或全部閘極電極,或部分或全部閘極佈線。此外,具有閘極電極及閘極佈線二者功能之導電層有時稱為閘極,閘極電極與閘極佈線之間並無區別。
此外,電晶體之源極及汲極有時根據電晶體之結構、操作狀況等而互換。
影像信號IMG輸入電晶體101之源極及汲極之一,及掃描信號SCN11輸入電晶體101之閘極。掃描信號係指用於控制電晶體之操作的信號。
電容器102具有二電極。電容器102之二電極之一電極電性連接至電晶體101之源極及汲極之另一者,及電壓Va輸入電容器102之另一電極。電壓Va為預定電壓。根據影像信號IMG之電荷暫時保持於電容器102中。可根據液晶元件104之容量而決定電容器102之容量。
在像素中,電容器包括充當一電極之導電層、充當另一電極之導電層、及與二電極重疊之介電層。
通常,電壓係指二點之電位之間的差異(亦稱為電位差)。然而,有時電路圖等中電壓及電位二者之值係以單位伏(V)代表,使得難以區分二者。因此,在本說明書中,有時一點之電位與做為參考之電位(亦稱為參考電位)之間的電位差用做該點之電壓。
電晶體103之源極及汲極之一電性連接至電晶體101之源極及汲極之另一者,及掃描信號SCN12輸入電晶體103之閘極。
有關電晶體101及103,例如可使用包括氧化物半導體層之電晶體或使用屬於週期表中群組14之半導體(例如矽)之半導體層。半導體層或氧化物半導體層充當電晶體之通道形成層。氧化物半導體層經高度純化為本質(亦稱為I型)或實質上本質半導體層。請注意,高度純化意即至少下列概念之一:從氧化物半導體層盡可能移除氫;及藉由供應氧至氧化物半導體層而減少藉由氧化物半導體層中缺氧所造成之缺陷。
氧化物半導體層之帶隙為2 eV或更多,較佳地為2.5 eV或更多,更佳地為3 eV或更多。因此,藉由熱激勵產生之載子數可忽略。此外,諸如可形成供體之氫之雜質量減少至某量或更少,及氧化物半導體層之載子濃度為低於1×1014/cm3,較佳地為1×1012/cm3或更少。即,氧化物半導體層之載子濃度為零或實質上零。
此外,使用電晶體中氧化物半導體層,每微米通道寬度之處於關閉狀態之電晶體的洩漏電流(亦稱為關閉狀態電流)可減少為10 aA(1×10-17 A)或更少,進一步減少為1 aA(1×10-18 A)或更少,仍進一步減少為10 zA(1×10-20 A)或更少。因此,可減少電晶體之關閉狀態電流的效果。
此外,在包括氧化物半導體層之電晶體中,藉由光造成之惡化(例如,臨限電壓中變化)小。因此,使用包括氧化物半導體層之電晶體,可減少藉由複數顏色之光造成的惡化。
以此方式,由於可以例如包括氧化物半導體層之電晶體減少電晶體之關閉狀態電流影響,可減少因電晶體之關閉狀態電流造成之施加於電容器及液晶元件之電壓變化。
液晶元件104具有第一電極及第二電極。液晶元件104之第一電極電性連接至電晶體103之源極及汲極之另一者,及電壓Vb輸入液晶元件104之第二電極。電壓Vb為預定電壓,可與電壓Va相同。電容器之二電極之一可稱為第三電極,及另一電極可稱為第四電極。
在像素中,液晶元件包括例如充當第一電極之導電層、充當第二電極之導電層、及被施加第一電極與第二電極之間的電壓之液晶層。
液晶元件之顯示模式之範例如下:扭轉向列(TN)模式、平面方向切換(IPS)模式、垂直調整(VA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、超視覺(ASV)模式等。顯示模式不侷限於上述,可為邊緣場切換(FFS)模式等。
有關液晶元件中所包括之液晶層,例如可使用展現不需校準膜之藍相的液晶層。展現藍相之液晶層包含例如包括展現藍相之液晶及手性劑的液晶成分。展現藍相之液晶層具有1毫秒或更少之短暫回應時間,並具有光學各向同性,其造成不需校準處理,並具有低視角相依性。因此,基於使用展現藍相之液晶層的液晶元件,可增加操作速度。例如,本實施例中場序顯示裝置較使用濾色器之顯示裝置需具有更高操作速度,因此,較佳的是展現藍相之液晶可用於本實施例之場序顯示裝置的液晶元件中。
此外,像素具有影像信號線,影像信號IMG經此而輸入;以及掃描信號線,掃描信號SCN12經此而輸入。當以像素之平面圖觀看時,影像信號線及掃描信號線彼此分離。即,影像信號線及掃描信號線為配置於具有絕緣表面之一層上之導電層,當以像素之平面圖觀看時,彼此分離及並列。例如,影像信號線及掃描信號線平行並列,或當以像素之平面圖觀看時實質上彼此平行且空間配置於其間。像素可具有充當影像信號線之導電層,經此輸入影像信號IMG;以及充當掃描信號線之導電層,經此輸入掃描信號SCN12,當以像素之平面圖觀看時,其平行或實質上平行影像信號線配置。「實質上平行」於某物件之表達有時與實際上「平行」於某物件同義。
此外,在本實施例之顯示裝置的像素中,充當影像信號線之導電層可充當電晶體101之源極及汲極之一。在本實施例之顯示裝置的像素中,充當影像信號線之導電層可電性連接至充當影像信號線之另一導電層,及做為電晶體101之源極及汲極之一。
在本實施例之顯示裝置之像素中,充當掃描信號線之導電層可充當電晶體103之閘極,經此掃描信號SCN12輸入。在本實施例之顯示裝置之像素中,充當掃描信號線之導電層,經此掃描信號SCN12輸入,可電性連接至充當另一掃描信號線並做為電晶體103之閘極之導電層,經此掃描信號SCN12輸入。
此外,本實施例之顯示裝置之像素可配置儲存電容器,其電性連接至平行之液晶元件104。基於儲存電容器,可進一步減少電晶體101及103之關閉狀態電流之影響。另一方面,本實施例之顯示裝置之像素可未配置儲存電容器。儲存電容器之省略導致像素之孔徑比改進。
其次,有關本實施例之顯示裝置之像素的驅動方法範例,使用圖1B說明圖1A中所示之像素的驅動方法範例。此處說明一訊框周期中操作做為一範例。
如圖1B中所示,在周期T11中,掃描信號SCN11之脈衝(亦稱為PLS)輸入電晶體101之閘極。
因此,電晶體101開啟(亦稱為ON),及相應於第一顏色C1之影像資料D_C1的影像信號IMG輸入電容器102之第三電極,使得依據影像資料D_C1之電壓施加於電容器102。
其次,在周期T12中,掃描信號SCN12之脈衝輸入電晶體103之閘極。
因此,電晶體103開啟,及電晶體101關閉(亦稱為OFF)。因此,累積於電容器102之第三電極中之電荷移至液晶元件104之第一電極,使得依據影像資料D_C1之電壓施加於液晶元件104。
其次,在周期T13中,電晶體103關閉,第一顏色C1之光進入液晶元件104,及液晶元件104以依據影像資料D_C1之透射率傳送第一顏色C1之光,藉此設定像素之顯示狀態。光進入像素之周期亦稱為顯示周期。第一顏色C1之光進入之狀態亦稱為L_C1。
此外,在周期T13中,掃描信號SCN11之脈衝輸入電晶體101之閘極。因此,電晶體101開啟,及相應於第二顏色C2之影像資料D_C2的影像信號IMG輸入電容器102之第三電極,使得依據影像資料D_C2之電壓施加於電容器102。
其次,在周期T14中,光停止進入液晶元件104,及掃描信號SCN12之脈衝輸入電晶體103之閘極。光停止進入之狀態亦稱為非發光狀態(亦稱為NL)。
因此,電晶體103開啟,及電晶體101關閉。因此,累積於電容器102之第三電極中之電荷移至液晶元件104之第一電極,使得依據影像資料D_C2之電壓施加於液晶元件104。
其次,在周期T15中,電晶體103關閉,第二顏色C2之光進入液晶元件104,及液晶元件104以依據影像資料D_C2之透射率傳送第二顏色C2之光,藉此設定像素之顯示狀態。
此外,在周期T15中,掃描信號SCN11之脈衝輸入電晶體101之閘極。
因此,電晶體101開啟,及相應於第三顏色C3之影像資料D_C3的影像信號IMG輸入電容器102之第三電極,使得依據影像資料D_C3之電壓施加於電容器102。
其次,在周期T16中,光停止進入液晶元件104,及掃描信號SCN12之脈衝輸入電晶體103之閘極。
因此,電晶體103開啟,及電晶體101關閉。因此,累積於電容器102之第三電極中之電荷移至液晶元件104之第一電極,使得依據影像資料D_C3之電壓施加於液晶元件104。
其次,在周期T17中,電晶體103關閉,第三顏色C3之光進入液晶元件104,及液晶元件104以依據影像資料D_C3之透射率傳送第三顏色C3之光,藉此設定像素之顯示狀態。
此外,在周期T17中,掃描信號SCN11之脈衝輸入電晶體101之閘極。
因此,電晶體101開啟,及相應於下一顏色之影像資料D_NX的影像信號IMG輸入電容器102之第三電極,使得依據影像資料D_NX之電壓施加於電容器102。影像資料D_NX為第一顏色C1之影像資料D_C1,或另一顏色之影像資料。以此方式,於一訊框周期中顯示全彩影像。上述為圖1A中所示之像素的驅動方法範例。
有關三顏色,即第一顏色C1、第二顏色C2、及第三顏色C3,可使用紅、綠、及藍(RGB)。不侷限於該些顏色;藍綠色、紫紅色、及黃色可用做第一顏色C1、第二顏色C2、及第三顏色C3。此外,顏色之數量不侷限於三;例如,可藉由添加諸如白色之任何其他顏色至三顏色而使用四顏色。
此外,若本實施例之顯示裝置配置以矩陣排列之複數像素,較佳的是於每列執行每一像素中影像資料寫入電容器102之操作(圖1B中周期T11、周期T13、周期T15、及周期T17之每一者中之操作),及同時執行每一像素中電荷移入液晶元件104之操作(圖1B中周期T12、周期T14、及周期T16之每一者中之操作)。因此,可減少每一像素中電荷移入液晶元件104之操作的期間。
如使用圖1A及1B之說明,本實施例之顯示裝置配置像素,其包括第一電晶體、第二電晶體、液晶元件、及暫時保持影像信號IMG之資料的電容器,,其中第一電晶體開啟以施加影像信號IMG之資料電壓於電容器,及第二電晶體開啟以將累積於電容器中之電荷移入液晶元件,使得影像信號IMG之資料電壓施加於液晶元件。根據此結構,於藉由像素執行顯示之期間,下一影像資料可寫入像素。因此,可減少顯示一影像之期間而未縮短顯示周期,藉此可增加顯示裝置之操作速度。
本實施例之顯示裝置的像素進一步具有充當影像信號線之第一導電層,經此輸入影像信號IMG;以及充當掃描信號線之第二導電層,經此輸入掃描信號SCN12,當以像素之平面圖觀看時,其與第一導電層分離及並列。根據此結構,可減少影像信號線與掃描信號線之間的重疊數量以減少影像信號線之寄生電容,使得可減少影像信號之延遲,藉此可增加顯示裝置之操作速度。
(實施例2)
在賈施例2中,將說明實施例1中所說明之顯示裝置中像素之結構範例。
實施例1中所說明之顯示裝置中之像素包括配置諸如電晶體之半導體元件之第一基板(亦稱為主動式矩陣基板)、第二基板(亦稱為相對基板)、及配置於主動式矩陣基板與相對基板之間的液晶層。
此外,使用圖2A至2C說明實施例1中所說明之顯示裝置中主動式矩陣基板之結構範例。圖2A至2C為示意圖,描繪實施例1中所說明之顯示裝置中主動式矩陣基板之結構範例:圖2A為平面示意圖;圖2B為沿圖2A中線A1-B1之截面示意圖;及圖2C為沿圖2A中線C1-D1之截面示意圖。
圖2A至2C中所示之主動式矩陣基板具有基板201、導電層211、212、及213、絕緣層221、半導體層231及232、導電層241、242、243、244、及245、氧化物絕緣層251、保護絕緣層261、平坦化絕緣層271、及導電層281。
導電層211、212、及213配置於基板201之一表面。導電層211充當掃描信號線,經此輸入掃描信號SCN11,並充當圖1A中所示之電晶體101之閘極。導電層212充當圖1A中所示之電容器102之第四電極,並充當佈線,經此輸入電壓Va。導電層213充當掃描信號線,經此輸入掃描信號SCN12,並充當圖1A中所示之電晶體103之閘極。
絕緣層221配置於基板201之一表面,且導電層211至213配置於其間。絕緣層221充當圖1A中所示之電晶體101之閘極絕緣層,做為圖1A中所示之電容器102之介電層,及做為圖1A中所示之電晶體103之閘極絕緣層。
半導體層231係配置於導電層211之上,且絕緣層221配置於其間。半導體層231充當圖1A中所示之電晶體101之通道形成層。
半導體層232係配置於導電層213之上,且絕緣層221配置於其間。半導體層232充當圖1A中所示之電晶體103之通道形成層。
導電層241電性連接至半導體層231。導電層241充當影像信號線,經此輸入影像信號IMG,及做為圖1A中所示之電晶體101之源極及汲極之一。
導電層242電性連接至半導體層231及232。導電層242係配置於導電層212之上,且絕緣層221配置於其間。導電層242充當圖1A中所示之電晶體101之源極及汲極之另一者,做為圖1A中所示之電容器102之第三電極,及做為圖1A中所示之電晶體103之源極及汲極之一。
導電層243電性連接至半導體層232。導電層243充當圖1A中所示之電晶體103之源極及汲極之另一者。
導電層244係配置於導電層212之上,且絕緣層221配置於其間,並經由形成於絕緣層221中之開口而電性連接至導電層212。導電層244充當佈線,經此輸入電壓Va。
導電層245係配置於導電層213之上,且絕緣層221配置於其間,並經由形成於絕緣層221中之開口而電性連接至導電層213。導電層245充當掃描信號線,經此輸入掃描信號SCN12。
氧化物絕緣層251係配置於絕緣層221之上,且半導體層231及232及導電層241至245配置於其間。
保護絕緣層261係配置於氧化物絕緣層251之上。
平坦化絕緣層271係配置於保護絕緣層261之上。
導電層281係配置於平坦化絕緣層271之上,並經由形成於氧化物絕緣層251、保護絕緣層261、及平坦化絕緣層271中之開口而電性連接至導電層243。導電層281充當圖1A中所示之液晶元件104之第一電極。
此外,在圖2A至2C中所示之主動式矩陣基板中,當以平面圖觀看時,所有導電層213及245均與導電層241分離;即,導電層213及245與導電層241分離及並列,或導電層213及245未與導電層241重疊。在圖2A至2C中所示之主動式矩陣基板中,當以平面圖觀看時,導電層212及244與導電層241分離;即,導電層212及244與導電層241分離及並列,或導電層212及244未與導電層241重疊。
此外,使用圖3說明本賈施例之顯示裝置中像素之結構範例。圖3為截面示意圖,描繪本實施例之顯示裝置中像素之結構範例。
除了圖2A至2C中所示之主動式矩陣基板以外,圖3中所示之顯示裝置具有基板301、導電層311、絕緣層321、及液晶層331。
圖3中所示之顯示裝置具有平坦化絕緣層271上之絕緣層291,且導電層281配置於其間。
導電層311係配置於基板301之一表面。導電層311充當圖1A中所示之液晶元件104之第二電極。
絕緣層321係配置於導電層311之一表面。
液晶層331係配置於導電層281與導電層311之間,且絕緣層291及絕緣層321配置於其間。液晶層331充當圖1A中所示之液晶元件104之液晶層。
有關基板201及301,可使用例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等之玻璃基板。
另一方面,陶瓷基板、石英基板、藍寶石基板等可用做基板201及301之任一項。結晶玻璃基板可用做基板201及301之任一項。再另一方面,塑料基板可用做基板201及301之任一項。再另一方面,矽等半導體基板可用做基板201及301之任一項。
有關導電層211至213之任一項,例如可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料層,或包含任一該些材料做為主要成分之合金材料層。此外,每一可應用於導電層211至213之材料層之堆疊可用以形成導電層211至213之任一項。
有關絕緣層221,例如可使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層。此外,每一可應用於絕緣層221之材料層之堆疊可用於形成絕緣層221。可應用於絕緣層221之材料層可藉由電漿CVD法、濺鍍法等予以形成。例如,絕緣層221可以下列方式形成:藉由電漿CVD法形成氮化矽層,及藉由電漿CVD法於氮化矽層之上形成氧化矽層。
有關半導體層231及232之任一項,可使用使用屬於週期表中群組14之半導體(例如,矽)之半導體層或氧化物半導體層。在圖2A至2C中,氧化物半導體層用做半導體層231及232做為範例。有關氧化物半導體之範例,可提供四成分金屬氧化物、三成分金屬氧化物、二成分金屬氧化物等。有關四成分金屬氧化物之範例,可提供In-Sn-Ga-Zn-O基金屬氧化物。有關三成分金屬氧化物之範例,可提供In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、及Sn-Al-Zn-O基金屬氧化物。有關二成分金屬氧化物之範例,可提供In-Ga-O基金屬氧化物、In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、In-Mg-O基金屬氧化物、及In-Sn-O基金屬氧化物。此外,有關氧化物半導體之範例,可使用In-O基金屬氧化物、Sn-O基金屬氧化物、及Zn-O基金屬氧化物。可用做氧化物半導體之金屬氧化物可包含SiO2。例如,In-Ga-Zn-O基金屬氧化物意即包含至少In、Ga、及Zn之氧化物,且元素之組成比未特別限制。In-Ga-Zn-O基金屬氧化物可包含In、Ga、及Zn以外之元素。
此外,有關氧化物半導體之範例,可提供藉由化學式InMO3(ZnO)m(m為大於零之數字)代表之金屬氧化物。此處,M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。例如,Ga、Ga及Al之組合、Ga及Mn之組合、Ga及Co之組合等可提供做為M之範例。
有關半導體層231及232之任一項,亦可使用使用屬於週期表中群組14之半導體(例如,矽)之半導體層。
有關導電層241至245之任一項,可使用例如諸如鋁、鉻、銅、鉭、鉬、或鎢之金屬材料之層,或包含任一該些材料做為主要成分之合金材料之層。此外,可使用每一可應用於導電層241至245之材料層之堆疊以形成導電層241至245之任一項。
例如,導電層241至245之每一項可藉由堆疊鋁或銅之金屬層及鈦、鉬、鎢等之高熔點金屬層而予形成。導電層241至245之每一項可具有結構其中鋁或銅之金屬層係配置於複數高熔點金屬層之間。導電層241至245之任一項可使用添加避免產生凸起或晶鬚之元素(例如,Si、Nd、或Si)之鋁層而予形成,使得可增加耐熱性。
此外,包含導電金屬氧化物之層可用做導電層241至245之任一項。有關導電金屬氧化物,例如可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫之合金(In2O3-SnO2,縮寫為ITO)、氧化銦及氧化鋅之合金(In2O3-ZnO)、或包含氧化矽之該等金屬氧化物材料。
有關氧化物絕緣層251,例如可使用氧化矽層等。可使用每一可應用於氧化物絕緣層251之材料層之堆疊以形成氧化物絕緣層251。
有關保護絕緣層261,可使用例如無機絕緣層,諸如氮化矽層、氮化鋁層、氮氧化矽層、或氮氧化鋁層。可使用每一可應用於保護絕緣層261之材料層之堆疊以形成保護絕緣層261。
有關平坦化絕緣層271,可使用有機材料之層,諸如聚醯亞胺、丙烯酸、或苯並環丁烯。低介電常數材料(低k材料)之層亦可用做平坦化絕緣層271。亦可藉由每一可應用於平坦化絕緣層271之材料層之堆疊形成平坦化絕緣層271。
有關導電層281及311之任一項,可使用諸如氧化銦錫之透光導電材料、其中氧化鋅混入氧化銦(亦稱為氧化銦鋅(IZO))之金屬氧化物、其中氧化矽(SiO2)混入氧化銦之導電材料、有機銦、有機錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫等層。此外,可使用每一可應用於導電層281及311之材料層之堆疊以形成導電層281及311之任一項。
包含導電高分子(亦稱為導電聚合物)之導電成分可用以形成導電層281及311之任一項。使用導電成分之導電層較佳地具有每平方10000歐姆或更低之片阻抗,及於550 nm波長下70%或更高之透光率。此外,導電成分中所包括之導電高分子的電阻係數較佳地為低於或等於0.1 Ω‧cm。
有關導電高分子,可使用所謂π-電子共軛導電聚合物。有關π-電子共軛導電聚合物,可提供聚苯胺或其衍生物,聚吡咯或其衍生物,聚噻吩或其衍生物,及二或更多苯胺、吡咯、噻吩或其衍生物之共聚物等。
有關絕緣層291及321之任一項,可使用可應用於絕緣層221之材料層。可使用每一可應用於絕緣層221之材料層之堆疊以形成絕緣層291及321之任一項。
對液晶層331而言,例如可使用TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、或圓盤液晶。
如使用圖2A至2C及圖3之說明,本實施例之顯示裝置中像素具有結構其中第一及第二電晶體為底閘電晶體,當觀看像素之平面圖時,影像信號線,經此輸入影像信號(例如,圖2A至2C中所示之導電層241),及掃描信號線,經此輸入掃描信號(掃描信號SCN12)(例如,圖2A至2C中所示之導電層213或導電層213及245),彼此相隔離(彼此相隔離且並列)。基此結構,第一導電層與第二導電層之間並無重疊,使得可減少影像信號線之寄生電容,以減少影像信號之延遲,藉此可改進顯示裝置之操作速度。
(賈施例3)
在實施例3中,將說明主動式矩陣基板之結構範例,其與實施例2中不同。
使用圖4A至4C說明本實施例之顯示裝置中主動式矩陣基板之結構範例。圖4A至4C為示意圖,描繪實施例1中所說明之顯示裝置中主動式矩陣基板之結構範例:圖4A為平面示意圖;圖4B為沿圖4A中線A2-B2之截面示意圖;及圖4C為沿圖4A中線C2-D2之截面示意圖。
圖4A至4C中所示之主動式矩陣基板具有半導體層411及412、導電層421、422及423、絕緣層431、導電層441、442及443、平坦化絕緣層451、及導電層461。
半導體層411及412係配置於基板401之一表面。半導體層411充當圖1A中所示之電晶體101的通道形成層。
導電層421電性連接至半導體層411。導電層421充當影像信號線,經此影像信號IMG輸入,並為圖1A中所示之電晶體101之源極及汲極之一。
導電層422電性連接至半導體層411及412。導電層422充當圖1A中所示之電晶體101之源極及汲極之另一者,並為圖1A中所示之電容器102之第三電極。
導電層423電性連接至半導體層412。導電層423充當圖1A中所示之電晶體103之源極及汲極之另一者。
導電層424係配置於基板401之上。導電層424充當佈線,經此電壓Va輸入。
導電層425係配置於基板401之上。導電層425充當掃描信號線,經此掃描信號SCN12輸入。
絕緣層431係配置於基板401之上,且半導體層411及412及導電層421至425配置於其間。絕緣層431充當圖1A中所示之電晶體101之閘極絕緣層,為圖1A中所示之電容器102之介電層,及為圖1A中所示之電晶體103之閘極絕緣層。
導電層441係配置於半導體層411之上,且絕緣層431配置於其間。導電層441充當掃描信號線,經此掃描信號SCN11輸入,並充當圖1A中所示之電晶體101之閘極。
導電層442係配置於導電層422及424之上,且絕緣層431配置於其間,並經由形成於絕緣層431中之開口而電性連接至導電層424。導電層442充當圖1A中所示之電容器102之第四電極。
導電層443係配置於半導體層412及導電層424及425之上,且絕緣層431配置於其間,並經由形成於絕緣層431中之開口而電性連接至導電層425。導電層443充當掃描信號線,經此掃描信號SCN12輸入,並為圖1A中所示之電晶體103之閘極。
平坦化絕緣層451係配置於絕緣層431之上,且導電層441至443配置於其間。
導電層461係配置於平坦化絕緣層451之上,並經由形成於絕緣層431及平坦化絕緣層451中之開口而電性連接至導電層423。導電層461充當圖1A中所示之液晶元件104之第一電極。
此外,在圖4A至4C中所示之主動式矩陣基板中,當於其平面圖中觀看時,所有導電層425及443均與導電層421相隔離;即,導電層425及443未與導電層421重疊。此外,在圖4A至4C中所示之主動式矩陣基板中,當於平面圖中觀看時,所有導電層424及442均與導電層421相隔離;即,導電層424及442未與導電層421重疊。
有關基板401,可使用可應用於基板201及301之基板之任一項。
有關半導體層411及412之任一項,可使用可應用於半導體層231及232之半導體層之任一項。
有關導電層421至425之任一項,可使用可應用於導電層241至245之導電層之任一項。
有關導電層441至443之任一項,可使用可應用於導電層211至213之導電層之任一項。
有關平坦化絕緣層451,可使用可應用於平坦化絕緣層271之層。
有關導電層461,可使用可應用於導電層281及311之導電材料之任一項之層。
如使用圖4A至4C之說明,根據上述實施例之顯示裝置中主動式矩陣基板之結構範例,第一及第二電晶體為頂閘電晶體,並為影像信號線,經此影像信號IMG輸入(例如,圖4A至4C中所示之導電層421),及掃描信號線,經此掃描信號SCN12輸入(例如,圖4A至4C中所示之導電層443或導電層424及443),當以像素之平面圖觀看時,彼此相隔(彼此相隔且並列)。基此結構,第一導電層與第二導電層之間並無重疊,使得影像信號線之寄生電容可減少。因此,影像信號之延遲可減少,藉此可改進顯示裝置之操作速度。
(實施例4)
在實施例4中,將說明與上述實施例不同之場序顯示裝置。
本實施例之顯示裝置具有像素。一訊框周期中每子訊框周期不同顏色之光進入像素。
此外,使用圖5A及5B說明本實施例之顯示裝置中像素之電路組態範例。圖5A及5B描繪本實施例之顯示裝置中之像素。
首先,使用圖5A說明本實施例之顯示裝置中像素之電路組態範例。
圖5A中所示之像素包括電晶體501、電容器502、電晶體503、液晶元件504及電晶體505。
影像信號IMG輸入電晶體501之源極及汲極之一,及掃描信號SCN11輸入電晶體501之閘極。
電容器502具有二電極。電容器502之二電極之一電極電性連接至電晶體501之源極及汲極之另一者,及電壓Va輸入電容器502之另一電極。電容器502充當儲存電容器,以根據影像信號IMG而暫時保持電荷。電容器502之容量可根據液晶元件504之容量而予決定。
電晶體503之源極及汲極之一電性連接至電晶體501之源極及汲極之另一者。掃描信號SCN12輸入電晶體503之閘極。
液晶元件504具有第一電極及第二電極。液晶元件504之第一電極電性連接至電晶體503之源極及汲極之另一者,及電壓Vb輸入液晶元件504之第二電極。
電壓Vc輸入電晶體505之源極及汲極之一,電晶體505之源極及汲極之另一者電性連接至液晶元件504之第一電極,及掃描信號SCN13輸入電晶體505之閘極。電晶體505充當重置電晶體以重置液晶元件504之電壓。電壓Vc為預定電壓,亦稱為重置電壓。
有關電晶體501、503及505之任一項,如同實施例1中所說明之像素中之電晶體,可使用包括使用屬於週期表中群組14之半導體(例如,矽)的半導體層或氧化物半導體層之電晶體。半導體層或氧化物半導體層充當電晶體之通道形成層。半導體層或氧化物半導體層經高度純化為本質(亦稱為I型)或實質上本質半導體層。
此外,像素具有:影像信號線,經此影像信號IMG輸入;掃描信號線,經此掃描信號SCN12輸入;以及掃描信號線,經此掃描信號SCN13輸入。影像信號線及掃描信號線,經此掃描信號SCN12輸入,當以像素之平面圖觀看時,彼此相隔離。即,影像信號線及掃描信號線,經此掃描信號SCN12輸入,為配置於具有絕緣表面之一層上之導電層,當以像素之平面圖觀看時,彼此相隔離且並列。例如,影像信號線及掃描信號線,經此掃描信號SCN12輸入,當以像素之平面圖觀看時,可為平行並列或實質上彼此平行且空間配置於其間。影像信號線及掃描信號線,經此掃描信號SCN13輸入,當以像素之平面圖觀看時,彼此相隔離。即,影像信號線及掃描信號線,經此掃描信號SCN13輸入,為配置於具有絕緣表面之一層上之導電層,當以像素之平面圖觀看時,彼此相隔離且並列。例如,影像信號線及掃描信號線,經此掃描信號SCN13輸入,當以像素之平面圖觀看時,可為平行並列或實質上彼此平行且空間配置於其間。
此外,在本實施例之顯示裝置之像素中,充當影像信號線之導電層可充當電晶體501之源極及汲極之一。在本實施例之顯示裝置之像素中,充當影像信號線之導電層可電性連接至充當影像信號線及為電晶體501之源極及汲極之一之另一導電層。
在本實施例之顯示裝置之像素中,充當掃描信號線之導電層,經此掃描信號SCN12輸入,可充當電晶體503之閘極。在本實施例之顯示裝置之像素中,充當掃描信號線之導電層,經此掃描信號SCN12輸入,可電性連接至充當另一掃描信號線之導電層,經此掃描信號SCN12輸入,並為電晶體503之閘極。
在本實施例之顯示裝置之像素中,充當掃描信號線之導電層,經此掃描信號SCN13輸入,可充當電晶體505之閘極。在本實施例之顯示裝置之像素中,充當掃描信號線之導電層,經此掃描信號SCN13輸入,可電性連接至充當另一掃描信號線之導電層,經此掃描信號SCN13輸入,並為電晶體505之閘極。
此外,本實施例之顯示裝置之像素可配置儲存電容器,其電性連接至平行之液晶元件504。
其次,有關本實施例之顯示裝置之像素之驅動方法範例,使用圖5B說明圖5A中所示之像素之驅動方法範例。此處說明一訊框周期中之操作做為一範例。
如圖5B中所示,在周期T21,掃描信號SCN11之脈衝輸入電晶體501之閘極。
因此,電晶體501開啟,及相應於第一顏色C1之影像資料D_C1之影像信號IMG輸入電容器502之第三電極,使得依據影像資料D_C1之電壓施加於電容器502。電晶體503及505處於關閉狀態。
其次,在周期T22,掃描信號SCN13之脈衝輸入電晶體505之閘極。
因此,電晶體505開啟,使得液晶元件504之第一電極之電壓重置。此外,電晶體501關閉,且電晶體503保持關閉。
其次,在周期T23,掃描信號SCN12之脈衝輸入電晶體503之閘極。
因此,電晶體503開啟,且電晶體501及505關閉。因此,電容器502之第三電極中累積之電荷移至液晶元件504之第一電極,使得依據影像資料D_C1之電壓施加於液晶元件504。
其次,在周期T24,電晶體503關閉,且液晶元件504以依據影像資料D_C1之透射率傳送第一顏色C1之光,藉此設定像素之顯示狀態。
此外,在周期T24,掃描信號SCN11之脈衝輸入電晶體501之閘極。因此,電晶體501開啟,且相應於第二顏色C2之影像資料D_C2之影像信號IMG輸入電容器502之第三電極,使得依據影像資料D_C2之電壓施加於電容器502。電晶體503及505保持關閉。
其次,在周期T25,光停止進入液晶元件504,且掃描信號SCN13之脈衝輸入電晶體505之閘極。
因此,電晶體505開啟,使得液晶元件504之第一電極之電壓重置。此外,電晶體501關閉,且電晶體503保持關閉。
其次,在周期T26,掃描信號SCN12之脈衝輸入電晶體503之閘極。
因此,電晶體503開啟,且電晶體505關閉。電晶體501保持關閉。因此,電容器502之第三電極中累積之電荷移至液晶元件504之第一電極,使得依據影像資料D_C2之電壓施加於液晶元件504。光仍停止進入液晶元件504。
其次,在周期27,電晶體503關閉,第二顏色C2之光進入液晶元件504,且液晶元件504以依據影像資料D_C2之透射率傳送第二顏色C2之光,藉此設定像素之顯示狀態。電晶體505保持關閉。
此外,在周期T27,掃描信號SCN11之脈衝輸入電晶體501之閘極。
因此,電晶體501開啟,且相應於第三顏色C3之影像資料D_C3之影像信號IMG輸入電容器502之第三電極,使得依據影像資料D_C3之電壓施加於電容器502。
其次,在周期T28,光停止進入液晶元件504,且掃描信號SCN13之脈衝輸入電晶體505之閘極。
因此,電晶體505開啟,使得液晶元件504之第一電極之電壓重置。此外,電晶體501關閉,且電晶體503保持關閉。
其次,在周期T29,掃描信號SCN12之脈衝輸入電晶體503之閘極。
因此,電晶體503開啟。因此,電容器502之第三電極中累積之電荷移至液晶元件504之第一電極,使得依據影像資料D_C3之電壓施加於液晶元件504。電晶體501保持關閉,且電晶體505關閉。
其次,在周期30,電晶體503關閉,第三顏色C3之光進入液晶元件504,且液晶元件504以依據影像資料D_C3之透射率傳送第三顏色C3之光,藉此設定像素之顯示狀態。電晶體505保持關閉。
此外,在周期T30,掃描信號SCN11之脈衝輸入電晶體501之閘極。
因此,電晶體501開啟,且相應於下一顏色之影像資料D_NX之影像信號IMG輸入電容器502之第三電極,使得依據影像資料D_NX之電壓施加於電容器502。以此方式,於一訊框周期中顯示全彩影像。上述為圖5A中所示之像素之驅動方法範例。
此外,若本實施例之顯示裝置配置以矩陣排列之複數像素,較佳的是每列執行影像資料之操作(圖5B中周期T21、周期T24、周期T27及周期T30之每一者中之操作),及施加於每一像素中液晶元件504之電壓之重置操作(圖5B中周期T22、周期T25及周期T28之每一者中之操作),寫入每一像素中之電容器502,並一次執行電荷移入每一像素中液晶元件504之操作(圖5B中周期T23、周期T26及周期T29之每一者中之操作)。因此,可減少電荷移入每一像素中液晶元件504之操作期間。
如使用圖5A及5B之說明,本實施例之顯示裝置配置像素,其包括第一電晶體、第二電晶體、液晶元件、暫時保持影像信號IMG之資料之電容器、及重置施加於液晶元件之電壓之第三電晶體,其中第一電晶體開啟以施加影像信號IMG之資料電壓於電容器,第三電晶體開啟以重置施加於液晶元件之電壓為預定值,且第二電晶體開啟以將電容器中累積之電荷移入液晶元件,使得影像信號IMG之資料電壓施加於液晶元件。根據此結構,於藉由像素執行顯示之期間,下一影像資料可寫入像素。因此,可減少顯示一影像之期間而未縮短顯示周期,藉此可增加顯示裝置之操作速度。
此外,用於重置施加於液晶元件之電壓之第三電晶體使得以減少影像信號IMG之電壓的設定限制。例如,若施加於液晶元件之電壓未重置,施加於液晶元件之電壓不僅根據電容器中保持之電荷亦根據液晶元件中保持之電壓而予決定;即,為施加適當資料電壓於液晶元件,需考量於前一周期施加之資料電壓而設定影像信號IMG之電壓。例如,為施加5 V於液晶元件,需根據前一周期中施加於液晶元件之電壓為0 V或10 V而不同控制影像信號IMG之電壓。另一方面,若施加於液晶元件之電壓重置,可設定施加於液晶元件之電壓,無關乎前一周期中施加之資料電壓。因此,可減少影像信號IMG之電壓的設定限制。
(實施例5)
在實施例5中,將說明實施例4中所說明之顯示裝置中像素之結構範例。
實施例4中所說明之顯示裝置中像素包括主動式矩陣基板、相對基板、及配置於主動式矩陣基板與相對基板之間的液晶層。
此外,使用圖6A至6C說明賈施例4中所說明之顯示裝置中主動式矩陣基板之結構範例。圖6A至6C為示意圖,描繪實施例4中所說明之顯示裝置中主動式矩陣基板之結構範例:圖6A為平面示意圖;圖6B為沿圖6A中線A3-B3之截面示意圖;及圖6C為沿圖6A中線C3-D3之截面示意圖。
圖6A至6C中所示之主動式矩陣基板具有導電層611、612、613及614、絕緣層621、半導體層631、632及633、導電層641、642、643、644、645、646及647、氧化物絕緣層651、保護絕緣層661、平坦化絕緣層671、及導電層681。
導電層611至614係配置於基板601之一表面。導電層611充當掃描信號線,經此掃描信號SCN11輸入,並充當圖5A中所示之電晶體501之閘極。導電層612充當圖5A中所示之電容器502之第四電極,並充當佈線,經此電壓Va輸入。導電層613充當掃描信號線,經此掃描信號SCN12輸入,並充當圖5A中所示之電晶體503之閘極。導電層614充當掃描信號線,經此掃描信號SCN13輸入,並充當圖5A中所示之電晶體505之閘極
絕緣層621係配置於基板601之一表面,且導電層611至614配置於其間。絕緣層621充當圖5A中所示之電晶體501之閘極絕緣層,做為圖5A中所示之電容器502之介電層,做為圖5A中所示之電晶體503之閘極絕緣層,及做為圖5A中所示之電晶體505之閘極絕緣層。
半導體層631係配置於導電層611之上,且絕緣層621配置於其間。半導體層631充當圖5A中所示之電晶體501之通道形成層。
半導體層632係配置於導電層613之上,且絕緣層621配置於其間。半導體層632充當圖5A中所示之電晶體503之通道形成層。
半導體層633係配置於導電層614之上,且絕緣層621配置於其間。半導體層633充當圖5A中所示之電晶體505之通道形成層。
導電層641電性連接至半導體層631。導電層641充當影像信號線,經此影像信號IMG輸入,並做為圖5A中所示之電晶體501之源極及汲極之一。此外,如圖6A至6C中所示,在本實施例之顯示裝置中,導電層641可電性連接至半導體層633,可充當佈線,經此重置電壓(電壓Vc)輸入,並可做為圖5A中所示之電晶體505之源極及汲極之一。
導電層642電性連接至半導體層631及632。導電層642係配置於導電層612之上,且絕緣層621配置於其間。導電層642充當圖5A中所示之電晶體501之源極及汲極之另一者,做為圖5A中所示之電容器502之第三電極,及做為圖5A中所示之電晶體503之源極及汲極之一。
導電層643電性連接至半導體層632。導電層643充當圖5A中所示之電晶體503之源極及汲極之另一者。
導電層644係配置於導電層612之上,且絕緣層621配置於其間,並經由形成於絕緣層621中之開口而電性連接至導電層612。導電層644充當佈線,經此電壓Va輸入。
導電層645係配置於導電層613之上,且絕緣層621配置於其間,並經由形成於絕緣層621中之開口而電性連接至導電層613。導電層645充當掃描信號線,經此掃描信號SCN12輸入。
導電層646電性連接至半導體層633。導電層646充當圖5A中所示之電晶體505之源極及汲極之另一者。
導電層647係配置於導電層614之上,且絕緣層621配置於其間,並經由形成於絕緣層621中之開口而電性連接至導電層614。
氧化物絕緣層651係配置於絕緣層621之上,且半導體層631至633及導電層641至647配置於其間。
保護絕緣層661係配置於氧化物絕緣層651之上。
平坦化絕緣層671係配置於保護絕緣層661之上。
導電層681係配置於平坦化絕緣層671之上,並經由形成於氧化物絕緣層651、保護絕緣層661及平坦化絕緣層671中之第一開口而電性連接至導電層643,及經由形成於氧化物絕緣層651、保護絕緣層661及平坦化絕緣層671中之第二開口而電性連接至導電層646。導電層681充當圖5A中所示之液晶元件504之第一電極。
此外,在圖6A至6C中所示之主動式矩陣基板中,當以平面圖觀看時,所有導電層613及645與導電層641相隔離;即,導電層613及645與導電層641相隔離且並列,或導電層613及645未與導電層641重疊。在圖6A至6C中所示之主動式矩陣基板中,當以平面圖觀看時,所有導電層614及647與導電層641相隔離;即,導電層614及647與導電層641相隔離且並列,或導電層614及647未與導電層641重疊。在圖6A至6C中所示之主動式矩陣基板中,當以平面圖觀看時,所有導電層612及644與導電層641相隔離;即,導電層612及644與導電層641相隔離且並列,或導電層612及644未與導電層641重疊。
此外,使用圖7說明本實施例之顯示裝置中像素之結構範例。圖7為截面示意圖,描繪本實施例之顯示裝置中像素之結構範例。
圖7中所示之顯示裝置具有圖6A至6C中所示之主動式矩陣基板、基板701、導電層711、絕緣層721、及液晶層731。
圖7中所示之顯示裝置具有平坦化絕緣層671上之絕緣層691,且導電層681配置於其間。
導電層711係配置於基板701之一表面。
絕緣層721係配置於導電層711之一表面。
液晶層731係配置於導電層681與導電層711之間,且絕緣層691及絕緣層721配置於其間。
圖5A中所示之液晶元件504包括導電層681、導電層711、及液晶層731。
有關基板601及701之任一項,可使用可應用於圖2A至2C中所示之基板201及301之基板之任一項。
有關導電層611至614之任一項,可使用可應用於圖2A至2C中所示之導電層211至213之導電層之任一項。
有關絕緣層621,可使用可應用於圖2A至2C中所示之絕緣層221之層。
有關半導體層631至633之任一項,可使用可應用於圖2A至2C中所示之半導體層231及232之半導體層之任一項。有關一範例,圖6A至6C中描繪氧化物半導體層用做半導體層631至633之狀況。
有關導電層641至647之任一項,可使用可應用於圖2A至2C中所示之導電層241至245之導電層之任一項。
有關氧化物絕緣層651,可使用可應用於圖2A至2C中所示之氧化物絕緣層251之層。
有關保護絕緣層661,可使用可應用於圖2A至2C中所示之保護絕緣層261之層。
有關平坦化絕緣層671,可使用可應用於圖2A至2C中所示之平坦化絕緣層271之層。
有關導電層681及711之任一項,例如可使用可應用於圖2A至2C中所示之導電層281之導電層。
有關絕緣層691及721之任一項,可使用可應用於圖2A至2C中所示之絕緣層221之層。
有關液晶層731,可使用可應用於圖3中所示之液晶層331之材料之層。
如使用圖6A至6C之說明,根據上述實施例之顯示裝置中像素,第一至第三電晶體為底閘電晶體,並為影像信號線,經此影像信號IMG輸入(例如,圖6A至6C中所示之導電層641),及掃描信號線,經此掃描信號SCN12輸入(例如,圖6A至6C中所示之導電層613或導電層613及645),當以像素之平面圖觀看時,彼此相隔離(彼此相隔離且並列)。此外,根據上述實施例之顯示裝置中之像素,影像信號線,經此影像信號IMG輸入,及掃描信號線,經此掃描信號SCN13輸入(例如,圖6A至6C中所示之導電層614或導電層614及647),當以像素之平面圖觀看時,彼此相隔離(彼此相隔離且並列)。基此結構,影像信號線與掃描信號線之間並無重疊,使得影像信號線之寄生電容可減少。因此,影像信號之延遲可減少,藉此可改進顯示裝置之操作速度。
根據上述實施例之顯示裝置中之像素,充當影像信號線之導電層,及充當佈線之導電層,經此重置信號輸入,為彼此共用。基此結構,輸入導電層之電壓可用做未執行藉由影像信號IMG輸入資料之周期之重置電壓(例如,圖5B中周期22、周期25及周期28),藉此可減少佈線數量。
在本實施例之顯示裝置之像素中,第一至第三電晶體可為頂閘電晶體。
(實施例6)
在實施例6中,將說明上述實施例之顯示裝置之像素中電晶體之製造方法範例。
有關本實施例中電晶體之製造方法範例,將使用圖8A至8C及9A及9B說明圖2A至2C中所示之電晶體(圖1A中所示之電晶體101)之製造方法。圖8A至8C及9A及9B為截面示意圖,描繪圖2A至2C中所示之電晶體之製造方法。
首先,準備基板201,並於基板201之上形成第一導電膜。
玻璃基板用做基板201之範例。
有關第一導電膜,可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料膜,或包含金屬材料之任一項做為主要成分之合金材料膜。可使用可應用於第一導電膜之材料層之堆疊以形成第一導電膜。
其次,實施第一光刻程序以於第一導電膜之上形成第一抗蝕罩,第一導電膜使用第一抗蝕罩選擇性蝕刻以形成導電層211,及移除第一抗蝕罩。
在本實施例中,可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩;因而,可減少製造成本。
為減少光刻程序中光罩及步驟數量,可使用以多色調遮罩形成之抗蝕罩執行蝕刻。多色調遮罩為一種遮罩,經此透光而具有複數強度。使用多色調遮罩形成之抗蝕罩具有複數厚度及進一步可藉由蝕刻而改變形狀;因此,抗蝕罩可用於複數蝕刻步驟而處理為不同型樣。因此,可以一多色調遮罩形成相應於至少二種或更多不同型樣之抗蝕罩。此使其可減少光罩數量,並省略相應光刻步驟數量,藉此簡化製造程序。
其次,於導電層211之上形成絕緣層221。
例如,可藉由高密度電漿增強CVD法形成絕緣層221。例如,使用微波(例如,具2.45 GHz頻率之微波)之高密度電漿增強CVD法較佳地做為形成絕緣層221之方法,因為絕緣層可為密集並具有高耐受電壓及高品質。藉由該等高密度電漿增強CVD法形成之高品質絕緣層與氧化物半導體層接觸,藉此可減少其間介面狀態,及可獲得高介面特性。
亦可藉由其他方法形成絕緣層221,諸如濺鍍法或電漿CVD法。此外,於絕緣層221形成之後可執行熱處理。於絕緣層221形成之後執行熱處理可改進絕緣層221之品質,及絕緣層221與氧化物半導體之間的介面特性。
其次,於絕緣層221之上形成具有大於或等於2 nm及小於或等於200 nm之厚度的氧化物半導體膜230,較佳地為大於或等於5nm及小於或等於30 nm。例如,可藉由濺鍍法形成氧化物半導體膜230。
在氧化物半導體膜230形成之前,較佳地執行反向濺鍍,其中導入氬氣及產生電漿使得移除附著於絕緣層221之表面的粉狀物質(亦稱為粒子或灰塵)。反向濺鍍係指一種方法,其中電壓未施加於靶材側,RF電源用於在氬氣中施加電壓於基板側,使得產生電漿以修改基板之表面。除了氬氣以外,可使用氮氣、氦氣、氧氣等。
例如,可使用可用做氧化物半導體層231之材料的氧化物半導體材料形成氧化物半導體膜230。在本實施例中,有關一範例,使用In-Ga-Zn-O基氧化物靶材藉由濺鍍法而形成氧化物半導體膜230。此階段之截面示意圖為圖8A。此外,可藉由濺鍍法於稀有氣體(典型為氬)、氧氣、或有氣體及氧之混合氣體中形成氧化物半導體膜230。
有關藉由濺鍍法形成氧化物半導體膜230之靶材,例如可使用具有In2O3:Ga2O3:ZnO=1:1:1[摩爾比]之組成比的氧化物靶材。對於上述靶材並無限制,例如可使用具有In2O3:Ga2O3:ZnO=1:1:2[摩爾比]之組成比的氧化物靶材。除了空間佔據之面積以外部分之體積相對於氧化物靶材之總體積之比例(亦稱為填充率)為大於或等於90%及小於或等於100%,較佳地為大於或等於95%及小於或等於99.9%。具高填充率之金屬氧化物靶材提供具高密度之氧化物半導體膜。
有關用於形成氧化物半導體膜230之濺鍍氣體,例如,較佳地使用諸如氫、水、羥基、或氫化物之雜質移除之高純度氣體。
在氧化物半導體膜230形成之前,較佳的是其上形成導電層211之基板201或其上形成導電層211及絕緣層221之基板201於濺鍍設備之預熱室中加熱,使得諸如氫或濕氣之吸附於基板201上之雜質排除及耗盡。預熱室中加熱可避免氫、羥基、及濕氣進入絕緣層221及氧化物半導體膜230。較佳的是預熱室配置諸如低溫泵之疏散裝置。預熱室中加熱可省略。在氧化物絕緣層251形成之前,歷經直至包括形成導電層241及242之步驟之製造程序的基板201,亦可以類似於上述之方式於預熱室中歷經加熱。
當藉由濺鍍法形成氧化物半導體膜230時,基板201保持於減壓狀態之膜沉積室內,基板201之溫度設定為高於或等於100℃及低於或等於600℃,較佳地為高於或等於200℃及低於或等於400℃。藉由增加基板201之溫度,可減少氧化物半導體膜230中所包含之雜質的濃度。此外,可減少因濺鍍之氧化物半導體膜230的損害。接著,導入氫及濕氣移除之濺鍍氣體,同時移除膜沉積室中剩餘濕氣,使得使用上述靶材於絕緣層221之上形成氧化物半導體膜230。
在本實施例中,例如,可使用截留真空泵做為移除其中執行濺鍍之膜沉積室中剩餘濕氣之裝置。有關截留真空泵,例如可使用低溫泵、離子泵、或鈦昇華泵。當低溫泵用做範例時,可耗盡包括氫原子及碳原子等之任一或二者之化合物,因而可減少形成於膜沉積室中之膜中所包括之雜質的濃度。此外,在本實施例中,配置冷阱之渦輪泵亦可用做移除其中執行濺鍍之膜沉積室中剩餘濕氣之裝置。
沉積狀況之一範例如下:基板與靶材之間的距離為100 mm,壓力為0.6 Pa,直流(DC)電力為0.5 kW,氣體為氧氣(氧流率之比例為100%)。脈衝直流電源使其可減少膜沉積時發生之粉狀物質而使膜厚度均勻。
其次,實施第二光刻程序以於氧化物半導體膜230之上形成第二抗蝕罩,使用第二抗蝕罩選擇性蝕刻氧化物半導體膜230以將氧化物半導體膜230處理為島形氧化物半導體層,及移除第二抗蝕罩。
若於絕緣層221中形成接觸孔,接觸孔可於將氧化物半導體膜230處理為島形氧化物半導體層時形成。
例如,可採用乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者用於蝕刻氧化物半導體膜230。有關用於濕式蝕刻之蝕刻劑,例如,可使用磷酸、乙酸、及硝酸之混合溶液等。有關蝕刻劑之另一範例,可使用ITO07N(KANTO CHEMICAL CO.,INC.製造)。
其次,氧化物半導體層歷經熱處理。經由熱處理,氧化物半導體層可脫水或脫氫。熱處理之溫度為高於或等於400℃及低於或等於750℃,或高於或等於400℃及低於基板之應變點。在本實施例中,基板被置入一種熱處理設備之電熔爐,並於氮氣中以450℃於島形氧化物半導體層上執行熱處理達一小時,接著氧化物半導體層未暴露於空氣,使得以避免水及氫進入島形氧化物半導體層。以此方式,獲得氧化物半導體層231(詳圖8B)。
熱處理設備不侷限於電熔爐,而是可為藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱目標之設備。例如,RTA(快速熱退火)設備,諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備可用做熱處理設備。LRTA設備為一種設備,藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱目標。GRTA設備為用於使用高溫氣體而熱處理之設備。有關高溫氣體,可使用未藉由熱處理而與目標反應之惰性氣體,諸如氮,或諸如氬之稀有氣體。
例如,有關熱處理,可使用GRTA設備執行熱處理如下:其上形成直至包括島形氧化物半導體層之層之基板201被移入溫度為650℃至700℃之惰性氣體,加熱達若干分鐘,並取出加熱惰性氣體。
請注意,在熱處理中,較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體之純度較佳地為6N(99.9999%)或更高之純度,更佳地為7N(99.99999%)或更高;即,被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體之雜質濃度較佳地為1 ppm或更低,更較佳地為0.1 ppm或更低。
在藉由熱處理而加熱島形氧化物半導體層之後,可將高純度氧氣、高純度N2O氣體或極乾燥空氣(具有-40℃或更低之露點,較佳地為-60℃或更低)導入與熱處理相同熔爐。較佳的是氧氣或N2O氣體未包含水、氫等。被導入熱處理設備之氧氣或N2O氣體之純度較佳地為6N或更高,更佳地為7N或更高;即,氧氣或N2O氣體之雜質濃度較佳地為1 ppm或更低,更較佳地為0.1 ppm或更低。氧氣或N2O氣體作用以供應氧,其經由藉由脫水或脫氫處理以排除雜質之步驟而減少;因而,氧化物半導體層231被高度純化。
熱處理亦可於氧化物半導體膜230被處理為島形氧化物半導體層之前,使用上述熱處理設備而於氧化物半導體膜230上執行。在此狀況下,於熱處理之後,基板201於歷經直至包括形成氧化物半導體膜230之步驟的製造程序之後,被取出熱處理設備,且氧化物半導體膜230被處理為島形氧化物半導體層。
熱處理可於氧化物半導體膜230形成之後之任何時機執行。例如,熱處理可於導電層241及242形成於半導體層231上之後,或於氧化物絕緣層251形成於導電層241及242上之後執行。
若於絕緣層221中形成接觸孔,可於執行熱處理之前形成接觸孔。
可使用藉由二沉積步驟及二熱處理形成之氧化物半導體膜來形成氧化物半導體層,以便成為包括結晶區(單一結晶區)之厚膜,即結晶區具有沿垂直於膜之表面之方向的c軸校準,無關乎基礎成分之材料,諸如氧化物、氮化物、或金屬。例如,沉積具大於或等於3 nm及低於或等於15 nm厚度之第一氧化物半導體膜,並於氮、氧、稀有氣體、或乾燥空氣之氣體下,以高於或等於450℃及低於或等於850℃,較佳地為高於或等於550℃及低於或等於750℃之溫度歷經第一熱處理,使得以形成於包括表面之區域中包括結晶區(包括板形結晶)之第一氧化物半導體膜。接著,形成較第一氧化物半導體膜厚之第二氧化物半導體膜。接著,以高於或等於450℃及低於或等於850℃,較佳地為高於或等於600℃及低於或等於700℃之溫度執行熱處理做為第二熱處理,使得第一氧化物半導體膜之結晶用做結晶生長之晶種,並從第一氧化物半導體膜朝第二氧化物半導體膜向上生長,藉此全部第二氧化物半導體膜結晶。結果,具有大厚度殼區之氧化物半導體膜可用以形成氧化物半導體層231。
其次,於絕緣層221及半導體層231之上形成第二導電膜。
有關第二導電膜,例如可使用諸如鋁、鉻、銅、鉭、鈦、鉬、或鎢之金屬材料之膜,或包含金屬材料之任一項做為主要成分之合金材料之膜。每一可應用於第二導電膜之層之堆疊可用以形成第二導電膜。
其次,賈施第三光刻程序以於第二導電膜之上形成第三抗蝕罩,使用第三抗蝕罩選擇性蝕刻第二導電膜以形成導電層241及導電層242,及移除第三抗蝕罩(詳圖8C)。
此外,亦可於形成導電層241及242時使用第二導電膜而形成另一佈線。
在形成第三抗蝕罩之曝光中,較佳地使用紫外光、KrF雷射光或ArF雷射光。電晶體的通道長度L取決於氧化物半導體層231上彼此相鄰的導電層241之下端與導電層242之下端之間之間隔寬度。若通道長度L低於25 nm,較佳地使用具有若干奈米至數十奈米之極短波長的遠紫外光來執行用於形成第三抗蝕罩之曝光。基於藉由遠紫外光之曝光,解析度高且聚焦深度大。因此,電晶體之通道長度L可製成為大於或等於10 nm及低於或等於1000 nm,且使用如上述曝光形成之該等電晶體使得場序顯示裝置可以較高速度操作。
當蝕刻第二導電膜時,蝕刻狀況較佳地為最佳化以避免氧化物半導體層231藉由蝕刻而被劃分。然而,難以設定僅蝕刻第二導電膜而均未蝕刻氧化物半導體層231之狀況;有時,在第二導電膜蝕刻時,部分氧化物半導體層231被蝕刻掉,藉此氧化物半導體層231包括槽部(凹部)。
在本實施例中,鈦膜用做第二導電膜之範例,In-Ga-Zn-O基氧化物半導體用做氧化物半導體層231之範例,及過氧化氫氨溶液(氨、水及過氧化氫溶液之混合物)用做蝕刻劑。
其次,於半導體層231及導電層241及242之上形成氧化物絕緣層251。形成氧化物絕緣層251以便接觸半導體層231之頂面。
適當使用諸如濺鍍法之方法可形成至少1 nm厚度之氧化物絕緣層251,藉此諸如水或氫之雜質不進入氧化物絕緣層251。當氧化物絕緣層251中包含氫時,造成氫進入氧化物半導體層,或藉由氫而提取氧化物半導體層中之氧,藉此致使氧化物半導體層之反向通道具有較低電阻(具有n型傳導性),使得可形成寄生通道。因此,為形成包含盡可能少氫之氧化物絕緣層251,較佳地採用其中未使用氫之形成方法。
在本實施例中,有關氧化物絕緣層251之範例,藉由濺鍍法形成具有200 nm厚度之氧化矽膜。膜形成時基板201之溫度可為高於或等於室溫,及低於或等於300℃;在本實施例中,係以100℃做為範例。可於稀有氣體(典型為氬)、氧氣,或稀有氣體及氧之混合氣體中執行藉由濺鍍法形成氧化矽膜。
此外,氧化矽靶材或矽靶材可用做靶材以形成氧化物絕緣層251。例如,使用矽靶材,可在包含氧之氣體下藉由濺鍍法而形成氧化矽膜。
有關用於形成氧化物半導體膜251之濺鍍氣體,例如較佳地使用諸如氫、水、羥基或氫化物之雜質移除之高純度氣體。
在氧化物絕緣層251形成之前,可使用N2O、N2、Ar等氣體執行電漿處理以移除附著於氧化物半導體層231之暴露表面之水等。若執行電漿處理,較佳地形成接觸氧化物半導體層231之部分頂面的氧化物絕緣層251而未暴露於空氣。
此外,可於惰性氣體或氧氣中執行熱處理(較佳地為高於或等於200℃及低於或等於400℃之溫度,例如高於或等於250℃及低於或等於350℃之溫度)。例如,有關於惰性氣體或氧氣中執行之熱處理,可於氮氣中以250℃執行熱處理達一小時。經由於惰性氣體或氧氣中執行熱處理,加熱同時氧化物半導體層251之部分頂面接觸氧化物絕緣層231。
經由上述程序,可從氧化物半導體層移除諸如氫、濕氣、羥基、或氫化物(亦稱為氫化合物)之雜質,此外,氧可供應於氧化物半導體層。因此,氧化物半導體層被高度純化。
經由上述程序,可形成電晶體(詳圖9A)。
若具有許多缺陷之氧化矽層用做氧化物絕緣層251,氧化矽層形成之後之熱處理具有將氧化物半導體層231中所包含之諸如氫、濕氣、烴基、或氫化物之雜質擴散至氧化物絕緣層251之效果,使得可進一步減少氧化物半導體層231中所包含之雜質量。
保護絕緣層261可進一步形成於氧化物絕緣層251之上。有關保護絕緣層261,例如可藉由RF濺鍍法形成氮化矽膜。由於RF濺鍍法特性為高產量,較佳地用做絕緣膜之沉積法以形成保護絕緣層261。在本實施例中,有關保護絕緣層261,形成氮化矽膜做為範例(詳圖9B)。
在本實施例中,以下列方式形成保護絕緣層261:在歷經直至包括形成氧化物絕緣膜251之步驟的製造程序之後,基板201以100℃至400℃之溫度加熱,導入包含氫及濕氣移除之高純度氮的濺鍍氣體,及矽半導體之靶材用於形成氮化矽膜。在此狀況下,較佳地以類似於形成氧化物絕緣層251之方式,形成保護絕緣層261並移除處理室中濕氣。
在保護絕緣層261形成之後,可進一步以高於或等於100℃及低於或等於200℃之溫度於空氣中執行熱處理達長於或等於1小時及短於或等於30小時之周期。此熱處理可以固定加熱溫度執行。另一方面,可重複實施複數次下列加熱溫度之改變:加熱溫度從室溫增加至高於或等於100℃及低於或等於200℃之溫度,接著減少至室溫。此係電晶體之製造程序範例。
如使用圖8A至8C及圖9A及9B之說明,可使用藉由熱處理而高度純化為I型或實質上I型之氧化物半導體層來製造電晶體。
此外,高度純化氧化物半導體層包括源於諸如氫之雜質(供體或受體)的極少載子(接近零);載子濃度為低於1×1014 /cm3,較佳地為低於1×1012 /cm3,更佳地為低於1×1011 /cm3。因此,每1 μm通道寬度之關閉狀態電流可減少至10 aA(1×10-17A)或更少,進一步至1 aA(1×10-18A)或更少,仍進一步至10 zA(1×10-20A)或更少。
例如,像素中藉由使用包括充當通道形成層之氧化物半導體層之電晶體,可抑制因電晶體之關閉狀態電流而造成施加於充當儲存電容器之電容器(例如,圖1A中所示之電容器102,及電容器502及電性連接至圖5A中所示之平行液晶元件之電容器)及液晶元件之電壓的改變。
(實施例7)
在實施例7中,將說明包括充當通道形成層之高度純化氧化物半導體層之電晶體範例。
如上述,包括高度純化氧化物半導體層之電晶體的關閉狀態電流為低於或等於1×10-13 A,此係量測裝置之檢測限制。製造用於評估特性之元件,及獲得具較高準確性之關閉狀態電流之值(如上述之小於或等於量測裝置之檢測限制之值);以下說明其結果。
使用圖10說明量測電流之方法中使用之用於特性評估之電路。圖10為電路圖,描繪量測電流之方法中使用之用於特性評估之電路。
圖10中所示之用於評估特性之元件包括三量測系統801。三量測系統801彼此平行電性連接。
量測系統801包括電晶體811、電晶體812、電容器813、電晶體814、及電晶體815。有關一範例,根據實施例6製造之電晶體用做電晶體811及812。
電壓V11輸入電晶體811之源極及汲極之一,及電壓Vext_b1輸入電晶體811之閘極。電壓Vext_b1控制電晶體811為開啟或關閉。
電晶體812之源極及汲極之一電性連接至電晶體811之源極及汲極之另一者,電壓V12輸入電晶體812之源極及汲極之另一者,及電壓Vext_b2輸入電晶體812之閘極。電壓Vext_b2控制電晶體812為開啟或關閉。
電容器813具有二電極。電容器813之二電極之一電極電性連接至電晶體811之源極及汲極之另一者,及電容器813之另一電極電性連接至電晶體812之源極及汲極之另一者。
電壓V11輸入電晶體814之源極及汲極之一,及電晶體814之閘極電性連接至電晶體814之源極及汲極之一。
電晶體815之源極及汲極之一電性連接至電晶體814之源極及汲極之另一者,及電壓V12輸入電晶體815之源極及汲極之另一者。電容器813之第三電極、電晶體811之源極及汲極之另一者、電晶體812之源極及汲極之一、及電晶體815之閘極彼此連接之部分亦稱為節點A。
量測系統801於電晶體814之源極及汲極之另一者連接至電晶體815之源極及汲極之一之位置輸出電壓,做為輸出電壓Vout。
其次,說明圖10中所示之以量測系統量測電流之方法。
首先,簡要地說明提供電位差以量測關閉狀態電流之初始化周期。在初始化周期中,電壓Vext_b1之值設定為使電晶體811開啟之值,使得電晶體811開啟以施加電壓V11於節點A。在本實施例中,例如電壓V11為高電源電壓Vdd。此外,電晶體812關閉。
之後,電壓Vext_b1設定為使電晶體811關閉之值,使得電晶體811關閉。此外,在電晶體811關閉之後,電壓V11設定為低電源電壓Vss。電晶體812保持處於關閉狀態。電壓V12設定為等於電壓V11。因此,初始化周期結束。在初始化周期結束之狀態下,節點A與電晶體811之源極及汲極之一之間產生電位差,及節點A與電晶體812之源極及汲極之另一者之間產生電位差。因此,電荷經由電晶體811及電晶體812而輕微流動。即,關閉狀態電流流動。
高電源電壓Vdd為其值相對高於低電源電壓Vss之電壓,反之,低電源電壓Vss為其值相對低於高電源電壓Vdd之電壓。
其次,簡要說明關閉狀態電流之量測周期。在量測周期中,電晶體811之源極及汲極之一與電晶體812之源極及汲極之另一者之間的電位差固定為低電源電壓Vss。另一方面,在量測周期中,節點A之電位未固定(處於浮動狀態)。因此,電流於電晶體812之源極與汲極之間流動,使得節點A中累積之電荷量隨時間而改變。此外,隨著節點A中電荷量改變,節點A之電壓改變。即,輸出電壓Vout亦改變。
使用圖11說明初始化周期與下列量測周期中電壓之間的關係。圖11為時序圖,描繪初始化周期與下列量測周期中電壓之間的關係。
如圖11中所示,在初始化周期中,首先電壓Vext_b2設定為使電晶體812開啟之值。因此,節點A之電壓相當於電壓V12之值。之後,電壓Vext_b2改變為使電晶體812關閉之值,使得電晶體812關閉。此外,電壓Vext_b1設定為使電晶體811開啟之值。因此,節點A之電壓設定為相當於電壓V11之值。之後,電壓Vext_b1改變為使電晶體811關閉之值。因此,使節點A處於浮動狀態,藉此初始化周期結束。
在初始化周期之後的量測周期中,設定電壓V11及電壓V12使得電荷流至節點A或電荷流出節點A。在本實施例中,電壓V11與電壓V12之間的電位差設定為低電源電壓Vss。請注意,在量測輸出電壓Vout之時機,需操作輸出電路,因而有時暫時使電壓V11為高電源電壓Vdd。使電壓V11為高電源電壓Vdd之周期短至不影響量測。
基於特定電位差及以此方式展開量測周期,節點A累積之電荷量隨時間改變,造成節點A之電壓改變。意即電晶體815之閘極之電壓改變,因而輸出電壓Vout亦隨時間改變。
以下說明依據輸出電壓Vout所獲得之關閉狀態電流的計算方法。
在計算關閉狀態電流之前,獲得節點A之電壓VA與輸出電壓Vout之間的關係。因而,可從輸出電壓Vout獲得節點A之電壓VA。根據上述關係,節點A之電壓VA可藉由下列方程式表示為輸出電壓Vout之函數。
[方程式1]
V A =F(Vout)
使用節點A之電壓VA、連接至節點A之電容CA、及常數(const),可藉由下列方程式表示節點A之電荷QA。此處,連接至節點A之電容CA為電容器813及其他電容之電容總和。
[方程式2]
Q A =C A V A +const
節點A之電流IA為流至節點A之電荷(或流出節點A之電荷)的時間差,因而藉由下列方程式表示。
[方程式3]
以此方式,使用電性連接至節點A之電容CA及輸出電壓Vout可獲得節點A之電流IA
根據上述方法,可量測處於關閉狀態之電晶體的關閉狀態電流。
在本實施例中,係使用高度純化氧化物半導體層製造電晶體811及電晶體812。每一電晶體之通道長度(L)相對於通道寬度(W)之比例為L/W=1/5。此外,在平時配置之量測系統801中,電容器813之電容值為100 fF、1 pF、及3 pF。
在本實施例之量測中,高電源電壓Vdd設定為5 V及低電源電壓Vss設定為0 V。在量測周期中,係以電壓V11量測輸出電壓Vout,電壓V11基本上設定為低電源電壓Vss,僅以10秒至300秒之間隔改變為高電源電壓Vdd達100毫秒。用於計算流經元件之電流I的分母Δt約30000秒。
圖12顯示在量測相對於輸出電壓Vout之電流中消逝時間Time之特性。以約90小時量測可觀察電位改變。
圖13顯示依據上述電流量測所計算之關閉狀態電流。圖13顯示電晶體之源極-汲極電壓V相對於關閉狀態電流I之特性。參照圖13,發現於4 V之源極-汲極電壓,關閉狀態電流約為40 zA/μm。亦發現於3.1 V之源極-汲極電壓,關閉狀態電流為10 zA/μm或更少。請注意,1 zA代表10-21 A。
圖14顯示以85℃之電晶體溫度於上述電流量測中計算之關閉狀態電流。圖14顯示以85℃電晶體之源極-汲極電壓V相對於關閉狀態電流I之特性。參照圖14,發現以3.1 V之源極-汲極電壓,電晶體之關閉狀態電流為100 zA/μm或更少。
以此方式,確定在包括高度純化氧化物半導體之電晶體中,關閉狀態電流可充分地小。
(實施例8)
在實施例8中,將進一步說明場序顯示裝置之結構範例。
使用圖15說明本實施例中顯示裝置之結構範例。圖15為方塊圖,描繪本實施例中顯示裝置之結構範例。
圖15中所示之顯示裝置包括第一掃描信號輸出電路(亦稱為SCN1OUT)901a、第二掃描信號輸出電路(亦稱為SCN2OUT)901b、影像信號輸出電路(IMGOUT)902、光源部903、及像素904k。
第一掃描信號輸出電路901a用以輸出掃描信號SCN11。
第二掃描信號輸出電路901b用以輸出掃描信號SCN12。第二掃描信號輸出電路901b並不侷限於圖15中者。
可藉由與像素相同製造程序而製造第一掃描信號輸出電路901a及第二掃描信號輸出電路901b。因而可簡化製造程序。
影像信號輸出電路902用以輸出影像信號IMG。影像信號輸出電路902輸出影像信號IMG至藉由第一掃描信號輸出電路901a所選擇之像素904k。例如,移位暫存器及類比開關包括於影像信號輸出電路902中。
光源部903用以使光進入像素部904。有關光源部903,可使用背光、側光、前燈等。光源部903包括例如光源及控制光源操作之光源控制電路。有關光源,可使用R、G及B顏色之光源,光源藍綠色,紫紅色及黃色之光源。有關光源,可使用例如發光元件(例如,發光二極體)。較佳的是光源部可切換每單位時間之光源顏色。除了上述顏色之光源外,發射白光之發光元件(例如,LED)可用做光源。
有關像素904k,可應用具有上述實施例中所說明之顯示裝置中所示之結構的像素。基於像素904k,經由掃描信號線而輸入掃描信號SCN11及掃描信號SCN12,及經由根據掃描信號SCN11之影像信號線而輸入影像信號IMG,並根據掃描信號SCN12而執行根據影像信號IMG之顯示。
如使用圖15之說明,本實施例之顯示裝置包括第一掃描信號輸出電路、第二掃描信號輸出電路、影像信號輸出電路、光源部、及像素。基此結構,藉由光源部改變每子訊框周期進入像素部之光的顏色,使得可執行場序驅動。
若重置電晶體配置於實施例4中所說明之像素,用於輸出掃描信號SCN13之第三掃描信號輸出電路可配置於重置電晶體之閘極。
(實施例9)
在實施例9中,將說明配置上述實施例之場序顯示裝置之電子裝置。
使用圖16A至16F說明本實施例中電子裝置之結構範例。圖16A至16F各描繪本實施例中電子裝置之結構範例。
圖16A中所描繪之電子裝置為個人數位助理。圖16A中所描繪之個人數位助理包括至少顯示部1001。基於應用於顯示部1001中之上述實施例之場序顯示裝置,可改進個人數位助理之操作速度。
圖16B中所描繪之電子裝置為資訊導引終端機,例如包括自動導航系統。圖16B中所描繪之資訊導引終端機包括至少顯示部1101。圖16B中所描繪之資訊導引終端機亦可包括操作按鈕1102及外部輸入端子1103。基於應用於顯示部1101中之上述實施例之場序顯示裝置,可改進資訊導引終端機之操作速度。
圖16C中所描繪之電子裝置為膝上型個人電腦。圖16C中所描繪之膝上型個人電腦包括外殼1201、顯示部1202、揚聲器1203、LED燈1204、指向裝置1205、連接端子1206、及鍵盤1207。基於應用於顯示部1202中之上述實施例之場序顯示裝置,可改進膝上型個人電腦之操作速度。
圖16D中所描繪之電子裝置為可攜式遊戲機。圖16D中所描繪之可攜式遊戲機包括顯示部1301、顯示部1302、揚聲器1303、連接端子1304、LED燈1305、麥克風1306、記錄媒體讀取部1307、操作按鈕1308、及感應器1309。基於應用於顯示部1301中之上述實施例之場序顯示裝置,可改進可攜式遊戲機之操作速度。
圖16E中所描繪之電子裝置為電子書閱讀器。圖16E中所描繪之電子書閱讀器包括至少外殼1401、外殼1403、顯示部1405、顯示部1407、及鉸鏈1411。
外殼1401及外殼1403藉由鉸鏈1411相連,使得圖16E中所描繪之電子書閱讀器可以鉸鏈1411做軸而開啟及關閉。基於該等結構,電子書閱讀器可如紙本書籍般掌控。顯示部1405併入外殼1401及顯示部1407併入外殼1403。顯示部1405及顯示部1407可顯示不同影像。例如,可跨越二顯示部而顯示一影像。根據結構其中不同影像係顯示於顯示部1405及顯示部1407,例如右顯示部(圖16E中顯示部1405)可顯示正文,及左顯示部(圖16E中顯示部1407)可顯示影像。
此外,圖16E中所描繪之電子書閱讀器可配置用於外殼1401或外殼1403之操作部等。例如,圖16E中所描繪之電子書閱讀器可包括電路開關1421、操作鍵1423、及揚聲器1425。圖16E中所描繪之電子書閱讀器中控制鍵1423可翻轉跨越複數頁之影像頁。圖16E中所描繪之電子書閱讀器,顯示部1405及顯示部1407二者,或顯示都1405或顯示部1407,可配置鍵盤、指向裝置等。亦在圖16E中所描繪之電子書閱讀器中,外部連接端子(耳機端子、USB端子、可連接諸如AC適配器及USB纜線之各類纜線之端子等)、記錄媒體嵌入部等可配置於外殼1401及/或外殼1403之背面或側面。圖16E中所描繪之電子書閱讀器可具有電子字典之功能。
上述實施例之場序顯示裝置可安裝於顯示部1405及/或顯示部1407上。基於應用於顯示部1405及/或顯示部1407中之上述實施例之場序顯示裝置,可改進電子書閱讀器之操作速度。
圖16E中所描繪之電子書閱讀器可藉由無線通訊而可傳送及接收資料。基於該等結構,可從電子書伺服器購買及下載所欲書籍資料等。
圖16F中所描繪之電子裝置為顯示器。圖16F中所描繪之顯示器包括外殼1501、顯示部1502、揚聲器1503、LED燈1504、操作按鈕1505、連接端子1506、感應器1507、麥克風1508、及支撐座1509。基於應用於顯示部1502中之上述實施例之場序顯示裝置,可改進顯示器之操作速度。
圖17中所描繪之電子裝置為電視裝置。圖17中所描繪之電視裝置包括外殼1601及顯示部1603。顯示部1603併入外殼1601。圖17中所描繪之電視裝置可於顯示部1603上顯示影像。圖17中所描繪之電視裝置中之外殼1601係藉由支架1605支撐,其係一範例。基於應用於顯示部1603中之上述實施例之場序顯示裝置,可改進電視裝置之操作速度。
如圖17中所示,圖17中所描繪之電視裝置可藉由配置於外殼1601之操作開關或個別遙控器1610而予操作。基於遙控器1610之操作鍵1609,可控制圖17中所描繪之電視裝置之頻道級音量,使得可控制顯示於顯示部1603上之影像。用於顯示從遙控器1610輸出之資料的顯示部1607可配置於遙控器1610。
圖17中所描繪之電視裝置可配置接收器、數據機等。使用接收器可接收一般電視廣播。此外,藉由經由數據機之有線或無線連接,電視裝置可連接至通訊網路,藉此執行單向(從發送端至接收端)或雙向(發送端與接收端之間、接收端之間等)資料通訊。
本實施例之電子裝置可具有包括太陽能電池之電源、用於充電從太陽能電池輸出之電壓的電力儲存裝置、及用於將電力儲存裝置中所充電之電壓轉換為適於電路之各電壓的DC轉換器。因此,不需外部電源,且甚至在無外部電源之地方,電子裝置可長時間使用,改進了電子裝置之便利性。
在本實施例之電子裝置中,顯示部可具有觸控面板功能。藉由安裝觸控面板單元於顯示部或藉由將光學檢測電路配置於像素,可附加觸控面板功能。
基於應用於電子裝置之顯示部中之上述實施例之場序顯示裝置,可改進電子裝置之操作速度。
本申請案係依據2010年3月31日向日本專利局提出申請之序號2010-083345日本專利申請案,其整個內容係以提及方式併入本文。
101、103、811、812、814、815...電晶體
102、502、813...電容器
104、504...液晶元件
201、301、401、601、701...基板
211、212、213、241、242、243、244、245、281、311、421、422、423、424、425、441、442、443、461、611、612、613、614、641、642、643、644、645、646、647、681、711...導電層
221、291、321、431、621、691、721...絕緣層
230...氧化物半導體膜
231、232、411、412、631、632、633...半導體層
251、651...氧化物絕緣層
261、661...保護絕緣層
271、451、671...平坦化絕緣層
331、731...液晶層
501、503、505...電晶體
801...量測系統
901a、901b...掃描信號輸出電路
902...影像信號輸出電路
903...光源部
904...像素部
904k...像素
1001、1101、1202、1301、1302、1405、1407、1502、1603、1607...顯示部
1002...操作部
1102、1308、1505...操作按鈕
1103...外部輸入端子
1201、1401、1403、1501、1601...外殼
1203、1303、1425、1503...揚聲器
1204、1305、1504...發光二極體(LED)燈
1205...指向裝置
1206、1304、1506...連接端子
1207...鍵盤
1306、1508...麥克風
1307...記錄媒體讀取部
1309、1507...感應器
1411...鉸鏈
1421...電路開關
1423、1609...操作鍵
1509...支撐座
1605...支架
1610...遙控器
圖1A及1B描繪實施例1中顯示裝置之像素。
圖2A至2C為示意圖,描繪實施例1中顯示裝置之主動矩陣基板之結構範例。
圖3為截面示意圖,描繪實施例2中像素之結構範例。
圖4A至4C為示意圖描繪實施例1中顯示裝置之主動矩陣基板之結構範例。
圖5A及5B,描繪實施例4中顯示裝置之像素。
圖6A至6C為示意圖描繪實施例4中顯示裝置之主動矩陣基板之結構範例。
圖7為截面示意圖,描繪實施例5中像素之結構範例。
圖8A至8C為截面示意圖,描繪圖2A至2C中所示之電晶體的製造方法。
圖9A及9B為截面示意圖,描繪圖2A至2C中所示之電晶體的製造方法。
圖10為電路圖,顯示用於實施例7中電流量測之描述電路組態。
圖11為時序圖,描繪圖10中所示之描述電路中初始化周期及後續量測周期中之電壓關係。
圖12顯示實施例7中電流量測之輸出電壓相對於消逝時間。
圖13顯示以實施例7中之電流量測來計算電晶體之關閉狀態電流。
圖14顯示85℃下電晶體之關閉狀態電流相對於源極-汲極電壓之關係。
圖15為方塊圖,描繪實施例8中顯示裝置之結構範例。
圖16A至16F描繪實施例9中電子裝置之結構範例。
圖17描繪實施例9中電子裝置之結構範例。
211、212、213、241、242、243、244、245、281‧‧‧導電層
231、232‧‧‧半導體層

Claims (8)

  1. 一種場序顯示裝置,包含:影像信號線;第一掃描信號線;第二掃描信號線;包含第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由該影像信號線而輸入該第一源極及該第一汲極之一,及第一掃描信號經由該第一掃描信號線而輸入該第一閘極;包含第二源極、第二汲極、及第二閘極之第二電晶體,其中該第二源極及該第二汲極之一電性連接至該第一電晶體之該第一源極及該第一汲極之另一者,及第二掃描信號經由該第二掃描信號線而輸入該第二閘極;以及液晶元件,其包含第一電極、第二電極、及藉由該第一電極及該第二電極而被施加以電壓之液晶層,其中該第一電極電性連接至該第二電晶體之該第二源極及該第二汲極之另一者,其中,包括充當該影像信號線之第一導電層,及與該第一導電層相隔且並列並充當該第二掃描信號線之第二導電層。
  2. 一種場序顯示裝置,包含:影像信號線;第一掃描信號線;第二掃描信號線; 第三掃描信號線;包含第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由該影像信號線而輸入該第一源極及該第一汲極之一,及第一掃描信號經由該第一掃描信號線而輸入該第一閘極;包含第二源極、第二汲極、及第二閘極之第二電晶體,其中該第二源極及該第二汲極之一電性連接至該第一電晶體之該第一源極及該第一汲極之另一者,及第二掃描信號經由該第二掃描信號線而輸入該第二閘極;液晶元件,其包含第一電極、第二電極、及藉由該第一電極及該第二電極而被施加以電壓之液晶層,其中該第一電極電性連接至該第二電晶體之該第二源極及該第二汲極之另一者;以及包含第三源極、第三汲極、及第三閘極之第三電晶體,其中重置電壓輸入該第三源極及該第三汲極之一,該第三源極及該第三汲極之另一者電性連接至該液晶元件之該第一電極,及第三掃描信號經由該第三掃描信號線而輸入該第三閘極,其中,包括充當該影像信號線之第一導電層,與該第一導電層相隔且並列並充當該第二掃描信號線之第二導電層,及與該第一導電層相隔且並列並充當該第三掃描信號線之第三導電層。
  3. 一種場序顯示裝置,包含:影像信號線; 第一掃描信號線;第二掃描信號線;包含第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由該影像信號線而輸入該第一源極及該第一汲極之一,及第一掃描信號經由該第一掃描信號線而輸入該第一閘極;包含第二源極、第二汲極、及第二閘極之第二電晶體,其中該第二源極及該第二汲極之一電性連接至該第一電晶體之該第一源極及該第一汲極之另一者,及第二掃描信號經由該第二掃描信號線而輸入該第二閘極;以及液晶元件,其包含第一電極、第二電極、及藉由該第一電極及該第二電極而被施加以電壓之液晶層,其中該第一電極電性連接至該第二電晶體之該第二源極及該第二汲極之另一者,其中,包括充當該影像信號線之第一導電層,及與該第一導電層相隔且並列並充當該第二掃描信號線之第二導電層,以及其中,該第一電晶體及該第二電晶體包含充當通道形成層之氧化物半導體層。
  4. 一種場序顯示裝置,包含:影像信號線;第一掃描信號線;第二掃描信號線;第三掃描信號線; 包含第一源極、第一汲極、及第一閘極之第一電晶體,其中影像信號經由該影像信號線而輸入該第一源極及該第一汲極之一,及第一掃描信號經由該第一掃描信號線而輸入該第一閘極;包含第二源極、第二汲極、及第二閘極之第二電晶體,其中該第二源極及該第二汲極之一電性連接至該第一電晶體之該第一源極及該第一汲極之另一者,及第二掃描信號經由該第二掃描信號線而輸入該第二閘極;液晶元件,其包含第一電極、第二電極、及藉由該第一電極及該第二電極而被施加以電壓之液晶層,其中該第一電極電性連接至該第二電晶體之該第二源極及該第二汲極之另一者;以及包含第三源極、第三汲極、及第三閘極之第三電晶體,其中重置電壓輸入該第三源極及該第三汲極之一,該第三源極及該第三汲極之另一者電性連接至該液晶元件之該第一電極,及第三掃描信號經由該第三掃描信號線而輸入該第三閘極,其中,包括充當該影像信號線之第一導電層,與該第一導電層相隔且並列並充當該第二掃描信號線之第二導電層,及與該第一導電層相隔且並列並充當該第三掃描信號線之第三導電層,以及其中,該第一電晶體、該第二電晶體、及該第三電晶體包含充當通道形成層之氧化物半導體層。
  5. 如申請專利範圍第3或4項之場序顯示裝置,其中, 該氧化物半導體層具有1×1014/cm3或更少之載子濃度。
  6. 如申請專利範圍第3或4項之場序顯示裝置,其中,該氧化物半導體層包括結晶區。
  7. 如申請專利範圍第1、2、3和4項中任一項之場序顯示裝置,進一步包含包含第三電極、第四電極、及介電層之儲存電容器,其中該第三電極電性連接至該第一電晶體之該第一源極及該第一汲極之另一者,及藉由於該第三電極與該第四電極之間施加電壓而累積電荷。
  8. 如申請專利範圍第2或4項之場序顯示裝置,其中,該第一導電層充當佈線,該重置電壓輸入該佈線。
TW100111021A 2010-03-31 2011-03-30 場序顯示裝置 TWI515497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010083345 2010-03-31

Publications (2)

Publication Number Publication Date
TW201211663A TW201211663A (en) 2012-03-16
TWI515497B true TWI515497B (zh) 2016-01-01

Family

ID=44708597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111021A TWI515497B (zh) 2010-03-31 2011-03-30 場序顯示裝置

Country Status (5)

Country Link
US (1) US8941127B2 (zh)
JP (2) JP5735316B2 (zh)
KR (1) KR20130069583A (zh)
TW (1) TWI515497B (zh)
WO (1) WO2011122271A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038813B (zh) 2010-05-25 2016-07-27 株式会社半导体能源研究所 液晶显示装置及其驱动方法
JP2012103683A (ja) 2010-10-14 2012-05-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
CN106463093B (zh) * 2014-07-04 2019-04-02 夏普株式会社 液晶显示装置
US11513409B2 (en) 2018-03-30 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2973204B2 (ja) * 1989-08-10 1999-11-08 セイコーエプソン株式会社 画像表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2901429B2 (ja) * 1992-08-20 1999-06-07 シャープ株式会社 表示装置
US5627557A (en) 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JPH06282244A (ja) * 1993-03-26 1994-10-07 Toshiba Corp 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3175001B2 (ja) * 1996-02-23 2001-06-11 キヤノン株式会社 液晶表示装置及びその駆動方法
JP3297334B2 (ja) * 1996-04-12 2002-07-02 アルプス電気株式会社 液晶表示装置
US6011530A (en) 1996-04-12 2000-01-04 Frontec Incorporated Liquid crystal display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4630410B2 (ja) * 1999-03-19 2011-02-09 シャープ株式会社 液晶表示装置
JP3689589B2 (ja) 1999-05-20 2005-08-31 キヤノン株式会社 液晶表示装置
JP4390991B2 (ja) 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW457690B (en) 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007155890A (ja) * 2005-12-01 2007-06-21 Hitachi Displays Ltd 液晶表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5079425B2 (ja) 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4497328B2 (ja) 2006-10-25 2010-07-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
TWI358008B (en) * 2006-12-12 2012-02-11 Ind Tech Res Inst Pixel structure of display device and method for d
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5200209B2 (ja) * 2007-08-08 2013-06-05 エプソンイメージングデバイス株式会社 液晶表示装置
US8648782B2 (en) 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP5143309B1 (ja) 2013-02-13
JP2011227477A (ja) 2011-11-10
KR20130069583A (ko) 2013-06-26
US8941127B2 (en) 2015-01-27
US20110241011A1 (en) 2011-10-06
JP2013041288A (ja) 2013-02-28
JP5735316B2 (ja) 2015-06-17
TW201211663A (en) 2012-03-16
WO2011122271A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
US11532488B2 (en) Display device and method for manufacturing the same
TWI515497B (zh) 場序顯示裝置
TWI755783B (zh) 邏輯電路及半導體裝置
JP6317412B2 (ja) 表示装置及び表示装置の作製方法
JP5730117B2 (ja) 液晶表示装置及び電子機器
KR102598388B1 (ko) 액정 표시 장치
JP6701420B2 (ja) 液晶表示装置
TWI544467B (zh) 液晶顯示裝置的驅動方法
US9489088B2 (en) Input-output device and method for driving input-output device
KR20220005640A (ko) 표시 장치
JP2011100532A (ja) シフトレジスタ及び表示装置
US9390667B2 (en) Method for driving input-output device, and input-output device
KR102129413B1 (ko) 표시 장치 및 구동 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees