TWI513197B - 數位類比轉換電路以及數位類比轉換方法 - Google Patents
數位類比轉換電路以及數位類比轉換方法 Download PDFInfo
- Publication number
- TWI513197B TWI513197B TW099123623A TW99123623A TWI513197B TW I513197 B TWI513197 B TW I513197B TW 099123623 A TW099123623 A TW 099123623A TW 99123623 A TW99123623 A TW 99123623A TW I513197 B TWI513197 B TW I513197B
- Authority
- TW
- Taiwan
- Prior art keywords
- digital analog
- analog conversion
- output
- decoder
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
本發明係有關於液晶顯示器(LCDs),特別係有關於液晶顯示器的驅動電路。
液晶電視(LCD-TVs)已經成為能夠顯示更多色彩並具有更高解析度之高畫質電視的主流。為了正確地處理電視的多重位元信號,液晶電視的信號處理能力變得非常複雜。液晶電視的驅動系統通常包括資料驅動器(column drivers)、掃描驅動器(row drivers)、時序控制器(timing controller)以及參考電壓電路(reference source),參考電壓電路包括電阻式數位類比轉換器(R-string digital-to-analog converter,R-string DAC),用以提供多重位元信號的電壓準位。
在第1圖,資料驅動器100接收10位元的數位輸入碼,並將其轉換為類比的電壓準位。雖然數位輸入碼是10位元的,但是液晶顯示器通常會再使用一個額外的位元來驅動其背電極,使其具有交錯的極性。此外,通常使用一種額外的DAC(例如負電壓型數位類比轉換器(negative DAC;NDAC))作為負參考電壓電路。如第1圖所示,為了進行資料轉換,LCD之每一個通道(channel)的資料驅動器100包括移位暫存器102、輸入暫存器104、資料閂鎖器106、準位移位器108、DAC解碼器110以及輸出緩衝器112。
隨著施加至移位暫存器102之時脈信號CLK的控制,輸入暫存器104用以取樣數位的顯示資料(如RGB輸入)。資料閂鎖器106接收一列畫素的輸入資料,並將其輸出至準位移位器108。準位移位器108將輸入資料的電壓準位從低電壓準位拉至高電壓準位。DAC解碼器110接收高電壓準位的輸入資料(通常是多重位元的數位輸入碼),然後經由輸出緩衝器112將相應於數位輸入碼的電壓準位輸出至具有高電容性(high capacitive)的LCD資料線。
為了解碼10位元的數位輸入碼,DAC解碼器110需要複數開關,所以DAC解碼器110的面積很大。第2圖為一種習知的架構,其顯示一正電壓型數位類比轉換器(PDAC)解碼器與一負電壓型數位類比轉換器(NDAC)解碼器分別耦接至LCD的PDAC和NDAC。因為10位元的數位輸入碼需要1,024種電壓準位(2^10=1,024),所以需要2,048條信號線才能將一個通道的PDAC解碼器和NDAC解碼器連接至LCD的PDAC和NDAC。因此,金屬線和DAC解碼器佔據LCD之資料驅動器的大部分面積。
一種嘗試減少資料驅動器之整體面積的方法揭露於由Chih-Wen Lu和Lung-Chien Huang發表之一篇名為”A 10-bit LCD Cloumn Driver with Piecewise Linear Digital-to-Analog Converters”的論文(IEEE Journal of Solid-State Circuit,Vol.43,No.2,Feb.2008,p.371-78),上述所列的專利參考文獻全體皆參考併入本說
明書的揭示內容。在上述論文中,Lu等人揭露7位元的電阻式DAC(R-DAC)解碼器以及3位元的電荷分享式DAC(C-DAC)解碼器。電阻式DAC解碼器的電源是由單一電阻串(resistor string)所接收的。電阻式DAC解碼器進行的資料轉換將為電荷分享式DAC所使用。然而,電荷分享式DAC並未直接耦接至共用參考點會增加相鄰通道之間不匹配的機會,並進而降低LCD的解析度。
因此,亟需一種改良上述問題的LCD之資料驅動器。
本發明提供一種數位類比轉換電路,包括第一數位類比轉換解碼器、第二數位類比轉換解碼器以及緩衝器。第一數位類比轉換解碼器,具有複數第一輸入端,第一輸入端的每一者耦接至一第一數位類比轉換器之一相應輸出,第一數位類比轉換解碼器用以接收一數位輸入碼之一第一位元數,並且根據第一位元數輸出具有一第一電壓準位之一第一輸出信號,而第一電壓準位相應於第一輸入端之一者所接收之電壓準位;第二數位類比轉換解碼器,具有複數第二輸入端,第二輸入端的每一者耦接至一第二數位類比轉換器之一相應輸出,第二數位類比轉換解碼器用以接收數位輸入碼中之一第二位元數,並且根據第二位元數,輸出具有一第二電壓準位之一第二輸出信號,第二電壓準位相應於第二輸入端之一者所接收之電壓準位。緩衝器接收第一和第二數位類比轉換解碼器之第一和第二輸出信號,並且根據第一和第
二輸出信號的第一和第二電壓準位,輸出具有一電壓準位之一第三輸出信號。
本發明提供一種數位類比轉換方法,包括在接受一數位控制信號之一第一位元數之後,從一第一數位類比轉換解碼器輸出一第一信號,其中第一信號具有一第一電壓準位,而第一電壓準位等於第一數位類比轉換解碼器之複數第一輸入端之一者所接受之複數第一電壓準位之一者;在接受數位控制信號之一第二位元數之後,從一第二數位類比轉換解碼器輸出一第二信號,第二信號具有一第二電壓準位,而第二電壓準位等於第二數位類比轉換解碼器之複數第二輸入之一者所接受之複數第二電壓準位之一者;以及從耦接至第一和第二數位類比轉換解碼器之一緩衝器交替地輸出第一和第二信號之一者至一液晶顯示器之一畫素行。
本發明之資料驅動器用以提供一對時間平均的電壓(time averaged voltage)至LCD之畫素行,可以將LCD資料驅動器的整體尺寸縮得比習知LCD的資料驅動器小,同時又可保持多重位元解析度。本發明之LCD的資料驅動器從第一和第二PDAC和NDAC接受參考電壓。LCD的每一個通道包括第一和第二DAC解碼器,其輸出耦接在一起,用以提供對時間平均的信號至LCD中之一畫素行。本發明之方法是改變對時間一起作平均的信號以加強顯示器輸出的亮度。此外,根據積體電路製造時之製
程變動,第一和第二DAC解碼器的位元解析度係隨著DAC之位元解析度而變動的。
第3圖是本發明實施例中LCD之資料驅動器的方塊圖。在第3圖中,LCD之資料驅動器300包括移位暫存器302、輸入暫存器304、資料閂鎖器306、準位移位器308、數位類比轉換電路400。數位類比轉換電路400接收來自第一DAC和第二DAC的參考電壓,其中第一DAC和第二DAC能夠以電阻串的方式實現(有時稱為梯形阻排(R-ladders))。
第4A圖顯示本發明中數位類比轉換電路之一實施例。如圖所示,數位類比轉換電路400包括一最高位元(MSB)DAC解碼器402以及一最低位元(LSB)DAC解碼器404。最高位元DAC解碼器402和最低位元DAC解碼器404分別藉由開關408和410耦接至節點412。節點412耦接至緩衝器406的輸入端,其中緩衝器406為使用運算放大器(OPAmp)所設置之單位增益緩衝器。
在一些實施例中,最高位元DAC解碼器402用以解碼10位元之數位輸入碼的6個最高位元並輸出一相應電壓。在第4A圖,最高位元DAC解碼器402從具有6位元解析度之電阻式PDAC接收64個電壓準位,並且從具有6位元解析度之電阻式NDAC接收另外64個電壓準位,總共形成128個電壓準位,其中每一個電壓準位都是藉由獨立的導線所接收的。最低位元DAC解碼器404從具有4位元解析度之電阻式PDAC接收16個電壓準位,並且從具有4位元解析度之電阻式NDAC接收另外
16個電壓準位,總共形成32個電壓準位。因此,相較於習知的架構需要2,048條導線才能將DAC解碼器連接至10位元的電阻式PDAC和10位元的電阻式NDAC,本發明的架構僅需160條導線便能將數位類比轉換電路400A連接至兩個PDAC和兩個NDAC。
因為最高位元DAC解碼器402解碼的是對應於高電壓準位(例如大於5V)之數位輸入碼的最高位元,最低位元DAC解碼器404接收的是相對低的電壓準位(例如低於5V),所以本發明的優點在於能夠使用低電源元件(low power device)來實現最低位元DAC解碼器404。舉例而言,若LCD的電源約為20V且最高位元DAC解碼器402接收的是10位元數位輸入碼的6個最高位元,則最高位元DAC解碼器402從其所連接的DAC接收範圍介於0至20V之間的64個不同的電壓準位。因此,最高位元DAC解碼器402接收的電壓準位彼此相差約0.3V(例如20V/64個電壓準位)。因此,最小位元所對應的電壓小於0.3V,因而能夠使用低電源元件來設置最低位元DAC解碼器404。低電源元件在尺寸上比高電源元件(high power device)小1/3至1/5,所以本發明能夠藉此減少資料驅動器的尺寸。
第6圖顯示6位元DAC解碼器之一實施例,其能夠作為最高位元DAC解碼器402或最低位元解碼器404。在第6圖,6位元DAC解碼器600包括複數電晶體602,複數電晶體602被設置為複數行604-1、604-2、604-3、604-4、604-5、604-6(統稱為行604),電晶體的數目逐行
遞減。舉例而言,行604-1包括64個電晶體602,行604-2包括32個電晶體,行604-3包括16個電晶體,行604-4包括8個電晶體,行604-5包括4個電晶體且行604-6包括2個電晶體。習知技藝者應能知悉每一行的電晶體數目是與6位元DAC解碼器解碼的位元數有關的。行604-1的每一個電晶體均耦接至由6位元DAC所提供之相應電壓準位的導線。行604之每一個電晶體602的輸出均耦接至同一行之另外一個電晶體的輸出。一行(例如行604-1)的輸出作為下一行之電晶體的輸入。
在一行中,每一個電晶體的導通和截止是由多重位元之數位輸入碼的同一位元控制的。舉例而言,在行604-6中,兩個電晶體602的導通和截止是由多重位元之數位輸入碼的第6個最高位元(例如位元B5)所互補控制的,其中一個電晶體接收位元B5的邏輯準位,而另一個電晶體則接收互補於(opposite to)位元B5的邏輯準位(例如/B5)。因此,在行604-6中,若位元B5表示『邏輯1』,則接收『邏輯1』之電晶體會導通,另一個接收『邏輯0』之電晶體則會截止。在其他行中(例如行604-1、604-2、604-3、604-4和604-5),其電晶體的輸出耦接在一起,並以類似於行604-6的方式而被控制。藉此,6位元DAC解碼器600將數位輸入碼解碼並輸出一相應的電壓準位。
參考第4A圖,在彼此接續的影像圖框之期間中,開關408和410交替地導通或不導通。舉例而言,在包括兩個影像圖框之兩個相位週期(phase cycle)的第一相位Φ1期間,開關408導通而開關410不導通。因此,在第
一相位Φ1期間,最高位元DAC解碼器402的輸出耦接至緩衝器406的輸入端,其中緩衝器406將信號輸出至LCD的畫素行。在第二相位Φ2期間,開關408不導通而開關410導通,使得最低位元DAC解碼404的輸出得以藉由緩衝器406而被輸出至LCD的畫素行。控制開關408和410的信號是由圖框控制信號產生的,為了簡化圖示,第4A圖並未顯示圖框控制信號。
舉例而言,若每秒顯示60個圖框(例如圖框0-59),則開關408會關閉30個圖框(例如圖框0、2、4、6...58)且開關會也關閉30個圖框(例如圖框1、3、5...59)。因此,當開關408導通時,多重位元數位輸入碼之最高位元的相應電壓準位便會輸出至LCD的畫素行,而當開關410導通時,多重位元數位輸入碼之對低位元的相應電壓準位便會輸出至LCD的畫素行,並且藉由上述方式將多重位元數位輸入碼的最高和最低位元的輸出電壓對時間作平均。因此,因為總電壓準位被分配予兩個接續的圖框,所以將LCD之畫素行的輸出電壓對時間作平均會讓LCD之畫素行的亮度降低。
舉例而言,LCD顯示並為人眼察知之影像的亮度BR是將光強度(L)乘上圖框顯示之時間間距(T)。LCD發出的光強度是根據施加於畫素的電壓而決定的,所以光強度是與電壓有關的並以L(V)表示。因此,若將電壓對時間作平均,則圖框的亮度會降低。以10位元的數位輸入碼為例,亮度BR可以下列方程式加以近似:
第4B圖顯示本發明中數位類比轉換電路之另一實施例。在第4B圖,數位類比轉換電路400B包括一最高位元DAC解碼器402、一最低位元DAC解碼器404以及一運算放大器406。最高位元DAC解碼器402的輸出藉由開關430耦接至節點434。節點434耦接至運算放大器406的非反相端(+)並藉由開關432耦接至接地。最低位元DAC解碼器404的輸出藉由開關408耦接至節點422。開關410和電容器412皆具有一端耦接至節點422,同時開關410具有另一端耦接至接地。電容器412之另一端耦接至節點424,節點424耦接至開關414和416之一端,開關416之另一端也耦接至接地。開關414之另一端耦接至節點426,節點426耦接至運算放大器406的反相端(-)、電容器418以及開關420。電容器418和開關420並聯地耦接於運算放大器406的輸出端與節點426之間。
開關408、414和432是一起導通或不導通的,並且開關410、416、420和430是一起導通或不導通的,但是當開關410、416、420和430導通時,開關408、414和432不導通的,反之則反。舉例而言,在包括兩個影像圖框之兩個相位週期的第一相位Φ1期間,開關408、414和432是不導通的,而在第二相位Φ2期間,開關408、414和432是導通的。當開關408、414和432在第一相位Φ1的不導通期間,運算放大器406作為單位增益緩衝器並輸出最高位元DAC解碼器402的輸出至LCD的畫素行。在第二相位Φ2期間,開關408、414和432
導通而開關410、416、420和430不導通,用以藉由電容器412和418輸出最低位元DAC解碼器404輸出至LCD的畫素行。
藉由改變一個顯示週期內的圖框數n,以及一個顯示周其內最高位元DAC輸出至LCD之畫素行的圖框數,亮度能夠進一步被調整。在一些實施例中,顯示週期中的兩個相位係彼此接續的4個圖框(例如n=4),其中顯示週期中的每一個相位對應於4個圖框的子集合。舉例而言,顯示週期可能包括具有4個圖框的第一相位Φ1,或是包括具有3個圖框(例如第一圖框-第三圖框)的第一相位Φ1以及具有剩餘圖框(例如第4圖框)的第二相位Φ2。因為最高位元對應於高電壓準位,所以LCD的亮度主要是由最高位元決定。因此,相較於使用第4A圖之數位類比轉換電路400A,藉由最高位元DAC解碼器402在四個圖框中之三者進行輸出,LCD的亮度能夠增加約25%。
最低位元DAC解碼器404的輸出電壓能夠藉由將電容器418的尺寸調整為小於電容器412的尺寸而被放大,其中最高位元DAC解碼器402輸出的畫框比最低位元DAC解碼器404更多,而電感器418是用以補償最高位元DAC解碼器402之輸出的切換式電容。舉例而言,若一個顯示週期是由4個圖框所組成,最高位元DAC解碼器402的輸出在三個圖框中被輸出至LCD之畫素行且最低位元DAC解碼器404在一個圖框中被輸出至LCD之畫素行,則藉由將第4B圖中之切換式電容設置中之電容器412的尺寸調整為1/3,增益值能夠被設定等於3。
根據使用最高位元DAC解碼器402進行輸出的圖框數與使用最低位元DAC解碼器404進行輸出的圖框數兩者的倍數來增加增益值,使得最低位元DAC解碼器404的輸出在圖框數上少於最高位元DAC解碼器402可以得到補償。
第5A圖顯示本發明中數位類比轉換電路之另一實施例。在第5A圖,數位類比轉換電路400C包括一最高位元DAC解碼器402耦接至運算放大器406的非反相輸入端(+)、一最低位元DAC解碼器404具有一輸出端藉由開關408在節點422耦接至電容器412。電容器412耦接於開關408和414(節點422與424)之間。開關410耦接於節點422和接地之間,且開關416耦接於節點424和426之間,其中節點426耦接於最高位元DAC解碼器402與運算放大器406的非反相輸入端(+)之間。開關414在節點428上耦接運算放大器406的反相輸入端(-)、電容器418以及開關420。電容器418和開關420並聯地耦接於運算放大器406的輸出端與節點428之間。
在操作期間,開關408、416、420是一起導通或不導通的,並且開關410和414是一起導通或不導通的,但是當開關408、416、420導通時,開關410和414不導通的,反之則反。舉例而言,第5B圖顯示在兩個相位週期之第一相位Φ1的時間平均數位類比轉換電路400C。如第5B圖所示,在第一相位Φ1期間,開關408、416、420導通而開關410和414不導通。當開關410和414不導通時,來自於最低位元DAC解碼器404的電荷
在電容器412中逐漸累積直到電容器412兩端的電位差等於最低位元DAC解碼器404的輸出電壓為止。相同地,在第一相位Φ1期間,運算放大器406作為單位增益緩衝器,用以輸出最高位元DAC解碼器402的輸出至LCD之畫素行。
第5C圖顯示第二相位Φ2期間的數位類比轉換電路400C。在第5C圖,開關410和414導通,而開關408、416和420不導通。當開關408和416不導通時,電容器412放電並對電容器418充電。因為最高位元DAC解碼器402的輸出耦接至運算放大器406的非反相端(+)和開關416(在第二相位Φ2期間,開關416不導通),相較於最高位元DAC解碼器402,儲存於電容器418的電荷會等於最低位元DAC解碼器404的輸出。因此,最高位元DAC解碼器402的輸出和最低位元DAC解碼器404的輸出藉由運算放大器406而被相加。
雖然本發明所述實施例接收的是10位元數位輸入碼,習知技藝者當能知悉數位輸入碼能夠具有更多或更少的位元。此外,用以解碼之最高位元DAC解碼器和最低位元DAC解碼器的位元數亦能有所不同。舉例而言,最高位元DAC解碼器的解碼位元數可等於最低位元DAC解碼器的解碼位元數。將數位輸入碼等分為具有相同位元數的最高位元和最低位元能夠減少將DAC解碼器連接至DAC所需的導線數目。以10位元輸入碼為例,每一個PDAC解碼器接收32個不同的電壓準位,每一種電壓準位都需要一條導線,且每一個NDAC解碼器也接
收32個不同的電壓準位,每一個電壓準位也需要一條導線。因此,總共需要128條導線才能將PDAC解碼器和NDAC解碼器連接至PDAC和NDAC。在另一個使用10位元解碼器的實施例中,隨著最高位元DAC解碼器解碼之最高位元數的增加,用來耦接最高位元DAC解碼器解碼的導線數目也隨之增加。舉例而言,最高位元DAC解碼器用以解碼7位元、8位元和9位元的最高位元,而最低位元DAC解碼器用以解碼3位元、2位元和1位元的最低位元。在本發明之實施例中,數位類比轉換電路400、400A、400B與400C可視為一數位類比轉換電路,但不限定於此。
本發明之LCD驅動器架構的優點是在維持LCD的解析度和亮度的情況下,減少將DAC解碼器連接至共用DAC的導線數目。在LCD面板的每一個通道使用共用的DAC來減少通道的不匹配已經揭露於Lu等人的論文中,其中每一個通道具有共用的參考電壓。此外,在本發明之LCD驅動器架構中,一些DAC解碼器係使用低電源元件,其中低電源元件尺寸僅有習知之高電源元件尺寸的1/3至1/5。
雖然本發明以較佳實施例揭露如上,但並非用以限制本發明。此外,習知技藝者應能知悉本發明申請專利範圍應被寬廣地認定以涵括本發明所有實施例及其變型。
100‧‧‧資料驅動器
102‧‧‧移位暫存器
104‧‧‧輸入暫存器
106‧‧‧資料閂鎖器
108‧‧‧準位移位器
110‧‧‧DAC解碼器
112‧‧‧輸出緩衝器
300‧‧‧資料驅動器
302‧‧‧移位暫存器
304‧‧‧輸入暫存器
306‧‧‧資料閂鎖器
308‧‧‧準位移位器
400、400A、400B、400C‧‧‧數位類比轉換電路
402‧‧‧最高位元DAC解碼器
404‧‧‧最低位元DAC解碼器
408、410、430、432、416、414、420‧‧‧開關
412、434、422、424、426、428、430‧‧‧節點
406‧‧‧緩衝器
412、418‧‧‧電容器
本發明能夠以實施例伴隨所附圖式而被理解,所附圖式亦為實施例之一部分。習知技藝者應能知悉本發明申請專利範圍應被寬廣地認定以涵括本發明之實施例及其變型。
在第1圖為習知液晶顯示器之資料驅動器的架構示意圖;第2圖係為連接至PDAC與NDAC之一數位類比轉換器;第3圖係為本發明中LCD的資料驅動器之示意圖;第4A圖係為本發明中數位類比轉換電路之一實施例;第4B圖係為本發明中數位類比轉換電路之另一實施例;第5A圖是本發明中數位類比轉換電路之另一實施例;第5B圖係為兩個相位週期之第一相位期間之時間平均數位類比轉換電路;第5C圖係為兩個相位週期之第二相位期間之時間平均數位類比轉換電路;第6圖係為本發明中DAC解碼器之另一實施例。
400A‧‧‧數位類比轉換電路
402‧‧‧最高位元DAC解碼器
404‧‧‧最低位元DAC解碼器
408、410‧‧‧開關
412‧‧‧節點
406‧‧‧緩衝器
Φ1‧‧‧第一相位
Φ2‧‧‧第二相位
Claims (5)
- 一種數位類比轉換電路,包括:一第一數位類比轉換解碼器,具有複數第一輸入端,上述第一輸入端的每一者耦接至一第一數位類比轉換器之一相應輸出,上述第一數位類比轉換解碼器用以接收一數位輸入碼之一第一位元數,並且根據上述第一位元數輸出具有一第一電壓準位之一第一輸出信號,而上述第一電壓準位相應於上述第一輸入端之一者所接收之電壓準位;一第二數位類比轉換解碼器,具有複數第二輸入端,上述第二輸入端的每一者耦接至一第二數位類比轉換器之一相應輸出,上述第二數位類比轉換解碼器用以接收上述數位輸入碼中之一第二位元數,並且根據上述第二位元數,輸出具有一第二電壓準位之一第二輸出信號,上述第二電壓準位相應於上述第二輸入端之一者所接收之電壓準位;一緩衝器,接收上述第一和第二數位類比轉換解碼器之上述第一和第二輸出信號,並且根據上述第一和第二數位類比轉換解碼器接收之上述第一和第二輸出信號的上述第一和第二電壓準位,輸出具有一電壓準位之一第三輸出信號;其中上述緩衝器是具有非反相和反相輸入端之一運算放大器,上述運算放大器之非反相輸入端用以接收上述第一數位類比轉換解碼器的上述第一輸出信號,上述運算放大器之反相輸入端用以接收上述第二數位類比轉 換解碼器的上述第二輸出信號;其中上述運算放大器構成一切換式電容加法電路,用以將上述第一和第二數位類比轉換解碼器之上述第一和第二輸出信號的電壓準位相加,其中上述切換式電容加法電路包括:一切換式電容,耦接於上述第二數位類比轉換解碼器之輸出端與上述運算放大器之反相輸入端之間;以及一第二電容和一第一開關,並聯地耦接於上述運算放大器之反相輸入端與輸出端之間。
- 如申請專利範圍第1項所述之數位類比轉換電路,其中上述切換式電容加法電路更包括:一第二開關,耦接於上述第二數位類比轉換解碼器之輸出端與上述切換式電容之間;一第三開關,耦接於接地與介於上述第二開關和上述切換式電容之間的節點之間;以及一第四開關,耦接於上述切換式電容和上述運算放大器之反相輸入端之間;以及一第五開關,耦接於介於上述第一數位類比轉換解碼器之輸出端和上述運算放大器之非反相輸入端的節點與介於上述切換式電容和上述第四開關之間的節點之間。
- 如申請專利範圍第2項所述之數位類比轉換電路,其中包括上述第一、第二和第五開關之一第一開關群組用以一起導通或不導通,並且包括上述第三和第四 開關之一第二開關群組用以一起導通或不導通。
- 如申請專利範圍第3項所述之數位類比轉換電路,其中在一相位週期之一第一相位期間中,上述第一開關群組不導通而上述第二開關群組導通,並且在上述相位週期之一第二相位期間,上述第一開關群組導通而上述第二開關群組不導通。
- 一種數位類比轉換電路,包括:一第一數位類比轉換解碼器,具有複數第一輸入端,上述第一輸入端的每一者耦接至一第一數位類比轉換器之一相應輸出,上述第一數位類比轉換解碼器用以接收一數位輸入碼之一第一位元數,並且根據上述第一位元數輸出具有一第一電壓準位之一第一輸出信號,而上述第一電壓準位相應於上述第一輸入端之一者所接收之電壓準位;一第二數位類比轉換解碼器,具有複數第二輸入端,上述第二輸入端的每一者耦接至一第二數位類比轉換器之一相應輸出,上述第二數位類比轉換解碼器用以接收上述數位輸入碼中之一第二位元數,並且根據上述第二位元數,輸出具有一第二電壓準位之一第二輸出信號,上述第二電壓準位相應於上述第二輸入端之一者所接收之電壓準位;以及一緩衝器,接收上述第一和第二數位類比轉換解碼器之上述第一和第二輸出信號,並且根據上述第一和第二數位類比轉換解碼器接收之上述第一和第二輸出信號的上述第一和第二電壓準位,輸出具有一電壓準位之一 第三輸出信號;其中上述緩衝器是具有非反相和反相輸入端之一運算放大器,上述運算放大器之非反相輸入端用以接收上述第一數位類比轉換解碼器的上述第一輸出信號,上述運算放大器之反相輸入端用以接收上述第二數位類比轉換解碼器的上述第二輸出信號,其中上述運算放大器構成一切換式電容放大器,包括一切換式電容耦接至上述運算放大器之反相輸入端,其中上述切換式電容放大器包括:一第一開關,耦接至上述第二數位類比轉換解碼器之輸出端與上述切換式電容;一第二開關,耦接至接地與介於上述第一開關和上述切換式電容之間之節點;一第三開關,耦接至上述切換式電容與上述運算放大器之反相輸入端;一第四開關,耦接至接地和介於上述切換式電容與上述第三開關之間之節點;以及一第二電容器和一第五開關,並聯地耦接於上述運算放大器之反相輸入端與輸出端之間;其中該數位類比轉換電路更包括:一第六開關,耦接至上述第一數位類比轉換解碼器之輸出端與上述運算放大器之非反相輸入端;以及一第七開關,耦接至地與上述運算放大器之非反相輸入端。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/582,107 US8648779B2 (en) | 2009-10-20 | 2009-10-20 | LCD driver |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201115929A TW201115929A (en) | 2011-05-01 |
TWI513197B true TWI513197B (zh) | 2015-12-11 |
Family
ID=43878927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099123623A TWI513197B (zh) | 2009-10-20 | 2010-07-19 | 數位類比轉換電路以及數位類比轉換方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8648779B2 (zh) |
JP (1) | JP2011090304A (zh) |
KR (1) | KR101294908B1 (zh) |
CN (1) | CN102045068B (zh) |
TW (1) | TWI513197B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130033798A (ko) * | 2011-09-27 | 2013-04-04 | 삼성디스플레이 주식회사 | 표시장치 |
CN102654987B (zh) * | 2012-02-03 | 2014-10-15 | 京东方科技集团股份有限公司 | Tft-lcd基板像素点充电方法、装置及源驱动器 |
KR102023940B1 (ko) * | 2012-12-27 | 2019-11-04 | 엘지디스플레이 주식회사 | 표시장치용 구동회로 및 이의 구동방법 |
JP6559771B2 (ja) | 2014-09-16 | 2019-08-14 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドSz Dji Technology Co.,Ltd | 放熱装置及びこの放熱装置を用いるuav |
KR20160041638A (ko) * | 2014-10-08 | 2016-04-18 | 에스케이하이닉스 주식회사 | 디지털 아날로그 컨버터 |
JP6437344B2 (ja) * | 2015-02-25 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102293056B1 (ko) * | 2015-07-30 | 2021-08-27 | 삼성전자주식회사 | 디지털 아날로그 변환기 |
CN105810168A (zh) | 2016-05-24 | 2016-07-27 | 深圳市华星光电技术有限公司 | 数模转换器及具有该数模转换器的显示面板 |
JP6895234B2 (ja) * | 2016-08-31 | 2021-06-30 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び半導体装置 |
US11158234B2 (en) | 2018-07-22 | 2021-10-26 | Novatek Microelectronics Corp. | Channel circuit of source driver |
US10848149B2 (en) * | 2018-07-22 | 2020-11-24 | Novatek Microelectronics Corp. | Channel circuit of source driver and operation method thereof |
JP7046860B2 (ja) * | 2019-03-12 | 2022-04-04 | ラピスセミコンダクタ株式会社 | デジタルアナログ変換回路及びデータドライバ |
KR102112328B1 (ko) * | 2019-05-21 | 2020-05-19 | 주식회사 에이코닉 | 디스플레이 장치의 출력 드라이버 |
KR20240061260A (ko) * | 2022-10-31 | 2024-05-08 | 주식회사 엘엑스세미콘 | 디스플레이패널의 화소를 구동하기 위한 데이터구동장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162801A (en) * | 1991-12-02 | 1992-11-10 | Hughes Aircraft Company | Low noise switched capacitor digital-to-analog converter |
US6570519B1 (en) * | 2001-07-12 | 2003-05-27 | Cirus Logic, Inc. | Switched-capacitor summer circuits and methods and systems using the same |
TW200638685A (en) * | 2005-04-19 | 2006-11-01 | Univ Nat Chunghsing | Serial input digital-to-analog converting device |
TW200836490A (en) * | 2006-12-22 | 2008-09-01 | Magnachip Semiconductor Ltd | Digital-to-analog converter and digital-to-analog conversion method thereof |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459533A (en) | 1987-08-31 | 1989-03-07 | Nec Corp | Switched capacitor adder |
CN1193223A (zh) | 1997-03-10 | 1998-09-16 | 合泰半导体股份有限公司 | 数字/模拟转换电路 |
JP3428380B2 (ja) * | 1997-07-11 | 2003-07-22 | 株式会社東芝 | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 |
US6329974B1 (en) * | 1998-04-30 | 2001-12-11 | Agilent Technologies, Inc. | Electro-optical material-based display device having analog pixel drivers |
WO2004021251A2 (en) | 2002-08-29 | 2004-03-11 | Xilinx, Inc. | Switched capacitor system, method, and use |
JP2005269110A (ja) | 2004-03-17 | 2005-09-29 | Rohm Co Ltd | ガンマ補正回路、表示パネル及びそれらを備える表示装置 |
US7355582B1 (en) | 2004-05-21 | 2008-04-08 | National Semiconductor Corporation | Switched capacitor cyclic DAC in liquid crystal display column driver |
KR100640617B1 (ko) | 2004-12-21 | 2006-11-01 | 삼성전자주식회사 | 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버 |
JP4779853B2 (ja) | 2006-07-26 | 2011-09-28 | ソニー株式会社 | ディジタル−アナログ変換器および映像表示装置 |
KR100822801B1 (ko) * | 2006-08-02 | 2008-04-18 | 삼성전자주식회사 | 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 |
KR100845746B1 (ko) | 2006-08-02 | 2008-07-11 | 삼성전자주식회사 | 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버 |
US8766898B2 (en) * | 2008-02-01 | 2014-07-01 | Analog Devices, Inc. | High-accuracy multi-channel circuit |
-
2009
- 2009-10-20 US US12/582,107 patent/US8648779B2/en not_active Expired - Fee Related
-
2010
- 2010-07-19 TW TW099123623A patent/TWI513197B/zh active
- 2010-07-23 CN CN201010237434.5A patent/CN102045068B/zh active Active
- 2010-08-12 KR KR1020100077992A patent/KR101294908B1/ko active IP Right Grant
- 2010-10-20 JP JP2010235087A patent/JP2011090304A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162801A (en) * | 1991-12-02 | 1992-11-10 | Hughes Aircraft Company | Low noise switched capacitor digital-to-analog converter |
US6570519B1 (en) * | 2001-07-12 | 2003-05-27 | Cirus Logic, Inc. | Switched-capacitor summer circuits and methods and systems using the same |
TW200638685A (en) * | 2005-04-19 | 2006-11-01 | Univ Nat Chunghsing | Serial input digital-to-analog converting device |
TW200836490A (en) * | 2006-12-22 | 2008-09-01 | Magnachip Semiconductor Ltd | Digital-to-analog converter and digital-to-analog conversion method thereof |
Non-Patent Citations (2)
Title |
---|
Gregorian, R.; Martin, K.W.; Temes, G.C., "Switched-capacitor circuit design," Proceedings of the IEEE , vol.71, no.8, pp.941,966, Aug. 1983. * |
Tuthill, M., "A switched-current, switched-capacitor temperature sensor in 0.6-μm CMOS," Solid-State Circuits, IEEE Journal of , vol.33, no.7, pp.1117,1122, Jul 1998. * |
Also Published As
Publication number | Publication date |
---|---|
KR20110043426A (ko) | 2011-04-27 |
TW201115929A (en) | 2011-05-01 |
KR101294908B1 (ko) | 2013-08-08 |
CN102045068A (zh) | 2011-05-04 |
US20110090198A1 (en) | 2011-04-21 |
US8648779B2 (en) | 2014-02-11 |
CN102045068B (zh) | 2014-01-29 |
JP2011090304A (ja) | 2011-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI513197B (zh) | 數位類比轉換電路以及數位類比轉換方法 | |
US8013769B2 (en) | Digital-to-analog converter and method of digital-to-analog conversion | |
US8717338B2 (en) | Display drive circuit | |
US7327344B2 (en) | Display and method for driving the same | |
US6677923B2 (en) | Liquid crystal driver and liquid crystal display incorporating the same | |
US20020003521A1 (en) | Driving circuit of electro-optical device, driving method for electro-optical device, and electro-optical device and electronic equipment employing the electro-optical device | |
TWI736253B (zh) | 用於伽瑪電壓產生器的驅動電路及其伽瑪電壓產生器 | |
US6670938B1 (en) | Electronic circuit and liquid crystal display apparatus including same | |
JPH10153986A (ja) | 表示装置 | |
JP2011234358A (ja) | 2ステージd/aコンバータ及びこれを用いた液晶表示装置のソースドライバ | |
JP2005338763A (ja) | 表示装置 | |
KR20060107359A (ko) | 액정표시 구동용 반도체집적회로 | |
KR20110139102A (ko) | 드라이브 회로, 드라이브 방법 및 디스플레이 소자 | |
JP2008292837A (ja) | 表示装置 | |
US20090243989A1 (en) | Display apparatus | |
US10186219B2 (en) | Digital-to-analog converter | |
Liu et al. | A 10-bit CMOS DAC with current interpolated gamma correction for LCD source drivers | |
JP2003338760A (ja) | デジタル−アナログコンバータ、ディスプレイドライバ、およびディスプレイ | |
JP4676183B2 (ja) | 階調電圧生成装置,液晶駆動装置,液晶表示装置 | |
JP2008295018A (ja) | D/a変換回路、駆動回路及び表示装置 | |
US10325544B2 (en) | Data input unit, data input method, source drive circuit and display device | |
US20170092206A1 (en) | Pre-emphasis circuit | |
TWI436320B (zh) | 源極驅動器 | |
JP4999301B2 (ja) | 自発光型表示装置 | |
JP5218520B2 (ja) | 液晶表示装置及びその駆動方法 |