TWI509987B - 區域效率之可程式增益放大器 - Google Patents

Description

區域效率之可程式增益放大器

相關申請案

本申請案係與2009年8月14日以Gary K. Hebert為名提出申請之美國臨時專利申請案案號為第61/234,031號，標題為用於低失真之可程式增益放大器的動態開關驅動器 (Dynamic Switch Driver for Low-Distortion Programmable-Gain Amplifier)(代理人案號56233-410(THAT-28PR))，以及2009年8月14日以Gary K. Hebert為名提出申請之美國臨時專利申請案案號為第61/234,039號，標題為區域效率之可程式增益放大器 (Area Efficient Programmable-Gain Amplifier)(代理人案號56233-411(THAT-29PR))(該二申請案係讓渡予本受讓人以及於下文稱“臨時申請案”)，有關並主張其之權益，二申請案於此係以全文引用方式併入本案以為參考資料。本申請案亦係有關於及引證資料結合與本申請案同時提出以Gary K. Hebert為名提出申請之美國同在申請中申請案(尚未取得案號)，標題為用於低失真之可程式增益放大器的動態開關驅動器 (Dynamic Switch Driver for Low-Distortion Programmable-Gain Amplifier)(代理人案號56233-458(THAT-29)，亦讓渡本受讓人並於下文視為“同在申請中申請案”)，該後者申請案主張該等臨時申請案之權益，並且於此係以全文引用方式併入本案以為參考資料。

發明領域

以下揭示內容一般地係有關於用於放大器的一區域效率增益之程式化網絡以及有關於能夠藉由將該網絡與一放大器結合的一種可程式化增益放大器，更特定言之，係有關於一低雜訊、低失真之可程式增益放大器，其之增益設定能夠以任意選定的各別步驟加以變化，並且於一積體電路中能夠使用相對小數目之電子開關元件而加以應用。

於圖1中顯示一先前技術之低失真之可程式增益放大器之應用。對Vin施以一輸入信號，可為AC或DC。在V_OUT 處出現該輸出信號。於此圖示的佈置中，該高增益運算放大器A₁ 係經組構為一正相(non-inverting)放大器。此組構對於低雜訊應用而言係優於反相(inverting)組構，因為該回饋網絡能夠構成為低阻抗，用以使其之熱干擾作用降至最低而不致累及該放大器輸入阻抗，該阻抗可經由電阻器R_IN 獨立地加以設定。環繞運算放大器A₁ 的該回饋網絡係於多數點處藉由電子開關元件S₁ 至S_N 加以分接。每一開關元件典型地係經建構用以包括互補性氧化金屬半導體(CMOS)元件，並能夠視該所需增益而獨立地打開或關掉。於一控制輸入處所提供的控制信號(C₁ 至C_N )係用以藉由打開與該所需增益相對應之該等適當開關S₁ 至S_N 而選擇該所需增益。該一方法所具優點在於該等電子開關元件S₁ 至S_N 由於輸入電壓方面的改變所造成導通電阻方面的變化，並未因為無信號電流流經該等開關而影響輸出信號之線性。只要開關S₁ 至S_N 其中之一且僅有一者係在任一時刻打開，如此使失真降至最低。

然而，該每一開關之導通電阻並未對該放大器之該總輸入雜訊提供熱雜訊。用以減少CMOS電子元件之該導通電阻(並因而用以降低該放大器的輸入雜訊)的一方法，係增加構成該等開關的該等CMOS元件之實體面積。然而，於一積體電路中，一開關之面積增加造成一增加的晶片面積。由於圖1中所示之方法針對每一所需的增益設定需要一開關，該需要的面積將會是一重大的問題。

根據一觀點，提供一可重組構網絡佈置搭配至少一運算放大器使用。該可重組構網絡佈置包含複數之電阻器與複數之開關其經建構因此該等電阻器能夠與一或更多運算放大器耦合並選擇性地程式化，俾以構成一回饋路徑以選擇性地設定該放大器之增益，該等複數電阻器與複數開關係經佈置因而該等電阻器能夠於該回饋路徑中選擇性地相互串聯及並聯連接，俾以提供一增益設定的選擇以及低失真。

根據另一觀點，提供一可重組構網絡搭配至少一運算放大器使用。該可重組構網絡包含：一回饋路徑佈置其經組構用以與該運算放大器連接，俾以在該運算放大器之一輸入與一輸出之間提供一可重組構網絡路徑，因此該運算放大器之增益能夠以複數之增益設定的其中任一設定加以程式化。該回饋路徑佈置包含：串聯連接的第一複數之電阻器，俾以提供一電阻器串；一第一複數之開關其經建構及佈置俾以選擇性地將第一複數之電阻器間一或更多接點連接至該等運算放大器輸入終端的其中之一者；一第二複數之電阻器；以及一第二複數之開關其經建構與佈置俾以選擇性地將第二複數之電阻器的每一者相互並聯地連接進入該回饋路徑；其中該可重組構回饋路徑係經組構隨著該回饋路徑中連接的第一與第二複數之電阻器的至少之一或更多者變化而耦合至該運算放大器，其中連接至該運算放大器的該可重組構回饋路徑係為該回饋路徑中連接的第一與第二複數之電阻器的至少之一或更多者的一函數。

根據另一觀點，一放大器電路包含：至少一運算放大器；以及一可重組構網絡佈置搭配該運算放大器使用，該可重組構網絡佈置包括：複數之電阻器及複數之開關其經建構因而該等電阻器能夠與一或更多運算放大器耦合並選擇性地程式化，俾以構成一回饋路徑以選擇性地設定該放大器之增益，該等複數電阻器與複數開關係經佈置因而該等電阻器能夠於該回饋路徑中選擇性地相互串聯及並聯連接，俾以提供一增益設定的選擇以及低失真。

圖2係為所連接的該可重組構網絡佈置的一具體實施例之一概略代表圖式，針對一運算放大器A₁ 提供一可程式增益。高增益運算放大器A₁ 係經組構作為一正相放大器，並針對單端操作佈置。對正相放大器A₁ 之該正相輸入施以輸入電壓V_IN 。該網絡佈置包括複數之可各別作業的開關，所有開關經佈置當選擇性打開時，該等開關在該運算放大器A₁ 之該回饋路徑中介於其之輸出與反相輸入之間，定義該分壓比(voltage division ratio)。該等開關係可個別地並且選擇性地操作，因此該增益能夠隨著該回饋路徑中包括的該等電阻器變化而加以設定，依序地藉由關閉的該等開關加以確定。電阻器R_IN 大體上設定該放大器輸入阻抗。介於該運算放大器與系統接地(或是一參考節點)之間，一第一組之電阻器R₁ 至R_N+1 係分別地相互串聯連接。介於相鄰電阻器之間的每一節點係經由一對應開關S_C1 至S_CN 連接到該反相輸入。因此該等電阻器R₁ 至R_N+1 包含一抽頭電阻器串，經由一系列之以R₁ 至R_N+1 定義的電阻提供回饋。因此，閉合開關S_C1 至該開啟狀態造成該回饋路徑中一分壓比等於(R2+R3+...Rn+Rn+1)/(R1+R2+R3+...Rn+Rn+1)。閉合開關S_C2 至該開啟狀態造成該回饋路徑中一分壓比等於(R3+...Rn+Rn+1)/(R1+R2+R3+...Rn+Rn+1)等等。因此，能夠藉由選擇性地閉合該等電子開關S₁ 至S_N 的其中之一者而選定各別的分壓器。控制信號C_C1 至C_CN 各別地控制該等對應開關S₁ 至S_N 的開啟與閉合，因此該控制信號係用以藉由打開個別的電子開關S₁ 至S_N 以及沿著該抽頭電阻器串將一單一點連接至正相放大器A₁ 的反向輸入，選擇一系列之個別閉迴路增益設定。

電阻器之該網絡佈置亦係經組構因而在該回饋佈置中，不論該等開關S_C1 至SC_N 係為閉合，電阻器R₁ 之該電阻在該回饋路徑中亦可加以變化。電阻器R_F1 -R_FM 係與該等對應開關S_F1 -S_FM 串聯地連接並與該電阻器R₁ 並聯。藉由閉合該等開關S_F1 至S_FM 的一或更多者，該等電阻器R_F1 至R_FM 的一或更多者係與該電阻器R₁ 並聯連接，從而當其係與電阻器R₁ 並聯連接時修正該閉迴路增益。控制信號C_F1 至C_FN 各別地確定開關S_F1 至S_FM 之狀態，選擇性地將其開啟俾以將該等電阻器R_F1 至R_FM (已開啟該等對應開關S_F )與電阻器R₁ 並聯連接。

能夠自動地，例如感應一控制電路後，或是手動地，例如使用者定義輸入，產生該等控制信號。

為了更加詳細地檢查該可程式增益放大器之運算，有助於定義電阻器R₂ 至R_N+1 之電阻的總和為R_STRING 。進一步有助於定義一變數k代表該總電阻R_STRING 之小部分，當電子開關S₁ 至S_N 的單一開關打開時，在A₁ 之反相輸入與接地(或是一參考節點)之間連接。因此，將具有於R₁ 與A₁ 之反相輸入之間連接的(1-k)*R_STRING ，以及於A₁ 之反相輸入與該參考節點或接地之間連接的k*R_STRING 。最後，有助於定義一電阻R_P ，等於R₁ 與係為開啟的該等電子開關S_F1 至S_FM 並聯連接的任何電阻器(R_F1 至R_FM )之該並聯結合相等。例如，假若開關S_F1 至S_F2 係為開啟，則R_P =R₁ ∥R_F1 ∥R_F2 。

圖3圖示在使用上述定義的一單一增益設定處，圖2之該電路組構的一實例。利用該等定義，供係為開啟的任一電子開關S_C1 至S_CN ，以及係為開啟的開關S_F1 至S_FM 之任何結合所用，並假設A₁ 之該開迴路增益係遠大於該所需的閉迴路增益，運算放大器A₁ 之該閉迴路增益，A_CL ，能夠表示為：

以及

應注意的是具有二獨立的因素其係控制運算放大器A₁ 之該閉迴路增益。該第一因素，1/k，係為開啟的電子開關S_C1 至S_CN 的一函數。該第二因素，(R_STRING +R_P )/R_STRING ，係為開啟的電子開關S_F1 至S_FN 的一函數。針對變數k具有N個可能的數值可用，與一次開啟一個的N個電子開關S_C1 至S_CN 相對應。具有2^M 個可能的R_P 之數值，與係為開啟的電子開關S_F1 至S_FN 之不同的結合相對應。然而，並非所有之該等可能的結合係為相互獨立的。因為該揭示佈置的其中之一優點係為容許應用一組任意選定的增益設定，所以對於R_P 之數值的選擇必需限制在該等獨立的結合上，因而減少R_P 至M+1之數值的可能數字。因此，圖2中該電路容許N*(M+1)個獨立增益設定，同時需要N+M個開關。此係與圖1中所示該先前技術電路對比，該先前技術僅容許具有N個開關的N個增益設定。

清楚的是該圖2中之佈置對於一已知數目的增益設定而言，需要的開關較圖1之該電路為少。然而，由於信號電流在電子開關S_F1 至S_FN 中流動，(與開關S_C1 至S_CN 不同)由於導通電阻隨著信號電壓變化，所以其係為失真之潛在來源。利用適當地選擇應用該等增益設定的開關S_F1 至S_FN 的結合，減輕此失真。特別地，選定R_F1 至R_FM 之該等數值，以致針對超出該M+1之設定範圍的下一個較低增益設定，藉由連續地開啟一附加的開關而獲得該等所需的增益設定。於此例子中，就一已知的該等增益開關S_C1 至S_CN 的設定而言，該最高的增益設定係將所有開關S_F1 至S_FN 關掉，並且該R_P 之最終數值係等於R₁ 。下一個最低增益設定係將其中之一開關，S_F1 ，開啟並且該最終的R_P 之數值係等於R₁ ∥R_F1 。下一個最低增益設定係將其中之二開關，S_F1 及S_F2 ，開啟並且該最終的R_P 之數值係等於R₁ ∥R_F1 ∥R_F2 。持續此型態以致針對開關S_C1 至S_CN 的一已知設定之可能的最低增益設定係將所有的開關S_F1 至S_FM 開啟。該一方法導致開啟的該等複數開關之間信號電流的共用，將任一者所造成的失真減至最小。於一具體實施例之一實例中，所設計的R_P 係涵蓋大約2.5至1的範圍變化，以及該等電阻器R_F1 至R_FM 並無小於電阻器R₁ 之數值的十倍。如此確保該等開關S_F1 至S_FM 並無傳導超過R₁ 所傳導之該信號電流的十分之一。亦能夠藉由適當地調制如於一同在申請中申請案中所說明的該等控制信號C_F1 -C_FM ，將開關S_F1 至S_FM 所造成的失真減至最小。

於一應用中，電阻器R_F1 至R_FM 係經選定當將每一者開啟時在閉迴路增益中完成減少1 dB(為原來的.8913)的作業。電阻器R₁ 至R_N+1 係經選定因而沿著該等電阻器串，每一分接頭完成於增益上的一8 dB變化，以致在沿著藉由電阻器R₁ 至R_N+1 所構成之該電阻器串R_STRING 的每一分接頭處，該變數k改變為原來的2.512倍。於該一示範性應用中，需要7個電阻(R_F1 至R_F7 )完成該八個1 dB步驟，以及該R_P 之數值將涵蓋由R₁ 至R₁ /2.512的一8 dB範圍變化。

運算放大器A₁ 可為電壓-回饋型式或是電流-回饋型式。就其中該增益變化涵蓋一寬廣範圍的可程式增益放大器而言，該電流-回饋型式係為有利的，因為所構成的該閉迴路帶寬大體上與該閉迴路增益無關，與該電壓-回饋型式成對比，該閉迴路帶寬典型地與該閉迴路增益成反比。然而，如於業界中所廣為熟知的，一電流-回饋運算放大器的該閉迴路帶寬係與該放大器輸出與其之反相輸入之間該電阻之數值成反比。再者，為了維持穩定性，一已知放大器典型地在該等終端之間需要最小的電阻數值。因此，當使用一電流-回饋運算放大器時，該放大器輸出與其之反相輸入之間該電阻之最小數值，等於R₁ 與電阻器R_F1 至R_FM 之所有電阻器並聯，為該設計的一重要觀點。假若定義此電阻作為R_PMIN ，可以表示該可程式增益放大器之該最小增益為，其中當k=1(將開關S_F1 開啟)以及R_P =R_PMIN 時：

因此，選擇該最小所需增益以及該R_PMIN 之數值將確定R_STRING 之電阻(電阻R₂ 至R_N+1 之總和)，由於：

因為，針對任一所需閉迴路增益設定，該R_P 之數值係為：

R _P =R _STRING (kA _CL -1)　(5)

吾人因而發現R_P 之剩餘的M數值。由R_P 之該等M+1數值，可以明確地計算R_F1 至R_FM 的該等M電阻值。針對R_P 之最高值將等於R₁ 。該下一個最高值，於此定義為R_P1 ，將由R₁ 與R_F1 並聯而構成，因此必需為：

針對R_F2 至R_FM 的該等數值可以一相似的形式加以計算。

定義電阻R₁ 與R_F1 至R_FM 的該等數值，能夠計算k之該等數值。就針對k之每一數值的該最高增益設定(將S_F1 至S_FM 關掉)，k可經計算為：

由針對每一初步增益設定的該等個別k值，可計算R₂ 至R_N+1 的該等數值。例如，當開關S_C2 係為開啟時定義該k值為k₂ ，吾等能夠計算電阻器R₂ 之該數值為：

R ₂ =(1-k ₂ )R _STRING 　(8)

同樣地，當開關S_C3 係為開啟時定義該k值為k₃ ，電阻器R₃ 之該數值將為：

R ₃ =R ₂ -(1-k ₃ )R _STRING 　(9)

可以一相似方式計算針對電阻器R₄ 至R_N 的該等剩餘數值，而電阻器R_N+1 的該數值將與R_STRING 與R₁ 至R_N 的該總和之間該差值不同。

儘管圖2及3中該具體實施例係顯示為可重組構網絡佈置，其連接至組構為一正相放大器的一高增益運算放大器，於此揭示的該等講授內容能夠應用在組構為一反相放大器的一高增益運算放大器。再者，儘管該放大器係描述為一單端組構，但該運算放大器能夠描述為以一差動模式佈置。例如，就一進一步具體實施例而言，吾人能夠延伸所說明的該增益設定方法至一業界廣為熟知作為一儀表放大器的放大器布局(amplifier topology)。於圖4中圖示，其係為一概略圖式，使用此方法至一儀表放大器A1之該輸入電路。於此例子中，該輸入電壓係施加在終端V_IN+ 與V_IN- 之間。該輸出電壓係存在於終端V_OUT+ 與V_OUT- 之間。針對差動輸入電壓的該閉迴路增益，將與先前針對該單端可程式增益放大器說明的該閉迴路增益相同。只要運算放大器A₁ 及A₂ 具有充分的開迴路共態排斥(common mode rejection)，則針對共態輸入電壓的該閉迴路增益將單一化。

因此，該可重組構網絡佈置構成一供放大器所用的區域效率增益可程式網絡。當搭配一放大器使用時，該結合構成一可程式增益放大器，其之增益係藉由控制該等不同開關之作動而能夠加以控制，更特定言之，係為一低雜訊、低失真可程式增益放大器，其具有能夠以任意選擇的各別步驟加以變化的增益設定，並且於一積體電路中能夠使用相對小數目之電子元件而加以應用。

應察知的是所說明之該型式的一可重組構網絡佈置，能夠在一單一積體晶片上構成具有一或更多運算放大器，或是與該運算放大器分開地佈置成二或更多分離組件。再者，儘管所有的可重組構回饋佈置之該等具體實施例已說明為在應用中包括一或更多複數電阻器，但該等電路阻抗元件能夠用以建立該等電阻值。

熟知此技藝之人士應瞭解的是能夠對所說明的一般方法加以變化。例如，所選定的該等增益可與針對上述提及之該具體實施例所引用之增益不同。所用之該放大器能夠搭配不同的主動元件以及不同的布局使用。所用之該等開關亦能夠於其之應用中加以變化。

因此，根據本揭示內容提供一新式及改良的區域效率可程式增益放大器。於本說明書中說明的該等示範具體實施例以經由圖式加以呈現而非具限制性，並且熟知此技藝之人士能夠作不同的修改、結合及取代，而不致背離本揭示內容其之廣泛觀點以及在該等附加的申請專利範圍中提出者之精神與範疇。

該新穎及改良的可重組構網絡佈置，當與一運算放大器耦合時，提供一區域效率可程式增益放大器。其之所有元件係涵蓋於以下該等申請專利範圍之至少之一者的範疇內。目前揭示的系統與方法中無任何元件係為放棄權利的，且並不意欲必要地限制該等申請專利範圍之說明。於該等申請專利範圍中，於單一者中有關於一元件之參考除非明白地如此陳述，並不意欲意指“一且僅為一”，而是“一或更多”。對於熟知此技藝之人士所熟知或之後熟知的與此整個揭示內容中說明之該等不同具體實施例之該等元件等效的所有結構性及功能性，於此明確地併入本案作為參考並意欲由本申請專利範圍所包含。此外，於此揭示者皆不意欲提供與大眾，而不論該揭示內容是否明確地於申請專利範圍中詳述。

A₁ ．．．高增益運算放大器

A₂ ．．．運算放大器

A_CL ．．．開迴路增益

C₁ 至C_N ．．．控制信號

C_C1 -C_CM ．．．控制信號

C_F1 -C_FM ．．．控制信號

k．．．變數

R₁ -R_N+1 ．．．電阻器

R_F1 -R_FM ．．．電阻器

R_IN ．．．電阻器

R_P ．．．電阻

R_P1 ．．．電阻

R_PMIN ．．．電阻

R_STRING ．．．電阻器R₂ 至R_N+1 之電阻的總和

S₁ 至S_N ．．．電子開關元件

S_C1 -S_CN ．．．對應開關

S_F1 -S_FM ．．．對應開關

V_IN ．．．輸入電壓

V_IN+ ．．．終端

V_IN- ．．．終端

V_OUT+ ．．．終端

V_OUT- ．．．終端

參考該等附加圖式，其中於整個圖式中具有相同代表符號的元件係代表相同的元件，其中：

圖1係為一先前技術之使用一可重組構網絡佈置的可程式增益放大器的一部分概略、部分方塊圖；

圖2係為一可程式增益放大器的一具體實施例的一部分概略、部分方塊圖，該放大器具有使用於此說明之該等講授內容的一組構；

圖3係為圖2中顯示該可程式增益放大器的一簡化形式的一實例之一部分概略、部分方塊圖；

圖4係為使用於此說明之該等講授內容的一儀表放大器的一實例之一部分概略、部分方塊圖。

A₁ ．．．高增益運算放大器

A₂ ．．．運算放大器

A_CL ．．．開迴路增益

C₁ 至C_N ．．．控制信號

C_C1 -C_CM ．．．控制信號

C_F1 -C_FM ．．．控制信號

R₁ -R_N+1 ．．．電阻器

R_F1 -R_FM ．．．電阻器

R_IN ．．．電阻器

S_C1 -S_CN ．．．對應開關

S_F1 -S_FM ．．．對應開關

V_OUT ．．．終端

V_IN ．．．輸入電壓

Claims (60)

1. 一種搭配至少一運算放大器使用的可重組構網絡，其包括：複數電阻器與複數開關，其經建構而使得該複數個電阻器能夠與一或更多運算放大器耦合並選擇性地程式化，以構成一回饋路徑，從而選擇性地設定該運算放大器之增益，該複數電阻器與複數開關係經佈置使得該複數個電阻器能夠於該回饋路徑中選擇性地相互串聯及並聯連接，以提供增益設定的選擇，其中該複數電阻器與複數開關包括：一第一複數之電阻器，其經串聯連接以提供一電阻器串；一第一複數之開關，其經建構及佈置因而能夠將該第一複數之電阻器之間的一或更多接點連接至該運算放大器之輸入的其中之一者；一第二複數之電阻器；及一第二複數之開關，其經建構及佈置使得該第二複數之電阻器的每一者能夠與另一者相互並聯地連接進入該回饋路徑；其中該可重組構回饋路徑係經組構隨著該回饋路徑中連接的第一與第二複數之電阻器的至少之一或更多者變化而耦合至該運算放大器，且其中該電阻器串之該電阻器(R1)的其中之一者能夠在該運算放大器之輸出與該電阻器串中的其他電阻器 之間經連接，以致該運算放大器之增益係經定義為： 其中該R_STRING 係為能夠在該運算放大器之輸入與一參考節點之間連接的該第一複數之電阻器之該等電阻器的總和之電阻(R2至RN+1)；k係為該總電阻器R_STRING 之小部分，其係針對一特別的增益設定在該運算放大器之該運算放大器之輸入與該參考節點之間連接；R_P 係為藉由與該一電阻器(R1)併聯連接進入該回饋路徑的該第二複數電阻器之無任一者、一或更多者所提供的該合成電阻。
2. 如申請專利範圍第1項之可重組構網絡，其中該第二複數之開關經建構與佈置以選擇性地與該第二複數之電阻器的每一者連接進入該回饋路徑，使得於該回饋路徑中連接的該第二複數之電阻器將與該第一複數之電阻器的至少之一者並聯連接。
3. 如申請專利範圍第1項之可重組構網絡，其中該電阻器串經建構與佈置因而將其能夠在該運算放大器之輸出與一參考節點之間連接，並且係經組構為一分壓器，其中該第一複數之開關之該狀態確定該分壓器於何處相關於該回饋路徑佈置分接。
4. 如申請專利範圍第1項之可重組構網絡，其中該第一複數之電阻器係經佈置作為一電阻器串，其包括複數之分接 點，以及該第一複數之開關之每一者選擇性地與該電阻器串之該等分接點的一對應者分接，俾以定義該回饋路徑中該電壓分壓比。
5. 如申請專利範圍第1項之可重組構網絡，其中該第二複數之電阻器係經組構作為一電阻器匯流排，其經佈置因而每一電阻器視該第二複數之一對應開關的狀態而定，在該運算放大器之輸出與該電阻器串上的一分接頭之間為可連接的。
6. 如申請專利範圍第1項之可重組構網絡，其進一步包括一控制器，用以控制每一開關之作動。
7. 如申請專利範圍第1項之可重組構網絡，其中閉迴路增益係為1/k與(R_STRING +R_P )之該乘積的一函數。
8. 如申請專利範圍第1項之可重組構網絡，其中該第一複數之電阻器包括N+1電阻器，該第二複數之電阻器包括M電阻器，k具有一數值係介於0與1之間，以及R_P 具有可能的2^M 之數值，其中M係為一整數。
9. 如申請專利範圍第1項之可重組構網絡，其中該第二複數之電阻器之每一者係連續地與該第一複數電阻器之該電阻器R1並聯連接，以致針對任何增益設定的該R_P 之數值總是係藉由該最大可能數目的並聯電阻器加以確定。
10. 如申請專利範圍第1項之可重組構網絡，其中該第二複數之電阻器之每一者具有一電阻，其至少較該第一複數電阻器之該電阻器R1的一電阻大十倍。
11. 如申請專利範圍第1項之可重組構網絡，其中該回饋路徑佈置係經組構與該運算放大器連接，俾以在該運算放大器之輸出與正相輸入之間提供一可重組構回饋路徑。
12. 如申請專利範圍第1項之可重組構網絡，其中該回饋路徑佈置係經組構與該運算放大器連接，俾以在該運算放大器之輸出與反相輸入之間提供一可重組構回饋路徑。
13. 如申請專利範圍第1項之可重組構網絡，其中該回饋路徑佈置係進一步經組構為連接至一第二運算放大器，俾以在該第二運算放大器之輸入與輸出之間提供一第二可重組構回饋路徑，因此能夠在複數增益設定的任一者下將該第二運算放大器之增益程式化，該回饋路徑佈置進一步包含：一第三複數之電阻器，其係串聯連接俾以提供一第二電阻器串；一第三複數之開關，其經建構及佈置因而能夠將在該第三複數之電阻器之間的一或更多接點連接至該第二運算放大器之輸入的其中之一者；一第四複數之電阻器；以及一第四複數之開關，其經建構與佈置因而將第四複數之電阻器的每一者選擇性地連接進入該第二回饋路徑；其中該選定的增益設定係為隨著該第二回饋路徑中連接的該第三與第四複數電阻器中該一或更多電阻器變化而建立的該第一與第二回饋路徑的一函數。
14. 如申請專利範圍第13項之可重組構網絡，其中該第四複 數之開關經建構與佈置，俾以選擇性地與該第四複數之電阻器的每一者連接進入該回饋路徑，於該回饋路徑中連接的該第四複數之電阻器將與該第三複數之電阻器的至少之一者並聯連接。
15. 如申請專利範圍第13項之可重組構網絡，其中該電阻器串經建構與佈置因而其能夠在該第二運算放大器之輸出與一參考節點之間連接，並且係經組構為一分壓器，其中該第三複數之開關之該狀態確定該分壓器於何處相關於該回饋路徑佈置分接。
16. 如申請專利範圍第13項之可重組構網絡，其中該第三複數之電阻器係經佈置作為一電阻器串，其包括複數之分接點，以及該第三複數之開關之每一者選擇性地與該電阻器串之該等分接點的一對應者分接，俾以定義該回饋路徑中該電壓分壓比。
17. 如申請專利範圍第13項之可重組構網絡，其中該第四複數之電阻器係經組構作為一電阻器匯流排，其經佈置因而每一電阻器視該第四複數之一對應開關的狀態而定，在該第二運算放大器之輸出與該電阻器串上的一分接頭之間為可連接的。
18. 如申請專利範圍第13項之可重組構網絡，其進一步包括一控制器，用以控制每一開關之作動。
19. 如申請專利範圍第13項之可重組構網絡，其中該電阻器串之該電阻器(R1)的其中之一者係經組構而在該第二運算放大器之輸出與該電阻器串中的其他電阻器之間經連 接，以致該第二運算放大器之增益係經定義為： 其中該R_STRING 係為能夠在該第二運算放大器之輸入與一參考節點之間連接的該第一複數之電阻器之該等電阻器的總和之電阻(R2至RN+1)；k係為該總電阻器R_STRING 之小部分，其係針對一特別的增益設定在該第二運算放大器之輸入與該參考節點之間連接；R_P 係為藉由與該一電阻器(R1)並聯連接進入該回饋路徑的該第四複數電阻器之無任一者、一或更多者所提供的該合成電阻。
20. 如申請專利範圍第19項之可重組構網絡，其中該閉迴路增益係為1/k與(R_STRING +R_P )之該乘積的一函數。
21. 如申請專利範圍第19項之可重組構網絡，其中該第一複數之電阻器包括N+1電阻器，該第二複數之電阻器包括M電阻器，k具有一數值係介於0與1之間，以及R_P 具有可能的2^M 之數值，其中M係為一整數。
22. 如申請專利範圍第1項之可重組構網絡，其中該第一複數之開關包括N個開關；以及該第二複數之開關包括M個開關，其中該運算放大器係為可程式化至N*(M+1)個狀態之任一者。
23. 如申請專利範圍第1項之可重組構網絡，其中該第二複數之電阻器的該等電阻器之數值係經設定，因此每一者 當於該回饋路徑中連接時，大體上提供該閉迴路增益中1dB變化。
24. 如申請專利範圍第1項之可重組構網絡，其中該第一複數之電阻器的該等電阻器之數值係經設定，因此每一者大體上提供該運算放大器之增益中8dB變化。
25. 如申請專利範圍第13項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第二運算放大器連接，俾以在該第二運算放大器之輸出與正相輸入之間提供一可重組構回饋路徑。
26. 如申請專利範圍第13項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第二運算放大器連接，俾以在該第二運算放大器之輸出與反相輸入之間提供一可重組構回饋路徑。
27. 如申請專利範圍第26項之可重組構網絡，其中藉由該可重組構回饋網絡所確定的該增益設定，確定在該第一及第二運算放大器係經連接作為一差動對時，最終放大器之差動增益以及共用模式係總是為單一的。
28. 如申請專利範圍第26項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第一及第二運算放大器連接，俾以在該各別的運算放大器之反相輸入與對應的輸出之間提供各別的第一與第二可重組構回饋路徑。
29. 如申請專利範圍第1項之可重組構網絡，其中該回饋路徑佈置組構為與一電壓-回饋式放大器連接。
30. 如申請專利範圍第1項之可重組構網絡，其中該回饋路 徑佈置組構為與一電流-回饋式放大器連接。
31. 一種搭配至少一運算放大器使用的可重組構網絡，其包含：一回饋路徑佈置，其係經組構為與該運算放大器連接，俾以在該運算放大器之輸入與輸出之間提供一可重組構回饋路徑，因此能夠在複數增益設定的任一者下將該運算放大器之增益程式化，該回饋路徑佈置包含：一第一複數之電阻器，其係串聯連接俾以提供一電阻器串；一第一複數之開關，其經建構及佈置俾以選擇性地將在該第一複數之電阻器之間的一或更多接點連接至該運算放大器之輸入的其中之一者；一第二複數之電阻器；以及一第二複數之開關，其經建構與佈置俾以選擇性地將第二複數之電阻器的每一者相互並聯地連接進入該回饋路徑；其中該可重組構回饋路徑係經組構為隨著該回饋路徑中連接的該第一與第二複數電阻器中該一或更多電阻器變化與該運算放大器耦合，其中該電阻器串之該電阻器(R1)的其中之一者係經組構而在該運算放大器之輸出與該電阻器串中的其他電阻器之間經連接，以致該運算放大器之增益係經定義為： 其中該R_STRING 係為能夠在該運算放大器之輸入與一參考節點之間連接的該第一複數之電阻器之該等電阻器的總和之電阻(R2至RN+1)；k係為該總電阻器R_STRING 之小部分，其係針對一特別的增益設定在該運算放大器之該運算放大器之輸入與該參考節點之間連接；R_P 係為藉由與該一電阻器(R1)並聯連接進入該回饋路徑的該第二複數電阻器之無任一者、一或更多者所提供的該合成電阻。
32. 如申請專利範圍第31項之可重組構網絡，其中該第二複數之開關係經建構與佈置俾以選擇性地將第二複數之電阻器的每一者選擇性地連接進入該回饋路徑，因此該回饋路徑中連接的第二複數之電阻器將與該第一複數之電阻器之至少之一者並聯連接。
33. 如申請專利範圍第31項之可重組構網絡，其中該電阻器串經建構與佈置因而其能夠在該運算放大器之輸出與一參考節點之間連接，並且係經組構為一分壓器，其中該第一複數之開關之該狀態確定該分壓器於何處相關於該回饋路徑佈置分接。
34. 如申請專利範圍第31項之可重組構網絡，其中該第一複數之電阻器係經佈置作為一電阻器串，其包括複數之分接點，以及該第一複數之開關之每一者選擇性地與該電阻器串之該等分接點的一對應者分接，俾以定義該回饋路徑中該電壓分壓比。
35. 如申請專利範圍第31項之可重組構網絡，其中該第二複數之電阻器係經組構作為一電阻器匯流排，其經佈置因而每一電阻器視該第二複數之一對應開關的狀態而定，在該運算放大器之輸出與該電阻器串上的一分接頭之間為可連接的。
36. 如申請專利範圍第31項之可重組構網絡，其進一步包括一控制器，用以控制每一開關之作動。
37. 如申請專利範圍第31項之可重組構網絡，其中該閉迴路增益係為1/k與(R_STRING +R_P )之該乘積的一函數。
38. 如申請專利範圍第31項之可重組構網絡，其中該第一複數之電阻器包括N+1電阻器，該第二複數之電阻器包括M電阻器，k具有一數值係介於0與1之間，以及R_P 具有可能的2^M 之數值，其中M係為一整數。
39. 如申請專利範圍第31項之可重組構網絡，其中該第二複數之電阻器之每一者係連續地與該第一複數電阻器之該電阻器R1並聯連接，以致針對任何增益設定的該R_P 之數值總是係藉由該最大可能數目的並聯電阻器加以確定。
40. 如申請專利範圍第31項之可重組構網絡，其中該第二複數之電阻器之每一者具有一電阻，其至少較該第一複數電阻器之該電阻器R1的一電阻大十倍。
41. 如申請專利範圍第31項之可重組構網絡，其中該回饋路徑佈置係經組構與該運算放大器連接，俾以在該運算放大器之該輸出與正相輸入之間提供一可重組構回饋路 徑。
42. 如申請專利範圍第31項之可重組構網絡，其中該回饋路徑佈置係經組構與該運算放大器連接，俾以在該運算放大器之輸出與反相輸入之間提供一可重組構回饋路徑。
43. 如申請專利範圍第31項之可重組構網絡，其中該回饋路徑佈置係進一步經組構為連接至一第二運算放大器，俾以在該第二運算放大器之輸入與輸出之間提供一第二可重組構回饋路徑，因此能夠在複數增益設定的任一者下將該第二運算放大器之增益程式化，該回饋路徑佈置進一步包含：一第三複數之電阻器，其係串聯連接俾以提供一第二電阻器串；一第三複數之開關，其經建構及佈置因而能夠將在該第三複數之電阻器之間的一或更多接點連接至該第二運算放大器之該輸入的其中之一者；一第四複數之電阻器；以及一第四複數之開關，其經建構與佈置因而將第四複數之電阻器的每一者選擇性地連接進入該第二回饋路徑；其中該選定的增益設定係為隨著該第二回饋路徑中連接的該第三與第四複數電阻器中該一或更多電阻器變化而建立的該第一與第二回饋路徑的一函數。
44. 如申請專利範圍第43項之可重組構網絡，其中該第四複數之開關經建構與佈置，俾以選擇性地與該第四複數之電阻器的每一者連接進入該回饋路徑，因此於該回饋路徑中 連接的該第四複數之電阻器將與該第三複數之電阻器的至少之一者並聯連接。
45. 如申請專利範圍第43項之可重組構網絡，其中該電阻器串經建構與佈置因而其能夠在該第二運算放大器之輸出與一參考節點之間連接，並且係經組構為一分壓器，其中該第三複數之開關之該狀態確定該分壓器於何處相關於該回饋路徑佈置分接。
46. 如申請專利範圍第43項之可重組構網絡，其中該第三複數之電阻器係經佈置作為一電阻器串，其包括複數之分接點，以及該第三複數之開關之每一者選擇性地與該電阻器串之該等分接點的一對應者分接，俾以定義該回饋路徑中該電壓分壓比。
47. 如申請專利範圍第43項之可重組構網絡，其中該第四複數之電阻器係經組構作為一電阻器匯流排，其經佈置因而每一電阻器視該第四複數之一對應開關的狀態而定，在該第二運算放大器之輸出與該電阻器串上的一分接頭之間為可連接的。
48. 如申請專利範圍第43項之可重組構網絡，其進一步包括一控制器，用以控制每一開關之作動。
49. 如申請專利範圍第43項之可重組構網絡，其中該電阻器串之該電阻器(R1)的其中之一者係經組構而在該第二運算放大器之輸出與該電阻器串中的其他電阻器之間經連接，以致該第二運算放大器之增益係經定義為： 其中該R_STRING 係為能夠在該第二運算放大器之輸入與一參考節點之間連接的該第一複數之電阻器之該等電阻器的總和之電阻(R2至RN+1)；k係為該總電阻器R_STRING 之小部分，其係針對一特別的增益設定在該第二運算放大器之輸入與該參考節點之間連接；R_P 係為藉由與該一電阻器(R1)並聯連接進入該回饋路徑的該第四複數電阻器之無任一者、一或更多者所提供的該合成電阻。
50. 如申請專利範圍第49項之可重組構網絡，其中該閉迴路增益係為1/k與(R_STRING +R_P )之該乘積的一函數。
51. 如申請專利範圍第49項之可重組構網絡，其中該第一複數之電阻器包括N+1電阻器，該第二複數之電阻器包括M電阻器，k具有一數值係介於0與1之間，以及R_P 具有可能的2^M 之數值，其中M係為一整數。
52. 如申請專利範圍第31項之可重組構網絡，其中該第一複數之開關包括N個開關；以及該第二複數之開關包括M個開關，其中該運算放大器係為可程式化至N*(M+1)個狀態之任一者。
53. 如申請專利範圍第31項之可重組構網絡，其中該第二複數之電阻器的該等電阻器之數值係經設定，因此每一者當於該回饋路徑中連接時，大體上提供該閉迴路增益中1dB變化。
54. 如申請專利範圍第31項之可重組構網絡，其中該第一複 數之電阻器的該等電阻器之數值係經設定，因此每一者大體上提供該運算放大器之增益中8dB變化。
55. 如申請專利範圍第43項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第二運算放大器連接，俾以在該第二運算放大器之輸出與正相輸入之間提供一可重組構回饋路徑。
56. 如申請專利範圍第43項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第二運算放大器連接，俾以在該第二運算放大器之輸出與反相輸入之間提供一可重組構回饋路徑。
57. 如申請專利範圍第56項之可重組構網絡，其中藉由該可重組構回饋網絡所確定的該增益設定，確定在該第一及第二運算放大器係經連接作為一差動對時，最終放大器之差動增益以及共用模式係總是為單一的。
58. 如申請專利範圍第56項之可重組構網絡，其中該回饋路徑佈置係經組構為與該第一及第二運算放大器連接，俾以在該各別的運算放大器之反相輸入與對應的輸出之間提供各別的第一與第二可重組構回饋路徑。
59. 如申請專利範圍第31項之可重組構網絡，其中該回饋路徑佈置組構為與一電壓-回饋式放大器連接。
60. 如申請專利範圍第31項之可重組構網絡，其中該回饋路徑佈置組構為與一電流-回饋式放大器連接。