JPS62256526A - 静電誘導トランジスタの駆動回路 - Google Patents
静電誘導トランジスタの駆動回路Info
- Publication number
- JPS62256526A JPS62256526A JP61098056A JP9805686A JPS62256526A JP S62256526 A JPS62256526 A JP S62256526A JP 61098056 A JP61098056 A JP 61098056A JP 9805686 A JP9805686 A JP 9805686A JP S62256526 A JPS62256526 A JP S62256526A
- Authority
- JP
- Japan
- Prior art keywords
- sit
- circuit
- diode
- gate
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims abstract description 12
- 230000003068 static effect Effects 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000000737 periodic effect Effects 0.000 abstract description 2
- 238000007599 discharging Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、静電誘導トランジスタ（ＳＩＴと以下略称
）の高周波電力増幅器の駆動回路に関するものである。
）の高周波電力増幅器の駆動回路に関するものである。
（従来の技術）
入力インピーダンスが高く、電圧駆動形の特徴を保ちな
がら二極真空管と同様の不飽和形の電流電圧特性を示す
ＳＩＴは、大出力、低雑音、良好な温度特性を有し、オ
ーディオアンプにまず実用化され成果を収めている。
がら二極真空管と同様の不飽和形の電流電圧特性を示す
ＳＩＴは、大出力、低雑音、良好な温度特性を有し、オ
ーディオアンプにまず実用化され成果を収めている。
ＳＩＴは空乏層となった動作領域にキャリヤを注入する
という動作機構で、動作領域に注入されたキャリヤがほ
とんどすべての瞬間にわたって電界によるドリフト走行
をすることから、キャリヤの蓄積効果が少なく電流を遮
断するターンオフ時においてもきわめて高速の動作が行
なえ、しかも大電流領域においてもゲートによる直流の
遮断が可能であるという特徴を備えている。
という動作機構で、動作領域に注入されたキャリヤがほ
とんどすべての瞬間にわたって電界によるドリフト走行
をすることから、キャリヤの蓄積効果が少なく電流を遮
断するターンオフ時においてもきわめて高速の動作が行
なえ、しかも大電流領域においてもゲートによる直流の
遮断が可能であるという特徴を備えている。
この遮断状態を可能とするためには、従来のＳＩＴ駆動
回路で無信号時には例えば第２図＋８）図示の２電源直
結ＳＩＴ駆動回路または第２図（ｂ）図示の固定バイア
スＳＩＴ駆動回路が用いられてきた。なお第２図（ａｌ
の電位−ｖ２および第２図（ｂｌのバイアス電圧−Ｅｃ
は無信号時にＳＩＴ動作を遮断するに十分な値で、こ＼
に用いられているＳＩＴはグリッドがｐ影領域、走行キ
ャリヤは電子電流である。
回路で無信号時には例えば第２図＋８）図示の２電源直
結ＳＩＴ駆動回路または第２図（ｂ）図示の固定バイア
スＳＩＴ駆動回路が用いられてきた。なお第２図（ａｌ
の電位−ｖ２および第２図（ｂｌのバイアス電圧−Ｅｃ
は無信号時にＳＩＴ動作を遮断するに十分な値で、こ＼
に用いられているＳＩＴはグリッドがｐ影領域、走行キ
ャリヤは電子電流である。
（発明が解決しようとする問題点）
第２図（ａ１図示の従来例では安定な電源電位Ｖ。
ｖ２を必要とし回路が複雑となる。そして第２図（ｂ１
図示の従来例回路では駆動信号Ｅｐのパルス波形正負の
電位に応じてバイアス抵抗Ｒには充電（下向き矢印方向
ｉ、）、放電（上向き矢印方向ｌ、）電流が流れる。従
って駆動信号Ｅ２の振幅はバイアス電源電圧Ｅｃの２倍
以上が必要となる。
図示の従来例回路では駆動信号Ｅｐのパルス波形正負の
電位に応じてバイアス抵抗Ｒには充電（下向き矢印方向
ｉ、）、放電（上向き矢印方向ｌ、）電流が流れる。従
って駆動信号Ｅ２の振幅はバイアス電源電圧Ｅｃの２倍
以上が必要となる。
この間の状況はさらに第３図に図示したＳＩＴのゲート
駆動電圧Ｅ、対ドレン電流工。特性曲線１１および駆動
信号パルス波形１３を使用して説明される。一般にＳＩ
Ｔの特性曲線は、ＳＩＴの出力に接続される負荷などに
よって定まる曲線１１のような飽和特性を示す。従って
入力駆動信号Ｅｐのピーク（正方向）はこの飽和点１８
近傍にあるのが好ましい。一方Ｅ、−１，特性から遮断
ゲート電圧は点１５の位置であるから、それより若干負
の位置の電圧−Ｅｃがバイアス電圧に使用される。所が
前述の抵抗Ｒによる充電および放電電流により電位降下
があるため、その分を考慮すると動作バイアス電圧は電
圧−Ｅｃよりより負の一点鎖線１７の位置になり、この
一点鎖線１７を中心として交流パルス１３のような駆動
信号Ｅ、が必要となり、これはバイアス電圧Ｅｃの２倍
以上の電圧振幅となる。
駆動電圧Ｅ、対ドレン電流工。特性曲線１１および駆動
信号パルス波形１３を使用して説明される。一般にＳＩ
Ｔの特性曲線は、ＳＩＴの出力に接続される負荷などに
よって定まる曲線１１のような飽和特性を示す。従って
入力駆動信号Ｅｐのピーク（正方向）はこの飽和点１８
近傍にあるのが好ましい。一方Ｅ、−１，特性から遮断
ゲート電圧は点１５の位置であるから、それより若干負
の位置の電圧−Ｅｃがバイアス電圧に使用される。所が
前述の抵抗Ｒによる充電および放電電流により電位降下
があるため、その分を考慮すると動作バイアス電圧は電
圧−Ｅｃよりより負の一点鎖線１７の位置になり、この
一点鎖線１７を中心として交流パルス１３のような駆動
信号Ｅ、が必要となり、これはバイアス電圧Ｅｃの２倍
以上の電圧振幅となる。
かくて駆動電源が高電力となり効率の低下をまねくし、
さらにＳＩＴのゲート・ソース間逆耐圧が第３図示破ｖ
Ａ１４の位置にあるとすれば、この駆動信号ではＳＩＴ
が破壊される恐れがある。
さらにＳＩＴのゲート・ソース間逆耐圧が第３図示破ｖ
Ａ１４の位置にあるとすれば、この駆動信号ではＳＩＴ
が破壊される恐れがある。
本発明の目的は前述の欠点を除去し、ＳＩＴの導通時に
おけるオン抵抗を減少させるに十分な正方向ゲート電圧
が与えられ、無信号時にもノーマリオン形のＳＩＴの動
作を容易に遮断状態にとソ′め得、しかもそのゲート人
力信号が最大許容逆耐圧を越えないようなＳＩＴゲート
駆動パルスの供給できる駆動回路を提供せんとするもの
である。
おけるオン抵抗を減少させるに十分な正方向ゲート電圧
が与えられ、無信号時にもノーマリオン形のＳＩＴの動
作を容易に遮断状態にとソ′め得、しかもそのゲート人
力信号が最大許容逆耐圧を越えないようなＳＩＴゲート
駆動パルスの供給できる駆動回路を提供せんとするもの
である。
（問題点を解決するための手段）
この目的を達成するため、本発明静電誘導トランジスタ
の駆動回路は、コンデンサを介して駆動高周波パルスを
供給する静電誘導トランジスタの駆動回路において、該
静電誘導トランジスタのゲート・ソース間に少なくとも
直流バイアス供給回路とダイオードおよびそのダイオー
ドの有する等価直列抵抗より大きな値の抵抗からなる直
列回路を接続したことを特徴とするものである。
の駆動回路は、コンデンサを介して駆動高周波パルスを
供給する静電誘導トランジスタの駆動回路において、該
静電誘導トランジスタのゲート・ソース間に少なくとも
直流バイアス供給回路とダイオードおよびそのダイオー
ドの有する等価直列抵抗より大きな値の抵抗からなる直
列回路を接続したことを特徴とするものである。
さらに本発明の好適な実施態様は、前記ダイオードがそ
れ自体等価並列抵抗を有するか、または外付の並列抵抗
を有することを特徴とするものである。
れ自体等価並列抵抗を有するか、または外付の並列抵抗
を有することを特徴とするものである。
（実施例）
以下添付図面を参照し本発明の詳細な説明する。
第１図（ａ）に本発明に関わる駆動回路の実施例を、第
１図（ｂ）にその等価回路を示す。端子１に印加された
駆動信号はコンデンサＣを介してＳＩＴのゲート’ＧＡ
子Ｇ（７）へ印加される。バイアス電圧Ｅ、の負側５は
ダイオードＤ＋と抵抗Ｒ１を介してまたゲート端子Ｇへ
接続される。この回路のゲート駆動電圧、充放電電流波
形Ｅ９ ＋ Ｌ＋ １２は第１図（Ｃ）に示される。
１図（ｂ）にその等価回路を示す。端子１に印加された
駆動信号はコンデンサＣを介してＳＩＴのゲート’ＧＡ
子Ｇ（７）へ印加される。バイアス電圧Ｅ、の負側５は
ダイオードＤ＋と抵抗Ｒ１を介してまたゲート端子Ｇへ
接続される。この回路のゲート駆動電圧、充放電電流波
形Ｅ９ ＋ Ｌ＋ １２は第１図（Ｃ）に示される。
この回路の動作は、正駆動期間０−ＴＩ（秒）は、ＳＩ
Ｔのゲート・ソース間ｐｎ接合により形成されるダイオ
ードＤ２と内部抵抗Ｒ３を介してコンデンサＣが充電電
流ｉ、により充電され、負の駆動期間Ｔ１〜ＴＺ （秒
）では、ダイオードＤい抵抗Ｒ８を介してコンデンサＣ
が放電電流１２で放電される。この周期的な駆動信号Ｅ
、に対して前述の充放電が繰り返され、定常状態での動
作バイアス電圧は、この時第３図示で一点鎖線１６の位
置となる。なお無信号時にＳＩＴを遮断状態に保持する
ためには第１図ｆａｔ・（ｂ１図示のようにダイオード
Ｄ１と並列に抵抗Ｒ２を接続しこの抵抗Ｒ２と抵抗Ｒ８
を介してゲートＧに負電圧−Ｅ。を供給する。この時抵
抗Ｒ２の値は抵抗Ｒ＋の値に比しかなり大きくとる。
Ｔのゲート・ソース間ｐｎ接合により形成されるダイオ
ードＤ２と内部抵抗Ｒ３を介してコンデンサＣが充電電
流ｉ、により充電され、負の駆動期間Ｔ１〜ＴＺ （秒
）では、ダイオードＤい抵抗Ｒ８を介してコンデンサＣ
が放電電流１２で放電される。この周期的な駆動信号Ｅ
、に対して前述の充放電が繰り返され、定常状態での動
作バイアス電圧は、この時第３図示で一点鎖線１６の位
置となる。なお無信号時にＳＩＴを遮断状態に保持する
ためには第１図ｆａｔ・（ｂ１図示のようにダイオード
Ｄ１と並列に抵抗Ｒ２を接続しこの抵抗Ｒ２と抵抗Ｒ８
を介してゲートＧに負電圧−Ｅ。を供給する。この時抵
抗Ｒ２の値は抵抗Ｒ＋の値に比しかなり大きくとる。
第１図（Ｃ）によれば駆動パルスの振幅はＥ、 （Ｖ）
、パルス幅の電位正側期間は０−ＴＩ（秒）、負側期間
はＴＩ””ＴＩ （秒）であるから、回路の定常状態で
は、ダイオードＤ２を介して流れる充電電流１１による
充電電荷０．と、抵抗Ｒ，を介して流れる放電電流ｉ２
による放電電荷Ｑ２は同値となる。これらの関係を数式
で表現すると、駆動パルス幅をコンデンサＣと抵抗Ｒ＋
および抵抗Ｒ２とからなる時定数に比しかなり小さく、
すなわち高周波信号印加時を考えれば、 Ｒｔ＜Ｒｚより ＝ （（Ｅｐ−Ｅ＋−ＥＣ）／Ｒ＋） （ＴＩ−Ｔ
Ｉ） ［２１０、＝０２より （Ｅｌ／Ｒ３）ＴＩ＝ （（Ｅｐ Ｅ＋ Ｅｊ／
Ｒ＋） （Ｔｚ ＴＩ）従って ＥＩ＝（Ｅｐ−ＥＣ）（ＴＩ−ＴＩ） ／ （（Ｒ１／
Ｒ３）ＴＩ＋（ＴＩ−ＴＩ））となる。これによりＥｐ
＞Ｅｅのとき、抵抗Ｒ１の値を選択することにより、［
、の値は（Ｅ、 −Ｅｃ） （Ｖ）から零（Ｖ）まで任
意に調整できる。なおゲート・ソース間に加わる最大負
電圧は（ＥｐＥ＋）（Ｖ）となる。
、パルス幅の電位正側期間は０−ＴＩ（秒）、負側期間
はＴＩ””ＴＩ （秒）であるから、回路の定常状態で
は、ダイオードＤ２を介して流れる充電電流１１による
充電電荷０．と、抵抗Ｒ，を介して流れる放電電流ｉ２
による放電電荷Ｑ２は同値となる。これらの関係を数式
で表現すると、駆動パルス幅をコンデンサＣと抵抗Ｒ＋
および抵抗Ｒ２とからなる時定数に比しかなり小さく、
すなわち高周波信号印加時を考えれば、 Ｒｔ＜Ｒｚより ＝ （（Ｅｐ−Ｅ＋−ＥＣ）／Ｒ＋） （ＴＩ−Ｔ
Ｉ） ［２１０、＝０２より （Ｅｌ／Ｒ３）ＴＩ＝ （（Ｅｐ Ｅ＋ Ｅｊ／
Ｒ＋） （Ｔｚ ＴＩ）従って ＥＩ＝（Ｅｐ−ＥＣ）（ＴＩ−ＴＩ） ／ （（Ｒ１／
Ｒ３）ＴＩ＋（ＴＩ−ＴＩ））となる。これによりＥｐ
＞Ｅｅのとき、抵抗Ｒ１の値を選択することにより、［
、の値は（Ｅ、 −Ｅｃ） （Ｖ）から零（Ｖ）まで任
意に調整できる。なおゲート・ソース間に加わる最大負
電圧は（ＥｐＥ＋）（Ｖ）となる。
また無信号時はバイアス電源電圧−Ｅｃ（Ｖ）が抵抗Ｒ
２を介してＳＩＴのゲートに加わりＳＩＴを遮断状態に
とゾめる。
２を介してＳＩＴのゲートに加わりＳＩＴを遮断状態に
とゾめる。
また第１図ｆａ）図示の駆動回路の実施例では、バイア
ス回路に固定直流電源−Ｅｃを用いであるが、この固定
直流電源の代りにコンデンサと抵抗の並列回路からなる
自己バイアス回路を挿入しても同等の効果が得られる。
ス回路に固定直流電源−Ｅｃを用いであるが、この固定
直流電源の代りにコンデンサと抵抗の並列回路からなる
自己バイアス回路を挿入しても同等の効果が得られる。
実際の適用回路については第４図にはＳＩＴ駆動回路の
例を、第５図にＳＩＴプッシュプル増幅増幅器側を、第
６図にＳＩＴフルブリッジ増幅増幅器側を示す。
例を、第５図にＳＩＴプッシュプル増幅増幅器側を、第
６図にＳＩＴフルブリッジ増幅増幅器側を示す。
なお本発明駆動回路方式はノーマリオン形の全ての素子
にも適用できる。
にも適用できる。
（発明の効果）
本発明の回路構成を実施することにより、ＳＩＴの人力
特性のばらつきや駆動パルスの変動にも追随し、前述の
ごと（ＳＩＴに最適のバイアスがか−り、またＳＩＴの
ドレーン・ソース間およびゲート・ソース間許容最大逆
耐圧値をも生かす駆呻、回路を実現することができる。
特性のばらつきや駆動パルスの変動にも追随し、前述の
ごと（ＳＩＴに最適のバイアスがか−り、またＳＩＴの
ドレーン・ソース間およびゲート・ソース間許容最大逆
耐圧値をも生かす駆呻、回路を実現することができる。
【図面の簡単な説明】
第１図（ａ）は本発明に関わる駆動回路の実施例を、同
図（ｂ）はその等価回路を、同図（Ｃ）はその電圧電流
波形を示し、 第２図（ａ）は従来例の電源直結駆動回路を、同図（ｂ
）、 （Ｃ）は従来例の固定バイアス回路とその電圧電
流波形を示し、 第３図は、本発明駆動回路と従来の固定バイアス駆動回
路の駆動波形を説明するための図を示し、第４図、第５
図、第６図は本発明の適用回路例で、それぞれＳＩＴ駆
動回路、ＳＩＴプ・７シユプル増幅器型、ＳＩＴフルブ
リフジ増幅増幅器側を示す。 １〜８・・・各接続点 ＳＩＴ 、 Ｐ、〜Ｐ４・・・静電誘導トランジスタＧ
・・・ゲート Ｓ・・・ソースＤ・・・ドレ
イン Ｒ，Ｒ，−Ｒ，、・・・抵抗・口、〜Ｄ
３・・・ダイオード Ｃ，Ｃ＋、 Ｃｘ・・・コンデ
ンサＥ、・・・ＳＩＴゲート駆動電圧 Ｅ、・・・バイアス電源電圧 Ｅ、・・・駆動パルス信
号１１・・・電圧電流”特性曲線 １２・・・本発明の駆動パルス波形 １’３・・・従来の固定バイアス時の駆動パルス波形１
４・・・ＳＩＴゲート・ソース間許容最大逆耐電圧１５
・・・遮断ゲート電圧 １６、１７・・・各動作バイアス電圧 ｑ− ′山 一轡一−Ｑ％ 山 第３図 第４図 第５図 第６図
図（ｂ）はその等価回路を、同図（Ｃ）はその電圧電流
波形を示し、 第２図（ａ）は従来例の電源直結駆動回路を、同図（ｂ
）、 （Ｃ）は従来例の固定バイアス回路とその電圧電
流波形を示し、 第３図は、本発明駆動回路と従来の固定バイアス駆動回
路の駆動波形を説明するための図を示し、第４図、第５
図、第６図は本発明の適用回路例で、それぞれＳＩＴ駆
動回路、ＳＩＴプ・７シユプル増幅器型、ＳＩＴフルブ
リフジ増幅増幅器側を示す。 １〜８・・・各接続点 ＳＩＴ 、 Ｐ、〜Ｐ４・・・静電誘導トランジスタＧ
・・・ゲート Ｓ・・・ソースＤ・・・ドレ
イン Ｒ，Ｒ，−Ｒ，、・・・抵抗・口、〜Ｄ
３・・・ダイオード Ｃ，Ｃ＋、 Ｃｘ・・・コンデ
ンサＥ、・・・ＳＩＴゲート駆動電圧 Ｅ、・・・バイアス電源電圧 Ｅ、・・・駆動パルス信
号１１・・・電圧電流”特性曲線 １２・・・本発明の駆動パルス波形 １’３・・・従来の固定バイアス時の駆動パルス波形１
４・・・ＳＩＴゲート・ソース間許容最大逆耐電圧１５
・・・遮断ゲート電圧 １６、１７・・・各動作バイアス電圧 ｑ− ′山 一轡一−Ｑ％ 山 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １、コンデンサを介して駆動高周波パルスを供給する静
電誘導トランジスタの駆動回路において、該静電誘導ト
ランジスタのゲート・ソース間に少なくとも直流バイア
ス供給回路とダイオードおよびそのダイオードの有する
等価直列抵抗より大きな値の抵抗からなる直列回路を接
続したことを特徴とする静電誘導トランジスタの駆動回
路。 ２、特許請求の範囲第１項に記載の駆動回路において、
前記ダイオードがそれ自体等価並列抵抗を有するか、ま
たは外付の並列抵抗を有することを特徴とする静電誘導
トランジスタの駆動回路。 ３、特許請求の範囲第１項または第２項に記載の駆動回
路において、前記直流バイアス供給回路が固定直流電源
であることを特徴とする静電誘導トランジスタの駆動回
路。 ４、特許請求の範囲第１項または第２項に記載の駆動回
路において、前記直流バイアス供給回路がコンデンサと
抵抗の並列回路からなる自己バイアス回路であることを
特徴とする静電誘導トランジスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098056A JPS62256526A (ja) | 1986-04-30 | 1986-04-30 | 静電誘導トランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61098056A JPS62256526A (ja) | 1986-04-30 | 1986-04-30 | 静電誘導トランジスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62256526A true JPS62256526A (ja) | 1987-11-09 |
Family
ID=14209625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61098056A Pending JPS62256526A (ja) | 1986-04-30 | 1986-04-30 | 静電誘導トランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62256526A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131041U (ja) * | 1991-05-21 | 1992-12-01 | 日本無線株式会社 | トランジスタ駆動回路 |
| JP2013502186A (ja) * | 2009-08-14 | 2013-01-17 | ザット コーポレーション | 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ |
| KR20150051161A (ko) * | 2013-11-01 | 2015-05-11 | 인피니언 테크놀로지스 아게 | 변압기 입력 정합된 트랜지스터 |
| US9589916B2 (en) | 2015-02-10 | 2017-03-07 | Infineon Technologies Ag | Inductively coupled transformer with tunable impedance match network |
| EP3334021A1 (en) * | 2016-12-06 | 2018-06-13 | Indian Institute of Science | Gate driver circuit for power converters incorporating normally on transistors and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198018A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | スイツチング回路 |
-
1986
- 1986-04-30 JP JP61098056A patent/JPS62256526A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198018A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | スイツチング回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131041U (ja) * | 1991-05-21 | 1992-12-01 | 日本無線株式会社 | トランジスタ駆動回路 |
| JP2013502186A (ja) * | 2009-08-14 | 2013-01-17 | ザット コーポレーション | 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ |
| KR20150051161A (ko) * | 2013-11-01 | 2015-05-11 | 인피니언 테크놀로지스 아게 | 변압기 입력 정합된 트랜지스터 |
| US9337183B2 (en) | 2013-11-01 | 2016-05-10 | Infineon Technologies Ag | Transformer input matched transistor |
| US9589916B2 (en) | 2015-02-10 | 2017-03-07 | Infineon Technologies Ag | Inductively coupled transformer with tunable impedance match network |
| EP3334021A1 (en) * | 2016-12-06 | 2018-06-13 | Indian Institute of Science | Gate driver circuit for power converters incorporating normally on transistors and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10454472B2 (en) | Bootstrap capacitor over-voltage management circuit for GaN transistor based power converters | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| EP0065269A2 (en) | Switching device and circuit | |
| US4115740A (en) | Push-pull pulse amplifier having improved turn-on and turn-off times | |
| US4313065A (en) | Switching circuit with MOS field effect transistor | |
| US20040213026A1 (en) | Inverter configurations with shoot-through immunity | |
| JPH0564889B2 (ja) | ||
| CA1083668A (en) | Compensated base drive circuit to regulate saturated transistor current gain | |
| JPS62256526A (ja) | 静電誘導トランジスタの駆動回路 | |
| US6084760A (en) | Device for driving self arc-extinguishing type power element | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| US6320460B1 (en) | Class D amplifier | |
| CA2489126C (en) | Pulse width modulator circuit having negative bias | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| JP4364997B2 (ja) | スイッチング電源回路 | |
| US5818284A (en) | Controller for power bipolar transistor | |
| US3449679A (en) | Audio amplifier circuits and the like | |
| JP2001251846A (ja) | 電力用半導体装置 | |
| JP3558868B2 (ja) | 増幅回路 | |
| KR790002005B1 (ko) | 펄스폭 피변조신호 증폭회로 | |
| CA2274420C (en) | Inexpensive class d amplifier and method | |
| JPH04157918A (ja) | スイッチング装置 | |
| JP2805949B2 (ja) | スイッチング出力回路 | |
| JPH03162010A (ja) | 静電誘導形トランジスタのゲート駆動回路 |