KR790002005B1 - 펄스폭 피변조신호 증폭회로 - Google Patents

Abstract

내용 없음.

Description

펄스폭 피변조신호 증폭회로

제1도는 펄스폭 피변조신호를 얻기 위한 변조회로의 1례를 나타낸 계통도.

제2도는 종래의 펄스폭 피변조신호의 증폭회로의 1례를 나타낸 회로도.

제3도는 그 설명을 위한 파형도.

제4도는 본 발명의 1실시예를 나타낸 회로도.

제5도는 그 설명을 위한 파형도.

제6도는 전계효과 트랜지스터의 특성을 나타낸 곡선도.

제7조는 본 발명의 다른 실시예를 나타낸 회로도.

제8도 및 제9도는 본 발명의 제1 및 제2의 전계효과 트랜지스터로서 사용하여 매우 알맞는 3극관특성을 갖는 전계효과 트랜지스터의 예를 나타낸 모형적 단면도.

제10도는 그 설명을 위한 특성곡선도.

본 발명은 펄스폭 피변조신호 증폭회로에 관한 것으로, 그 구성의 간이화 및 응답속도의 증대를 꾀하고저 하는 것이다.

먼저, 제1도에 의거하여, 펄스폭 피변조신호를 얻기 위한 변조회로의 1례를 설명한다. (1)은 구형파신호 발생회로, (2)는 그 출력이 공급되는 톱니상파(鋸齒狀波) 신호발생회로이다. 또, (3)은 변조신호이며, 일반적으로 음성신호원이다. 이들 회로(2) 및 (3)의 출력이 샘플링회로(4)이 공급되며, 그 출력단자(5)에서 펄스폭 피변조신호가 얻어지는 것이다. 그리하여, 이와 같이 해서 얻어진 펄스폭 피변조신호가 제2도에 나타낸 것과 같은 D급 증폭기 회로 구성의 펄스폭 피변조신호 증폭회로에 공급되어 증폭된 후, 재차, 원래의 변조신호 즉, 원래의 음성신호로 되돌려져서 부하에 공급됨으로써, D급 증폭회로의 특징인 트랜지스터의 효율이 높다는 것, 트랜지스터의 비직선성이 전혀 없다는 것, 트랜지스터의 정(靜) 특성이 갖추어져 있지 않더라도 좋다는 등의 특징에서 널리 쓰여지고 있다. 다음에, 이 제2도의 펄스폭 피변조증폭회로에 대해서 설명한다.

제2도에 있어서, Q₁, Q₂는 제1 및 제2의 바이폴라트랜지스터이며, Q₁은 NPN형, Q₂는 PNP형 트랜지스터로 되어 있으며, 이른바 콤프리 멘타리이다. 그리고, 트랜지스터 Q_l, Q₂의 각 베이스에서 입력단자(7)가 도출되어, 이것에 상술한 제1도의 변조회로로서 얻어진 펄스폭 피변조 신호가 공급되도록 되어 있다. 그리고, 트랜지스터 Q_l, Q₂의 각 에미터가 서로 접속되어 이것에서 출력단자(8)가 도출되며, 이 출력단자(8)가 캐리어제거 여파기로서의 쵸오크코일(9)을 통해서 부하(10)에 공급된다. 이 부하는 예컨대 스피이커이다. 그리고 이 부하(10)의 타단(他端)이 접지된다. 또한, 트랜지스터 Q_l, Q₂의 각 콜렉터가 서로 극성을 달리하는 전원 +B_l-B₁에 접속된다. 또, 트랜지스터 Q_l, Q₂의 콜렉터·에미터 사이에는 각각 역전류용 다이오드 D₁₁및 D₂₁이 접속되어 있다. 이 경우, 다이오드 D₁₁의 애노드는 트랜지스터 Q₁의 에미터에 접속되며, 그 케소드는 트랜지스터 Q₁의 콜렉터에 접속된다. 또, 다이오드 D₂₁의 애노드가 트랜지스러 Q₂의 콜렉터에 접속되며, 그 캐소드가 트랜지스터 Q₂의 에미터에 접속된다.

다음에, 이 제2도의 펄스폭 피변조신호 증폭회로의 동작을 제3도 A 내지 G의 파형도에 의거하여 설명한다.

무변조시의 경우, 입력단자(7)에 제3도 A에 나타낸 바와 같은 파형의 펄스폭 피변조전압(듀티 50%) Vi가 공급된다. 그리고, 출력단자(8)에는 제3도 B에 나타낸 바와 같이, 제3도 A의 입력전압 Vi과 대충 서로 닮은 파형의 출력전압 Vo이 얻어진다. 트랜지스터 Q_l, 다이오우드 D₁₁트랜지스터 Q₂, 다이오우드 D₂₁에는 각각 제3도 C 내지 F에 나타낸 바와 같은, 전류 I₁, I₂, I₃및 I₄가 흐르며, 이 결과, 캐리어 제거회로(9)에는 제3도 G에 나타낸 바와 같은 파형의 전류 I₀가 흐른다.

이와 같이 종래의 펄스폭 피변조신호 증폭회로에 있어서, 캐리어제거회로(9)의 인덕턴스소자인 코일(9)에 축적된 에너지에 의거하여, 제3도 I₂및 I₄에 나타낸 바와 같은 전류를 흘러야 할 필요에서 역전류용 다이오우드 D₁₁, D₂₁을 사용하고 있었다. 그러나, 이 펄스폭 피변조신호 증폭회로에 공급되는 피변조신호의 주파수는 상당히 높기 때문에, 이들 다이오우드 D₁₁, D₂₁로서는 고속용다이오우드가 필요했었다. 그러나, 이와 같은 다이오우드는 가격이 비싸진다고 하는 결점이 있었다.

이런 점을 감안하여, 본 발명은 이와 같은 역전류용 다이오우드를 필요로 하지 않고 구성이 간단한 이런 종류의 펄스폭 피변조신호 증폭회로를 제안코저 하는 것이다.

본 발명에 있어서는, 제1 및 제2의 전계효과 트랜지스터 Q₁, Q₂의 각 드레인이 서로 접속되어서 이것에서 출력단자(8)가 도출된다. 또, 트랜지스터 Q₁, Q₂의 각 소오스는 각각 서로 극성을 달리하는 제1 및 제2의 전원 +B₁, -B₁에 접속된다. 또, 트랜지스터 Q₁, Q₂의 각 게이트는 펄스폭 피변조신호원 e 및 저항기 R₁, R₂의 각 직렬회로를 통해서 제3 및 제4의 서로 극성을 갈리 하는 전원 +B₂-B₂에 접속된다. 또 트랜지스터 Q₁, Q₂의 각 게이트. 소오스 사이에 각기 각 트랜지스터의 게이트를 그 각 순방향 전압 이상으로는 순방향으로 드이라브하지 않기 위한 스토퍼 다이오우드 D₁₂, D₂₂가 접속된다. 이 경우, 다이오드 D₁₂의 애노드가 트랜지스터 Q₁의 소오스에 접속되어, 그 캐소드가 트랜지스터 Q₁의 게이트에 접속된다. 또, 다이오드 D₂₂의 에노드가 트랜지스터 Q₂의 게이트에 접속되며, 그 캐소우드가 트랜지스터 Q₂의 소오스에 접속된다.

다음에, 제5도의 파형도에 의거하여, 이 제4도의 펄스폭 피변조신호 증폭회로의 동작을 설명하는데, 상술한 제2도의 회로와 기본적으로는 같은 동작이므로 일부 중복설명을 생략한다. 제5도 A에 펄스폭 피변조신호의 전압 Vi의 파형을 나타내며, 제5도 B에 출력단자(8)의 출력전압 Vo의 파형을 나타낸다. 그리고, 제5도 C 및 D에 제4도와 같은 트랜지스터 Q₁및 Q₂의 각 소오스. 드레인 사이에 흐르는 전류 I₁, I₃의 파형을 나타낸다. 이들 파형 I₁, I₃는 각각, 상술한 제2도의 트랜지스터 Q₁, 다이오우드 D₁₁, 트랜지스터 Q₂및 다이오우드 D₂₁에 각각 흐르는 전류의 합성된 것과 대충 같아진다. 제5도 E에 캐리어 제거여파기(9)에 흐르는 전류 I₀의 파형을 나타낸다.

제6도에 전계효과 트랜지스터 Q₁, Q₂의 드레인·소오스 사이 전압 V_DS-드레인 전류 I_D의 특성을 나타낸다. 이것에 의하면, V_DS의 정부(正負)에 있어서, 그 직선의 구배가 약간 다르며, 전계효과 트랜지스터를 정 트랜지스터 및 역트랜지스터로서 각각 동작시킬 경우에 응해서 그 콘덕턴스 및 내압이 다르지만, 이 경우, 내압이 필요로 하는 영역에 있어서는 트랜지스터 Q₁, Q₂를 정 트랜지스터로서 사용하고, 역전류 영역에서는 이 트랜지스터 Q₁, Q₂를 역트랜지스터로서 마치 소오스 폴로워와 같이 사용하여 정트랜지스터일때와 대충 같은 출력저항으로 역전류를 흘리고 있다. 또, 스피이드가 빠른 영역에서는 트랜지스터 Q₁, Q₂의 게이트·스오스 사이에 접속된 스토퍼 다이오우드 D₁₂, D₂₂가 위력을 발휘한다.

다음에, 제7도에 의거하여, 본 발명의 다른 실시예를 설명하겠으나, 상술한 제2도 및 제4도와 대응하는 부분에는 동일부호를 붙여서 중복설명을 생략한다. 이 제7도에 있어서는, 펄스폭 피변조신호원 e를 각각 콜렉터폴로워형의 바이폴라트랜지스터 Q_1a, Q_2a를 통해서 제1 및 제2의 전계효과 트랜지스터 Q₁, Q₂에 접속하도록 한 경우이다. 이 제7도의 희로의 경우에는, 트랜지스터 Q₁, Q₂를 풀드라이브하고 있을 때에, 그 게이트·소오스 사이 전압을 OV까지 취할 수가 있으며, 펄스폭 피변조신호의 주파수가 넓은 경우에 사용해서 매우 알맞는 것이다.

상술한 실시예에서는, 제1 및 제2의 전계효과트랜지스터로서, 최근 개발된 직렬저항과 변환콘덕턴스와의 적(積)이 1보다 작으며, 채널의 전장(全長)이 팬티슬루하지 않는 상태로, 동작하는 3극관특성을 갖는 전계효과 트랜지스터로서의 종형접합형 전계효과트랜지스터를 사용할 수가 있으므로, 다음에 이 종형 접합형 전계효과트랜지스터에 대해 설명한다. 이 트랜지스터는 종래 널리 알려져 있는 접합형전계효과 트랜지스터가 5극관 특성을 나타내는데 대해, 이것은 3극관 특성을 나타내는 것으로서 저출력 임피던스, 대변환덕턴스를 가지며, 퍽이나 대전력으서 동작한다고 하는 뛰어난 트랜지스터이다. 이 트랜지스터는 예컨대 오우디오회로의 출력증폭회로의 증폭소자로서 사용하여 매우 알맞는 것이다.

먼저, 이 트랜지스터의 1례를 제8도에 의거하여 설명한다. 제8도는 이종형접합형 전계효과트랜지스터의 l례를 나타내며, 저불순물농도로서 고저항의 진성반도체영역(11) 위에 링상으로 P형 반도체영역(12)이 형성되며, 이 진성반도체영역(11) 및 P형 반도체영역(12) 위에 걸쳐서 N형의 고불순물농도 반도체영역(13)이 형성된다. 그리고 진성반도체영역(11)의 하면에 드레인전극 D가 형성되며, P형 반도체영역(12)위에 게이트전극 G가 형성되고, N형 불순물농도 반도체영역(13) 위에 소오스전극 S가 형성되어 구성되는 것이다. 그리고 이 종형접합형 전계효과 트랜지스터로서는, 이 제8도의 트랜지스터를 다수합체 형성에서 이루어지는 제9도에 나타낸 바와 같은 트랜지스터가 실제적이다. 즉, 이 제9도에 있어서는 제8도와 대응하는 부분이 동일 부호를 붙이겠으나, P형 반도체영역(12)은 메시(mesh) 상으로 형성되어 있다. 또, 드레인전극 D아래에 있어서는 N형의 고불순물농도 반도체영역(14)이 형성되어 있다.

이 종형접합형 전계효과트랜지스터에서는 소오스전극 S에서 P형 반도체영역(12)의 주변에 형성되는 채널에 이르는 거리가 짧으며, 또 채널길이 자체도 짧다.

일반적으로 접합형 전계효과 트랜지스터의 겉보기의 변환콘덕턴스 g_m은

와 같이 표시되고 있었다. 단, G_m은 진(眞)의 변환콘덕턴스, Rc는 직열저항이다. 그리그 종래 널리 행하여지고 있던 접합형 전계효과 트랜지스터에서는 소오스전극에서 채널에 이르기까지의 저항이 크며, 또, 채널 자체가 가늘고 긴 것이므로 그 저항도 높고, 또, 채널에서 드레인에 이르는 저항이 높고, 이 결과 직열저항 Rc가 매우 크기 때문에 이 외관상의 변환에 콘덕턴스g_m은 직렬저항Rc의 역수와 대충 같았다. 이 때문에 종래의 접합형 전계효과트랜지스터에서는 5극관특성을 나타내며, 드레인전압 대 드레인전류의 특성은, 드레인전압이 증대함에 따라서 드레인전류가 포화하는 경향이 있었다.

그러나, 이 종형접합헝 전계효과 트랜지스터에서는, 직렬저항이 매우 작으며, 또 변환콘덕턴스 G_m이 크며, 그리고 전체로서 직렬저항 Rc와 진의 변환콘덕턴스 G_m과의 적이 1보다 작다고 하는 특징을 가지고 있는 것이다.

이 종형접합형 전계효과트랜지스터의 드레인전압 V_D-드레인전류 I_D의 특성의 1례를 제10도에 나타낸다.

이 경우, 횡축은 드레인전압 V_D(V), 종축은 드레인전류 I_D(mA)이고 파라미터로서 게이터전압 V_G가 0-2, -4, -6, -8 및 -10(V)인 경우이다. 이 특성곡선은 이른바 3극관의 특성에 근사하고 있다. 그리고 이 직렬저항 Rc는 전압변동에 의해서도 거의 변동치 않고 일정하며, 또 겉보기의 변환콘덕턴스 g_m은 공핍층의 폭의 변동에 의한 진의 변환 콘덕턴스 G_m에 대충 가깝게 되어 있다. 그리고, 변환콘덕턴스 G_m과 직렬저항 Rc와의 적이 1보다 작으므로 상술한 바와 같이 그 드레인전압 V_D-드레인전류 I_D특성곡선은 3극관특성에 가까운 특성으로 되어, 변형이 적은 대출력을 얻을 수 있는 전계효과트랜지스터로 된다. 이 경우, 직렬저항 Rc는 소오스전극에서 채널까지의 저항, 채널자체의 저항, 소오스영역이 되는 고저항반도체영역(1) 내의 저항 등의 합으로 된다.

상술한 본 발명에 의하면, 제1 및 제2의 전계효과트랜지스터의 각 게이터에 펄스폭 피변조신호가 공급되며, 그 각 한쪽의 출력전극이 서로 접속되어서 출력단자가 도출되며, 그 출력단자가 인덕턴스소자를 갖는 캐리어 제거여파기를 통해서 부하에 접속되며, 제1 및 제2의 전계효과 트랜지스터의 각 다른쪽의 출력전극이 서로 극성을 달리 하는 제1 및 제2의 전원에 접속되어 펄스폭 피변조신호 증폭회로가 구성되는 것이므로, 고가의 고속용 역전류용 다이오우드를 사용하는 일이 없으며, 더구나 전계효과 트랜지스터에는 소수케리아 축적 시간(storage time)이 거의 0과 같으므로 스위칭 찌그러짐(distortion)이 생기지 않게 되어 응답 속도가 빨라진다.

Claims (1)

1. 도면에 표시하고 본문에 상술한 바와 같이 제1 및 제2의 단자를 갖는 직류전압원과, 제각기 게이트, 소오스 및 드레인전극을 갖는 제1 및 제2의 전계효과트랜지스터에 있이서 소오스와 드레인전극을 상기 직류전압원의 제1 및 제2의 단자 사이에 푸쉬플·드레인 폴로워증폭형식으로 접속하고, 상기 제1 및 제2의 전계효과 트랜지스터의 드레인 공통접속점에 접속되는 출력단자와, 상기 제1 및 제2의 전계효과트랜지스터의 각각의 게이트전극에 증폭되어야 할 펄스폭피변조신호를 공급하는 신호 공급원과, 상기 출력단자와 기준전위점과의 사이에 직렬 접속되는 인덕턴스와 부하를 갖는 출력단을 가지며, 상기 제1 및 제2의 전계효과트랜지스터의 각각의 순방향전도성과 역방향 전도성이 대충 동일하게 되어짐으로써 상기 인덕턴스의 충전전류와 방전전류가 도통 상태에 있는 상기 제1 또는 제2의 전계효과 트랜지스터의 드레인. 소오스 전극사이를 통해서 번갈아 흐르도록 한 것을 특징으로 하는 펄스폭 피변조신호 증폭회로.

Images