TWI509787B - 自旋轉矩轉移記憶體單元結構及方法 - Google Patents

自旋轉矩轉移記憶體單元結構及方法 Download PDF

Info

Publication number
TWI509787B
TWI509787B TW100133502A TW100133502A TWI509787B TW I509787 B TWI509787 B TW I509787B TW 100133502 A TW100133502 A TW 100133502A TW 100133502 A TW100133502 A TW 100133502A TW I509787 B TWI509787 B TW I509787B
Authority
TW
Taiwan
Prior art keywords
electrode
multiferroic
ferromagnetic
memory cell
stt
Prior art date
Application number
TW100133502A
Other languages
English (en)
Other versions
TW201214692A (en
Inventor
Stephen J Kramer
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201214692A publication Critical patent/TW201214692A/zh
Application granted granted Critical
Publication of TWI509787B publication Critical patent/TWI509787B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

自旋轉矩轉移記憶體單元結構及方法
本發明一般而言係關於半導體記憶體裝置、方法及系統，且更特定而言係關於自旋轉矩轉移(STT)記憶體單元結構及方法。
通常提供記憶體裝置作為電腦或其他電子裝置中之內部半導體積體電路。存在諸多不同類型之記憶體，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體、電阻可變記憶體(諸如相變隨機存取記憶體(PCRAM)及電阻式隨機存取記憶體(RRAM))及磁性隨機存取記憶體(MRAM)(諸如自旋轉矩轉移隨機存取記憶體(STT RAM))，以及其他記憶體。
MRAM裝置可採用可由於磁矩之不同相對定向(例如，平行及反平行)而被視為一多狀態電阻器之一磁性穿隧接面(MTJ)，該磁性穿隧接面可改變穿過該裝置之一電流之量值。在一寫入過程中，可使用由穿過導電線(例如，字線及位元線)之電流所致之磁場來切換該MTJ之一「自由」材料之一磁矩方向，此可將該裝置置於一高或低電阻狀態下。然後可使用一讀取過程來判定單元之狀態。
隨著MRAM單元之大小減少，毗鄰單元之間的距離亦減少，此可導致由用於切換磁矩方向之電流承載線所致之單元干擾增加。作為一實例，與一MRAM裝置相關聯之寫入電流可係約10 mA，隨著MRAM單元及電流承載線之大小減少，此可係困難的。舉例而言，較小寬度線可需要較大電流以產生必要切換場，此增加電力消耗。
STT裝置共用先前MTJ單元之操作特徵中之某些操作特徵；然而，可藉由自旋轉極化電流自身之通過產生自由材料磁矩之切換(例如，寫入過程)。舉例而言，優先地極化穿過使其磁矩沿一既定方向定向之一第一磁性材料(例如，一「釘紮」材料)之非極化傳導電子，此係藉由使該等非極化傳導電子藉由與該材料中之極化束縛電子之一量子機械交換相互作用而穿過彼材料所達成。自經磁化材料之表面反射之傳導電子以及穿過其之彼等傳導電子可出現此一極化。此一極化過程之效率可相依於該材料之結晶質結構。當經極化之傳導電子之此一串流順序地穿過其極化方向在空間中不固定之一第二磁性材料(例如，「自由」材料)時，該等經極化之傳導電子對磁性材料中之束縛電子施加一矩，其若充足則可使該等束縛電子之極化反向且藉此使該磁性材料之磁矩反向。
使用該單元內部之一電流來致使磁矩反向提供與產生一外部磁場(例如，自毗鄰電流承載線)所需要之彼等電流相比較小的電流(例如，約200微安)以產生力矩切換。然而，用於產生STT RAM單元中之磁矩切換之電流中之進一步減小可提供益處，諸如進一步減小與此等單元相關聯之材料中之能量消耗及熱分佈(此可改良單元完整性及可靠性)，以及其他益處。
本文中闡述自旋轉矩轉移(STT)記憶體單元結構及方法。一或多個STT記憶體單元結構包含定位於一鐵磁性儲存材料與接觸一反鐵磁性材料之一釘紮鐵磁性材料之間的一穿隧障壁材料。該穿隧障壁材料係一多鐵性材料，且該反鐵磁性材料、該鐵磁性儲存材料及該釘紮鐵磁性材料係定位於一第一電極與一第二電極之間。
本發明之實施例提供各種益處，諸如經由一所施加電場提供在STT記憶體單元內之磁性切換(例如，由於在一多鐵性材料接觸與該單元相關聯之一鐵磁性儲存材料之間的交換耦合)。與先前STT記憶體單元相比，實施例可具備一減小的程式化電流。實施例亦可提供諸如在切換時之資料可靠性及/或穩定性增加(例如，藉由防止熱誘發磁性切換)、多位元STT記憶體單元容量及與先前STT記憶體單元相比之一經減小實體佔用面積以及其他益處等益處。
本文中之圖遵循一編號慣例，其中第一個數字或前幾個數字對應於圖式圖編號，且其餘數字識別圖式中之一元件或組件。不同圖之間的類似元件或組件可藉由使用類似數字來識別。舉例而言，在圖1中104可指代元件「04」，且在圖2中一類似元件可指代為204。如將瞭解，可添加、交換及/或省略本文中各種實施例中所展示之元件以便提供本發明之若干個額外實施例。另外，如將瞭解，圖中所提供之該等元件之比例及相對標度意欲圖解說明本發明之實施例且不應被視為一限定意義。
圖1A圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構100-1。記憶體單元結構100-1包括一堆疊結構，該堆疊結構包含定位於一鐵磁性儲存材料106與接觸一反鐵磁性材料112之一釘紮鐵磁性材料110之間的一穿隧障壁材料108。材料106、108、110及112形成一磁性穿隧接面(MTJ)元件且定位於一第一電極104(例如，一頂部電極)與一第二電極114(例如，一底部電極)之間。在本發明之各種實施例中，MTJ元件之穿隧障壁材料108係一多鐵性材料108。多鐵性材料108可展現耦合之鐵電性與鐵磁性及/或反鐵磁性。作為實例，多鐵性材料108可係BiFeO3 (BFO)、TbMn2 O5 、TbMnO3 、Bi4 Fe2 TiO12 或NiBi2 O4 以及其他多鐵性材料。
釘紮鐵磁性材料110中圖解說明之箭頭指示材料110內之磁化方向。箭頭105指示結構100-1之鐵磁性儲存材料106內之替代磁化方向(例如，與材料110之磁化方向相比，磁化方向105可在一平行或反平行定向之間切換)。如熟習此項技術者將瞭解，可將一自旋轉極化電流施加至記憶體結構100-1(例如，以垂直於電極104與114之間的平面組態之一電流)，當超過臨界切換電流密度(Jc)時該自旋轉極化電流可切換鐵磁性儲存材料106之磁化方向。不同磁化方向105可對應於一STT RAM單元之特定資料狀態。
在本發明之一或多項實施例中，可經由電場之施加來更改及/或控制一STT記憶體單元中之一「自由」磁性材料之磁性極化(例如，鐵磁性儲存材料106之磁化方向105)，此可提供諸如減小用於達成該單元內之磁性極化切換之程式化電流之益處以及其他益處。一或多個實施例包含充當與該STT記憶體單元相關聯之一MTJ元件之穿隧接面材料之一多鐵性材料(例如，一鐵電性反鐵磁性多鐵性材料及/或一鐵電性鐵磁性多鐵性材料)。
將一電場施加至多鐵性穿隧障壁材料(例如，108)可用於操縱(例如，旋轉)多鐵性材料內之反鐵磁性排序及/或鐵磁性排序(例如，藉由改變耦合至鐵磁性材料之鐵電性排序及/或多鐵性材料內之反鐵磁性排序)。作為一實例，流過結構100-1之一電流116(例如，一程式化電流)可產生穿過該堆疊結構之一電場115(例如，在頂部電極104與底部電極114之間產生之一電場)。電場115旋轉多鐵性穿隧障壁材料108內之鐵電性極化，此可減小在一程式化操作期間誘發自平行至反平行(或反之亦然)之磁化105(例如，相對於釘紮鐵磁性材料110之磁化方向)之切換所需之電流。在各種實施例中，多鐵性穿隧材料108可具有約1奈米(nm)或更小之一厚度。然而，材料108之厚度不限於此。例如，材料108之厚度可係適合用於執行為一自旋轉極化穿隧材料之各種厚度。
如下文進一步闡述，在各種實施例中，多鐵性穿隧障壁材料108內之一鐵電性極化改變(例如，作為一所施加電場之一結果)可改變多鐵性材料108之反鐵磁性及/或鐵磁性排序。作為多鐵性材料108與鐵磁性儲存材料106之間的交換耦合之一結果，該多鐵性材料之反鐵磁性及/或鐵磁性排序影響鐵磁性儲存材料106之磁性極化105。因此，一多鐵性材料(例如，108)內之鐵性次序參數之固有耦合(例如，鐵電性次序參數與鐵磁性及反鐵磁性次序參數中之任一者或兩者之耦合)可用於操縱(例如，切換)耦合至其之一鐵磁性材料(例如，106)之磁性極化(例如，105)。
在各種實施例中，可使用除頂部電極104與底部電極114外的一或多個電極將一電場提供至多鐵性材料108以更改鐵磁性儲存材料106之磁化方向105。如下文所述，該等額外電極可係在STT堆疊結構100-1外部。在一或多項實施例中，該等額外電極可係耦合至STT堆疊100-1之一存取裝置(例如，一垂直存取裝置)之閘極電極。
在某些例項中，多鐵性穿隧障壁108與鐵磁性儲存材料106之間的交換耦合可足以切換儲存材料106之磁化方向105(例如，自平行或反平行於釘紮材料110之磁化方向至反平行或平行)。在其中多鐵性材料108與儲存材料106之間的交換耦合不足以誘發儲存材料106之磁化方向105之一完全切換之例項中，可誘發可減小誘發STT記憶體單元中之完全切換所需之電流之一「磁矩」。此外，所誘發之磁矩可提供在切換時之資料可靠性及/或穩定性增加(例如，藉由防止熱誘發磁性切換)。
作為一實例，圖1B中圖解說明之STT記憶體單元結構100-2除頂部電極104及底部電極114外包含電極119-1及119-2。電極119-1及119-2係在圖1A中所展示之STT堆疊結構100-1外部。於此實例中，電極119-1及119-2經組態以將一電場120提供至多鐵性穿隧障壁材料108(例如，由於電極119-1與119-2之間的一所施加電壓差)。電場120影響多鐵性材料108之反鐵磁性排序，此可更改鐵磁性儲存材料106之可切換磁化方向105，如上文所述。箭頭117表示多鐵性穿隧障壁材料108之可切換鐵電性極化方向。
STT結構100-2包含定位於電極119-1與多鐵性材料108之一外部邊緣之間的一介電材料123-1及定位於電極119-2與多鐵性材料108之一相對外部邊緣部分之間的一介電材料123-2。介電材料123-1與123-2可係氧化物材料或其他介電材料，且可防止對多鐵性穿隧障壁材料108之損害。
在某些實施例中，可回應於電極119-1/119-2中之一者與電極104/114中之一者之間的一所施加電壓將一電場施加至多鐵性材料108。在各種實施例中，此一電場可足以更改材料106之磁化方向105(例如，由於多鐵性材料108中之所誘發極化改變所致的多鐵性材料與材料106之間的交換耦合)。
圖1C至圖1E圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構100-3。記憶體結構100-3包含圖1A中所展示之耦合至一存取裝置125之STT堆疊結構100-1。於此實例中，存取裝置係自一基板101形成或在其上形成之一垂直場效應電晶體(VEFT)125。該基板可係矽基板、絕緣體上矽(SOI)基板或藍寶石上矽(SOS)基板以及其他基板。
如結合圖1A與圖1B所述，STT結構100-3包含定位於一頂部電極104與一底部電極114之間的一MTJ元件。該MTJ之穿隧障壁材料108係一多鐵性材料。於此實例中，多鐵性穿隧障壁材料108係位於垂直存取裝置125之一第一閘極電極118-1與一第二閘極電極118-2之間。多鐵性穿隧障壁材料108接觸鐵磁性儲存材料106與釘紮鐵磁性材料110。多鐵性材料108之一第一邊緣部分與鐵磁性儲存材料106之一第一邊緣部分對準，且多鐵性材料108之一第二邊緣部分與鐵磁性儲存材料106之一第二邊緣部分對準。
閘極電極118-1及118-2經組態以與在STT記憶體單元上執行之一程式化操作相關聯地將一電場120提供至多鐵性材料108。於此實例中，對應於VFET 125之一閘極氧化物122-1/122-2使多鐵性穿隧障壁材料108與各別閘極電極118-1/118-2絕緣。如上文所述，磁化方向105係可切換的(例如，在相對於釘紮材料110之磁化方向之一平行定向與反平行定向之間)。電場120之方向影響多鐵性材料108之鐵電性極化方向117，此可誘發多鐵性材料108與鐵磁性材料106之間的反鐵磁性交換耦合，此可藉此更改材料106之磁化方向105。
舉例而言，圖1D之實施例圖解說明經由閘極電極118-1與118-2之間的一所施加電壓差提供至STT結構100-3之一電場120-1。箭頭117-1指示由於所施加電場120-1在多鐵性穿隧障壁材料108內之所誘發鐵電性極化方向。箭頭105-1指示對應於MTJ之鐵磁性儲存材料106之磁化方向(例如，於此實例中，平行於釘紮鐵磁性材料110之磁化方向)。材料108內之所誘發鐵電性極化117-1影響多鐵性材料108之反鐵磁性排序，此又影響鐵磁性儲存材料106之磁化方向105-1。箭頭117-1及105-1係實例且並不表示各別材料內之實際次序參數定向。
圖1E中圖解說明之實施例圖解說明經由閘極電極118-1與118-2之間的一所施加電壓差提供至STT結構100-3之一電場120-2。箭頭117-2指示由於所施加電場120-2在多鐵性穿隧障壁材料108內之所誘發鐵電性極化方向。箭頭105-2指示對應於該MTJ之鐵磁性儲存材料106之磁化方向(例如，反平行於釘紮鐵磁性材料110之磁化方向)。於此實例中，由於電場120-2在多鐵性材料108與儲存材料106之間的所誘發交換耦合足以切換儲存材料106之磁化方向105(例如，自圖1D中所展示之平行定向105-1至圖1E中所展示之反平行定向105-2)。箭頭112-1及105-2係實例且並不表示各別材料內之實際次序參數定向。
如上文提及，在一或多項實施例中，電極(例如，118-1與118-2)之間的電場(例如，120-2)並不足以完全切換鐵磁性儲存材料106之磁化105。然而，於此等情形中，可在儲存材料106內誘發一剩餘磁矩，此可減小對STT記憶體單元中之切換之障壁。例如，由於在所施加電場120-2下多鐵性穿隧障壁材料108與儲存材料106之間的交換耦合而減小用以誘發磁化切換(例如，自方向105-1至105-2)之所需程式化電流密度。
在一或多項實施例中，閘極電極118-1/118-2可形成一「環繞閘極」結構。舉例而言，電極118-1/118-2可捲繞存取裝置125。在某些此等實施例中，電極118-1/118-2可係可環繞存取裝置125及/或多鐵性材料(例如，108)之一單個閘極電極。
圖2A圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構200-1。記憶體單元結構200-1係包括一堆疊結構之一多位元結構，該堆疊結構包含定位於一第一鐵磁性儲存材料206-1與一第一釘紮鐵磁性材料210-1之間的一第一多鐵性穿隧障壁材料208-1。結構200-1包含定位於一第二鐵磁性儲存材料206-2與一第二釘紮鐵磁性材料210-2之間的一第二多鐵性穿隧障壁材料208-2。一反鐵磁性材料212係位於釘紮鐵磁性材料210-1與210-2之間。因此，材料206-1、208-1、210-1及212形成定位於一頂部電極204與一底部電極214之間的一第一MTJ元件。類似地，材料206-2、208-2、210-2及212形成定位於頂部電極204與底部電極214之間的一第二MTJ元件。於此實例中，第一鐵磁性儲存材料506-1接觸頂部電極204且第二鐵磁性儲存材料506-2接觸底部電極214。
釘紮鐵磁性材料210-1及210-2中圖解說明之箭頭指示各別材料210-1及210-2內之磁化方向。箭頭205-1及205-2指示結構200-1之各別鐵磁性儲存材料206-1及206-2內之磁化之替代方向(例如，與各別釘紮材料210-1及210-2之磁化方向相比，磁化方向205-1及205-2在一平行或反平行定向之間切換)。
電流216可表示施加至記憶體結構200-1之一自旋轉極化電流(例如，在垂直於電極204與214之間的平面組態之一電流中)。電流216產生旋轉多鐵性穿隧障壁材料208-1及208-2之鐵電性極化之一電場215，此可減小誘發各別鐵磁性儲存材料506-1及506-2之磁化方向205-1及205-2之切換所需之臨界電流密度(Jc)之量值。
如上文所述，回應於一所施加電場而在多鐵性材料208-1/208-2與鐵磁性儲存材料206-1/206-2之間的交換耦合可影響鐵磁性儲存材料206-1/206-2之磁性極化205-1/205-2。作為一實例，圖2B中圖解說明之STT結構200-2包含一堆疊結構，諸如耦合至一垂直存取裝置225之結構200-1。VFET 225之閘極電極218-1及218-2經組態以將一電場(例如，220)提供至多鐵性穿隧障壁材料208-1及208-2，以更改鐵磁性儲存材料206-1之磁化方向205-1及/或更改鐵磁性儲存材料206-2之磁化方向205-2。一閘極氧化物材料222-1/222-2圖解說明來自閘極電極218-1/218-2之第一及第二MTJ元件。
在圖2B中圖解說明之實例中，所提供之電場220導致磁化方向205-1及205-2具有相對於釘紮鐵電性材料210-1及210-2之磁化之一反平行組態。箭頭217-1及217-2分別指示由於所施加電場220所致的多鐵性材料208-1及208-2之所誘發鐵電性極化方向。如上文所述，所誘發之極化217-1及217-2可有助於(例如，干擾)由於多鐵性穿隧障壁材料208-1/208-2與各別鐵磁性儲存材料206-1/206-2之間的交換耦合所致的磁化方向205-1及205-2。箭頭217-1、217-2、205-1及205-2係實例且並不表示各別材料內之實際次序參數定向。
在各種實施例中，第一多鐵性穿隧障壁材料208-1可具有與第二多鐵性穿隧障壁材料208-2不同之一鐵電極化性。多鐵性材料208-1/208-2之間的不同鐵電極化性可導致與特定多鐵性材料相關聯之不同電壓要求。因此，產生足以旋轉多鐵性材料(例如，208-1及208-2)內之反鐵磁性及/或鐵磁性次序之一電場(例如，220)所需之閘極電極218-1與218-2之間的所施加電壓差可相依於多鐵性材料之類型而變化。作為一實例，第一多鐵性穿隧障壁材料208-1可係BiFeO3 (BFO)且第二多鐵性穿隧障壁材料208-2可係TbMn2 O5 ，或具有不同於多鐵性材料208-1之鐵電極化性之另一多鐵性材料。在某些此等實施例中，提供至堆疊結構200-2之一特定電場(例如，220)可足以切換第一與第二鐵電性儲存材料206-1/206-2中之一者之磁化方向，但不足以切換另一鐵磁性儲存材料206-1/206-2之磁化方向。因此，磁化方向205-1與205-2之相對定向可經由一所施加電場(例如，220)來控制。
磁化方向205-1與205-2之不同相對定向可對應於堆疊結構200-2之不同電阻值，該等不同電阻值又可對應於多個不同資料狀態。舉例而言，可藉由提供穿過堆疊200-2之一讀取電流(例如，經由如圖3中所闡述之一位元線及源極線)並判定與其相關聯之一電阻位準(例如，經由位元線與源極線之間的一所感測電壓差)來執行一讀取操作。作為一項實例，當磁化205-1及205-2皆反平行於釘紮鐵磁性材料210-1及210-2之磁化(例如，如圖2B中所展示)時，結構200-2之電阻位準可對應於一第一多位元資料狀態(例如，「11」)。在此實例中，當磁化205-1反平行於材料210-1且磁化205-2平行於材料210-2時結構200-2之電阻位準可對應於一第二多位元資料狀態(例如，「10」)，當磁化205-1平行於材料210-1且磁化205-2反平行於材料210-2時結構200-2之電阻位準可對應於一第三多位元資料狀態(例如，「01」)，且當磁化205-1及205-2兩者皆平行於材料210-1及210-2時結構200-2之電阻位準可對應於一第四多位元資料狀態(例如，「00」)。
本文中所闡述之電極(例如，104、114、118-1、118-2、119-1、119-2、204、214、218-1、218-2)可由各種導電材料或複合結構製成，舉例而言，包含(但不限於)鈦(Ti)、TiN(氮化鈦)、TaN(氮化鉭)、銅、銥、鉑、釕、鉭及/或鎢。作為一實例，在一或多項實施例中，底部電極(例如，114、214)可包含一種子材料或可包含一種子材料/導電材料/覆蓋材料複合組態。
儘管實施例並不限於特定材料，但鐵磁性儲存材料(例如，106、206-1、206-2)可係(舉例而言)CoFeB、NiFe或經反鐵磁性耦合之材料(諸如CoFeB/Ru/CoFeB)。穿隧障壁材料(例如，108、208-1、208-2)可係(舉例而言)MgO、Al2 O3 或其他磁性絕緣體。釘紮鐵磁性材料(例如，110、210-1、210-2)可係(舉例而言)Fe、FeNi、Co、FeB、CoFeB或各種合成反鐵磁性(SAF)結構(諸如CoFe/Ru/CoFe或CoFe/Ru/CoFeB)。反鐵磁性材料(例如，112、212)可係(舉例而言)NiO、CoO、FeMn、PtMn、IrMn、或NiMn。多鐵性穿隧障壁材料(例如，108、208-1、208-2)可係(舉例而言)BiFeO3 (BFO)、TbMn2 O5 、TbMnO3 、Bi4 Fe2 TiO12 或NiBi2 O4 。
圖3圖解說明根據本發明之實施例具有一或多個STT記憶體單元結構之一記憶體陣列350之一部分。一STT RAM單元可包含耦合至一存取電晶體325之一STT記憶體單元結構(例如，諸如上文所闡述之結構100-1、100-2、100-3、200-1及200-2)。存取電晶體325可係諸如圖1A至圖1C與圖2B中所展示之彼等垂直FET之一垂直FET。
在此實例中，陣列350包含一位元線352、一字線354、一源極線356、讀取/寫入電路360、一位元線參考366及一感測放大器362。STT記憶體結構300可包含一或多個MTJ元件。如上文所述，STT記憶體結構300之MTJ元件可包含係一多鐵性材料(例如，108、208-1、208-2)之一穿隧障壁材料。
在操作中，STT記憶體單元結構300可經選擇以被程式化。可經由跨越對應於結構300之電極(例如，電極118-1、118-2、119-1、119-2、218-1、218-2)所施加之電壓差提供一電場以誘發結構300之多鐵性穿隧障壁材料中之磁性極化改變，此導致結構300之該(等)鐵磁性儲存材料內之對應磁化改變。在各種例項中，所施加電場可足以切換該(等)儲存材料之磁化方向(例如，在不將額外程式化電流提供至該單元之情形下)。
在其中所施加電場不足以誘發該(等)鐵磁性儲存材料之磁化之完全切換之例項中，可將一程式化電流施加至該單元，且該電流可經單元結構300之該(等)釘紮鐵磁性材料自旋轉極化以使得對該(等)鐵磁性儲存材料(例如，鐵磁性儲存材料106、206-1、206-2)施加一矩(例如，除由於該(等)儲存材料和與其接觸之一或多個多鐵性材料之間的交換耦合而提供至該(等)鐵磁性儲存材料內之磁矩之矩之外的一矩)，此可切換該(等)鐵磁性儲存材料之磁化以程式化(例如，寫入至)該單元。以此方式，該電場之施加可用於減小切換該STT記憶體單元之該(等)鐵磁性儲存材料內之該等磁化方向所需之程式化電流(例如，臨界切換電流)。
在其中使用一程式化電流之程式化操作中，讀取/寫入電路360可產生一程式化電流至位元線352及源極線356。一旦根據該程式化電流之自旋轉極性磁化該鐵磁性儲存材料，即將該經程式化狀態寫入至STT RAM單元。
為讀取該STT RAM單元，讀取/寫入電路360產生穿過結構300及電晶體325至位元線352及源極線356之一讀取電流。該STT RAM單元之經程式化狀態相依於跨越結構300之電阻，該電阻可由位元線352與源極線356之間的電壓差來判定。在一或多項實施例中，該電壓差可與一參考366進行比較並由一感測放大器362放大。
本發明之一或多項實施例可經由所施加電場誘發一STT RAM單元內之磁化切換，此可提供各種益處。舉例而言，若干實施例可減小誘發STT RAM單元中之磁化切換所需之電流密度。若干實施例亦可協助避免熱誘發磁性切換，此可提供與STT RAM單元相關聯之可靠性及/或穩定性增加，以及其他益處。若干實施例可包含具有減小的電流密度要求用於程式化之多位元STT記憶體單元結構且可具有與先前STT記憶體單元相比減小之一實體佔用面積以及其他益處。
本文中闡述自旋轉矩轉移(STT)記憶體單元結構及方法。一或多個STT記憶體單元結構包含定位於一鐵磁性儲存材料與接觸一反鐵磁性材料之一釘紮鐵磁性材料之間的一穿隧障壁材料。該穿隧障壁材料係一多鐵性材料且該反鐵磁性材料、該鐵磁性儲存材料與該釘紮鐵磁性材料係定位於一第一電極與一第二電極之間。
儘管本文中已圖解說明並闡述了具體實施例，但熟習此項技術者將瞭解，經計算以達成相同結果之一配置可替代所展示之具體實施例。本發明意欲涵蓋本發明之各種實施例之修改或變化形式。應理解，已以一說明性方式而非一限制性方式作出以上闡述。在審閱以上說明之後，熟習此項技術者將明瞭以上實施例之組合及本文中未具體闡述之其他實施例。本發明之各種實施例之範疇包含其中使用以上結構及方法之其他應用。因此，本發明各種實施例之範疇應參考隨附申請專利範圍以及授權此等申請專利範圍之等效物之全部範圍來判定。
在前述實施方式中，出於簡化本發明之目的，將各種特徵一起組合於一單個實施例中。本發明之此方法不應解釋為反映本發明之所揭示實施例必須使用比明確陳述於每一請求項中更多之特徵之一意圖。而是，如以下申請專利範圍反映：發明性標的物在於少於一單個所揭示實施例之所有特徵。因此，藉此將以下申請專利範圍併入實施方式中，其中每一請求項獨立地作為一單獨實施例。
100-1．．．自旋轉矩轉移記憶體單元結構
100-2．．．自旋轉矩轉移記憶體單元結構
100-3．．．自旋轉矩轉移記憶體單元結構
101．．．基板
104．．．頂部電極
106．．．鐵磁性儲存材料
108．．．多鐵性穿隧障壁材料
110．．．釘紮鐵磁性材料
112．．．反鐵磁性材料
114．．．底部電極
115．．．電場
116．．．電流
118-1．．．閘極電極
118-2．．．閘極電極
119-1．．．電極
119-2．．．電極
120．．．電場
120-1．．．電場
120-2．．．電場
122-1．．．閘極氧化物
122-2．．．閘極氧化物
123-1．．．介電材料
123-2．．．介電材料
125．．．垂直場效應電晶體
200-1．．．自旋轉矩轉移記憶體單元結構
200-2．．．自旋轉矩轉移記憶體單元結構
204．．．頂部電極
206-1．．．第一鐵磁性儲存材料
206-2．．．第二鐵磁性儲存材料
208-1．．．第一多鐵性穿隧障壁材料
208-2．．．第二多鐵性穿隧障壁材料
210-1．．．第一釘紮鐵磁性材料
210-2．．．第二釘紮鐵磁性材料
212．．．反鐵磁性材料
214．．．電極
215．．．電場
216．．．電流
218-1．．．閘極電極
218-2．．．閘極電極
220．．．電場
222-1．．．閘極氧化物材料
222-2．．．閘極氧化物材料
225．．．垂直存取裝置
300．．．自旋轉矩轉移記憶體結構
325．．．電晶體
350．．．陣列
352．．．位元線
354．．．字線
356．．．源極線
360．．．讀取/寫入電路
362．．．感測放大器
366．．．位元線參考
圖1A圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構。
圖1B圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構。
圖1C至圖1E圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構。
圖2A圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構。
圖2B圖解說明根據本發明之一或多項實施例之一STT記憶體單元結構。
圖3圖解說明根據本發明之實施例具有一或多個STT記憶體單元結構之一記憶體陣列之一部分。
100-2．．．自旋轉矩轉移記憶體單元結構
104．．．頂部電極
106．．．鐵磁性儲存材料
108．．．多鐵性穿隧障壁材料
110．．．釘紮鐵磁性材料
112．．．反鐵磁性材料
114．．．底部電極
119-1．．．電極
119-2．．．電極
120．．．電場
123-1．．．介電材料
123-2．．．介電材料

Claims (18)

  1. 一種自旋轉矩轉移(STT)記憶體單元結構，其包括：一穿隧障壁材料，其定位於一鐵磁性儲存材料與接觸一反鐵磁性材料之一釘紮鐵磁性材料之間；其中該穿隧障壁材料係一多鐵性材料，且其中該反鐵磁性材料、該鐵磁性儲存材料與該釘紮鐵磁性材料係定位於一第一電極與一第二電極之間；且其中該STT記憶體單元結構包含一第三電極，該第三電極經組態以回應於該第三電極與該第一電極及該第二電極中之至少一者之間的一所施加電壓而將一電場提供至該多鐵性材料。
  2. 如請求項1之記憶體單元結構，其中提供至該多鐵性材料之該電場足以：誘發該多鐵性材料之反鐵磁性及/或鐵磁性排序之一改變；及提供該多鐵性材料與該鐵磁性儲存材料之間的反鐵磁性交換耦合及/或鐵磁性交換耦合以使得更改該鐵磁性儲存材料之一磁化。
  3. 如請求項1之記憶體單元結構，其中該第三電極係一垂直存取裝置之一閘極。
  4. 如請求項1之記憶體單元結構，其包含一第四電極，該第三電極及第四電極經組態以回應於施加於該第三電極與該第四電極之間的一電壓而將一電場提供至該多鐵性材料。
  5. 如請求項4之記憶體單元結構，其中該第三電極及該第四電極中之至少一者係一垂直存取裝置之閘極。
  6. 如請求項4之記憶體單元結構，其中一介電材料係定位於該多鐵性材料與該第三電極及該第四電極之間。
  7. 如請求項1之記憶體單元結構，其中該多鐵性材料接觸該鐵磁性儲存材料及該釘紮鐵磁性材料。
  8. 一種自旋轉矩轉移(STT)記憶體單元，其包括：一堆疊結構，其包含：一第一磁性穿隧接面(MTJ)元件，其定位於一頂部電極與一底部電極之間，其中該第一MTJ之一穿隧障壁材料係一第一多鐵性材料；一第二MTJ元件，其定位於該頂部電極與該底部電極之間，其中該第二MTJ元件之一穿隧障壁材料係一第二多鐵性材料；及一存取裝置，其耦合至該堆疊結構，其中該存取裝置係一垂直存取裝置，且其中該第一多鐵性材料及該第二多鐵性材料係位於該垂直存取裝置之一第一閘極電極與一第二閘極電極之間。
  9. 如請求項8之記憶體單元，其中該第一閘極電極及該第二閘極電極經組態以與對該STT記憶體單元執行之一程式化操作相關聯地將一電場提供至該第一MTJ及該第二MTJ之該穿隧障壁材料。
  10. 如請求項8之記憶體單元，其中：該第一多鐵性材料係定位於與該第一MTJ元件相關聯 之一第一鐵磁性儲存材料與一第一釘紮鐵磁性材料之間；且該第二多鐵性材料係定位於與該第二MTJ元件相關聯之一第二鐵磁性儲存材料與一第二釘紮鐵磁性材料之間。
  11. 如請求項10之記憶體單元，其中該第一鐵磁性儲存材料接觸該頂部電極且該第二鐵磁性儲存材料接觸該底部電極。
  12. 如請求項8之記憶體單元，其中該第一多鐵性材料與該第二多鐵性材料具有不同的鐵電極化性。
  13. 一種自旋轉矩轉移(STT)記憶體單元，其包括：一磁性穿隧接面(MTJ)元件，其定位於一頂部電極與一底部電極之間，其中該MTJ之一穿隧障壁材料係一多鐵性材料；及一垂直存取裝置，其耦合至該MTJ元件，其中該多鐵性材料係位於該垂直存取裝置之一第一閘極電極與一第二閘極電極之間。
  14. 如請求項13之記憶體單元，其中該第一閘極電極及該第二閘極電極中之至少一者經組態以與對該STT記憶體單元執行之一程式化操作相關聯地將一電場提供至該多鐵性材料。
  15. 如請求項13之記憶體單元，其中該多鐵性材料包含：一第一邊緣部分，其與該MTJ元件之一鐵磁性儲存材料之一第一邊緣部分對準；及 一第二邊緣部分，其與該MTJ元件之該鐵磁性儲存材料之一第二邊緣部分對準。
  16. 一種操作一自旋轉矩轉移(STT)記憶體單元之方法，該方法包括：藉由將一電場提供至該STT記憶體單元之一第一磁性穿隧接面(MTJ)元件之一第一多鐵性穿隧障壁材料來更改該第一MTJ元件之一第一自由鐵磁性儲存材料之一磁化方向；其中該STT記憶體單元包含一第一電極及一第二電極，該第一MTJ元件之一鐵磁性儲存材料、一釘紮鐵磁性材料及一反鐵磁性材料係定位於該第一電極及該第二電極之間；且其中將該電場提供至該第一多鐵性穿隧障壁材料包含在對應於該STT記憶體單元之一垂直存取裝置之一第一閘極電極與一第二閘極電極之間施加一電壓差。
  17. 如請求項16之方法，自該第一組態至該第二組態切換該磁化方向包含以下各項中之至少一者：自平行於該MTJ元件之一釘紮鐵磁性材料之一磁化方向之一組態至反平行於該釘紮鐵磁性材料之該磁化方向之一磁化方向切換該磁化方向；及自反平行於該釘紮鐵磁性材料之該磁化方向之一組態至平行於該釘紮鐵磁性材料之該磁化方向之一磁化方向切換該磁化方向。
  18. 如請求項16之方法，其包含判定由提供至該第一多鐵性 穿隧障壁材料之該電場誘發之該STT記憶體單元之一狀態。
TW100133502A 2010-09-17 2011-09-16 自旋轉矩轉移記憶體單元結構及方法 TWI509787B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/885,100 US8300454B2 (en) 2010-09-17 2010-09-17 Spin torque transfer memory cell structures and methods

Publications (2)

Publication Number Publication Date
TW201214692A TW201214692A (en) 2012-04-01
TWI509787B true TWI509787B (zh) 2015-11-21

Family

ID=45817654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133502A TWI509787B (zh) 2010-09-17 2011-09-16 自旋轉矩轉移記憶體單元結構及方法

Country Status (8)

Country Link
US (3) US8300454B2 (zh)
EP (1) EP2617037B1 (zh)
JP (1) JP5618224B2 (zh)
KR (1) KR101496064B1 (zh)
CN (1) CN103119653B (zh)
SG (1) SG188975A1 (zh)
TW (1) TWI509787B (zh)
WO (1) WO2012036734A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
CN102544049B (zh) * 2010-12-22 2014-04-16 中国科学院微电子研究所 三维半导体存储器件及其制备方法
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN103515426A (zh) * 2012-06-20 2014-01-15 中国科学院物理研究所 基于多铁或铁电材料的自旋晶体管
JP2014038894A (ja) * 2012-08-11 2014-02-27 Tohoku Univ マルチフェロイック薄膜及びそれを用いたデバイス
JP6244617B2 (ja) * 2012-09-28 2017-12-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US9166150B2 (en) * 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
JP6161026B2 (ja) * 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
US8901529B2 (en) 2013-03-15 2014-12-02 International Business Machines Corporation Memory array with self-aligned epitaxially grown memory elements and annular FET
US9478736B2 (en) 2013-03-15 2016-10-25 International Business Machines Corporation Structure and fabrication of memory array with epitaxially grown memory elements and line-space patterns
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9871193B2 (en) * 2014-08-08 2018-01-16 California State University, Northridge Methods of producing and controlling tunneling electroresistance and tunneling magnetoresistance in a multiferroic tunnel junction
JP2016111102A (ja) * 2014-12-03 2016-06-20 国立大学法人東北大学 マルチフェロイック素子
US9373783B1 (en) 2015-02-20 2016-06-21 International Business Machines Corporation Spin torque transfer MRAM device formed on silicon stud grown by selective epitaxy
US10319903B2 (en) * 2016-11-29 2019-06-11 Micron Technology, Inc. Multiferroic magnetic tunnel junction devices
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
JP2018206854A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 積層構造体及びスピン変調素子
US10446606B2 (en) 2017-07-19 2019-10-15 International Business Machines Corporation Back-side memory element with local memory select transistor
US11250899B2 (en) * 2017-09-29 2022-02-15 Intel Corporation 1S-1T ferroelectric memory
CN107946454B (zh) * 2017-11-17 2020-09-18 南方科技大学 一种磁随机存储器及其写入方法、读取方法和制备方法
CN108123028B (zh) * 2017-12-25 2020-03-20 中国科学院物理研究所 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
KR101977866B1 (ko) 2018-04-16 2019-05-13 단국대학교 산학협력단 병렬 ｔｌｃ ｓｔｔ ｍｒａｍ 기반 대용량 ｌｌｃ 및 이의 동작 제어 방법
US11793086B2 (en) * 2018-05-04 2023-10-17 Arizona Board Of Regents On Behalf Of The University Of Arizona Magnetic tunneling junctions with a magnetic barrier
US11367474B2 (en) 2018-07-17 2022-06-21 Northwestern University Electric-field-induced switching of antiferromagnetic memory devices
US11581417B2 (en) * 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
WO2021101582A1 (en) * 2019-11-18 2021-05-27 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US10964748B1 (en) * 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11222920B2 (en) * 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11411048B2 (en) 2020-02-21 2022-08-09 International Business Machines Corporation Magnetoresistive random-access memory device structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045913A1 (en) * 2003-08-26 2005-03-03 Nguyen Paul P. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US20080310213A1 (en) * 2007-06-15 2008-12-18 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US20090196818A1 (en) * 2006-05-24 2009-08-06 Japan Science And Technologyagency Multiferroic element

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
US7006375B2 (en) 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US6956764B2 (en) 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
KR100648143B1 (ko) 2004-11-03 2006-11-24 한국과학기술연구원 전류 인가 자기 저항 소자
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
GB0603985D0 (en) 2006-02-28 2006-04-05 Univ Cambridge Tech Multi-bit memory cell structures and devices
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
WO2009010595A1 (es) 2007-07-13 2009-01-22 Consejo Superior De Investigaciones Científicas Dispositivo magnetoeléctrico y método para escribir información no volátil en dicho dispositivo
KR100866973B1 (ko) 2007-07-13 2008-11-05 이화여자대학교 산학협력단 자기 메모리 셀
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7932571B2 (en) 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US20090121266A1 (en) 2007-11-13 2009-05-14 Freescale Semiconductor, Inc. Methods and structures for exchange-coupled magnetic multi-layer structure with improved operating temperature behavior
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US7791152B2 (en) * 2008-05-12 2010-09-07 International Business Machines Corporation Magnetic tunnel junction transistor
US20090303779A1 (en) 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
EP2328194A4 (en) 2008-09-22 2013-07-10 Hitachi Ltd MAGNETIC RECORDING ELEMENT, MAGNETIC STORAGE CELL AND MAGNETIC RAM STORAGE
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
JP2010098259A (ja) 2008-10-20 2010-04-30 Institute Of Physical & Chemical Research メモリセル、ならびに、磁気メモリ素子
JP2010114143A (ja) 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US9368716B2 (en) 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
WO2010100678A1 (ja) * 2009-03-06 2010-09-10 株式会社日立製作所 トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
AU2009341796B2 (en) 2009-03-13 2014-08-07 Yogesh Kumar Kanhye Mobile phone including a sliding portion and a folding portion
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045913A1 (en) * 2003-08-26 2005-03-03 Nguyen Paul P. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US20090196818A1 (en) * 2006-05-24 2009-08-06 Japan Science And Technologyagency Multiferroic element
US20080310213A1 (en) * 2007-06-15 2008-12-18 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Physics: Condensed Matters, 2008年10月出版,^&rn^ *

Also Published As

Publication number Publication date
KR20130089255A (ko) 2013-08-09
US20130286722A1 (en) 2013-10-31
JP2013539222A (ja) 2013-10-17
TW201214692A (en) 2012-04-01
KR101496064B1 (ko) 2015-02-25
EP2617037A4 (en) 2015-04-15
EP2617037A2 (en) 2013-07-24
US20120069648A1 (en) 2012-03-22
CN103119653B (zh) 2016-02-24
CN103119653A (zh) 2013-05-22
US8472244B2 (en) 2013-06-25
JP5618224B2 (ja) 2014-11-05
US8804414B2 (en) 2014-08-12
SG188975A1 (en) 2013-06-28
US20130077378A1 (en) 2013-03-28
US8300454B2 (en) 2012-10-30
WO2012036734A3 (en) 2012-06-07
EP2617037B1 (en) 2017-08-09
WO2012036734A2 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
TWI509787B (zh) 自旋轉矩轉移記憶體單元結構及方法
TWI492226B (zh) 自旋轉矩轉移記憶體單元結構及方法
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
TWI500026B (zh) 自旋轉矩轉移記憶體單元結構及方法
US9450020B2 (en) Multiple-bits-per-cell voltage-controlled magnetic memory
US8963222B2 (en) Spin hall effect magnetic-RAM
US7936598B2 (en) Magnetic stack having assist layer
JP2013201458A (ja) 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
US20140301135A1 (en) Mram having novelself-referenced read method
US9666639B2 (en) Spin torque transfer memory cell structures and methods