TWI509693B - 成膜方法及成膜裝置 - Google Patents

成膜方法及成膜裝置 Download PDF

Info

Publication number
TWI509693B
TWI509693B TW100121815A TW100121815A TWI509693B TW I509693 B TWI509693 B TW I509693B TW 100121815 A TW100121815 A TW 100121815A TW 100121815 A TW100121815 A TW 100121815A TW I509693 B TWI509693 B TW I509693B
Authority
TW
Taiwan
Prior art keywords
gas
film
ruthenium
process chamber
film forming
Prior art date
Application number
TW100121815A
Other languages
English (en)
Other versions
TW201220399A (en
Inventor
Hiroki Murakami
Kazuhide Hasebe
Kazuya Yamamoto
Toshihiko Takahashi
Daisuke Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201220399A publication Critical patent/TW201220399A/zh
Application granted granted Critical
Publication of TWI509693B publication Critical patent/TWI509693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Description

成膜方法及成膜裝置 【相關專利申請案之交叉參照】
本申請案主張在日本專利局中，於2010年6月22日提出申請之日本專利申請案第2010-142076號和2011年5月17日提出申請之日本專利申請案第2011-110029號之權利，其公開內容在此全部引用以作為參考。
本發明係關於成膜方法與成膜裝置，用來在如半導體晶圓或其類似物之待處理物上形成氧化矽膜。
一般來說，為了製造半導體積體電路，會在半導體晶圓(例如：矽基板或其類似物)上執行各種熱處理，例如：成膜製程、蝕刻製程、氧化製程、擴散製程、修正製程等等。藉由使用所謂的單一式處理裝置(一次處理一片晶圓)、或所謂的批次式處理裝置(同時處理多片晶圓)來執行熱處理。在各種熱處理中，形成氧化矽膜之方法屢次地被施行，因為氧化矽膜常用來作為半導體積體電路中之電晶體裝置之閘極絕緣膜、或作為電容器或非揮發浮動閘極之絕緣膜或中間層絕緣膜。
一般藉由使用矽酸四乙酯(TEOS，Tetraethyl Orthosilicate)或矽烷基氣體作為原物料，及藉由使用化學氣相沉積(CVD，Chemical Vapor Depostion)法或原子層沉積(ALD，Atomic Layer Depostion)法，來形成氧化膜。作為另一種成膜方法，係藉由使用熱分解法(thermal decomposition method)或CVD法來形成非晶矽膜，並接著使非晶矽膜接觸包含氧原子之氣體，來形成氧化矽膜之方法，也眾所皆知(專利文獻1)。
【先前技術文獻】
(專利文獻1)　日本公開專利公報第2006-066587號
然而，由於很多高度積體化、高度微型化、高度薄化半導體積體電路之需求，半導體晶圓之線寬度、圖型寬度、或凹陷與突出部分寬度也微型化。因此，必須將半導體晶圓之線寬度、圖型寬度、或凹陷與突出部分寬度之設計尺寸微型化到約幾十nm。
而且，藉由在晶圓表面之微小凹陷與突出表面上沉積氧化矽膜，可以執行填滿微小凹陷部分之製程，但同時，由於氧化矽膜之應力，凹陷與突出表面之圖型可能會變形。詳細來說，圖6A與6B係放大視圖，顯示在具有凹陷與突出表面之半導體晶圓之表面上形成氧化矽膜時之狀態。圖6A係放大視圖，顯示半導體晶圓之一部分(舉例來說，例如：矽基板)，其中在半導體晶圓W之表面上持續地形成微小凹陷部分2與微小突出部分4。凹陷部分2之寬度L1與突出部分4之寬度L2皆少於或等於約20到30nm(非常微小尺寸)。
並且，當藉由使用一般熱CVD法、ALD法(藉由輪流地流過原料氣體與反應氣體來形成膜)、或其類似法，在半導體晶圓W之凹陷與突出表面上形成氧化矽膜6時(如圖6B所顯示)，突出部分4會因為氧化矽膜6之應力而彎折，因此凹陷與突出圖型會變形。
就這一點而論，當凹陷與突出圖型變形時，鄰近的突出部分4會互相接觸，因此而產生短路，或者凹陷部分2就不會充分填滿。具體來說，當藉由在矽上使用ALD法或CVD法來形成氧化矽膜時，結晶核會分散地成長，因此而惡化表面粗糙度。
為了解決上述問題，本發明提供一成膜方法與一成膜裝置，以在待處理物之表面上形成具有高密度與高應力之氧化矽膜。
根據本發明之申請專利範圍第1項之一實施態樣，提供一在製程腔室中之待處理物之表面上形成氧化矽膜之成膜方法，該成膜方法包含：藉由將包含矽烷基氣體之晶種氣體供給到製程腔室中，以在待處理物之表面上吸附晶種氣體；藉由將作為原料氣體之含矽氣體與含雜質之添加氣體供給到製程腔室中，以形成具有雜質之矽膜；及氧化該矽膜以將該矽膜轉變為氧化矽膜。根據本發明之申請專利範圍第8項之另一實施態樣，提供一在待處理物之表面上形成氧化矽膜之成膜裝置，該成膜裝置包含：一製程腔室，其可被排空；一夾持裝置，夾持待處理物於製程腔室中；一氣體供給裝置，供給氣體到製程腔室中；一加熱裝置，加熱待處理物；及一控制器，控制整個裝置以執行申請專利範圍第1項之成膜方法。
本發明附加之目的與優點將記載於隨附的說明中，且從該說明中部分會更明顯，或能藉由本發明之實作而知曉。
藉由特別指出於下之方法與結合，可以實現與達成本發明之目的與優點。
將參照隨附的圖示，加以說明基於上述之研究結果而達成之本發明之一實施例。在下面的說明中，實質上有相同功能與配置的組成元件，即用相同的參考數字表示，且只有必要時才會反覆的說明。
在下文中，將參考附圖來說明根據本發明之成膜方法與成膜裝置之實施例。圖1係顯示本發明之成膜裝置之範例之結構視圖。首先，將說明成膜裝置。如圖1所顯示，成膜裝置12包含具有開放底部之圓柱體形狀之製程腔室14。舉例來說，該製程腔室14可以由具有高耐熱性之石英所組成。
開放之排氣口16設置在製程腔室14之頂部，而舉例來說，以直角側向彎折之排氣噴嘴18係與排氣口16連續設置。並且，包含壓力控制閥20、真空幫浦22、或其類似物之排氣系統24，連接到排氣噴嘴18，藉此以允許真空抽空製程腔室14內部之大氣。而且，製程腔室14之內部可依據製程類型而具有真空氛圍或接近常壓大氣。
藉由歧管26來支撐製程腔室14之底部，舉例來說，該歧管26具有由不鏽鋼所組成之圓柱型形狀，而由石英所組成之晶舟28配置為可從歧管26之底部上升且可自由地插入或拉出於製程腔室14，其中該晶舟28為夾持裝置，用來以多層之方式夾持作為待處理物之數半導體晶圓W。密封構件30(例如：O型環或其類似物)配置在製程腔室14之底部與歧管26之上方之間，藉此以維持二者間之氣密度。根據本實施例，舉例來說，晶舟28可以約等節距而多層之方式，支撐約50片具有直徑300mm之半導體晶圓W。
晶舟28放置在工作台34上，而二者之間插入石英熱容器32，且工作台34被支撐在穿透遮蓋36(用來打開或關閉歧管26之開放底部)之旋轉軸38之上方。而且，舉例來說，磁性流體軸封40設置在穿透遮蓋36之旋轉軸38之一部分，以緊密地密封旋轉軸38同時可旋轉地支撐旋轉軸38。並且，舉例來說，密封構件42(例如：O型環或其類似物)設置在遮蓋36之周圍部分與歧管26之底部部分，藉此以維持製程腔室14內部之密封性。
旋轉軸38附接在延伸自升降機構44(例如：晶舟升降機或其類似物)之橫桿46之前端，並用來整體地舉起晶舟28、遮蓋36等等。或者，工作台34固定且設置在遮蓋36上，以在不轉動晶舟28下處理半導體晶圓W。
加熱裝置48(例如：包含碳絲之加熱器)設置為圍繞製程腔室14之側邊，以便加熱夾持在製程腔室14內之半導體晶圓W。而且，絕緣器50設置在加熱裝置48之外圓周上，以達到加熱裝置48之熱穩定性。並且，用來導引與供給各種氣體到製程腔室14中之氣體供給裝置52，設置在歧管26處。詳細來說，如顯示之實施例之氣體供給裝置52，設置有穿透歧管26之側壁之6個氣體噴嘴54A、54B、54C、54D、54E、與54F。
各個氣體噴嘴54A至54F在製程腔室14內向上延伸，數個氣體噴射孔55A、55B、55C、55D、55E、與55F沿著縱向方向以預定間隔個別地設置到氣體噴嘴54A至54F，且各氣體會以水平方向從氣體噴射孔55A至55F噴射出來。
在此，舉例來說，若有需要，氣體噴嘴54A至54F會以控制之流量個別地供給包含矽烷基氣體之晶種氣體、作為原料氣體之含矽氣體、含雜質之添加氣體、氫氣、氧氣、與洗滌氣體。詳細來說，包含流量控制器(例如：質流控制器或開關閥)之氣體控制器56A至56F個別地連接到氣體噴嘴54A至54F。
如此配置之成膜裝置12之全部運作藉由控制器60(例如：電腦或其類似物)來控制，而儲存媒體62中儲存著用來執行運作之電腦之程式。舉例來說，儲存媒體62可以為軟碟、光碟(CD，Compact Disk)、硬碟、快閃記憶體、DVD、或其類似物。詳細來說，根據來自控制器60之指令分別地控制開始與停止各氣體之供給及氣體流量。
接著，將說明藉由使用配置如上之成膜裝置12所執行之本發明之成膜方法。
首先，當成膜裝置12在待機狀態而半導體晶圓W(例如：矽晶圓)尚未裝載時，製程腔室14維持在低於製程溫度之溫度。室溫下其上放置有數片(例如：50片)半導體晶圓W之晶舟28，從製程腔室14之底部舉起並裝載到製程腔室14中，並且藉由使用遮蓋36來關閉歧管26之開放底部，以密封製程腔室14之內部。
並且，在製程腔室14內執行真空抽氣，以維持製程腔室14於預定之製程壓力，同時增加供應到加熱裝置48之功率，藉此將晶圓溫度增加到製程溫度並使晶圓溫度穩定於成膜作用之製程溫度下(即晶種氣體之吸附溫度)。接著，將各製程所需要之預定製程氣體，從氣體供給裝置52之氣體噴嘴54A至54F供給到製程容器14中，同時控制預定製程氣體之流量。
製程氣體從各個氣體噴射孔55A至55F以水平方向噴射出，且當轉動晶舟28時，藉由使製程氣體接觸半導體晶圓W(由晶舟28所夾持)，晶圓表面上會執行對應的製程。接著，製程氣體或藉由反應所產生之氣體，從製程腔室14之頂部之排氣口16排出系統外部。
接著，將參考圖2至4詳細說明在半導體晶圓W之表面上執行之各製程。在此，將說明一成膜方法。圖2係顯示本發明之方法之各步驟之流程圖、圖3係顯示各氣體之供給時間之時間圖表、及圖4係概略地顯示本發明之方法之各步驟之製程之視圖。於此，在半導體晶圓W(例如：待處理物)之表面上形成氧化矽膜。詳細來說，根據本發明，以所述順序重複執行以下步驟：吸附步驟，藉由將包含矽烷基氣體之晶種氣體供給到製程腔室14中，以在半導體晶圓W之表面上吸附晶種氣體；成膜步驟，藉由將作為原料氣體之含矽氣體與含雜質之添加氣體供給到製程腔室14中，以形成有雜質之矽膜；及氧化步驟，氧化該矽膜以將矽膜轉變為氧化矽膜。
半導體晶圓W，舉例來說，可能各為參考圖6A與6B所述之矽基板。換言之，舉例來說，參考如上述之圖6A與6B，具有凹陷與突出表面之半導體晶圓W之表面，包含凹陷部分2或突出部分4。凹陷部分2之寬度L1與突出部分4之寬度L2皆小於或等於約20至30mm，並且舉例來說，其深寬比約為1至20。
首先，如圖3之(A)與圖4之(A)所顯示，執行吸附步驟，其藉由將包含矽烷基氣體之晶種氣體供給到製程腔室14中，以在半導體晶圓W之表面上吸附晶種氣體(圖2之S1)。因此，半導體晶圓W之表面上會形成晶種氣體之吸附層70。吸附層70之厚度約為晶種氣體之分子等級之厚度，舉例來說，約0.1nm，且不論基底之類型，晶種氣體幾乎均勻地被吸附在半導體晶圓W之表面上。具體來說，在圖6A與6B中，晶種氣體幾乎均勻地被吸附在凹陷部分2之側邊或凹陷部分2內之底部表面。當在下述步驟中形成膜時，吸附層70視為晶種膜。
將晶種氣體以控制之流量，從氣體供給裝置52之氣體噴嘴54A之各個氣體噴射孔55A噴射與供給到製程腔室14中。在此，舉例來說，使用胺基矽烷基氣體作為晶種氣體之矽烷基氣體，而且詳細來說，使用三二甲基胺基矽烷(TDMAS，trisdimethylaminosilane)。關於此時之製程條件，製程溫度在300到600℃之範圍內、製程壓力在0.1到5 Torr(1Torr=133.3Pa)之範圍內、及晶種氣體之流量在10到500sccm之範圍內。供給矽烷基氣體之理由之一，在於改善在下述步驟中形成之矽膜之粗糙度。
接著，如圖3之(B)與(C)及圖4之(B)所顯示，執行成膜步驟，其藉由將作為原料氣體之含矽氣體與含雜質之添加氣體供給至製程腔室14中，以形成含有雜質之矽膜72(圖2之步驟S2)。在此，熱分解作為原料氣體之含矽氣體與添加氣體，以形成矽膜72，並且在這個時候，當晶種氣體之吸附層70視為晶種膜時，矽膜72會成長。於此，關於供給氣體之方法，可以同時供給或輪流供給作為原料氣體之含矽氣體與添加氣體。並且，如圖3之(C)中之虛線所顯示，在供給原料氣體之前，開始添加氣體之供給，且在停止原料氣體之供給之後，繼續添加氣體之供給。
並且，在成膜期間，分解添加氣體，因此添加氣體中之一定量之雜質被導引到矽膜72中。就這一點而論，在成膜期間，如上所述而導入雜質，因此藉由抑制沉積膜之晶質化，可以形成非晶質狀態之矽膜72，且同一時間，不會惡化表面之粗糙度。
將原料氣體以控制之流量，從氣體供給裝置52之氣體噴嘴54B之各個氣體噴射孔55B噴射與供給到製程腔室14中，並且將添加氣體以控制之流量從氣體噴嘴54C之各個氣體噴射孔55C噴射與供給到製程腔室14中。
作為原料氣體之含矽氣體可能為矽烷基氣體，而在此為甲矽烷。並且，使用N2 O氣體(即氮氧基氣體之一類型)作為添加氣體。在此，N2 O氣體中之氧成分為雜質，且非常小量之氧會被導引到矽膜72中。並且，N2 O氣體中之氮成分會變成氣體而排出。就這一點而論，因為僅很小量之雜質(例如：氧成分)導引到矽膜72中，會抑制沉積膜之晶質化(如上所述)，此外，晶粒尺寸縮小，藉此改善粗糙度。
關於此時之製程條件，製程溫度在500到600℃之範圍內、製程壓力在0.1到1 Torr之範圍內、作為原料氣體之含矽氣體之流量在50到5000 sccm之範圍內、及添加氣體之流量在5到50 sccm之範圍內。而且，製程時間在10到300秒之範圍內。此外，舉例來說，此時形成之矽膜72之厚度在0.5到2nm之範圍內。
接著，如圖3之(D)與(E)及圖4之(C)所顯示，執行氧化步驟，其藉由完全地氧化矽膜72以形成氧化矽膜74(圖2之步驟S3)。因此，矽膜72完全地轉變為氧化膜。在此，執行使用氧之活性物種之氧化製程來作為氧化步驟。作為氧化製程之方法，有使用氧電漿之方法、使用臭氧(O3 )之方法、藉由在洩壓大氣下使H2 氣體與O2 氣體反應以產生氧自由基與氫氧自由基之方法、或其類似方法，但在此使用藉由使用H2 氣體與O2 氣體以產生氧自由基與氫氧自由基之方法。在此，關於供給氣體之方法，可以同時供給或輪流供給H2 氣體與O2 氣體。並且，如圖3(E)中之虛線所顯示，在供給H2 氣體之前，開始O2 氣體之供給，且在停止H2 氣體之供給後，繼續O2 氣體之供給。
詳細來說，將H2 氣體以控制之流量，從氣體供給裝置52之氣體噴嘴54D之各個氣體噴射孔55D噴射與供給到製程腔室14中，並且將O2 氣體以控制之流量從氣體噴嘴54E之各個氣體噴射孔55E噴射與供給到製程腔室14中。關於此時之製程條件，製程溫度在500到600℃之範圍內、製程壓力在0.1到10 Torr之範圍內(在0.1到1 Torr之範圍內為較佳)、H2 氣體之流量在100到1000 sccm之範圍內、及O2 氣體之流量在500到5000 sccm之範圍內。在此，吸附步驟之溫度T1、成膜步驟之溫度T2、與氧化步驟之溫度T3可以互相不同，但設定至相同溫度為較佳的，以改善生產率。並且，在各個吸附步驟、成膜步驟、與氧化步驟之間，可以或可以不用執行用來抽空製程腔室14中之餘留氣體之洗滌步驟。並且，從一吸附步驟之開始到下一吸附步驟之開始為1個循環。
就這一點而論，如日本公開專利公報第2004-039990號所顯示，藉由在洩壓大氣下分別地導引氫與氧至製程腔室14中，最靠近晶圓W處會發生下述之氫之燃燒反應。並且，在下述表達式中，有*之化學符號代表活性物種。
H2 +O2 →H*+HO2
O2 +H*→OH*+O*
H2 +O*→H*+OH*
H2 +OH*→H*+H2 O
就這一點而論，當H2 與O2 分別地導引到製程腔室14中時，在氫之燃燒反應期間會產生O*(氧活性物種)、OH*(氫氧根活性物種)、與H2 O(水蒸氣)，因此晶圓表面之矽膜72被O*、OH*、與H2 O氧化，藉此形成氧化矽膜74。藉由使用包含如上述之活性物種之氣體來執行氧化作用，因為如果在同一製程腔室中執行會造成溫度接近矽膜形成溫度之一系列操作，藉由在500到600℃之相對低溫度執行氧化作用，就會減少溫度改變時間。並且，可以減少製造裝置時之熱預算。
接著，確定步驟S1到S3是否已藉由僅重複預定次數(依所述順序)而執行(圖2之步驟S4)，並且如果「否」(步驟S4：否)，製程流程會回到步驟S1並再一次執行S1到S3。或者，如果循環已執行預定之次數(藉由重複步驟S1到S3)(步驟S4：是)，成膜製程結束。步驟S1到S3重複之次數(循環次數)取決於欲形成膜之厚度，並且舉例來說，從約25到約100次。此時得到之氧化矽膜74之膜厚度，舉例來說，在5到20nm之範圍內。
因此，當凹陷部分2(如圖6A與6B所顯示)被充分地填滿時，會形成氧化矽膜74。並且，如此形成之氧化矽膜74之膜性質為很高密度的，此外，舉例來說，膜之應力能向上改善至200MPa以上。就這一點而言，因為藉由使用化學氣相沉積法(例如：習知之熱CVD法)、習知之ALD法、或其類似方法所形成之氧化矽膜之應力僅約100MPa，膜之應力能夠改善為藉由使用習知之成膜方法形成之氧化矽膜之應力之至少兩倍。
因此，因為在如上述之成膜期間，沉積在突出部分4之側邊(即圖6A與6B所顯示之凹陷部分2之內壁表面)上之氧化矽膜之應力可以改善至少兩倍，突出部分4之兩側被具有高應力之氧化矽膜強烈地擠壓與拉緊，因此而阻止突出部分4彎折與變形，藉此以避免凹陷與突出圖型變形。
而且，成膜之前，在吸附步驟期間，半導體晶圓W之表面均勻地吸附晶種氣體，因此，在矽膜形成步驟期間，可避免薄膜分散地附著，藉此改善表面之粗糙度。並且，因為在成膜步驟期間形成矽膜72時，原料氣體中微量地加入含雜質之添加氣體，藉由雜質之影響來抑制矽膜72之晶質化，如此矽膜72可維持在非晶質狀態，此外，根據與在先前吸附步驟期間所吸附原料氣體之晶種影響之協力作用，更加地改善表面之粗糙度。並且，如果吸附步驟、成膜步驟、與氧化步驟之各個製程溫度設定到相同溫度(例如：550℃或其類似溫度)，各步驟期間，就不需要提高或降低半導體晶圓W之溫度之操作，因此相應地改善產量。
如上所述，根據本發明，在半導體晶圓W之表面上形成具有高密度與高應力之氧化矽膜是有可能的，因此，舉例來說，當在半導體晶圓W之表面上存在微小凹陷與突出圖型時，可抑制凹陷與突出圖型之變形。
<本發明之方法之評估>
接著，在藉由使用本發明之成膜方法形成氧化矽膜之後，將說明氧化矽膜之評估之結果。在此，藉由使用上述之成膜方法來形成氧化矽膜。上文已說明用來評估之氣體之類型與製程條件。而且，在半導體晶圓上之凹陷部分2之寬度L1(參考圖6A與6B)為約10到約30nm、突出部分4之寬度L2為約10到約30nm、及深寬比約1到約20。並且，藉由使用不經吸附步驟之成膜方法(參照圖2至4來說明)來形成膜，以作為比較範例。換言之，不經晶圓表面上吸附晶種氣體之步驟，矽膜直接形成，並藉由氧化該矽膜來形成氧化矽膜。結果顯示於圖5A與5B中。圖5A與5B係視圖，概略地顯示當藉由使用本發明之方法所形成之膜與藉由使用比較範例所形成之膜之評估結果。
如圖5A所顯示，在比較範例中，晶圓之表面上形成之氧化矽膜之表面具有非常微小的凹陷與突出部分，因此而惡化表面粗糙度。然而，在本發明之方法中(如圖5B所顯示)，氧化矽膜之表面相對地平滑，因此而藉由避免表面粗糙度之惡化來改善表面粗糙度。
並且，當執行本發明之成膜方法時，藉由將非晶矽膜之膜厚度從10改變至60nm(製程溫度：565℃)，與藉由在使用ALD與CVD方法之成膜期間改變成膜溫度來形成氧化矽膜(膜厚度30nm)，來執行實驗，因此現在將說明本實驗之膜應力之結果。圖7係圖表，顯示如上所述之當改變矽膜之膜厚度與改變矽膜之成膜溫度時之膜應力之結果。圖7中，左部分顯示當膜厚度作各種改變時之膜應力，而右部分顯示當成膜溫度作各種改變時之膜應力。並且，參考當藉由使用HTO法(根據SiH4 與N2 O之反應之CVD氧化膜)所形成之氧化矽膜之膜應力來說明圖7之右部分。
如圖7之左部分所顯示，藉由改變膜厚度(例如：10nm、20nm、30nm、與60nm)來形成非晶矽膜。結果，在所有膜厚度中之膜應力為約-210到約-190MPa之數值，因此不論膜厚度，皆適用於高應力，且此高應力為較佳的。
並且，如圖7之右部分所顯示，當成膜溫度為300℃時，膜應力為約-30MPa，而當成膜溫度為550℃時，膜應力會上增至約-110MPa。並且，當藉由在780℃之成膜溫度下使用HTO法來形成膜時，膜應力達到-150MPa。因此，相較於藉由使用習知之ALD法所形成之SiO2 膜或藉由使用習知之HTO法所形成之SiO2 ，藉由使用本發明之成膜方法，甚至在相當低溫度下也可以獲得高應力膜。
於此，在上述之實施例中，已說明根據ALD法之成膜作用，其中藉由重複地執行各步驟來沉積薄膜，但本發明並不限制於此，且可藉由執行各步驟一次(不需重複各步驟)來形成膜。
並且，在上述之實施例中，吸附步驟期間使用三二甲基胺基矽烷(TDMAS，trisdimethylaminosilane)作為矽烷基氣體，但矽烷基氣體並不限制於此，並且可使用胺基矽烷基氣體或更高階矽烷，例如：二矽烷(disilane)、三矽烷(trisilane)、四矽烷(tetrasilane)、或其類似物。在此，可以使用挑選自包含以下之群組之至少一原物料，以作為胺基矽烷基氣體，該族群包含：三二甲基胺基矽烷(TDMAS，trisdimethylaminosilane)；丁胺基矽烷(BAS，butylaminosilane)；雙叔丁胺基矽烷(BTBAS，bistertiarybutylaminosilane)；二甲基胺基矽烷(DMAS，dimethylaminosilane)；雙二甲基胺基矽烷(BDMAS，bisdimethylaminosilane)；二乙基胺基矽烷(DEAS，diethylaminosilane)；雙二乙基胺基矽烷(BDEAS，bisdiethylaminosilane)；二丙基胺基矽烷(DPAS，dipropylaminosilane)；及二異丙基胺基矽烷(DIPAS，diisopropylaminosilane)。
並且，在上述成膜步驟期間，使用甲矽烷(Monosilane)(即矽烷基氣體之一種)作為含矽氣體(原料氣體)，但含矽氣體並不限制於此，並且除了甲矽烷之外，可以使用胺基矽烷基氣體(例如：上述之三二甲基胺基矽烷、或其類似物)、更高階矽烷(例如：二矽烷、三矽烷、四矽烷、或其類似物)、或SiH2 Cl2 、Si2 Cl6 、或其類似物。
此外，在成膜步驟期間，使用N2 O氣體(即氮氧基氣體之一種)作為添加氣體，但添加氣體並不限制於此，並且可以使用另外的氮氧基氣體或烴基氣體。在此，使用NO氣體作為另外的氮氧基氣體。並且，可以使用乙炔(acetylene)、乙烯(ethylene)、甲烷(methane)、乙烷(ethane)、丙烷(propane)、丁烷(butane)、或其類似物作為烴基氣體，而此時之雜質為碳(C)。
並且，在氧化步驟期間，使用由H2 、O2 產生之氧自由基與氫氧自由基來氧化矽膜，但如上所述，可以使用利用氧電漿之方法或使用氧氣之方法。
在此，在使用氧電漿的方法中，可以使用藉由用高頻功率來電漿化氧氣(舉例來說，藉由使用日本公開專利公報第2006-287194號所揭示之處理裝置)以產生活性物種之遠距電漿法。在這個實例中，舉例來說，高頻功率之頻率為13.56 MHz，而高頻功率在50到500 W(watts)之範圍內。並且，製程壓力在0.1到10 Torr之範圍內，而氧氣之供給量在500到10000 sccm之範圍內。
並且，當使用利用臭氧之方法時，氧流量為1到10 slm，因此臭氧(O3 )濃度在50到500g/m3 之範圍內，而製程壓力在0.1到10 Torr之範圍內。
並且，使用單管系統之成膜裝置(其中製程腔室14具有圓柱體形狀之結構)之範例來說明圖1顯示之成膜裝置，但成膜裝置並不限制於此，本發明可以使用利用雙管結構之製程腔室(其中設置有內容器與圍繞內容器之外容器)之成膜裝置。
而且，本發明之成膜裝置並不限制於所謂的批次式成膜裝置(能同時處理多片半導體晶圓)，也可以體現為所謂的單一式成膜裝置(一次處理一片晶圓)。
並且，於此，使用半導體晶圓作為待處理物之範例，而半導體晶圓包含矽基板或化合物半導體基板，例如：GaAs、SiC、GaN、或其類似物。此外，半導體晶圓並不限制於這些基板，並且可以為使用在液晶顯示裝置中之玻璃基板、陶瓷基板、或其類似物。
本發明之成膜方法與成膜裝置會顯示下列極好之效果。在待處理物之表面上形成具有高密度與高應力之氧化矽膜為可能的，也因此，舉例來說，如果待處理物之表面上存在微小凹陷與突出圖型，就可以抑制凹陷與突出圖型之變形。
W．．．半導體晶圓
L1．．．凹陷部分之寬度
L2．．．突出部分之寬度
S1~S4．．．步驟
2．．．凹陷部分
4．．．突出部分
12．．．成膜裝置
14．．．製程腔室
16．．．排氣口
18．．．排氣噴嘴
20．．．壓力控制閥
22．．．真空幫浦
24．．．排氣系統
26．．．歧管
28．．．晶舟
30．．．密封構件
32．．．石英熱容器
34．．．工作台
36．．．遮蓋
38．．．旋轉軸
40．．．磁性流體軸封
42．．．密封構件
44．．．升降機構
46．．．橫桿
48．．．加熱裝置
50．．．絕緣器
52．．．氣體供給裝置
54A、54B、54C、54D、54E、54F．．．氣體噴嘴
55A、55B、55C、55D、55E、55F．．．氣體噴射孔
56A、56B、56C、56D、56E、56F．．．氣體控制器
60．．．控制器
62．．．儲存媒體
70．．．吸附層
72．．．矽膜
74．．．氧化矽膜
隨附之圖示，包含於說明書內且構成說明書的一部分，闡明本發明之實施例，且連同上文之一般說明與上文之實施例的詳細說明，得以解釋本發明之原理。
圖1係結構視圖，顯示本發明之成膜裝置之範例；
圖2係流程圖，顯示本發明之方法之各步驟；
圖3係時間圖表，顯示各氣體之供給時間；
圖4係視圖，概略地顯示本發明之方法之各步驟之製程；
圖5A與5B係視圖，概略地顯示當藉由使用本發明與比較範例之方法所形成之膜之評估結果；
圖6A與6B係放大視圖，顯示在具有凹陷與突出表面之半導體晶圓之表面上形成氧化矽膜時之狀態；及
圖7係圖表，顯示當改變矽膜之膜厚度與改變矽膜之成膜溫度時之膜應力之結果。
S1~S4．．．步驟

Claims (8)

  1. 一種成膜方法，用以在製程腔室中之待處理物之表面上形成氧化矽膜，該成膜方法包含：藉由將包含矽烷基氣體之晶種氣體供給到該製程腔室中，以在該待處理物之該表面上吸附該晶種氣體；藉由將作為原料氣體之含矽氣體與含雜質之添加氣體供給到該製程腔室中，來形成具有該雜質之矽膜；及氧化該矽膜以將該矽膜轉變為該氧化矽膜。
  2. 如申請專利範圍第1項之成膜方法，其中吸附該晶種氣體之步驟、形成該矽膜之步驟、與氧化該矽膜之步驟係依所述之順序而重複執行。
  3. 如申請專利範圍第1項之成膜方法，其中該矽膜為非晶質狀態。
  4. 如申請專利範圍第1項之成膜方法，其中該晶種氣體包含胺基矽烷基氣體或更高階矽烷基氣體。
  5. 如申請專利範圍第1項之成膜方法，其中該含矽氣體包含矽烷基氣體。
  6. 如申請專利範圍第1項之成膜方法，其中該添加氣體包含氮氧基氣體或烴基氣體。
  7. 如申請專利範圍第1項之成膜方法，其中藉由使用至少具有氧之活性物種來執行氧化該矽膜之步驟。
  8. 一種成膜裝置，在待處理物之表面上形成氧化矽膜，該成膜裝置包含：一製程腔室，其可被排空；一夾持裝置，夾持該待處理物於該製程腔室中；一氣體供給裝置，供給氣體到該製程腔室中；一加熱裝置，加熱該待處理物；及一控制器，控制整個裝置以執行申請專利範圍第1項之成膜方法。
TW100121815A 2010-06-22 2011-06-22 成膜方法及成膜裝置 TWI509693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010142076 2010-06-22
JP2011110029A JP5573772B2 (ja) 2010-06-22 2011-05-17 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201220399A TW201220399A (en) 2012-05-16
TWI509693B true TWI509693B (zh) 2015-11-21

Family

ID=45329059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121815A TWI509693B (zh) 2010-06-22 2011-06-22 成膜方法及成膜裝置

Country Status (5)

Country Link
US (1) US8431494B2 (zh)
JP (1) JP5573772B2 (zh)
KR (1) KR101434342B1 (zh)
CN (1) CN102296280B (zh)
TW (1) TWI509693B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5864668B2 (ja) * 2010-10-29 2016-02-17 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
KR101364701B1 (ko) * 2011-11-17 2014-02-20 주식회사 유진테크 위상차를 갖는 반응가스를 공급하는 기판 처리 장치
KR101408084B1 (ko) * 2011-11-17 2014-07-04 주식회사 유진테크 보조가스공급포트를 포함하는 기판 처리 장치
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
JP2013151720A (ja) * 2012-01-25 2013-08-08 Ulvac Japan Ltd 真空成膜装置
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
KR101397084B1 (ko) 2012-07-02 2014-05-20 엘지전자 주식회사 이동 단말기
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
CN104937019B (zh) 2013-01-22 2017-06-20 Bs支援株式会社 含有铜化合物成分的塑料制品及其制备方法
KR101398141B1 (ko) 2013-02-08 2014-05-20 엘지전자 주식회사 이동 단말기
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
JP6247181B2 (ja) * 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
JP6523185B2 (ja) * 2016-01-29 2019-05-29 東京エレクトロン株式会社 成膜方法
JP6602261B2 (ja) 2016-05-23 2019-11-06 東京エレクトロン株式会社 成膜方法
WO2018088003A1 (ja) * 2016-11-11 2018-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7130986B2 (ja) * 2018-03-01 2022-09-06 富士電機株式会社 半導体装置の製造方法
US11443953B2 (en) 2018-11-13 2022-09-13 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024387A1 (en) * 1999-12-03 2001-09-27 Ivo Raaijmakers Conformal thin films over textured capacitor electrodes
TW200500485A (en) * 2003-05-26 2005-01-01 Tokyo Electron Ltd CVD method and apparatus for forming silicon nitride film
US20070210365A1 (en) * 2006-03-09 2007-09-13 Elpida Memory, Inc. Semiconductor device and method for manufacturing the same
TW200849392A (en) * 2007-05-04 2008-12-16 Applied Materials Inc Method for depositing a high quality silicon dielectric film on germanium with high quality interface
TW200933739A (en) * 2007-10-22 2009-08-01 Applied Materials Inc Method and system for improving dielectric film quality for void free gap fill

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP3578155B2 (ja) 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
US7297641B2 (en) * 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007273535A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd プラズマ原子層成長方法及び装置
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2008211211A (ja) * 2008-02-18 2008-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024387A1 (en) * 1999-12-03 2001-09-27 Ivo Raaijmakers Conformal thin films over textured capacitor electrodes
TW200500485A (en) * 2003-05-26 2005-01-01 Tokyo Electron Ltd CVD method and apparatus for forming silicon nitride film
US20070210365A1 (en) * 2006-03-09 2007-09-13 Elpida Memory, Inc. Semiconductor device and method for manufacturing the same
TW200849392A (en) * 2007-05-04 2008-12-16 Applied Materials Inc Method for depositing a high quality silicon dielectric film on germanium with high quality interface
TW200933739A (en) * 2007-10-22 2009-08-01 Applied Materials Inc Method and system for improving dielectric film quality for void free gap fill

Also Published As

Publication number Publication date
KR20110139107A (ko) 2011-12-28
JP5573772B2 (ja) 2014-08-20
KR101434342B1 (ko) 2014-08-26
CN102296280A (zh) 2011-12-28
US20110312192A1 (en) 2011-12-22
TW201220399A (en) 2012-05-16
JP2012028741A (ja) 2012-02-09
US8431494B2 (en) 2013-04-30
CN102296280B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
TWI509693B (zh) 成膜方法及成膜裝置
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
US9412585B2 (en) Method of manufacturing a SiOCN film, substrate processing apparatus, and recording medium
KR101503725B1 (ko) 성막 방법 및 성막 장치
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8753984B2 (en) Method and apparatus for forming silicon nitride film
KR101705966B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5654862B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20110009624A (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
JP2008060455A (ja) 成膜方法、成膜装置及び記憶媒体
JP2006287195A (ja) 成膜方法、成膜装置及び記憶媒体
TW201347037A (zh) ＳｉＣＮ膜之形成方法及裝置
JP2013077805A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6320129B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2018055700A1 (ja) 基板処理装置、半導体装置の製造方法および電極固定ユニット
JP2017168788A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11786946B2 (en) Cleaning method and film forming apparatus
JP2017183392A (ja) 基板処理装置、半導体装置の製造方法および記録媒体
KR101361673B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
JP5841222B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2016186992A (ja) 基板処理装置、半導体装置の製造方法およびプログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees