KR20110139107A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20110139107A
KR20110139107A KR1020110058469A KR20110058469A KR20110139107A KR 20110139107 A KR20110139107 A KR 20110139107A KR 1020110058469 A KR1020110058469 A KR 1020110058469A KR 20110058469 A KR20110058469 A KR 20110058469A KR 20110139107 A KR20110139107 A KR 20110139107A
Authority
KR
South Korea
Prior art keywords
gas
film
silicon
processing container
film formation
Prior art date
Application number
KR1020110058469A
Other languages
English (en)
Other versions
KR101434342B1 (ko
Inventor
히로키 무라카미
카즈히데 하세베
카즈야 야마모토
토시히코 다카하시
다이스케 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110139107A publication Critical patent/KR20110139107A/ko
Application granted granted Critical
Publication of KR101434342B1 publication Critical patent/KR101434342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(과제) 피(被)처리체의 표면에 고밀도로, 또한 높은 응력의 실리콘 산화막을 형성하는 것이 가능한 성막 방법을 제공한다.
(해결 수단) 처리 용기(14) 내에서 피처리체(W)의 표면에 실리콘 산화막을 형성하는 성막 방법에 있어서, 처리 용기 내에 실란계 가스로 이루어지는 시드 가스를 공급하여 피처리체의 표면에 상기 시드 가스를 흡착시키는 흡착 공정과, 처리 용기 내에 원료 가스인 실리콘 함유 가스와, 불순물을 포함하는 첨가 가스를 공급하여 불순물이 첨가된 실리콘막을 형성하는 막 형성 공정과, 실리콘막을 산화시켜 실리콘 산화막으로 변환하는 산화 공정을 갖도록 한다. 이에 따라, 피처리체의 표면에 고밀도이고, 또한 높은 응력의 실리콘 산화막을 형성한다.

Description

성막 방법 및 성막 장치{FILM FORMATION METHOD AND FILM FORMATION APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체에 대하여 실리콘 산화막의 성막 처리를 시행하기 위한 성막 방법 및 성막 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대하여, 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종의 열처리가 행해진다. 이들 열처리는 웨이퍼를 1매씩 처리하는 소위 매엽식(single wafer type)의 처리 장치나, 복수매의 웨이퍼를 동시에 처리하는 소위 배치식(batch type)의 처리 장치에서 행해진다. 상기 각종의 열처리 중에서, 실리콘 산화막을 성막하는 방법은, 이 실리콘 산화막이 반도체 집적 회로에 있어서의 트랜지스터 소자의 게이트 절연막이나 커패시터(capacitor)나 불휘발성의 플로팅(floating) 게이트의 절연막이나 층간 절연막 등으로서 많이 이용되고 있는 점에서 빈번히 행해진다.
상기 실리콘 산화막을 형성하려면, 일반적으로는 TEOS(tetraethyl orthosilicate)나 실란계 가스를 원료로서 이용하고, CVD(Chemical　Vapor　Deposition)법이나 ALD(Atomic　Layer　Deposition)법에 의해 성막된다. 또한 다른 성막 방법으로서는, 어모퍼스 실리콘막을 열분해법 또는 CVD법에 의해 형성한 후에 산소 원자를 포함하는 가스와 접촉시켜 실리콘 산화막을 형성하는 수법도 알려져 있다(특허문헌 1).
일본공개특허공보 2006-066587호
그런데, 반도체 집적 회로의 고집적화, 고미세화 및 박막화의 더 많은 요청이 이루어지고 있는 결과, 선폭이나 패턴폭이나 웨이퍼 표면의 요철폭이 보다 미세화되고 있어, 이들의 설계 치수를 수십 ㎚ 정도까지 미세화하는 것이 요구되고 있다.
그리고, 예를 들면 웨이퍼 표면의 미세한 요철면에 실리콘 산화막을 퇴적시켜 미세한 오목부를 매입하는 처리도 행해지는 경우도 있지만, 이 경우, 실리콘 산화막 자체가 갖는 응력에 의해, 상기 요철면의 패턴이 변형된다는 문제가 발생하고 있다. 이 점에 대해서 상세하게 설명하면, 도 6은 표면에 요철을 갖는 반도체 웨이퍼의 표면에 실리콘 산화막을 형성할 때의 상태를 나타내는 확대도이다. 도 6의 (A)는 예를 들면 실리콘 기판으로 이루어지는 반도체 웨이퍼(W)의 일부를 나타내는 확대도이고, 이 반도체 웨이퍼(W)의 표면에는 미세한 오목부(2) 및 볼록부(4)가 연속적으로 형성되어 있다. 이들 오목부(2)의 폭(L1)이나 볼록부(4)의 폭(L2)은, 모두 20∼30㎚ 정도, 혹은 그 이하로, 매우 미세한 치수로 되어 있다.
그리고, 상기한 바와 같은 반도체 웨이퍼(W)의 요철 표면에 통상의 열CVD법이나, 원료 가스와 반응 가스를 번갈아 흘려 성막하는 ALD법 등을 이용하여, 도 6의 (B)에 나타내는 바와 같이, 실리콘 산화막(6)을 형성하면, 이 실리콘 산화막(6)이 갖는 응력에 의해 상기 볼록부(4)가 절곡되거나 하여 요철 패턴이 변형되어 버린다는 문제가 있었다.
이와 같이, 요철 패턴이 변형되면, 서로 이웃하는 볼록부(4)끼리가 접촉하여 단락이 발생하거나, 혹은 오목부(2) 내를 충분히 매입할 수 없게 된다고 하는 문제가 있었다. 특히, 실리콘 상에 ALD법이나 CVD법에 의해 실리콘 산화막을 성막한 경우에는, 결정핵이 분산적으로 성장하는 경향이 발생하는 점에서, 표면 거칠기를 나타내는 러프니스가 악화된다고 하는 문제가 있었다.
본 발명은, 이상과 같은 문제점에 착안하여, 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명은, 피처리체의 표면에 고밀도로, 또한 높은 응력의 실리콘 산화막을 형성하는 것이 가능한 성막 방법 및 성막 장치이다.
제1항에 따른 발명은, 처리 용기 내에서 피처리체의 표면에 실리콘 산화막을 형성하는 성막 방법에 있어서, 상기 처리 용기 내에 실란계 가스로 이루어지는 시드(seed) 가스를 공급하여 상기 피처리체의 표면에 상기 시드 가스를 흡착시키는 흡착 공정과, 상기 처리 용기 내에 원료 가스인 실리콘 함유 가스와, 불순물을 포함하는 첨가 가스를 공급하여 상기 불순물이 첨가된 실리콘막을 형성하는 막 형성 공정과, 상기 실리콘막을 산화시켜 실리콘 산화막으로 변환하는 산화 공정을 갖는 것을 특징으로 하는 성막 방법이다.
제8항에 따른 발명은, 피처리체의 표면에 실리콘 산화막을 형성하는 성막 장치에 있어서, 배기 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에서 상기 피처리체를 보지(保持; holding)하는 보지 수단과, 상기 처리 용기 내에 가스를 공급하는 가스 공급 수단과, 상기 피처리체를 가열하는 가열 수단과, 제1항 내지 제7항 중 어느 한 항에 기재된 성막 방법을 실시하도록 장치 전체를 제어하는 제어 수단을 구비한 것을 특징으로 하는 성막 장치이다.
본 발명의 성막 방법 및 성막 장치에 의하면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
피처리체의 표면에 고밀도로, 또한 높은 응력의 실리콘 산화막을 형성하는 것이 가능해져, 이 결과, 예를 들면 피처리체의 표면에 미세한 요철 패턴이 존재한 경우에는, 그 요철 패턴이 변형되는 것을 억제할 수 있다.
도 1은 본 발명의 성막 장치의 일 예를 나타내는 구성도이다.
도 2는 본 발명 방법의 각 공정을 나타내는 플로우 차트이다.
도 3은 각 가스의 공급 타이밍을 나타내는 타이밍 차트이다.
도 4는 본 발명 방법의 각 공정의 처리 실시 형태를 모식적으로(schematically) 나타내는 도면이다.
도 5는 본 발명 방법과 비교예를 이용하여 성막했을 때의 평가 결과를 모식적으로 나타내는 도면이다.
도 6은 표면에 요철을 갖는 반도체 웨이퍼의 표면에 실리콘 산화막을 형성할 때의 상태를 나타내는 확대도이다.
도 7은 실리콘막의 막두께를 바꿨을 때와 성막 온도를 바꿨을 때의 막스트레스의 결과를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하에, 본 발명에 따른 성막 방법 및 성막 장치의 일 실시예를 첨부 도면에 기초하여 상술한다. 도 1은 본 발명의 성막 장치의 일 예를 나타내는 구성도이다. 우선 이 성막 장치에 대해서 설명한다. 도시하는 바와 같이, 이 성막 장치(12)는 하단이 개방된 원통체 형상으로 이루어진 처리 용기(14)를 갖고 있다. 이 처리 용기(14)는, 예를 들면 내열성이 높은 석영을 이용할 수 있다.
이 처리 용기(14)의 천장부에는, 개구된 배기구(16)가 설치됨과 함께, 이 배기구(16)에, 예를 들면 직각으로, 또한 횡방향으로 굴곡된 배기 노즐(18)이 연이어 설치되어 있다. 그리고, 이 배기 노즐(18)에는, 도중에 압력 제어 밸브(20)나 진공 펌프(22) 등이 개설(介設)된 배기계(24)가 접속되어 있어, 상기 처리 용기(14) 내의 분위기를 진공 배기할 수 있도록 되어 있다. 또한, 처리 실시 형태에 의해, 처리 용기(14) 내는 진공 분위기나 대략 상압(normal pressure)의 분위기로 할 수 있다.
상기 처리 용기(14)의 하단은, 예를 들면 스테인리스 스틸제의 통체 형상의 매니폴드(manifold; 26)에 의해 지지되어 있고, 이 매니폴드(26)의 하방으로부터 다수매의 피처리체로서의 반도체 웨이퍼(W)를 다단으로 올려놓아 보지하는 보지 수단으로서의 석영제의 웨이퍼 보트(28)가 승강 가능하게, 삽입 및 이탈이 자유롭게 이루어져 있다. 상기 처리 용기(14)의 하단과 상기 매니폴드(26)의 상단과의 사이에는, O링 등의 시일 부재(30)가 개재되어, 이 부분의 기밀성을 유지하고 있다. 본 실시예의 경우에 있어서, 이 웨이퍼 보트(28)에는, 예를 들면 50매 정도의, 직경이 300㎜인 반도체 웨이퍼(W)를 대략 등피치로, 다단으로 지지할 수 있도록 되어 있다.
이 웨이퍼 보트(28)는, 석영제의 보온통(32)을 개재하여 테이블(34) 상에 올려놓여져 있고, 이 테이블(34)은, 매니폴드(26)의 하단 개구부를 개폐하는 덮개부(36)를 관통하는 회전축(38)의 상단에 지지된다. 그리고, 상기 덮개부(36)에 대한 회전축(38)의 관통부에는, 예를 들면 자성 유체 시일(40)이 개설되며, 이 회전축(38)을 기밀하게 시일하면서 회전 가능하게 지지되어 있다. 또한, 덮개부(36)의 주변부와 매니폴드(26)의 하단부에는, 예를 들면 O링 등으로 이루어지는 시일 부재(42)가 개설되어 있어, 처리 용기(14) 내의 시일성을 보지하고 있다.
상기한 회전축(38)은, 예를 들면 보트 엘리베이터 등의 승강 기구(44)로부터 연장되는 아암(46)의 선단(先端)에 부착되어 있고, 웨이퍼 보트(28) 및 덮개부(36) 등을 일체적으로 승강할 수 있도록 이루어져 있다. 또한, 상기 테이블(34)을 상기 덮개부(36)측에 고정하여 설치하여, 웨이퍼 보트(28)를 회전시키는 일 없이 반도체 웨이퍼(W)의 처리를 행하도록 해도 좋다.
상기 처리 용기(14)의 측부에는, 이것을 둘러싸도록 하여, 예를 들면 카본 와이어제의 히터로 이루어지는 가열 수단(48)이 설치되어 있어, 이 내측에 위치하는 상기 반도체 웨이퍼(W)를 가열할 수 있도록 되어 있다. 또한 이 가열 수단(48)의 외주(外周)에는, 단열재(50)가 설치되어 있어, 이 열적 안정성을 확보하도록 되어 있다. 그리고, 상기 매니폴드(26)에는, 각종의 가스를 이 처리 용기(14) 내에 도입하여 공급하기 위한 가스 공급 수단(52)이 설치되어 있다. 구체적으로는, 가스 공급 수단(52)으로서, 이 매니폴드(26)의 측벽을 관통시키며, 도시예에서는 6개의 가스 노즐(54A, 54B, 54C, 54D, 54E, 54F)이 설치되어 있다.
각 가스 노즐(54A∼54F)은, 처리 용기(14) 내를 상방을 따라서 연장되어 있고, 그의 길이 방향을 따라서 소정의 간격으로 다수의 가스 분사공(55A, 55B, 55C, 55D, 55E, 55F)이 각각 설치되고, 각 가스 분사공(55A∼55F)으로부터 수평 방향을 향하여 각각의 가스를 방출할 수 있도록 되어 있다.
여기에서는 일 예로서, 가스 노즐(54A)로부터는 실란계 가스로 이루어지는 시드 가스가, 가스 노즐(54B)로부터는 원료 가스인 실리콘 함유 가스가, 가스 노즐(54C)로부터는 불순물을 포함하는 첨가 가스가, 가스 노즐(54D)로부터는 수소 가스가, 가스 노즐(54E)로부터는 산소 가스가, 가스 노즐(54F)로부터는 퍼지 가스가, 각각 필요에 따라서, 또한 유량 제어 가능하게 공급할 수 있도록 되어 있다. 구체적으로는, 상기 각 가스 노즐(54A∼54F)에는, 매스 플로우 컨트롤러와 같은 유량 제어기나 개폐 밸브를 포함한 가스 제어 유닛(56A∼56F)이 각각 접속되어 있다.
이와 같이 구성된 성막 장치(12)의 전체의 동작은, 예를 들면 컴퓨터 등으로 이루어지는 제어 수단(60)에 의해 제어되도록 되어 있고, 이 동작을 행하는 컴퓨터의 프로그램은 기억 매체(62)에 기억되어 있다. 이 기억 매체(62)는, 예를 들면 플렉시블 디스크, CD(Compact　Disc), 하드 디스크, 플래시 메모리 혹은 DVD 등으로 이루어진다. 구체적으로는, 이 제어 수단(60)으로부터의 지령에 의해, 각 가스 공급의 개시와 정지 및 가스 유량을 각각 개별적으로 제어할 수 있도록 되어 있다.
다음으로, 이상과 같이 구성된 성막 장치(12)를 이용하여 행해지는 본 발명의 성막 방법에 대해서 설명한다.
우선, 예를 들면 실리콘 웨이퍼로 이루어지는 반도체 웨이퍼(W)가 언로드 상태에서 성막 장치(12)가 대기 상태일 때에는, 처리 용기(14)는 프로세스 온도보다 낮은 온도로 유지되고 있고, 상온의 다수매, 예를 들면 50매의 반도체 웨이퍼(W)가 올려놓여진 상태의 웨이퍼 보트(28)를 처리 용기(14) 내에 그의 하방으로부터 상승시켜 로드하고, 덮개부(36)로 매니폴드(26)의 하단 개구부를 닫음으로써 처리 용기(14) 내를 밀폐한다.
그리고, 처리 용기(14) 내를 진공 흡인하여 소정의 프로세스 압력으로 유지함과 함께, 가열 수단(48)으로의 공급 전력을 증대시킴으로써, 웨이퍼 온도를 상승시켜 성막용의 프로세스 온도, 즉 시드 가스의 흡착 온도까지 승온시켜 안정시키고, 그 후, 각 처리 공정을 행할 때마다 필요해지는 소정의 처리 가스를 유량 제어하면서 가스 공급 수단(52)의 가스 노즐(54A∼54F)로부터 처리 용기(14) 내에 공급한다.
이 처리 가스는 각 가스 분사공(55A∼55F)으로부터 수평 방향을 향하여 방출되고, 회전하고 있는 웨이퍼 보트(28)에 보지되어 있는 반도체 웨이퍼(W)와 접촉하여 웨이퍼 표면에 대하여 대응하는 처리가 시행되게 된다. 그리고, 이 처리 가스, 혹은 반응에 의해 생성된 가스는 처리 용기(14) 천장부의 배기구(16)로부터 계 외로 배기되게 된다.
다음으로, 구체적으로 반도체 웨이퍼(W)의 표면에 시행되는 각 처리에 대해서 도 2 내지 도 4를 참조하여 설명한다. 여기에서는 성막 방법에 대해서 설명한다. 도 2는 본 발명 방법의 각 공정을 나타내는 플로우 차트이고, 도 3은 각 가스의 공급 타이밍을 나타내는 타이밍 차트이고, 도 4는 본 발명 방법의 각 공정의 처리 실시 형태를 모식적으로 나타내는 도면이다. 여기에서는 피처리체인 반도체 웨이퍼(W)의 표면에 실리콘 산화막을 형성한다. 구체적으로는, 본 발명은, 상기 처리 용기(14) 내에 실란계 가스로 이루어지는 시드 가스를 공급하여 상기 피처리체(W)의 표면에 상기 시드 가스를 흡착시키는 흡착 공정과, 상기 처리 용기(14) 내에 원료 가스인 실리콘 함유 가스와, 불순물을 포함하는 첨가 가스를 공급하여 상기 불순물이 첨가된 실리콘막을 형성하는 막 형성 공정과, 상기 실리콘막을 산화시켜 실리콘 산화막을 형성하는 산화 공정을 갖고, 상기 각 공정을 상기 순서로 반복하여 행하도록 하고 있다.
상기 반도체 웨이퍼(W)로서는, 예를 들면 먼저 도 6을 참조하여 설명한 바와 같은 실리콘 기판이 이용된다. 즉, 이 반도체 웨이퍼(W)의 표면에는, 예를 들면 먼저 도 6을 참조하여 설명한 바와 같이, 오목부(2)나 볼록부(4)가 형성되어 요철면으로 되어 있다. 그 오목부(2)의 폭(L1)이나 볼록부(4)의 폭(L2)은, 모두 20∼30㎚ 정도, 혹은 그 이하의 치수이며, 애스펙트비(aspect ratio)는, 예를 들면 1∼20 정도이다.
우선, 도 3의 (A) 및 도 4의 (A)에도 나타내는 바와 같이, 처리 용기(14) 내에 실란계 가스로 이루어지는 시드 가스를 공급하여 이 반도체 웨이퍼(W)의 표면에 시드 가스를 흡착시키는 흡착 공정을 행한다(도 2의 S1). 이에 따라, 반도체 웨이퍼(W)의 표면에 시드 가스의 흡착층(70)이 형성된다. 이 흡착층(70)의 두께는, 시드 가스의 분자 레벨의 두께 정도로서, 예를 들면 0.1㎚ 정도의 두께로, 하지(base)의 종류에 관계없이, 반도체 웨이퍼(W)의 표면에 거의 균일하게 흡착되게 된다. 특히 도 6에 있어서의 오목부(2) 내의 측면이나 저면(底面)에도 거의 균일하게 흡착되게 된다. 이 흡착층(70)은, 다음 공정의 막 형성시의 시드막으로서 기능한다.
상기 시드 가스는, 가스 공급 수단(52)의 가스 노즐(54A)의 각 가스 분사공(55A)으로부터 처리 용기(14) 내에 유량 제어되면서 분사하여 공급된다. 이 시드 가스의 실란계 가스로서, 여기에서는, 예를 들면 아미노실란계 가스가 이용되며, 구체적으로는 트리스디메틸아미노실란(TDMAS)이 이용된다. 이때의 프로세스 조건은, 프로세스 온도가 300∼600℃의 범위 내, 프로세스 압력이 0.1∼5Torr(1Torr＝133.3Pa)의 범위 내, 시드 가스의 유량이 10∼500sccm의 범위 내이다. 또한, 프로세스 시간이 10∼300초의 범위 내이다. 이 실란계 가스의 공급 목적의 하나는, 후 공정에서 형성되는 실리콘막의 러프니스의 개선에 있다.
다음으로, 도 3의 (B), 도 3의 (C) 및 도 4의 (B)에도 나타내는 바와 같이, 처리 용기(14) 내에 원료 가스인 실리콘 함유 가스와 불순물을 포함하는 첨가 가스를 공급하여 불순물이 첨가된 실리콘막(72)을 형성하는 막 형성 공정을 행한다(도 2의 S2). 여기에서는 상기 원료 가스인 실리콘 함유 가스와 첨가 가스가 열분해 반응하여 실리콘막(72)이 형성되게 되어, 이때, 앞의 시드 가스의 흡착층(70)이 시드가 되어 실리콘막(72)이 성장해 가게 된다. 여기에서 가스의 공급 방법은, 원료 가스인 실리콘 함유 가스와 첨가 가스의 동시 공급이라도 좋고, 교대(alternate) 공급이라도 좋다. 또한 도 3의 (C)의 파선으로 나타내는 바와 같이 원료 가스의 공급 전부터 첨가 가스의 공급을 개시하여 원료 가스의 공급 정지 후까지 공급하도록 해도 좋다.
또한, 성막시에, 첨가 가스가 분해되어, 이 첨가 가스 중의 불순물의 일부가 상기 실리콘막(72) 중에 취입되게 된다. 이와 같이, 성막시에는, 전술한 바와 같이 불순물이 취입됨으로써, 퇴적막의 결정화를 억제하여 어모퍼스 상태의 실리콘막(72)을 형성할 수 있으며, 이와 동시에, 표면의 러프니스가 악화되지 않도록 하고 있다.
상기 원료 가스는 가스 공급 수단(52)의 가스 노즐(54B)의 각 가스 분사공(55B)으로부터 처리 용기(14) 내에 유량 제어되면서 분사하여 공급되고, 상기 첨가 가스는 가스 노즐(54C)의 각 가스 분사공(55C)으로부터 처리 용기(14) 내에 유량 제어되면서 분사하여 공급된다.
이 원료 가스인 실리콘 함유 가스로서는, 실란계 가스를 이용할 수 있으며, 여기에서는 모노실란을 이용하고 있다. 또한 상기 첨가 가스로서는, 산화 질소계 가스의 일종인 N2O 가스를 이용하고 있다. 이 경우, N2O 가스 중의 산소 성분이 불순물이 되어 이 산소가 근소한 양만 실리콘막(72) 중에 취입되게 된다. 그리고, N2O 가스 중의 질소 성분은 가스가 되어 배기되어 간다. 이와 같이, 실리콘막(72) 중에 근소한 양만 불순물로서, 예를 들면 산소 성분이 취입됨으로써, 전술한 바와 같이 퇴적되는 막의 결정화가 억제되고, 게다가 그레인 사이즈(grain size)도 미세화되어 러프니스를 개선시키는 것이 가능해진다.
이때의 프로세스 조건은, 프로세스 온도가 500∼600℃의 범위 내, 프로세스 압력이 0.1∼1Torr의 범위 내, 원료 가스인 실리콘 함유 가스의 유량이 50∼5000sccm의 범위 내, 첨가 가스의 유량이 5∼50sccm의 범위 내이다. 또한 프로세스 시간이 10∼300초의 범위 내이다. 또한, 여기에서 형성되는 실리콘막(72)의 두께는, 예를 들면 0.5∼2㎚의 범위 내이다.
다음으로, 도 3의 (D), 도 3의 (E) 및 도 4의 (C)에도 나타내는 바와 같이, 상기 실리콘막(72)을 전부 산화시킴으로써 실리콘 산화막(74)을 형성하는 산화 공정을 행한다(도 2의 S3). 이에 따라, 상기 실리콘막(72)은 모두 산화막으로 변환되게 된다. 여기에서는 상기 산화 공정으로서 산소의 활성종을 이용한 산화 처리를 행하고 있다. 이 산화 처리의 방법으로서는, 산소 플라즈마를 이용하는 방법이나, 오존(O3)을 이용하는 방법이나, H2 가스와 O2 가스를 감압 분위기하에서 반응시켜 산소 라디칼과 수산기 라디칼을 발생시키는 방법 등이 존재하지만, 여기에서는 H2 가스와 O2 가스를 이용하여 산소 라디칼과 수산기 라디칼을 발생시키는 방법이 채용되어 있다. 여기에서 가스의 공급 방법은, H2 가스와 O2 가스의 동시 공급이라도 좋고, 교대 공급이라도 좋다. 또한 도 3의 (E)의 파선으로 나타내는 바와 같이 H2 가스의 공급 전부터 O2 가스의 공급을 개시하여 H2 가스의 공급 정지 후까지 공급하도록 해도 좋다.
구체적으로는, H2 가스는 가스 공급 수단(52)의 가스 노즐(54D)의 각 가스 분사공(55D)으로부터 처리 용기(14) 내에 유량 제어되면서 분사하여 공급되고, 상기 O2 가스는 가스 노즐(54E)의 각 가스 분사공(55E)으로부터 처리 용기(14) 내에 유량 제어되면서 분사하여 공급된다. 이때의 프로세스 조건은, 프로세스 온도가 500∼600℃의 범위 내, 프로세스 압력이 0.1∼10Torr의 범위 내로서, 바람직하게는 0.1∼1Torr의 범위 내, H2 가스의 유량이 100∼1000sccm의 범위 내, O2 가스의 유량이 500∼5000sccm의 범위 내이다. 여기에서 상기 흡착 공정의 온도(T1)와 막 형성 공정의 온도(T2)와 산화 공정의 온도(T3)는 각각 상이해도 좋지만, 스루풋(throughput) 향상을 위해서는 모두 동일한 온도로 설정하는 것이 바람직하다. 또한, 상기 흡착 공정과 막 형성 공정과 산화 공정의 각 공정과의 사이에는, 처리 용기(14) 내의 잔류 분위기를 배출하는 퍼지 공정을 행해도 좋고, 행하지 않아도 좋다. 또한, 어느 흡착 공정의 개시부터 다음 흡착 공정의 개시까지가 1사이클이 된다.
이와 같이, 감압 분위기하에서 수소와 산소를 따로따로 처리 용기(14) 내에 도입함으로써, 일본공개특허공보 2004-039990호에도 나타난 바와 같이, 반도체 웨이퍼(W)의 가장 가까운 곳에서 이하와 같은 수소의 연소 반응이 진행된다. 또한, 하기의 식 중에 있어서 *표시를 붙인 화학 기호는 그의 활성종을 나타낸다.
H2＋O2 →　H*＋HO2
O2＋H*　→　OH*＋O*
H2＋O*　→　H*＋OH*
H2＋OH*　→　H*＋H2O
이와 같이, H2 및 O2를 따로따로 처리 용기(14) 내에 도입하면, 수소의 연소 반응 과정 중에 있어서 O*(산소 활성종)와 OH*(수산기 활성종)와 H2O(수증기)가 발생되어, 이들에 의해 웨이퍼 표면의 실리콘막(72)의 산화가 행해져 실리콘 산화막(74)이 형성된다. 이와 같이 활성 산화종을 포함하는 가스를 이용하여 산화시키는 이유는, 500∼600℃라는 비교적 저온에서 산화시킴으로써, 실리콘막 형성 온도에 접근시켜 일련의 조작을 동일한 처리 용기 내에서 행하는 경우, 온도 변경 시간을 줄일 수 있기 때문이다. 또한 디바이스 제조의 서멀 버짓(thermal budget)의 저감에도 효과가 있다.
다음으로, 상기 스텝 S1∼S3을, 이 순서로 소정의 횟수만 반복하여 행했는지 아닌지가 판단되고(도 2의 S4), “NO”의 경우에는(S4의 NO), 스텝 S1로 되돌아와 상기 각 스텝 S1∼S3을 재차 행한다. 그리고, 스텝 S1∼S3을 반복하여 이 사이클을 소정의 횟수 행했다면(S4의 YES), 성막 처리를 종료하게 된다. 상기 스텝 S1∼S3의 반복 횟수(사이클 수)는, 성막해야 하는 막두께에도 의존하지만, 예를 들면 25∼100회 정도이며, 이 때에 얻어지는 실리콘 산화막(74)의 막두께는, 예를 들면 5∼20㎚의 범위 내이다.
이에 따라, 도 6에 있어서 나타낸 오목부(2) 내가 충분히 매입된 상태에서 실리콘 산화막(74)을 형성할 수 있다. 또한, 이와 같이 형성된 실리콘 산화막(74)의 막질은 매우 고밀도이며, 게다가 막 자체의 응력을, 예를 들면 200MPa 이상까지 향상시킬 수 있었다. 이 점에 관하여, 종래의 열CVD법이나 ALD법 등의 화학 기상법에 의해 성막한 실리콘 산화막의 응력은 겨우 100MPa 정도이기 때문에, 막 자체의 응력을 종래의 성막 방법으로 형성한 실리콘 산화막보다도, 거의 2배 이상 향상시킬 수 있었다.
이 결과, 성막 도중에 도 6에 나타내는 바와 같이, 볼록부(4)의 측면, 즉 오목부(2)의 내벽면에 퇴적되는 실리콘 산화막 자체의 응력을 전술한 바와 같이 2배 이상 향상시킬 수 있기 때문에, 볼록부(4)의 양측면이, 응력이 큰 실리콘 산화막에 의해 강고하게 밀어 당겨진 상태가 되어, 이 볼록부(4)가 굴곡되거나 변형되거나 하는 것을 저지하여 요철 패턴이 변형되는 것을 방지할 수 있다.
또한, 성막에 앞서, 흡착 공정에서 시드 가스를 반도체 웨이퍼(W)의 표면에 균일하게 흡착시키도록 했기 때문에, 실리콘막 형성 공정에 있어서 분산적으로, 박막이 부착되는 것을 방지할 수 있어, 표면 러프니스의 개선에 기여할 수 있다. 또한, 막 형성 공정에서 실리콘막(72)를 형성할 때에, 원료 가스 중에 불순물을 포함하는 첨가 가스를 근소하게 더하도록 했기 때문에, 이 불순물의 작용에 의해 실리콘막(72)의 결정화를 억제하여 어모퍼스 상태를 유지할 수 있고, 앞의 흡착 공정에 있어서 흡착된 원료 가스의 시드 작용과의 상승 효과에 의해 표면 러프니스의 개선에 한층 기여할 수 있다. 또한, 상기 흡착 공정, 막 형성 공정 및 산화 공정의 각 프로세스 온도를, 예를 들면 550℃ 등의 동일 온도로 설정하면, 각 공정마다 반도체 웨이퍼(W)의 승강 온도의 조작을 할 필요가 없어지기 때문에, 그만큼 스루풋을 향상시킬 수 있다.
이상과 같이, 본 발명에 의하면, 피처리체(W)의 표면에 고밀도로, 또한 높은 응력의 실리콘 산화막을 형성하는 것이 가능해져, 이 결과, 예를 들면 피처리체(W)의 표면에 미세한 요철 패턴이 존재한 경우에는, 그 요철 패턴이 변형되는 것을 억제할 수 있다.
＜본 발명 방법의 평가＞
다음으로, 본 발명의 성막 방법에 의해, 실리콘 산화막을 형성하여 평가를 행했기 때문에, 그의 평가 결과에 대해서 설명한다. 여기에서는 앞서 설명한 바와 같은 성막 방법을 이용하여 실리콘 산화막을 형성했다. 평가에 이용한 가스종이나 프로세스 조건은 앞서 설명한 대로이다. 또한 반도체 웨이퍼 상의 요철의 오목부(2)(도 6 참조)의 폭(L1)은 10∼30㎚, 볼록부(4)의 폭(L2)은 10∼30㎚, 애스펙트비는 1∼20 정도이다. 또한 비교예로서, 도 2 내지 도 4에 있어서 설명한 성막 방법으로부터 흡착 공정을 생략하여 성막했다. 즉, 웨이퍼 표면에 시드 가스를 흡착시키는 일 없이 직접적으로 실리콘막을 형성하고, 이를 산화시켜 실리콘 산화막을 형성했다. 이 결과를 도 5에 나타낸다. 도 5는 본 발명 방법과 비교예를 이용하여 성막했을 때의 평가 결과를 모식적으로 나타내는 도면이다.
도 5의 (A)에 나타내는 바와 같이, 비교예의 경우에는, 웨이퍼의 표면에 형성된 실리콘 산화막의 표면에는, 미소(微少)한 요철이 발생되어 있어, 표면 러프니스가 악화되어 있다. 이에 대하여, 본 발명 방법의 경우에는, 도 5의 (B)에 나타내는 바와 같이 실리콘 산화막의 표면은 비교적 평면 상태로 되어 있어, 표면 러프니스의 악화를 막아 표면 러프니스가 개선되어 있다.
또한, 본 발명의 성막 방법을 행할 때에, 어모퍼스 실리콘막의 막두께를 10∼60㎚까지 여러 가지로 변경한 경우(프로세스 온도：565℃)와, ALD법 및 CVD법에 있어서의 성막 온도를 여러 가지로 변경하여 실리콘 산화막을 형성한 경우(막두께：30㎚)에 대해서 실험을 행했기 때문에, 그때의 막스트레스의 결과를 설명한다. 도 7은 전술한 바와 같이 실리콘막의 막두께를 바꿨을 때와 성막 온도를 바꿨을 때의 막스트레스의 결과를 나타내는 그래프이다. 도 7 중에 있어서, 좌측이 막두께를 여러 가지로 변경했을 때의 막스트레스를 나타내고, 우측이 성막 온도를 여러 가지로 바꿨을 때의 막스트레스를 나타내고 있다. 또한 도 7 중의 우측에는 HTO법(SiH4와 N2O의 반응에 의한 CVD 산화막)에 의해 실리콘 산화막을 형성했을 때의 막스트레스를 참고로 하여 기재하고 있다.
도 7 중의 좌측 부분에 나타내는 바와 같이, 어모퍼스 실리콘막을 10㎚, 20㎚, 30㎚, 60㎚와 같이 변화시켜 성막하고 있다. 그리고, 이 결과, 모든 막두께에 있어서 막스트레스는 －210∼－190MPa 정도의 값을 나타내고 있어, 막두께에 관계 없이 높은 스트레스(응력)가 더해져, 바람직한 것을 알 수 있다.
또한, 도 7 중의 우측 부분에 나타내는 바와 같이, 성막 온도가 300℃인 경우에는 막스트레스가 －30MPa 정도인 데에 대하여, 550℃인 경우에는 막스트레스가 －110MPa 정도까지 증가하고 있다. 또한, 성막 온도가 780℃에서 HTO법으로 성막한 경우에는 막스트레스가 －150MPa 정도에 달해 있다. 이 결과, 종래 방법의 ALD법에 의한 SiO2막이나, HTO법에 의한 SiO2막에 비해 본 발명의 성막 방법에서는 비교적 저온에서도 높은 막스트레스가 얻어지는 것을 알았다.
여기에서 상기 실시예에 있어서는, 각 공정을 반복해서 행하여 박막을 적층시키는 ALD법에 의한 성막을 예로 들어 설명했지만, 이에 한정되지 않고, 각 공정을 반복하지 않고 1회만 행하여 성막하도록 해도 좋은 것은 물론이다.
또한, 상기 실시예에 있어서, 흡착 공정에서는 시드 가스의 실란계 가스로서 트리스디메틸아미노실란(TDMAS)을 이용한 경우를 예로 들어 설명했지만, 이에 한정되지 않고, 아미노실란계 가스 또는 디실란, 트리실란, 테트라실란 등의 고차(高次) 실란을 이용할 수 있다. 여기에서 상기 아미노실란계 가스로서는, TDMAS(트리스디메틸아미노실란), BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란) 및, DIPAS(디이소프로필아미노실란)으로 이루어지는 군으로부터 선택되는 1 이상의 원료를 이용할 수 있다.
또한, 앞의 막 형성 공정에서는, 원료 가스인 실리콘 함유 가스로서 실란계 가스의 하나인 모노실란을 이용한 경우를 예로 들어 설명했지만, 이에 한정되지 않고, 앞의 트리스디메틸아미노실란 등의 전술한 바와 같은 아미노실란계 가스나 모노실란에 더하여, 디실란, 트리실란, 테트라실란 등의 고차 실란이나 SiH2Cl2나 Si2Cl6 등을 이용할 수 있다.
나아가서는, 상기 막 형성 공정에서는 첨가 가스로서는, 산화 질소계 가스의 하나인 N2O 가스를 이용했지만, 이에 한정되지 않고, 다른 산화 질소계 가스 또는 탄화 수소계 가스를 이용할 수 있다. 여기에서 다른 산화 질소계 가스로서는 NO 가스를 이용할 수 있다. 또한 탄화 수소계 가스로서는 아세틸렌, 에틸렌, 메탄, 에탄, 프로판, 부탄 등을 이용할 수 있으며, 이 경우, 불순물은 탄소(C)가 된다.
또한, 앞의 산화 공정에서는, 실리콘막을 산화시키기 위해 H2와 O2로부터 발생시킨 산소 라디칼 및 수산기 라디칼을 이용한 경우를 예로 들어 설명했지만, 전술한 바와 같이, 산소 플라즈마를 이용하는 방법이나 오존을 이용하는 방법을 채용해도 좋다.
여기에서 상기 산소 플라즈마를 이용하는 방법의 경우에는, 예를 들면 일본공개특허공보 2006-287194호에 개시되어 있는 처리 장치를 이용하여 산소를 고주파 전력으로 플라즈마화하여 활성종을 생성하는 리모트 플라즈마 방식을 채용할 수 있다. 이 경우, 예를 들면 고주파의 주파수는 13.56MHz를 이용하며, 고주파 전력은 50∼500W(와트)의 범위 내이다. 또한 프로세스 압력은 0.1∼10Torr의 범위 내, 산소의 공급량은 500∼10000sccm의 범위 내이다.
또한 오존을 이용하는 방법의 경우에는, 산소 유량을 1∼10slm으로 하여 오존(O3) 농도가 50∼500g/㎥의 범위 내, 프로세스 압력이 0.1∼10Torr의 범위 내로 설정한다.
또한 도 1에 나타내는 성막 장치는, 처리 용기(14)가 하나의 통체 형상의 구조물로 형성된 단관식의 성막 장치를 예로 들어 설명했지만, 이에 한정되지 않고, 내통과, 이것을 덮는 외통으로 이루어지는 이중관 구조의 처리 용기를 이용한 성막 장치에도 본 발명을 적용할 수 있는 것은 물론이다.
나아가서는, 본 발명은 성막 장치로서는, 한번에 복수매의 반도체 웨이퍼를 처리할 수 있는 소위 배치식의 성막 장치에 한정되지 않고, 반도체 웨이퍼를 1매씩 처리하는 소위 매엽식의 처리 장치에도 적용할 수 있다.
또한, 여기에서는 피처리체로서 반도체 웨이퍼를 예로 들어 설명했지만, 이 반도체 웨이퍼에는 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판도 포함되며, 나아가서는 이들 기판에 한정되지 않고, 액정 표시 장치에 이용하는 유리 기판이나 세라믹 기판 등에도 본 발명을 적용할 수 있다.
12 : 성막 장치
14 : 처리 용기
24 : 배기계
28 : 웨이퍼 보트(보지 수단)
36 : 덮개부
48 : 가열 수단
52 : 가스 공급 수단
54A∼54F : 가스 노즐
60 : 제어 수단
70 : 흡착층
72 : 실리콘막
74 : 실리콘 산화막
W : 반도체 웨이퍼(피처리체)

Claims (8)

  1. 처리 용기 내에서 피(被)처리체의 표면에 실리콘 산화막을 형성하는 성막 방법에 있어서,
    상기 처리 용기 내에 실란계 가스로 이루어지는 시드 가스를 공급하여 상기 피처리체의 표면에 상기 시드 가스를 흡착시키는 흡착 공정과,
    상기 처리 용기 내에 원료 가스인 실리콘 함유 가스와, 불순물을 포함하는 첨가 가스를 공급하여 상기 불순물이 첨가된 실리콘막을 형성하는 막 형성 공정과,
    상기 실리콘막을 산화시켜 실리콘 산화막으로 변환하는 산화 공정을 갖는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 흡착 공정과 막 형성 공정과 산화 공정의 각 공정을, 이 순서로 반복하여 행하도록 하는 것을 특징으로 하는 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 실리콘막은, 어모퍼스 상태로 이루어져 있는 것을 특징으로 하는 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 시드 가스는, 아미노실란계 가스 또는 고차(高次) 실란계 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실리콘 함유 가스는, 실란계 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 첨가 가스는, 산화 질소계 가스 또는 탄화 수소계 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 산화 공정은, 적어도 산소의 활성종을 이용하여 행하도록 하는 것을 특징으로 하는 성막 방법.
  8. 피처리체의 표면에 실리콘 산화막을 형성하는 성막 장치에 있어서,
    배기 가능하게 이루어진 처리 용기와,
    상기 처리 용기 내에서 상기 피처리체를 보지(保持; holding)하는 보지 수단과,
    상기 처리 용기 내에 가스를 공급하는 가스 공급 수단과,
    상기 피처리체를 가열하는 가열 수단과,
    제1항 내지 제7항 중 어느 한 항에 기재된 성막 방법을 실시하도록 장치 전체를 제어하는 제어 수단을 구비하는 것을 특징으로 하는 성막 장치.
KR1020110058469A 2010-06-22 2011-06-16 성막 방법 및 성막 장치 KR101434342B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-142076 2010-06-22
JP2010142076 2010-06-22
JPJP-P-2011-110029 2011-05-17
JP2011110029A JP5573772B2 (ja) 2010-06-22 2011-05-17 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20110139107A true KR20110139107A (ko) 2011-12-28
KR101434342B1 KR101434342B1 (ko) 2014-08-26

Family

ID=45329059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058469A KR101434342B1 (ko) 2010-06-22 2011-06-16 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US8431494B2 (ko)
JP (1) JP5573772B2 (ko)
KR (1) KR101434342B1 (ko)
CN (1) CN102296280B (ko)
TW (1) TWI509693B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9063583B2 (en) 2013-02-08 2015-06-23 Lg Electronics Inc. Mobile terminal
US9578155B2 (en) 2012-07-02 2017-02-21 Lg Electronics Inc. Mobile terminal
WO2020102353A1 (en) * 2018-11-13 2020-05-22 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5864668B2 (ja) * 2010-10-29 2016-02-17 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
KR101408084B1 (ko) * 2011-11-17 2014-07-04 주식회사 유진테크 보조가스공급포트를 포함하는 기판 처리 장치
KR101364701B1 (ko) * 2011-11-17 2014-02-20 주식회사 유진테크 위상차를 갖는 반응가스를 공급하는 기판 처리 장치
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
JP2013151720A (ja) * 2012-01-25 2013-08-08 Ulvac Japan Ltd 真空成膜装置
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
WO2014115965A1 (ko) 2013-01-22 2014-07-31 (주)비에스써포트 구리계 화합물 미립자가 포함된 플라스틱 성형품 및 그 제조방법
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
JP6247181B2 (ja) * 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
JP6523185B2 (ja) * 2016-01-29 2019-05-29 東京エレクトロン株式会社 成膜方法
JP6602261B2 (ja) 2016-05-23 2019-11-06 東京エレクトロン株式会社 成膜方法
WO2018088003A1 (ja) * 2016-11-11 2018-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7130986B2 (ja) * 2018-03-01 2022-09-06 富士電機株式会社 半導体装置の製造方法
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP3578155B2 (ja) 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007242935A (ja) * 2006-03-09 2007-09-20 Elpida Memory Inc 半導体装置及びその製造方法
JP2007273535A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd プラズマ原子層成長方法及び装置
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP2008211211A (ja) * 2008-02-18 2008-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578155B2 (en) 2012-07-02 2017-02-21 Lg Electronics Inc. Mobile terminal
US9854073B2 (en) 2012-07-02 2017-12-26 Lg Electronics Inc. Mobile terminal
US10021225B2 (en) 2012-07-02 2018-07-10 Lg Electronics Inc. Mobile terminal
US10097675B2 (en) 2012-07-02 2018-10-09 Lg Electronics Inc. Mobile terminal
US10523797B2 (en) 2012-07-02 2019-12-31 Lg Electronics Inc. Mobile terminal
US9063583B2 (en) 2013-02-08 2015-06-23 Lg Electronics Inc. Mobile terminal
US9916078B2 (en) 2013-02-08 2018-03-13 Lg Electronics Inc. Mobile terminal
WO2020102353A1 (en) * 2018-11-13 2020-05-22 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning
US11443953B2 (en) 2018-11-13 2022-09-13 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning

Also Published As

Publication number Publication date
TW201220399A (en) 2012-05-16
TWI509693B (zh) 2015-11-21
US20110312192A1 (en) 2011-12-22
JP2012028741A (ja) 2012-02-09
US8431494B2 (en) 2013-04-30
KR101434342B1 (ko) 2014-08-26
CN102296280B (zh) 2014-12-10
JP5573772B2 (ja) 2014-08-20
CN102296280A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101434342B1 (ko) 성막 방법 및 성막 장치
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
KR101312461B1 (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
TWI524425B (zh) 氮化矽膜的成膜方法及成膜裝置
KR100956468B1 (ko) 실리콘 질화막을 형성하는 ｃｖｄ 방법
JP6860605B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR101503725B1 (ko) 성막 방법 및 성막 장치
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR20120024384A (ko) 성막 방법 및 성막 장치
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW202011479A (zh) 基板處理裝置、基板處理裝置之電極及半導體裝置之製造方法
JP2017168788A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US20230287567A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7166431B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
WO2023047918A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI796757B (zh) 基板處理裝置、電漿發光裝置、半導體裝置之製造方法及電腦程式產品
TWI798760B (zh) 基板處理裝置、半導體裝置之製造方法、基板保持具及程式
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023085081A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024042235A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5