TWI502566B - Liquid crystal display driving semiconductor integrated circuit - Google Patents

Liquid crystal display driving semiconductor integrated circuit Download PDF

Info

Publication number
TWI502566B
TWI502566B TW102114360A TW102114360A TWI502566B TW I502566 B TWI502566 B TW I502566B TW 102114360 A TW102114360 A TW 102114360A TW 102114360 A TW102114360 A TW 102114360A TW I502566 B TWI502566 B TW I502566B
Authority
TW
Taiwan
Prior art keywords
liquid crystal
circuit
driving
volatile memory
crystal display
Prior art date
Application number
TW102114360A
Other languages
English (en)
Other versions
TW201333908A (zh
Original Assignee
Synaptics Display Devices Gk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Display Devices Gk filed Critical Synaptics Display Devices Gk
Publication of TW201333908A publication Critical patent/TW201333908A/zh
Application granted granted Critical
Publication of TWI502566B publication Critical patent/TWI502566B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Description

液晶顯示驅動用半導體積體電路
本發明是關於驅動液晶顯示裝置之液晶顯示驅動用半導體積體電路(液晶控制驅動器IC)，例如關於利用於液晶控制驅動器IC為有效之技術，該液晶控制驅動器IC是具有非揮發性設定所使用之液晶顯示裝置之特性或規格之手段。
近年來，當作行動電話或PDA(Personal Digital Assistants)等之攜帶用電子機器之顯示裝置，一般使用多數顯示畫素被例如2次元配列成矩陣狀之像點矩陣型液晶面板。然後，在機器內部搭載有執行該液晶面板之顯示控制之半導體積體電路化之顯示控制裝置(液晶控制IC)或驅動液晶面板之驅動電路或是內藏有如此之驅動電路的液晶顯示驅動裝置(液晶控制驅動器IC)。
然而，液晶顯示裝置由於所使用之液晶種類或驅動方式，伽瑪(γ)特性或驅動電壓、動作時脈之頻率等規格有所不同，並且有因製造偏差而引起之特性變動。在此，提供液晶顯示驅動裝置之廠商是以即使對於規格不同具有液晶顯示裝置或製造偏差之液晶顯示裝置亦可以適用之方 法，構成液晶顯示驅動裝置，花費心思於提高裝置泛用性，降低製造成本。
以往，作為即使規格不同之液晶顯示裝置亦可以驅動之對策，是事先在液晶顯示驅動裝置之內部設置暫存器。並且事先在外部設置EPROM般之非揮發性記憶體，在電源投入時之初期設定等，自非揮發性記憶體傳送驅動條件等之設定資訊至內部的暫存器之方式被實用化。再者，也提案藉由事先在液晶顯示裝置之內部設置具有熔絲等之設定電路，在決定適用之液晶顯示裝置的時點，因應液晶顯示裝置之規格切斷熔絲而執行設定之方式。作為以溶絲調整液晶驅動裝置之動作特性之發明，則有例如記載於專利文獻1者。
〔專利文獻1〕日本特開2000-148064號
上述以往之驅動條件等之設定中，自外部ROM對暫存器設定資訊之方式，因不得不在每投入電源時執行，故有CPU之負擔重，並且系統之啟動變慢之缺點。再者，使用溶絲之方式因一但執行設定時則無法變更，故有於設定後無法對應所使用之液晶顯示裝置或是該規格，並且使用者側無法執行設定，使用便利性為差之缺點。
並且，由於製造偏差使得電路等之特性從所期待之值偏離時，一般執行設定電阻、電容等之外置元件之電阻值 或電容值以使可以調整電路特定之偏離。再者，液晶顯示裝置或液晶驅動裝置中，保護用之二極體或昇壓用之電容器等是使用外部元件，執行以使用該些外置元件，與液晶驅動器IC同時安裝於可撓性基板等。因此，有外置零件數量比較多之裝置難以小型化，並且由於外置元件液晶驅動器IC之外部端子數變多晶片尺寸電大之缺點。
本發明之目的是提供使用性便利佳之液晶顯示驅動用半導體積體電路，該液晶驅動用半導體積體電路是可以容易執行因應所使用之液晶顯示裝置之規格的驅動條件等之設定。
本發明之其他目的是提供即使調整由於製造偏差而引起液晶顯示裝置或液晶驅動用半導體積體電路之特性自所期待之值偏離時亦可以調整，並且可減少外置零件可縮小晶片尺寸之液晶驅動用半導體積體電路。
針對該發明之上述及其他目的和新穎特徵，由本說明中之敘述及附件圖面明顯可知。
若說明本案所揭示之發明中之代表性概要，則如下所述般。
即是，使顯示驅動液晶顯示裝置之半導體積體電路化的液晶顯示驅動用半導體積體電路，內藏可電性寫入資料之非揮發性記憶體電路(EPROM)或是可電性寫入抹除資料之非揮發性記憶體電路(EEPROM)，使設定資訊儲 存於該記憶體電路。並且記憶體電路是設為由一般元件所構成，該一般元件是能夠藉由與形成用以構成其他電路之元件的半導體製程相同之工程而形成。
由於使液晶顯示驅動用半導體積體電路持有非揮發性之內藏記憶體電路，不需要如同使用外置ROM和暫存器之方式般於投入電源時讀取每次設定資訊，故有可以減輕CPU之負擔，並且系統之啟動變快之優點。尤其，於適用於行動電話等之液晶顯示裝置啟動時，於執行重置動作時，於行動電話之電源啟動時，及待機狀態至主動狀態時，也有必須執行液晶顯示裝置之重置動作的情形。如此之情形，微處理器必須將各種裝置(RF模組、電源電路、記憶體、液晶顯示裝置之驅動控制用之半導體電路等)設定成初期值，微處理器之動作負擔重。因此，要增快液晶顯示驅動用半導體電路中之電源投入時之設定，以減輕CPU負擔，增快系統之啟動，則極為有效。
再者，藉由設置非揮發性之內藏記憶體電路，則可寫入該晶片或是包含晶片之液晶顯示裝置之個別識別資訊(晶片ID或是模組ID)。因此，對於使用內藏非揮發性記憶體電路之半導體積體電路而構成液晶顯示裝置之使用者等，藉由活用該ID，則產生可以執行各種管理之優點。並且，ID亦可以成為利用於寫入其他設定資訊之時所產生之剩餘區域而予以記憶。
然而，可藉由形成用以構成其他電路之元件的半導體製程之工程而形成之元件，是指不是被稱為持有浮置閘之 FAMOS之非揮發性記憶元件的一般元件。
一般而言被稱為EPROM或是EEPROM因使用比通常元件具有更複雜構造之非揮發性記憶元件而構成，故罩幕片數較多，相對製造成本為高。
但是，若為內藏僅可以一般元件構成之非揮發性記憶體電路而儲存設定資訊時，則可以因應所使用之液晶顯示裝置之規格而容易執行驅動條件之設定，並且即使驅動條件有變更之時，亦可以便宜實現可容易變更設定之記憶體電路。再者，若藉由本發明，因不使用外置元件，可以藉由變更被儲存於內藏非揮發性記憶體電路之設定值，而調整特性偏離，故當然可以減少外部零件數，另外也可以減少用以連接外置元件之端子數。
若簡單說明藉由本案中所揭示之發明而所取得之效果，則如同下述般。
即是，當依照本發明時，可以實現使用性便利佳之液晶顯示驅動用半導體積體電路，該液晶驅動用半導體積體電路是可以容易執行因應所使用之液晶顯示裝置之規格的驅動條件等之設定。
再者，當依照本發明時，則有可以實現即使因製造偏差而使特性自所期待值偏離，亦可以不使用外置元件而予以調整，並減少外置零件數量，縮小晶片尺寸之液晶顯示驅動用半導體積體電路的效果。
200‧‧‧液晶控制驅動器IC
210‧‧‧源極驅動器
220‧‧‧閘極驅動器
230‧‧‧共同驅動器
240‧‧‧LCD用電源電路
250‧‧‧非揮發性記憶體電路
251‧‧‧第1區域(廠商使用區域)
252‧‧‧第2區域(使用者使用區域)
254‧‧‧電源控制電路
255‧‧‧非發揮性記憶體單元
256‧‧‧讀出/寫入電路
260‧‧‧控制部
261‧‧‧索引暫存器
262‧‧‧控制暫存器
263‧‧‧資料暫存器
264‧‧‧讀出/寫入控制電路
270‧‧‧振盪電路
280‧‧‧時序控制電路
290‧‧‧顯示用RAM
300‧‧‧TFT液晶面板
第1圖是表示由內藏有非揮發性記憶體電路之液晶控制器IC，和藉由該驅動器驅動被驅動之TFT液晶面板所構成之液晶顯示系統之構成的方塊圖。
第2圖是表示適用本發明之液晶控制驅動器中之振盪電路之實施例的方塊圖。
第3圖是表示使用外部元件而設為可調整頻率之振盪電路之例的電路圖。
第4圖是表示時序控制電路之一例的電路圖。
第5圖是表示LCD電源電路之一例的電路圖。
第6圖是表示使用外部元件而設為可調整電壓之LCD用電源電路之例的電路圖。
第7圖是表示第1圖之實施例之液晶控制驅動器IC內之非揮發性記憶體電路(ROM)之寫入時之動作時序的時序圖。
第8圖是表示非揮發性記憶體電路(ROM)之讀出時之動作時序之時序圖。
第9圖是表示適合於非揮發性記憶體電路中之廠商資訊儲存區域的記憶體電路之具體性構成例的電路圖。
第10圖是表示構成非揮發性記憶體電路之記憶體單元之佈局之例的平面圖。
第11圖是表示構成非揮發性記憶體單元之記憶體單元之構造和寫入時之施加電壓的剖面圖。
第12圖是表示構成非揮發性記憶體電路之記憶體單元之構造和讀出時之施加電壓的剖面圖。
第13圖是表示構成非揮發性記憶體電路之記憶體單元之構造和消去時之施加電壓的剖面圖。
第14圖是表示適合於非揮發性記憶體電路中之使用者資訊儲存區域的記憶體電路之電路圖。
第15圖是表示適合於使用者資訊儲存區域之記憶體電路之其他實施例之電路圖。
第16圖是表示適合於使用者資訊儲存區域之記憶體電路之又一其他實施例之電路圖。
第17圖是表示構成本實施例之液晶控制驅動器IC之各電路區塊之半導體晶片上之佈局之一例的平面圖。
第18圖是表示構成本實施例之液晶控制驅動器IC之各電路區塊之半導體晶片上之佈局之其他例之平面圖。
以下，根據圖面說明該發明之最佳實施型態。
首先，使用第1圖說明說明適用本發明內藏有有效非揮發性記憶體之液晶顯示驅動用半導體積體電路(液晶控制驅動器IC)200。第1圖是表示由內藏有非揮發性記憶體電路之液晶控制驅動器IC200和藉由該驅動器所驅動之TFT液晶面板300所構成之液晶顯示系統之構成的方塊圖。
於第1圖中，200為以主動矩陣方式驅動液晶面板而 執行顯示之液晶控制驅動器IC，300是藉由該液晶控制驅動器IC200所驅動之TFT液晶面板。TFT液晶面板300是當作在相向的兩片之玻璃基板之一方施加畫像信號之多數信號線的源極線(源極電極)，和當作以特定週期被順序驅動之多數選擇掃描線之閘極線(閘極電極)被配設在正交方向上。
再者，在源極線和閘極線之各交點上，矩陣狀配置有由畫素電極和在該畫素電極施加因應源極線之畫像信號之電壓的當作開關元件之TFT(薄膜電晶體)所構成之畫素。並且，在相向之另一方玻璃基板上，於各畫素設置共同之電極，在形成該些電極之兩片玻璃基板間密封著液晶。如此所構成之TFT液晶面板300因為公知，故省略圖式。
液晶控制驅動器IC200是具備因應畫像信號而驅動液晶面板300之源極線SL之源極驅動電路210、順序掃描驅動TFT液晶面板300之閘極線GL的閘極驅動電路220、和將共同電壓VCOM施加至TFT液晶面板300之各畫素共通之電極上的共同驅動電路230。再者，驅動器IC200是具備於該些驅動電路210~230發生所需要之驅動電壓之LCD用電源電路240、記憶驅動條件等之非揮發性記憶體電路250、根據來自外部微處理器(以下，稱為MPU或是CPU)等之指令控制晶片內部全體之控制部260。
並且，驅動器IC200是具備生成將成為內部基準之時 脈r之振盪電路270、根據所生成之基準時脈r生成供給上述驅動電路210~230等之動作時序的信號的信號1、2、3…之時序控制電路280、記憶應顯示於液晶面板300之畫像資料的顯示用RAM290等。具備該些電路之驅動器IC200是在單晶矽般之1個半導體晶片上作為半導體積體電路而被構成。
並且，驅動器IC200是具有施加電源電壓VCC之外部端子和施加接地電位GND之外部端子。再者，在非揮發性記憶體電路250設置有施加比用以執行寫入所需之VCC高之寫入電壓VPP1、VPP2的外部端子。
該實施例之控制部260是具備用以設定指令碼之索引暫存器261及根據該索引暫存器261之內容執行寫入之控制暫存器262或保持自外部所供給之資料及自上述非揮發性記憶體電路250所讀出之資料的資料暫存器263、執行非揮發性記憶體電路250之讀出或寫入控制之讀出/寫入控制電路264等。
再者，該實施例之控制部260是採用外部之MPU指定對索引暫存器261執行寫入而實行之指令而生成控制信號之方式。就以控制部260之控制方式而言，即使採用當從外部MPU接收指令碼時，解該指令而生成控制信號之方式亦可。資料暫存器263是設置在非揮發性記憶體電路250之輸出部，即使在控制部260設置將被資料暫存器263所讀出之資料分配置所期望之電路的閘極電路亦可。
藉由如此構成之控制部260之控制，液晶控制驅動器 IC200是根據來自外部MPU之指令及資料，於在上述TFT液晶面板300執行顯示之時，則執行將顯示資料順序寫入至顯示用RAM290之描繪處理。並且，控制部260是執行自顯示RAM用290順序讀出資料之讀出處理，而使施加至TFT液晶面板300之源極線SL的信號及施加於閘極線GL、和施加於共同電極COM之信號自驅動器210、220、230予以輸出，執行液晶顯示。
記憶驅動條件之設定資訊的非揮發性記憶體電路250是如後述般，藉由與構成其他電路之元件相同的元件(本實施例中為CMOS電晶體)所構成。依此，因形成非揮發性記憶體電路250，故不增加製造工程，抑制製造成本之提高。在此，當被儲存於非揮發性記憶體電路250之設定資訊，大致被分為應在廠商(供應商)中儲存之設定資訊和應在使用者(組裝廠商)儲存之設定資訊之兩種類。當實際使用時，可以設為能夠設定一方或雙方之構成。
於本實施例之液晶控制驅動器IC中，在非揮發性記憶體電路250設置有用以儲存廠商所設定之資訊的第1區域251，和儲存使用者所設定之資訊的第2區域252。其中，第1區域251是被設為僅可1次寫入資料，第2區域是被設成可多數次寫入資料。
應在廠商儲存之設定資訊則有用以設定在生成將成為內部基準之時脈的振盪電路270中所生成之時脈r之頻率的資訊、和用以設定在跟據基準時脈r而生成動作時脈1、2、3…之時序控制電路280中所生成之時脈 之時序的資訊等。再者，用以設定在發生驅動器210~230所需之驅動電壓的LCD用電源電路240中所發生之電壓位準的資訊，也包含在應在廠商儲存之設定資訊。然後，上述振盪電路270、時序控制電路280、LCD用電源電路240等是被構成可依照自非揮發性記憶體電路250讀出的所對應之設定資訊而變更。
第2圖是表示其中振盪電路270之構成例。該實施例之振盪電路270是藉由OR閘極271和串聯型態之反相器INV1、INV2和回授匯流排形成之環型振盪器所構成。然後，被設置在從最終階段反相器INV2至初階段之OR閘極271之回授匯流排上之串聯型態之多數電阻Rf1、Rf2、…Rfm之各連接節點和振盪器之輸出端子之間設置有開關元件SW1、SW2、…SWm。
再者，設置有解碼自非揮發性記憶體電路250被讀出，被保持於資料暫存器263之對應的設定資訊的解碼器DEC1，藉由該解碼器DEC1之輸出，使上述開關元件SW1、SW2、…SWm中之任一者成為接通(ON)狀態。依此，構成回授信號之延遲時間被變化，為振盪器之輸出的基準時脈r之頻率被變更。其結果，即使於因振盪電路之頻率自所期待之頻率偏離時，亦可以調整頻率之偏離。再者，亦可以變更成與液晶顯示裝置相合之特定規格的頻率。
並且，被輸入至輸入有回授信號之振盪器的初段之OR閘極271之另一方之輸入端子的信號COSC，為振盪 器之啟動信號。當該信號COSC被設為低位準時，振盪器則發振動作，當COSC被設為高位準時，振盪器則停止發振動作。即使構成省略解碼器DEC1，藉由被保持至資料暫存器263之設定資訊而直接控制開關元件SW1、SW2、…SWm亦可。
當無內藏電路和調整電路之時，因變更藉由振盪電路270所生成之基準時脈r之頻率，故必須例如第3圖所示般，將被設置在回授路徑之電阻Rf當作外部元件連接於驅動器IC200，變更該電阻值。若藉由本實施例，因不需要如此之外部元件，故可以減少外部零件之數量，使系統予以小型化，並且因可以減少用以連接外部元件，故亦可以使晶片本身予以小型化。
第4圖是表示時序控制電路280之構成例。該實施例之時序控制電路280是藉由串聯型態連接之多數延遲電路DLY1、DLY2、…、DLYn所構成。各延遲電路DLY1、DLY2、…、DLYn之連接節點和控制器之輸入端子之間，設置有開關元件SW11、SW12、…、SW1m。
該些開關元件SW11、SW12、…、SW1m中之任一者是藉由自非揮發性記憶體電路250所讀出，被保持於資料暫存器263之對應的設定資訊之信號TC1、TC2、TC3等而成為接通狀態，依此被輸出之信號TMD之時序被變更。即使設置用以解碼被保持於資料暫存器263之設定資訊的解碼器，以該解碼器之輸出控制開關元件SW11、SW12、…、SW1m亦可。
在此，當作藉由時序控制電路280調整時序之信號，則有供給例如顯示RAM280之動作時序的信號。顯示RAM280因在液晶控制驅動器之內部以最高速予以動作的電路，故該動作時序之偏差影響系統全體之動作。在此，藉由以初期設定調整供給顯示RAM280之動作時序之信號，取得所欲之動作特性。
第5圖是表示LCD用電源電路240之構成例。該實施例之LCD用電源電路240是具備以串聯型態被連接之梯形電阻R11、R12、…、R1n，和與各梯形電阻並聯連接之開關元件SW21、SW22、…、SW2n。然後，該些開關SW21、SW22、…、SW2n是藉由自非揮發性記憶體電路250被讀出，被保持於資料暫存器263之對應設定資訊，而成接通或關閉狀態。依此，決定將成為LCD用電源電路240中之基準之電壓VCOMR之位準。
於第5圖中，被設置在LCD用電源電路240內之開關SWa1、SWa2，係為了對液晶面板進行交流驅動切換施加於共同電極上的共同電位VCOMH和VCOML並以特定週期予以極性反轉之開關，用以防止液晶之惡化。再者，開關SWm1、SWm2是用以因應顯示模式而切換施加於共同電極之共同電位VCOMH、VCOML中VCOMH之位準的開關。該些開關SWa1和SWa2再者SW1和SWm2是藉由來自控制部260之控制信號，各個相輔性即是一方為接通之時另一方則為斷開狀態。
於無內藏記憶體和調整電路之時，因變更將成為基準 之電壓VCOMR之位準，故例如第6圖所示般，在驅動器IC200設置外部電阻Rt1、Rt2，使一方之電阻Rt1之電阻值予以變更。若藉由本施施例，因不需要如此之外部元件，故可以減少外部零件數，使系統予以小型化，並且因可以減少用以連接外部元件之外部端子，故可以也可以使晶片本身予以小型化。
接著，使用第1圖及第7圖說明控制部260之非揮發性記憶體電路250之寫入順序和動作時序。於第7圖中，信號CS、RS、WR、RD是藉由晶片外部被輸入至讀出/寫入控制電路264之控制信號。其中控制信號CS是表示選擇晶片之信號，RS是表示將資料DB閂鎖於索引暫存器，或閂鎖於控制暫存器之信號。再者，WR是用以控制寫入動作之信號，RD是用以控制讀出動作之信號。讀出/寫入控制電路264是根據該些控制信號CS、RS、WR、RD和根據來自時序控制器280之時脈2，生成供給至記憶體電路250之信號。WE是藉由讀出/寫入控制電路264被生成而被供給至記憶體電路250之寫入許可信號。再者，RE是藉由讀出/寫入控制電路264被生成而被供給至記憶體電路250之讀出許可信號。
第7圖是表示控制部260之非揮發性記憶體電路250之寫入動作時序。
該寫入動作之說明雖然並不特別限制，但是本實施例之液晶控制驅動器是表示於電源投入後，當自MPU輸入重置信號RESET時，自高位準成為低位準之時的例。再 者，第7圖之例是表示寫入至位址000~011之4個位置之時的例。
首先，當輸入重置信號RESET時，晶片內部暫存器則被重置(第7圖，時序t1)。接著，被連接於MPU等之控制匯流排BUS則於RS=Low之期間，索引資料被輸入至驅動器IC。此時，在WR從低至高之時序，該索引資料被儲存於索引暫存器261(第7圖，時序t2)。
此時，藉由被儲存於索引暫存器261之索引資料，選擇ROM系電路之控制暫存器262。再者，於時序t2之後，自控制匯流排BUS，於RS=High之期間輸入控制等之資料(於後稱為「資料」)。此時，在WR從低成為高之時序，該資料被儲存於控制暫存器262(第7圖，時序t3)。
〔寫入期間〕
在t3之時序中，雖然確定控制暫存器之資料，但是資料之內容為寫入資料WDATA、寫入位址ADDR、ROM控制資料OP0、OP1等。於寫入之時，使控制資料OP0之資料從0(Low)成為1(High)。此時，OP0若為1(High)時，控制WE/RE控制電路264，使寫入許可信號WE確定(Assert)於高位準，執行寫入動作。
寫入完成是藉由控制匯流排BUS之控制信號RS在高位準之期間，將控制暫存器OP0之資料從1(High)改變至0(Low)，控制WE/RE控制電路264，使寫入許可信 號WE無效(Negate)於低位準。依此，完成寫入動作(第7圖，時序t4)。
於改變位址再次開始寫入之時，控制信號RS是在高位準之期間，使控制低位址之OP0之資料從0(Low)成為1(High)(第7圖，時序t5)。此時，因OP0為1(High)，故WR/RE控制電路264是使寫入許可信號WE確定於高位準，執行寫入動作。此時，資料暫存器之位址事先更新。依此，在與從時序t3至t4之期間寫入之位置不同之位址之區域執行寫入。
以後，時序t5之後則與上述時序t3至t4相同，藉由設置控制暫存器之OP0之資料，完成寫入(第7圖，時序t6)。以後返回上述。
並且，於該實施例中，雖然說明依照自外部所輸入之控制信號CS、RS、WR、RD而實行寫入動作之構成，但是，在晶片內部設置儲存對應於1個指令之多數微命令碼的ROM。然後，當於索引暫存器261設定寫入指令時，亦可構成讀出微命令碼而生成相對於讀出/寫入控制電路264之控制信號，使自動性實行寫入動作。但是，如實施例般，藉由依照來自外部之控制信號的控制方式，可以縮小控制部260之規模。
第8圖是表示藉由控制部260之非輝性記憶體電路250之讀出動作時序。RE是藉由讀出/寫入控制電路264所生成，被供給至記憶體電路250之讀出許可信號。
本實施例之液晶控制驅動器中，於電源投入後，自 MPU判定重置信號RESET從高位準至低位準，依此，重置晶片內部之暫存器。然後，當讀出至索引暫存器261，設定指令時，藉由索引暫存器261，於控制器暫存器262之特定控制位元OP1設置”1”，藉由讀出/寫入控制電路264，讀出許可信號RE被判定為高位準，開始執行讀出動作(時序t11)。並且，此時控制位元OP0是被設為”0”。
然後，被儲存於控制暫存器262之特定信號組之讀出位址RADDR被供給至記憶體電路250而實行資料之讀出。此時，被記憶於對應於位址之區域的資料是一起被讀出，上述位址是被供給至記憶體電路250。並且，即使取代在控制暫存器262設置讀出用之控制位元OP1，構成藉由使重置信號RESET通過適當之延遲電路等，當作讀出/寫入控制電路264之啟動信號，使高位準之讀出許可信號RE予以輸出亦可。
接著，於特定時間後自時序控制電路280輸出表示閂鎖時序之信號RSET，自記憶體電路250讀出之資料被閂鎖於資料暫存器263(時序t12)。之後，非揮發性記憶體250之讀出控制信號RE是被否定於低位準而完成一次之讀出動作(時序t13)。
當讀出資料經過多數位址之時，讀出許可信號RE被否定在低位準之期間，更新被儲存於控制暫存器262之特定信號組的讀出位址RADDR後反覆執行上述動作。
於本實施例中，當輸入重置信號RESET時，雖然藉 由索引暫存器261於控制暫存器262之特定控制位元OP1設置“1”，構成生成讀出許可信號RE，但是即使藉由使重置信號RESET通過適當之延遲電路等，生成讀出許可信號RE亦可。再者，本實施例之液晶控制驅動器IC是讀出/寫入控制電路264，可以根據上述之控制信號CS、RS、WR、RD，構成自記憶體電路250讀出資料。然後，如此之讀出功能即使構成例如在檢查電路是否正常動作之測試模式中為有效亦可。
第9圖是表示第1圖之非揮性記憶體電路250中適用於廠商所設定之資訊的第1區域251的記憶體電路之例。該實施例之非揮發性記憶體電路250是不使用FAMOS或MNOS般之非揮發性記憶元件，僅以一般電路構成元件之P通道MOSFET(絕緣閘極型場效電晶體)和N通道MOSFET構成。並且，由於圖面關係於第7圖雖然表示由8個記憶體單元所構成之1位元組之記憶容量之記憶體電路，但是實際上，多數設置同樣之構成的記憶體電路，藉由構成以位址信號選擇性使上述記憶體電路中之任一者予以動作，而當作多數位元組之記憶體容量之記憶體電路而予構成。
於第9圖中，264是根據上述之控制信號CS、RS、WR、RD和來自控制暫存器262之資料DB0~DB17，而生成記憶體電路之寫入、讀出用之信號的讀出/寫入控制電路。再者，254是根據比寫入用所需之一般電源電壓VCC更高電位之寫入電壓VPP1、VPP2，在電路內部生成所需 之特定位準之電源電壓VPP1M、VPP2M之內部電源控制電路。並且，255為非揮發性記憶體單元，256為各記憶體單元之讀出/寫入電路，於該實施例1中，以可以讀出/寫入8位元之資料的方式，在一方向配置8個記憶體單元和讀出/寫入電路之配對。寫入電壓VPP1、VPP2為例如9V和7V。
LD0~LD7為乘載自讀出/寫入控制電路264所輸出之寫入資料的寫入資料線，PU為用以控制讀出之讀出控制線。再者，CG為相當於用以讀出/寫入8位元之資料的一般記憶體陣列之字元線的控制閘極線。並且，SL為將寫入電壓供給至記憶體單元255之寫入電壓供給線，PRGM為用以控制寫入之寫入控制線，VER為用以控制記憶體電位之電位控制線。控制閘極線CG是因應選擇讀出控制信號RE和寫入控制信號WE之排他性邏輯合之EOR閘極G0之輸出而被驅動。LS1、LS2是變換EOR閘極G0之輸出信號、寫入控制信號WE之位準的位準移位電路。
讀出/寫入電路256是具備有將寫入資料LD0~LD7中之任一者之寫入資料線和寫入控制線PRGM之信號設為輸出之OR閘極G1，和信號CERB為高位準之時使該OR閘極G1之輸出信號予以通過之傳送閘極MOSFETQt1。並且，讀出/寫入電路256是具備有被連接於讀出控制線PU之電阻R0及判別電阻R0是否下降之感測用反相器G2。電阻R0於該例中雖然例示固定電阻，但是即使以與此相當動作之電路來構成亦可。
記憶體單元255是具有在傳送閘極MODFET Qt1和寫入電壓供給線SL之間，通道互相以並聯之狀態被連接之電荷注入用MOSFET Qw1、Qw2，和在Qw1、Qw2之閘極端子和控制閘極線CG之間當作電容元件被連接之MOS電容C1、C2。再者，記憶體單元255是在讀出控制線PU和電位控制線VER之間，具備有上述電阻R0及傳送閘極MOSFET Qt2和以串聯型態被連接之讀出用MOSFET Qr1、Qr2。上述電荷注入用MOSFET Qw1和讀出用MOSFET Qr1是互相結合閘極端子彼此，Qw2和Qr2也結合閘極端子彼此，各個閘極端子被設為浮置。
又，傳送閘極MOSFET Qt1、Qt2也結合閘極端子彼此，以反相器反轉來自讀出/寫入控制電路264之控制信號CER之信號CERB被供給至共同閘極，藉由CERB被控制。再者，控制記憶體單元之電位的上述電位控制線VER是藉由將又以反相器反轉該控制信號CERB之信號的位準與以變化之位準移位電路LS3而被驅動。
該實施例之記憶體單元255是在以控制閘極線CG經由MOS電容C1、C2而提高電荷注入用MOSFET Qw1、Qw2之閘極電壓之狀態下，因應寫入資料施加寫入電壓至Qw1、Qw2之源極、汲極間而將Qw1、Qw2設定成接通狀態或關閉狀態。然後，藉由Qw1、Qw2選擇性流入汲極電流而發生的熱電子，是藉由注入至Qw1、Qw2之閘極電極，執行資料之寫入。各設置兩個電荷注入用MOSFET和讀出用MOSFET是為了防止因電荷洩漏而引起記憶資 料之信賴性下降。
於資料讀出時，以控制閘極線CG經由MOS容量C1、C2而提高讀出用MOSFET Qr1、Qr2之閘極電壓。並且，提高讀出控制線PU，降低VER，在Qr1、Qr2之源極、汲極間供給電位差，以反相器G2判別電流是否流入至Qr1、Qr2。
具體而言，當電荷注入至電荷注入用MOSFET Qw1、Qw2之閘極電極時，讀出用MOSFET Qr1、Qr2之閘極電壓相對性變低而成為關閉狀態，而汲極電流被截斷。另外，當在Qw1、Qw2之閘極電極不注入電荷時，讀出用MOSFET Qr1、Qr2之閘極電壓相對性變高而成為接通狀態，流動汲極電流。依此，R0和Qr1之連接節點之電位變化。可以藉由以反相器G2判別該電位變化，判定記憶體單元之狀態。
並且，於該實施例中，讀出動作時，即使當作電荷注入用MOSFET Qw1、Qw2中之一方的閘極電極之電荷洩漏時，另一方之閘極電極之電荷若無洩漏時，任何一方則成為斷開，不流動汲極電流。因此，可以防止因電荷之洩漏引起記憶資料之信賴性下降。電荷注入用MOSFET Qw1、Qw2和讀出用MOSFET Qr1、Qr2因即使以1個MOSFET構成，亦當作記憶體單元有效動作，故可省略一方之組。再者，第1圖之實施例之記憶體電路250是不限定於第9圖般之構成之記憶體電路，若為具有相同功能之電路即可。
接著，針對上述實施例之液晶控制驅動器所使用之非揮發性記憶體之具體性之裝置構造，和該非揮發性記憶體之資料寫入、消去及讀出之各動作，使用第11圖至第13圖予以說明。第10圖為記憶體單元區域之重要部位平面圖，第11圖至第13圖是表示沿著第10圖中之D-D’線之截面。
於圖中，符號1所表示是例如由單晶矽所構成之p型半導體基板，2是被選擇性形成在基板1之表面的場氧化膜，19、20為被形成覆蓋基板1及場氧化膜2之表面的層間絕緣膜。4A為形成MOS電容C1、C2之p型井區域，4B為形成MOSFET Qw1、Qw2；Qr1、Qr2之P型井區域，3為被設置在p型井區域4A、4B之下側的n型半導體分離區域。5為當作供給電位至n型半導體分離區域3之供電區域的n型半導體區域，14A為當作n型半導體區域5之緩衝層的n型半導體區域，14B是成為MOSFET Qw1、Qr1(Qw2、Qr2)之源極、汲極區域的n型半導體區域。
再者，15A成為MOS容量C1之一方端子的p型半導體區域，15B為當作供給電位至MOSFET Qw1、Qr1之p型井區域4B之供電區域的p型半導體區域，18是接觸層，用以減少與被形成於表面之電極的接觸電阻。又，6為MOS電容C1之介電體層，該介電體層6是以相同工程被形成於與MOSFET Qw1、Qr1之閘極絕緣膜。再者，7A為成為MOS電容C1之另一方端子的導電體層，7B為 MOSFET Qw1、Qr1之閘極電極，導電體層7A是以與Qw1、Qr1之閘極電極相同工程所形成。
於資料之寫入時，如第11圖所示般，經由n型半導體區域5而對n型半導體分離區域3施加例如9V，經由p型半導體區域15B而對形成有MOSFET Qw1、Qr1(Qw2、Qr2)之p型井區域4B施加0V。再者，經由p型半導體區域15A而對形成有電容元件C1(C2)之p型井區域4A施加順方向之9V。因MOSFET Qw1、Qr1(Qw2、Qr2)之閘極電極7B和當作電容元件C1(C2)之一方之端子的電極7A為連接，故藉由對p型井區域4施加9V，提昇電極7B之電位。
再者，對當作資料寫入用之MOSFET Qw1(Qw2)之源極、汲極的n型半導體區域14B之一方，施加7V，對另一方施加0V。並且，將當作資料讀出用之MOSFET Qr1(Qr2)之源極、汲極的n型半導體區域14B設為0V。依此，於資料寫入用之MOSFET Qw1(Qw2)之通道流入電流，此時所發生之熱電子(e- )被注入至閘極電極7B，執行資料之寫入。並且，對n型半導體分離區域3施加9V，是因為由於對p型井區域4A施加9V，而使得PN接合不在順方向偏位之故。
於資料讀出時，則如第12圖所示般，經由n型半導體區域5對n型半導體分離區域3施加例如3V，經由p型半導體區域15B而對形成有MOSFET Qw1、Qr1(Qw2、Qr2)之p型井區域4B施加0V。再者，經由p 型半導體區域15A對形成有電容元件C1、C2之p型井區域4A施加3V。藉由對該p型井區域施加3V，提昇電極7A及7B之電位，因應於電極7B是蓄積電荷，資料讀出用之MOSFET Qr1、Qr2成為接通或斷開狀態。
再者，將當作資料寫入用之MOSFET Qw1(Qw2)之源極、汲極之n型半導體區域14B設為0V，對當作資料寫入用之MOSFET Qr1(Qr2)之源極、汲極之n型半導體區域14B之一方施加0V，對另一方施加例如第9圖所示之電阻R0之一方之時的電壓。第9圖所示之電阻R0之一方連接於PU是如先前所述般。此時，因應資料讀出用之MOSFET Qr1、Qr2之接通或是斷開狀態而流動電流或不流動電流。該藉由反相器G2檢測出。並且，對n型半導體分離區域3施加3V是因藉由對p型井區域4A施加3V，使得PN接合不在順方向偏位之故。
第14圖是表示第1圖之非揮發性記憶體電路250中，適用於用以儲存使用者所設定之資訊的第2區域252的記憶體電路之例。該實施例之非揮發性記憶體電路250是與第9圖之實施例之非揮發性記憶體電路250同樣，不使用如FAMOS或MNOS般之非揮發性記憶體電路而所構成。但是，該實施例之非揮發性記憶體電路250是成為可執行抹除所記憶之資料的構成。資料之抹除是可以藉由各在控制暫存器262之控制位元OP0、OP1設置”1”，進入抹除模式而實行抹除來加以構成。
該實施例之非揮發性記憶體電路250，因具有與第9 圖之實施例之非揮發性記憶體電路250幾乎相同之構成，故針對相同構成之部分省略說明，主要針對差異予以說明。與第9圖之實施例之非揮發性記憶體電路250之第1差異，在本實施例中，則有電源控制電路254被構成能夠生成根據自外部所供給之第3電壓VPP3之內部電壓VPP3M之點。第2差異是該內部電壓VPP3M當作低側之電源電壓供給至驅動控制閘極線CG之位準移位電路LS1之點。
內部電壓VPP3M是於資料寫入時或讀出時，成為0V般之接地電位，另外於資料消去時成為-9V般之電位，該經由控制閘極線CG而被施加至與浮置閘結合之電容元件C1、C2。構成非揮發性記憶體單元255之MOSFET Qw1、Qw2、Qr1、Qr2可以使用具有第10圖及第11圖所示之佈局和構造之元件。
由如此所構成之元件形成的記憶體電路中，為了抹除資料，如第13圖所示般，經由n型半導體區域5對n型半導體分離區域3例如施加9V，經由p型半導體區域15B對形成有MOSFET Qw1、Qr1(Qw2、Qr2)之p型井區域4B施加9V。再者，經由p型半導體區域15A而對形成有容量元件C1(C2)之p型井區域4A施加反方向之-9V。並且，將當作資料寫入用之MOSFET Qw1(Qw2)及資料讀出用之MOSFET Qr1(Qr2)之源極區域之n型半導體區域14BW1、14BR1當作開放電位，對當作Qw1(Qw2)及Qr1(Qr2)之汲極區域的n型半導 體區域14BW2、14BR2施加9V。
在此，容量元件C1、C2之電容電極(閘極電極7A)之面積，由於比形成MOSFET Qw1、Qw2之閘極電容之電容電極(閘極電極7B)之面積大(參照第10圖)，故容量元件C1、C2之電容比MOSFET Qw1、Qw2之閘極電容大。因此，被施加於MOSFET Qw1、Qw2之閘極電容之電壓，是比被施加於電容元件C1、C2之電壓大。依此，被蓄積於資料寫入用之MOSFET Qw1、Qw2及資料讀出用之MOSFET Qr1、Qr2之共同閘極電極7B的電子(e- )在FN穿隧現象被放出至p型井區域4B。
如此一來，於形成有電容元件C1、C2之p型井區域4A施加負(逆方向)之電壓，於形成有MOSFET Qw1、Qw2、Qr1、Qr2之p型井區域4B施加正(順方向)之電壓。依此，可以不引起閘極破壞之電壓(9V以下)確保資料消去所需之電位差(18V)。並且，對n型半導體分離區域3施加9V，是因對p型井區域4B施加9V，而使PN接合不在順方向偏位之故。藉由使用如此所構成之記憶體電路，可執行多數次資料寫入。
第15圖是表示第1圖之非揮發性記憶體電路250中，適用於用以儲存使用者所設定之資訊的第2區域252的記憶體電路之其他例。於該實施例之非揮發性記憶體電路250，是不使用FAMO或MNOS般之非揮發性記憶元件，僅以一般之電路構成元件之P通道MOSFET和N通道MOSFET構成。再者，該實施例之非揮發性記憶體電 路250是不假設除去所記憶之資料的電路。
於該實施例中，因可執行多數次之寫入，故設置有具有相同記憶容量之兩個記憶庫BNK1、BNK2。各自記憶庫是具有與第9圖所示之記憶體單元255相同構成之記憶體單元，記憶庫BNK1、BNK2是藉由自讀出/寫入控制電路264所輸出之各個記憶庫指示信號B0、B1而選擇任何一方。
更具體而言，設置有將乘載自讀出/寫入控制電路264所輸出之寫入資料的寫入資料線LD0~LD7之信號，和上述記憶庫指示信號B0、B1中之任一方的信號成為輸入的NAND閘極G10~G17、G0~G27。再者，設置有將記憶庫指示信號B0和各控制線PU、CG、PRGM、SL上之信號設為輸入之NAND閘極G30、G31、G32、G33，和將記憶庫指示信號B1和各控制線PU、CG、PRGM、SL上之信號設為輸入之NAND閘極G40、G41、G42、G43。
然後，藉由記憶庫指示信號B0、B1，NAND閘極G10~G17和G30~G33或是G20~G27和G40~G43中之任一方成為有效化，依此選擇一方之記憶庫。依此，表面上實現可資料重寫之記憶體電路。並且，若成為對一方之記憶庫寫入，於下一個寫入之時，即使將自動性選擇其他記憶庫之構造，設置在晶片內部亦可。依此，可以防止因使用者錯誤處理而引起資料改寫。依於該實施例中，雖然將記憶庫之數量設為兩個，但是即使設為3個以上亦可。依此，表面上實現可兩次以上資料重寫之記憶體電路。
第16圖是表示第1圖非揮發性記憶體電路250中，適用於使用者所設定之資訊的第2區域252之記憶體電路之又一其他例。
於該實施例中，因可多數次資料寫入，故設置有具有相同記憶容量之兩個記憶庫BNK1、BNK2。各個記憶庫是具有與第7圖所示之記憶體單元255相同構成之記憶體單元，並且連接記憶體單元之控制閘極線CG是設置有共同之閘極線CG和各記憶庫BNK1、BNK2用之閘極線CG1、CG2。並且，於電源電路254設置有施加記憶庫BNK1用之寫入電壓VPP-1和記憶庫BNK2用之寫入電壓VPP1-2之電源端子P1、P2。
然後，根據被施加於該些電源端子之電壓而所生成之內部寫入電壓VPP1-1M、VPP1-2M，是構成各被供給至驅動各記憶庫用之閘極線CG1、CG2之位準移位電路LS-1、LS1-2。依此，當寫入電壓VPP1-1被施加至電源端子P1之時，則可對記憶庫BNK1寫入資料，當於電源端子P2被施加寫入電壓VPP1-2時，則可對記憶庫2寫入資料。
藉由替換施加寫入電壓之端子，則可切換執行寫入之記憶庫，依此，於表面上，實現可執行資料重寫之記憶體電路。寫入電壓VPP2即使也構成個別供給於每記憶庫亦可。又，即使將施加記憶庫之數量及寫入電壓之端子數設為3個以上亦可。
第17圖是表示構成本實施例之液晶控制驅動器IC之 各電路區塊之半導體晶片上之佈局之一例。於第17圖中，對與第1圖所示之電路相同之電路，賦予相同符號。符號G0~Gi、Gi+1~Gn是輸出藉由閘極驅動電路220所生成之閘極驅動信號之端子(輸出焊墊)、S0~Sm為輸出藉由源極驅動器電路210所生成之源極線驅動信號之端子(輸出焊墊)。
再者，VPP1~VPP3、GND是施加從外部所供給之ROM寫入用之電源電壓之電源端子(電源焊墊)，DB0~DB17是輸入經由匯排流自CPU所供給之信號的端子(輸入焊墊)。雖然並不特別限制，但是因在液晶面板左右具有閘極驅動信號之輸入端子，故因應此，輸出閘極驅動信號之端子(輸出焊墊)被分為兩個群G0~Gi和Gi+1~Gn，夾著輸出源極線驅動信號之端子(輸出焊墊)S0~Sm而設置在兩側。
由第17圖可知，在本實施例之液晶控制器IC，沿著半導體晶片之長邊方向一邊配置輸出焊墊G0~Gi和Gi+1~Gn、S0~Sm，沿著反對側之邊配置有輸入焊墊DB0~DB17。然後，對應於輸出焊墊G0~Gi和Gi+1~Gn、S0~Sm，在晶片之一方的邊，配置有閘極驅動電路220A和源極驅動電路210和閘極驅動電路220B。再者，於晶片之略中央，配置構成控制部260之時序控制電路(280)等之電路，於該兩側配置有顯示資料記憶用之RAM290A、290B。
又，於電源焊墊VPP1~VPP3之附近，配置有ROM電 路250，再者於輸入焊墊DB0~DB17之附近配置有生成LCD用之電源之電源電路240。如此一來，因在施加ROM寫入用之電源電壓之電源焊墊VPP1~VPP3之附近配置有ROM電路250，故焊墊至電路之電源線變短，電力損失減少。並且，因在晶片之角落設置有施加比較高之ROM寫入用之電源電壓的電源焊墊VPP1~VPP3，故可以提高與其他焊墊之間的靜電耐壓。於該實施例中，因又提高靜電耐壓，故使接地焊墊GND比電源焊墊VPP1~VPP3之各焊墊之間隔寬。
第18圖是表示構成本實施例之液晶控制驅動器IC之各電路區塊之半導體晶片上之佈局的其他例。於第18圖中，對與第17圖所示之電路或端子和相同電路、端子賦予相同符號，省略重複說明。於第18圖之實施例中，配置在晶片之略中央之控制部260之旁配置有ROM電路250。
液晶控制驅動器IC中，因聯結用以傳送寫入資料或讀出資料之控制部260和ROM電路250之配線數量比較多，故當分離控制部260和ROM電路250時，配線之佔有面積變大，導致晶片尺寸之增大。然而，當採用本實施例般之佈局時，則有可以減少配線之佔有面積，並降低晶片尺寸之優點。本實施例是適用於ROM電路250之記憶容量大之時為有效。
雖然根據實施例具體說明以上藉由本發明者所創作出之發明，但是本發明並不限定於上述實施例，只要在不脫 離該要旨之範圍內當然可作各種變更。例如，於上述實施例中，為了防止因電荷洩漏而引起之記憶資料之信賴性下降，而各設置兩個電荷注入用MOSFET和讀出用MOSFET，但是即使為由各一個MOSFET所構成之記憶體亦可。
再者，於上述實施例中，雖然說明構成僅有用以儲存使用者所設定之資訊的第2區域252可重寫之情形，但是即使構成將用以儲存廠商所設定之資訊的第1區域251之記憶體電路之記憶庫之數量設為兩個，表面上僅1次重寫該區域之資料亦可。
〔產業上之利用可行性〕
以上之說明主要是針對本發明者所創作出之發明為背景，說明藉由屬於3端子之開關端子的薄膜電晶體，驅動注入電荷至畫素電極之TFT液晶面板之液晶控制驅動器予以說明，上述3端子之開關元件。該發明並不限定於此，例如可以適用於藉由2端子之開關元件驅動注入電荷於畫素電極之MIM液晶面板之液晶控制驅動器等，
200‧‧‧液晶控制驅動器IC
210‧‧‧源極驅動器
220‧‧‧閘極驅動器
230‧‧‧共同驅動器
240‧‧‧LCD用電源電路
250‧‧‧非揮發性記憶體電路
251‧‧‧第1區域(廠商使用區域)
252‧‧‧第2區域(使用者使用區域)
260‧‧‧控制部
261‧‧‧索引暫存器
262‧‧‧控制暫存器
263‧‧‧資料暫存器
264‧‧‧讀出/寫入控制電路
270‧‧‧振盪電路
280‧‧‧時序控制電路
290‧‧‧顯示用RAM
300‧‧‧TFT液晶面板

Claims (12)

  1. 一種液晶顯示驅動用半導體積體電路，用以生成並輸出被施加於液晶面板之掃描線的驅動信號及被施加於液晶面板之信號線的驅動信號，被生成在驅動上述液晶面板之一個半導體晶片上，該液晶顯示驅動用半導體積體電路之特徵為：內藏有可電性寫入之第1組的非揮發性記憶體電路及可電性寫入抹除之第2組的非揮發性記憶體電路，上述第1組的非揮發性記憶體電路中，僅被一次設定用以調整製造偏差的資訊，上述第2組的非揮發性記憶體電路中，被複數次設定因應上述液晶面板之特性的驅動條件，上述非揮發性記憶體電路係藉由在上述半導體晶片上形成其他電路之工程而被形成，具有各自藉由分離區域而被分離的多重的記憶體，上述記憶體單元各自具有：被形成在半導體基板之主面之第1井區域的寫入用之第1場效型電晶體；被形成在上述半導體基板之主面之第1井區域的讀出用之第2場效型電晶體；及以當作電容發揮功能之方式被形成在從上述半導體基板之主面之上述第1井區域分離出的第2井區域之第3場效型電晶體，上述第1場效電晶體和上述第2場效型電晶體和上述 第3場效電晶體之閘極各被共同連接，當上述第3場效型電晶體之源極和汲極被施加共同的正電壓時，則進行寫入，在上述多重之記憶體單元中儲存有相同之資料。
  2. 如申請專利範圍第1項所記載之液晶顯示驅動用半導體積體電路，其中上述非揮發性記憶體電路及上述其他電路係藉由以P通道型場效電晶體和N通道型場效電晶體組成之CMOS電路所構成。
  3. 如申請專利範圍第1項所記載之液晶顯示驅動用半導體積體電路，其中上述半導體晶片為矩形狀，沿著上述半導體晶片之長邊方向之一方之緣部配置有輸出被施加於上述掃描線之驅動信號及被施加於信號線之驅動信號的端子，沿著上述半導體晶片之長邊方向之另一方之緣部配置有被施加記憶體電路之寫入用之高電壓的電源電壓端子和輸入端子，上述非揮發性記憶體電路被配置在上述電源電壓端子之附近。
  4. 如申請專利範圍第1項所記載之液晶顯示驅動用半導體積體電路，其中上述半導體晶片為矩形狀，沿著上述半導體晶片之長邊方向之一方之緣部配置有輸出被施加於上述掃描線之驅動信號及被施加於信號線之驅動信號的端子，在上述半導體晶片之長邊方向之另一方之緣部的略中央配置有被施加記憶體電路之寫入用之高電壓的電源電壓端子，在上述半 導體晶片之略中央配置有進行上述非揮發性記憶體電路之寫入及讀出的控制電路，上述非揮發性記憶體電路被配置在上述控制電路和上述電源電壓端子之附近。
  5. 如申請專利範圍第1項所記載之液晶顯示驅動用半導體積體電路，其中上述液晶顯示驅動用半導體積體電路具有為了對上述液晶面板進行交流驅動切換施加於共同電極上之共同電位之位準的功能。
  6. 一種液晶顯示驅動用半導體積體電路，用以生成並輸出被施加於液晶面板之掃描線的驅動信號及被施加於液晶面板之信號線的驅動信號，被生成在驅動上述液晶面板之一個半導體晶片上，該液晶顯示驅動用半導體積體電路之特徵為：內藏有可電性寫入抹除之非揮發性記憶體電路，上述非揮發性記憶體電路係藉由在上述半導體晶片上形成其他電路之工程而被形成，具有各自藉由分離區域而被分離的複數記憶體單元，上述複數記憶體單元各自具有：被形成在半導體基板之主面之第1井區域的寫入用之第1場效型電晶體；被形成在上述半導體基板之主面之第1井區域的讀出用之第2場效型電晶體；及以當作電容發揮功能之方式被形成在從上述半導體基板之主面之上述第1井區域分離出的第2井區域之第3場 效型電晶體，上述第1場效電晶體和上述第2場效型電晶體和上述第3場效電晶體之閘極各被共同連接，當上述第3場效型電晶體之源極和汲極被施加共同的正電壓時，則進行寫入。
  7. 如申請專利範圍第6項所記載之液晶顯示驅動用半導體積體電路，其中上述非揮發性記憶體電路被分割成第1組及第2組，在上述第1組中被設定用以調整製造偏差的資訊，在上述第2群中被設定因應上述液晶面板之特性的驅動條件。
  8. 如申請專利範圍第6項所記載之液晶顯示驅動用半導體積體電路，其中上述非揮發性記憶體電路被分割成第1組和第2組，在上述第1組中被一次設定用以調整製造偏差之資訊，在上述第2組中，被複數次設定因應上述液晶面板之特性的驅動條件。
  9. 如申請專利範圍第6項所記載之液晶顯示驅動用半導體積體電路，其中上述非揮發性記憶體電路及上述其他電路係藉由以P通道型場效電晶體和N通道型場效電晶體組成之CMOS電路所構成。
  10. 如申請專利範圍第6項所記載之液晶顯示驅動用 半導體積體電路，其中上述半導體晶片為矩形狀，沿著上述半導體晶片之長邊方向之一方之緣部配置有輸出被施加於上述掃描線之驅動信號及被施加於信號線之驅動信號的端子，沿著上述半導體晶片之長邊方向之另一方之緣部配置有被施加記憶體電路之寫入用之高電壓的電源電壓端子和輸入端子，上述非揮發性記憶體電路被配置在上述電源電壓端子之附近。
  11. 如申請專利範圍第6項所記載之液晶顯示驅動用半導體積體電路，其中上述半導體晶片為矩形狀，沿著上述半導體晶片之長邊方向之一方之緣部配置有輸出被施加於上述掃描線之驅動信號及被施加於信號線之驅動信號的端子，在上述半導體晶片之長邊方向之另一方之緣部的略中央配置有被施加記憶體電路之寫入用之高電壓的電源電壓端子，在上述半導體晶片之略中央配置有進行上述非揮發性記憶體電路之寫入及讀出的控制電路，上述非揮發性記憶體電路被配置在上述控制電路和上述電源電壓端子之附近。
  12. 如申請專利範圍第6項所記載之液晶顯示驅動用 半導體積體電路，其中上述液晶顯示驅動用半導體積體電路具有為了對上述液晶面板進行交流驅動切換施加於共同電極上之共同電位之位準的功能。
TW102114360A 2005-05-30 2006-05-26 Liquid crystal display driving semiconductor integrated circuit TWI502566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157390A JP5057417B2 (ja) 2005-05-30 2005-05-30 液晶表示駆動用半導体集積回路

Publications (2)

Publication Number Publication Date
TW201333908A TW201333908A (zh) 2013-08-16
TWI502566B true TWI502566B (zh) 2015-10-01

Family

ID=37462722

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095118818A TWI415048B (zh) 2005-05-30 2006-05-26 Liquid crystal display driving semiconductor integrated circuit
TW102114360A TWI502566B (zh) 2005-05-30 2006-05-26 Liquid crystal display driving semiconductor integrated circuit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095118818A TWI415048B (zh) 2005-05-30 2006-05-26 Liquid crystal display driving semiconductor integrated circuit

Country Status (5)

Country Link
US (3) US7826264B2 (zh)
JP (1) JP5057417B2 (zh)
KR (3) KR20060125494A (zh)
CN (2) CN101944345B (zh)
TW (2) TWI415048B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057417B2 (ja) * 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
JP4613761B2 (ja) * 2005-09-09 2011-01-19 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5043415B2 (ja) * 2006-12-15 2012-10-10 株式会社ジャパンディスプレイイースト 表示装置
JP2009145814A (ja) * 2007-12-18 2009-07-02 Renesas Technology Corp 半導体集積回路装置及び表示装置
TWI450256B (zh) * 2010-10-18 2014-08-21 Chunghwa Picture Tubes Ltd 改善開機延遲的液晶驅動裝置、時序控制電路及改善液晶顯示器開機延遲的方法
KR102005962B1 (ko) 2012-09-06 2019-07-31 삼성전자주식회사 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법
US8923030B2 (en) * 2013-03-07 2014-12-30 Intel Corporation On-die programmable fuses
US9472302B2 (en) * 2013-03-07 2016-10-18 Intel Corporation Redundant fuse coding
CN103514852B (zh) * 2013-09-16 2016-08-24 友达光电(厦门)有限公司 显示面板、共同电压调整模块与调整电压的方法
JP6026490B2 (ja) * 2014-11-07 2016-11-16 ファナック株式会社 パラメータ変更によりｎｃプログラムの起動が可能な数値制御装置
JP2016161729A (ja) * 2015-02-28 2016-09-05 Ｎｌｔテクノロジー株式会社 表示用半導体集積回路及び表示装置
TWI556211B (zh) * 2015-05-15 2016-11-01 友達光電股份有限公司 畫素電路及其驅動方法
US10446567B2 (en) * 2017-03-31 2019-10-15 Asahi Kasei Microdevices Corporation Nonvolatile storage element and reference voltage generation circuit
KR102508954B1 (ko) * 2017-12-18 2023-03-14 삼성디스플레이 주식회사 디스플레이 시스템 및 그의 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158823A1 (en) * 1997-10-31 2002-10-31 Matthew Zavracky Portable microdisplay system
JP2003241730A (ja) * 2002-02-18 2003-08-29 Rohm Co Ltd 表示装置
TW200515356A (en) * 2003-09-02 2005-05-01 Samsung Electronics Co Ltd A method of driving data lines, apparatus for driving data lines and display device having the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870402A (en) * 1986-11-03 1989-09-26 Deluca Joan S Multilingual paging system
JPH0737642Y2 (ja) * 1990-03-09 1995-08-30 株式会社キャットアイ エクササイザ
JPH0651727A (ja) * 1992-06-04 1994-02-25 Toshiba Corp 表示制御方法及び表示制御装置
JP2596695B2 (ja) * 1993-05-07 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｅｐｒｏｍ
JPH0729386A (ja) 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
US6391622B1 (en) * 1997-04-04 2002-05-21 Caliper Technologies Corp. Closed-loop biochemical analyzers
US6008821A (en) * 1997-10-10 1999-12-28 International Business Machines Corporation Embedded frame buffer system and synchronization method
JP2000047297A (ja) * 1998-07-28 2000-02-18 Minolta Co Ltd デジタルスチルカメラ
JP2000090686A (ja) * 1998-09-14 2000-03-31 Nec Ic Microcomput Syst Ltd 不揮発性メモリの書き換え回数の計数回路
JP2000148064A (ja) 1998-11-06 2000-05-26 Seiko Instruments Inc 電子回路の特性調整装置、液晶駆動装置、及び携帯用電話
JP2000268584A (ja) * 1999-03-15 2000-09-29 Nec Corp 不揮発性半導体記憶装置およびその製造方法
US6266272B1 (en) * 1999-07-30 2001-07-24 International Business Machines Corporation Partially non-volatile dynamic random access memory formed by a plurality of single transistor cells used as DRAM cells and EPROM cells
KR100433120B1 (ko) * 1999-10-18 2004-05-27 세이코 엡슨 가부시키가이샤 표시 장치
US6394614B1 (en) * 2000-10-02 2002-05-28 Chia-Jung Chang Vehicle automatic anti-glare device
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
JP3424670B2 (ja) 2000-11-10 2003-07-07 サンケン電気株式会社 制御装置、動作パラメータの設定方法及びコンピュータ読取可能な記録媒体
GB2378343B (en) * 2001-08-03 2004-05-19 Sendo Int Ltd Image refresh in a display
KR100418703B1 (ko) * 2001-08-29 2004-02-11 삼성전자주식회사 디스플레이장치 및 그 제어방법
TW514863B (en) * 2001-12-14 2002-12-21 Chi Mei Electronics Corp Overdrive system and method of liquid crystal display
JP3636148B2 (ja) * 2002-03-07 2005-04-06 セイコーエプソン株式会社 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法
EP1345197A1 (en) * 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
US7079452B2 (en) * 2002-04-16 2006-07-18 Harrison Shelton E Time display system, method and device
JP2004151307A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2004233742A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4393106B2 (ja) * 2003-05-14 2010-01-06 シャープ株式会社 表示用駆動装置及び表示装置、並びに携帯電子機器
JP4390480B2 (ja) * 2003-06-04 2009-12-24 パナソニック株式会社 不揮発性半導体記憶装置
EP2374490A2 (en) * 2003-08-04 2011-10-12 CareFusion 203, Inc. Portable ventilator system
US7295472B2 (en) * 2005-04-11 2007-11-13 Stmicroelectronics S.R.L. Integrated electronic non-volatile memory device having nand structure
JP5057417B2 (ja) * 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
US7907449B2 (en) * 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158823A1 (en) * 1997-10-31 2002-10-31 Matthew Zavracky Portable microdisplay system
JP2003241730A (ja) * 2002-02-18 2003-08-29 Rohm Co Ltd 表示装置
TW200515356A (en) * 2003-09-02 2005-05-01 Samsung Electronics Co Ltd A method of driving data lines, apparatus for driving data lines and display device having the same

Also Published As

Publication number Publication date
KR20130016419A (ko) 2013-02-14
CN1873761B (zh) 2010-11-03
US20110012906A1 (en) 2011-01-20
CN101944345A (zh) 2011-01-12
JP2006330582A (ja) 2006-12-07
US20060267903A1 (en) 2006-11-30
KR20060125494A (ko) 2006-12-06
KR101208197B1 (ko) 2012-12-04
TWI415048B (zh) 2013-11-11
KR101252435B1 (ko) 2013-04-12
US8345480B2 (en) 2013-01-01
TW201333908A (zh) 2013-08-16
JP5057417B2 (ja) 2012-10-24
CN1873761A (zh) 2006-12-06
CN101944345B (zh) 2012-12-26
TW200707372A (en) 2007-02-16
KR20120112321A (ko) 2012-10-11
US7826264B2 (en) 2010-11-02
US20120069670A1 (en) 2012-03-22
US8089810B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
TWI502566B (zh) Liquid crystal display driving semiconductor integrated circuit
US7391668B2 (en) Integrated circuit device and electronic device
US7948295B2 (en) Miniaturized demultiplexer and electronic device using same
US8339352B2 (en) Integrated circuit device and electronic instrument
US11132930B2 (en) Display device, source drive circuit and display system
JP4153856B2 (ja) 不揮発性半導体記憶装置
JPH10154803A (ja) 不揮発性半導体メモリ
JP2012230398A (ja) 液晶表示駆動用半導体集積回路
US7835195B2 (en) Storage data unit using hot carrier stressing
US20070057314A1 (en) Integrated circuit device and electronic instrument
JP2005227529A (ja) アクティブマトリクス型半導体装置
US20090115691A1 (en) Display device
KR100947539B1 (ko) 패턴 인식 패널
JP4892905B2 (ja) 集積回路装置及び電子機器
JP2011187117A (ja) 記憶装置、集積回路装置及び電子機器
JP2007095241A (ja) 半導体メモリ装置とそのデータ書込み方法及びデータ消去方法並びにシステムｉｃ
JP2007127977A (ja) 集積回路装置及び電子機器