JP2007095241A - 半導体メモリ装置とそのデータ書込み方法及びデータ消去方法並びにシステムic - Google Patents
半導体メモリ装置とそのデータ書込み方法及びデータ消去方法並びにシステムic Download PDFInfo
- Publication number
- JP2007095241A JP2007095241A JP2005287166A JP2005287166A JP2007095241A JP 2007095241 A JP2007095241 A JP 2007095241A JP 2005287166 A JP2005287166 A JP 2005287166A JP 2005287166 A JP2005287166 A JP 2005287166A JP 2007095241 A JP2007095241 A JP 2007095241A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- data
- nonvolatile memory
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 25
- 230000015654 memory Effects 0.000 claims abstract description 87
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 claims description 19
- 230000014759 maintenance of location Effects 0.000 claims description 6
- 238000011161 development Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 238000012356 Product development Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】 外部書込み端子15と、内部書込み書換え回路17と、外部書込み端子15を通して外部書込み書換え装置3を用いてデータを書き込まれ、そのデータを保持する第1の不揮発性メモリデバイス11と、内部書込み書換え回路17によってデータの書き込み及び書き換えが行われる第2の不揮発性メモリデバイス21とを備え、その第1、第2の不揮発性メモリデバイス11,21を同一のデバイス構造にした。その第1、第2の不揮発性メモリデバイス11,21を、単一の不揮発性メモリデバイスにおける異なるメモリ領域によって構成し、その異なるメモリ領域の境界を可変にすることもできる。
【選択図】 図1
Description
このマイクロコンピュータ5は、制御回路(CPU)50と、半導体メモリであるROM51、RAM53、及び不揮発性メモリであるEEPROM52と、A/Dコンバータ54及びI/O回路55によって構成されている。A/Dコンバータ54には、外部の例えばセンサ6が接続され、I/O回路55には入力部7と出力部8が接続される。
ROM51にはプログラム領域51aと書換え不可データ領域51bがあり、このマイクロコンピュータ5の製造段階において、制御回路50が使用する制御用プログラムがプログラム領域51aに書き込まれ、センサの補正データ等の固定データが書換え不可データ領域51bに書き込まれる。
また、これらの半導体メモリ(特に不揮発性メモリ)は、製造工程においてその動作状態をテストする必要があり、外部端子から書込み電圧や消去電圧を印加して、データの書き込みと消去のテスティングを行っている(例えば、特許文献1及び2参照。)。
その消失を防ぐために、充分に高い書込み電圧でテスティングを行うようにすると、高耐圧のトランジスタを搭載することが必要になり、構成素子の微細化に対応できなくなる。また、構成素子の微細化が進むと内部の書込み書換え回路によるデータの書き換えの際にも、昇圧回路での昇圧電圧を期待する書込み電圧まで上げることが困難になる。
また、ワンタイムROMだとデータの書き換えができないので、製品開発初期でのテスティングによって生じることが多いデータの書き換え要求に対して応えることができないという問題もある。
そのため、この発明は、半導体メモリ装置あるいはそれを含むシステムICの製造工程におけるテスティングでメモリデバイスに書き込んだデータの保持を保証し、それを書き換えずに実使用時に使用できるようにし、しかも高耐圧デバイスを混載せずに済むようにすることを目的とする。また、半導体メモリ装置やシステムICの開発段階で、テスティングによってメモリデバイスに書き込んだデータやプログラムの書き換えを容易に行えるようにして、開発期間を短縮できるようにすることも目的とする。
Vwo>Vwi 及び Two<Twi
の条件を満たすようにする。
上記内部書込み書換え回路によって上記第2の不揮発性メモリデバイスにデータを書込むときの書込み電圧値をVwi、データを消去するときの消去電圧値をVei、消去時間をTeiとすると、
Veo>Vei 及び Teo<Tei
の条件を満たし、さらに、
Vwo>Veo 及び Vwi=Vei
の条件を満たすことを特徴とする。
〔第1実施例〕
図1は、この発明による半導体メモリ装置を含むシステムIC(半導体集積回路)の第1実施例の構成を示すブロック図である。
この図1に示すシステムIC1は、外部書込み端子15と、内部書込み書換え回路17と、第1の不揮発性メモリデバイス11及び第2の不揮発性メモリデバイス21を含む半導体メモリ装置と、CPUによる制御回路10と、それに制御される周辺回路18とを備えている。
第1の不揮発性メモリデバイス11は、外部書込み端子15を通して外部書込み書換え装置3を用いてデータを書き込まれ、そのデータを保持するメモリセルアレイであり、第2の不揮発性メモリデバイス21は、内部書込み書換え回路17によってデータの書き込み及び書き換えが行われるメモリセルアレイである。そして、この第1の不揮発性メモリデバイス11と第2の不揮発性メモリデバイス21とは同一のデバイス構造である。
MONOS型メモリは、金属(metal)−酸化膜(Oxide)−窒化膜(Nitride)−酸化膜(Oxide)−半導体(Semiconductor)という構成の不揮発性メモリである。
このMONOS型メモリの構造を図3に模式的な断面図で示す。MONOS型メモリ40は、半導体基板であるシリコン基板41上に、シリコン酸化膜からなるトンネル酸化膜42、電荷を蓄積するシリコン窒化膜からなる窒化膜43、シリコン酸化膜からなるトップ酸化膜44を順次積層してONO膜45を形成し、そのトップ酸化膜44上にポリシリコン等によるメモリゲート電極46を形成している。
このMONOS型メモリ40は、窒化膜43中のトラップに電荷を蓄積して記憶を保持する。その電荷を蓄積する窒化膜43は絶縁膜であり、それがさらに絶縁膜であるトンネル酸化膜42とトップ酸化膜44に挟まれているので、薄いトンネル酸化膜42に欠陥が生じても電荷は殆ど漏れることがなく、堅牢で信頼性の高いメモリセルである。
不揮発性メモリデバイスは、このようなMONOS型メモリによるメモリセルを共通のシリコン基板上に多数配列して形成したメモリセルアレイである。
例えば、書込み時には、メモリゲート電極46に書込み電圧Vwを印加し、ソース47、ドレイン48及びシリコン基板41を接地電位とすることにより、シリコン基板41の表面近傍の電荷がトンネル酸化膜42を通過し、窒化膜43へ蓄積される。
そして、消去時には、メモリゲート電極46を接地電位とし、ソース47、ドレイン48及びシリコン基板41に消去電圧Veを印加することにより、窒化膜43に蓄積されている電荷がトンネル酸化膜42を通過し、シリコン基板41へ引き抜かれる。
第1及び第2の不揮発性メモリデバイス11,21のメモリセルは、メモリ膜が多層構造を有する不揮発性メモリ素子(例えば、図3に示したMONOS型メモリ)と、MOS型トランジスタ構造を有するアドレストランジスタとから構成され、そのアドレストランジスタは、内部書込み書換え回路17の能動素子を構成するスイッチング素子と同一構造で構成する。
なぜならば、図3で示したMONOS型メモリを使用する場合、書込み電圧を低電圧(例えば、10V以下)にすることが可能となるため、システムを構成するMOS型トランジスタを特殊な高耐圧構造とする必要性がないという効果が得られる。このため、内部書込み回路17は、通常のMOS型トランジスタを用いた昇圧回路を使用することができる。
このメモリセルは、シリコン基板41のpウエル上に、フィールド酸化膜63で仕切られた素子エリアを設け、そこに前述した多層膜構造のメモリ膜であるONO膜45とメモリゲート電極46とからなるMONOS型メモリ40と、ゲート酸化膜61とアドレスゲート電極62とからなるMOS型トランジスタ構造を有するアドレストランジスタ60とを形成している。そのMONOS型メモリ40がメモリ多層構造を有する不揮発性メモリ素子である。
内部書込み書換え回路17の能動素子も、アドレストランジスタ60と同様なMOS型トランジスタ構造を有するスイッチング素子で構成する。
このようなメモリセルを共通のシリコン基板上に多数配列してメモリセルアレイを構成すると、高集密化することができる。
(1)外部書込み端子15を通してデータの書き込みを行った後、基板への実装工程の1工程であるバンプ形成工程で、外部書込み端子15をマスクし、バンプが形成されないようにする。
(2)外部書込み端子15をレーザトリミングが可能なように、アルミニウム又は多結晶シリコンで配線を形成しておき、書き込み後にはその部分をレーザで切断する。
(3)ICを基板に実装する場合に、基板側で接点を設けないような配線とする。
図2は、この発明による半導体メモリ装置を含むシステムIC(半導体集積回路)の第2実施例の構成を示すブロック図である。この図において、図1と対応する部分には同一の符号を付してあり、それらの説明は省略する。
この第2実施例では、図1に示した第1実施例における第1の不揮発性メモリデバイス11と第2の不揮発性メモリデバイス21に代えて、単一のメモリセルアレイによる不揮発性メモリデバイス30の異なるメモリ領域にその機能を持たせている。
この不揮発性メモリデバイス30のアドレス制御のために、アドレスバッファ35、行デコーダ36、及び列デコーダ/マルチプレクサ37が設けられ、その列デコーダ/マルチプレクサ37は読み出し回路38にも接続されている。
この実施例では、システムICの製造後に、外部書込み端子15を通して外部書込み書換え装置3を用いて、不揮発性メモリデバイス30のプログラム領域31と書換え不可データ領域32とに、それぞれ制御用プログラムとセンサ補正データ等の固定データを書き込む。
これにより、不揮発性メモリデバイス30のメモリセルに対して、個別のアドレスが割り当てられることになり、制御用プログラムの格納によって、プログラム領域31及び書換え不可データ領域32と、書換え可能データ領域33とを自由に分けることができる。すなわち異なるメモリ領域の境界が可変になり、1個のシステムICで用途が広がる。
内部書込み書換え回路17の低電圧仕様を満足させるには、不揮発性メモリデバイスのメモリセルとしては、MONOS型メモリが最適であるが、デザインルールの制約等を考慮しなければ、一般的なフローティングゲート型メモリや、強誘電体メモリなどを使用することも可能である。
次に、上述した各実施例の半導体メモリ装置に対するデータ書込み方法とデータ消去方法について説明する。
外部書込み端子15を通して外部書込み書換え装置3を用いて、第1の不揮発性メモリデバイス11あるいは不揮発性メモリデバイス30の領域31,32にデータを書き込むときの書込み電圧値をVwo、書込み時間をTwoとし、内部書込み書換え回路17によって第2の不揮発性メモリデバイス21あるいは不揮発性メモリデバイス30の領域33にデータを書き込むときの書込み電圧値をVwi、書込み時間をTwiとすると、
Vwo>Vwi 及び Two<Twi
の条件を満たすようにする。
内部書込み書換え回路17によって、第2の不揮発性メモリデバイス21あるいは不揮発性メモリデバイス30の領域33にデータを書き込むときの書込み電圧値をVwi、データを消去するときの消去電圧値をVei、消去時間をTeiとすると、
Veo>Vei 及び Teo<Tei
の条件を満たし、さらに、
Vwo>Veo 及び Vwi=Vei
の条件を満たすようにする。
上記各電圧値は、メモリセルに印加する端子電圧である。
横軸に書込み時間を示し、縦軸にデータ書き込み後の閾値電圧Vthを示している。
この図6は、消去状態から、書込み電圧をパラメータとして、書込み時間によるVthの変化を示している。これより、データ保持特性を保証する充分な書込みVthである1.0Vとするためには、9V書き込みの場合の書込み時間は1msecとなり、7V書き込みの場合の書込み時間は200msecとなる。
横軸に消去時間を示し、縦軸にデータ消去後の閾値電圧Vthを示している。
この図7は、書込み状態から、消去電圧をパラメータとして、消去時間によるVthの変化を示している。これより、データ保持特性を保証する充分な消去Vthである−0.5Vとするためには、9V消去の場合の消去時間は200msecとなり、7V消去の場合の消去時間は1secとなる。
そして、半導体メモリ装置の効率的な使用と、信頼性の向上、小型化、及びシステムICの開発期間短縮などを実現することができる。
10:制御回路(CPU) 11:第1の不揮発性メモリデバイス
21:第2の不揮発性メモリデバイス 30:不揮発性メモリデバイス
12,22,35:アドレスバッファ 13,23,36:行デコーダ
14,24:列デコーダ 15:外部書込み端子
17:内部書込み書換え回路 18:周辺回路
31:プログラム領域 32:書換え不可データ領域
33:書換え可能データ領域 37:列デコーダ/マルチプレクサ
38:読み出し回路 39:出力バッファ
40:MONOS型メモリ 60:アドレストランジスタ
Claims (9)
- 外部書込み端子と、内部書込み書換え回路と、前記外部書込み端子を通して外部書込み書換え装置を用いてデータを書き込まれ、該データを保持する第1の不揮発性メモリデバイスと、前記内部書込み書換え回路によってデータの書き込み及び書き換えが行われる第2の不揮発性メモリデバイスとを備え、前記第1の不揮発性メモリデバイスと前記第2の不揮発性メモリデバイスとが同一のデバイス構造であることを特徴とする半導体メモリ装置。
- 前記第1の不揮発性メモリデバイスと前記第2の不揮発性メモリデバイスとが単一の不揮発性メモリデバイスにおける異なるメモリ領域により構成され、該異なるメモリ領域の境界が可変であることを特徴とする請求項1に記載の半導体メモリ装置。
- 前記各不揮発性メモリデバイスのメモリセルはMONOS型メモリであることを特徴とする請求項1又は2に記載の半導体メモリ装置。
- 前記外部書込み端子と前記内部書込み書換え回路と前記第1及び第2の不揮発性メモリデバイスとによってシステムICを構成し、
前記内部書込み書換え回路の能動素子は、MOS型トランジスタ構造を有するスイッチング素子であり、
前記第1及び第2の不揮発性メモリデバイスのメモリセルは、メモリ膜が多層構造を有する不揮発性メモリ素子とMOS型トランジスタ構造を有するアドレストランジスタとから構成され、該アドレストランジスタは、前記内部書込み書換え回路の能動素子を構成するスイッチング素子と同一構造であることを特徴とする請求項1又は2に記載の半導体メモリ装置。 - 前記外部書込み端子を通して外部書込み書換え装置を用いて前記第1の不揮発性メモリデバイスにデータを書き込むときの書込み電圧値をVwo、書込み時間をTwoとし、前記内部書込み書換え回路によって前記第2の不揮発性メモリデバイスにデータを書き込むときの書込み電圧値をVwi、書込み時間をTwiとすると、
Vwo>Vwi 及び Two<Twi
の条件を満たすことを特徴とする請求項1から4のいずれか一項に記載の半導体メモリ装置へのデータ書込み方法。 - 前記外部書込み端子を通して外部書込み書換え装置を用いて前記第1の不揮発性メモリデバイスにデータを書き込むときの書込み電圧値をVwo、データを消去するときの消去電圧値をVeo、消去時間をTeoとし、
前記内部書込み書換え回路によって前記第2の不揮発性メモリデバイスにデータを書き込むときの書込み電圧値をVwi、データを消去するときの消去電圧値をVei、消去時間をTeiとすると、
Veo>Vei 及び Teo<Tei
の条件を満たし、さらに、
Vwo>Veo 及び Vwi=Vei
の条件を満たすことを特徴とする請求項1から4のいずれか一項に記載の半導体メモリ装置のデータ消去方法。 - 請求項5記載のデータ書込み方法において、データ書込み後のデータ保持特性を保証する閾値電圧Vthは、前記いずれの書込みによってもほぼ同一の値になるようにすることを特徴とするデータ書込み方法。
- 前記外部書込み端子を通して外部書込み書換え装置を用いて前記第1の不揮発性メモリデバイスにデータが書き込まれた後、前記外部書込み端子を使用できないようにされたことを特徴とする半導体メモリ装置。
- 請求項1から4及び8のいずれか一項に記載の半導体メモリ装置とその制御回路をワンチップの半導体上に集積して形成したことを特徴とするシステムIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287166A JP4896479B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体メモリ装置のデータ消去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287166A JP4896479B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体メモリ装置のデータ消去方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007095241A true JP2007095241A (ja) | 2007-04-12 |
JP4896479B2 JP4896479B2 (ja) | 2012-03-14 |
Family
ID=37980764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005287166A Active JP4896479B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体メモリ装置のデータ消去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4896479B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250289B2 (en) | 2008-03-13 | 2012-08-21 | Samsung Electronics Co., Ltd. | Phase-change random access memory and method of setting boot block therein |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218212A (ja) * | 2002-01-25 | 2003-07-31 | Hitachi Ltd | 半導体装置 |
JP2004094981A (ja) * | 2003-12-05 | 2004-03-25 | Renesas Technology Corp | マイクロ・コンピュータ |
JP2004246923A (ja) * | 2004-04-23 | 2004-09-02 | Renesas Technology Corp | マイクロコンピュータ |
-
2005
- 2005-09-30 JP JP2005287166A patent/JP4896479B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218212A (ja) * | 2002-01-25 | 2003-07-31 | Hitachi Ltd | 半導体装置 |
JP2004094981A (ja) * | 2003-12-05 | 2004-03-25 | Renesas Technology Corp | マイクロ・コンピュータ |
JP2004246923A (ja) * | 2004-04-23 | 2004-09-02 | Renesas Technology Corp | マイクロコンピュータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250289B2 (en) | 2008-03-13 | 2012-08-21 | Samsung Electronics Co., Ltd. | Phase-change random access memory and method of setting boot block therein |
Also Published As
Publication number | Publication date |
---|---|
JP4896479B2 (ja) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927997B2 (en) | 3-transistor OTP ROM using CMOS gate oxide antifuse | |
US7319613B2 (en) | NROM flash memory cell with integrated DRAM | |
US20060028877A1 (en) | Different numbers of bits per cell in non-volatile memory devices | |
KR101145100B1 (ko) | 비트 라인 커플링 | |
US7428169B2 (en) | Nonvolatile semiconductor memory device and voltage generating circuit for the same | |
US20050237808A1 (en) | Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same | |
US20070063262A1 (en) | NAND memory arrays | |
JP5013074B2 (ja) | 半導体集積回路装置 | |
US6023423A (en) | Nonvolatile semiconductor memory device | |
US7209388B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
JP2007088216A (ja) | 半導体装置とその駆動方法 | |
JP2004319065A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
JP2008108326A (ja) | 記憶装置およびその自己テスト方法 | |
US7031195B2 (en) | Nonvolatile semiconductor memory having a control gate driver transistor whose gate insulator thickness is greater than that of a select gate driver transistor | |
US6940762B2 (en) | Semiconductor memory device including MOS transistor having a floating gate and a control gate | |
JP2008010070A (ja) | 半導体記憶装置 | |
KR950704790A (ko) | 플래시 메모리 장치, 및 이의 제조 및 사용방법(flash memory system, and methods of constructing and utilizing same) | |
US6335876B1 (en) | Semiconductor memory and method of testing the same | |
JP4896479B2 (ja) | 半導体メモリ装置のデータ消去方法 | |
US5504707A (en) | Semiconductor device | |
US10854297B1 (en) | Operating method of a low current electrically erasable programmable read only memory (EEPROM) array | |
US6151245A (en) | Screened EEPROM cell | |
JP4993088B2 (ja) | 不揮発性メモリ回路 | |
JP2540600B2 (ja) | 半導体集積回路装置の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4896479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |