TWI497614B - 組裝結構 - Google Patents
組裝結構 Download PDFInfo
- Publication number
- TWI497614B TWI497614B TW101123533A TW101123533A TWI497614B TW I497614 B TWI497614 B TW I497614B TW 101123533 A TW101123533 A TW 101123533A TW 101123533 A TW101123533 A TW 101123533A TW I497614 B TWI497614 B TW I497614B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- wafer
- assembly structure
- upper cover
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明是有關於一種組裝結構,且特別是有關於一種應用於汽車電子之調節器的組裝結構。
隨著電子產業的蓬勃發展,使得封裝產業連帶地成為重要的產業之一。封裝之目的,首先在於提供一個電路連通的管道,使各電子元件可以與其他的元件進行溝通,其次在於可以使電子元件受到更多的保護,以避免外部各式各樣的干擾與破壞。如機械力的壓迫、靜電的破壞或是灰塵的進入,都容易使脆弱的電子元件因而喪失原本應有的功能。尤其是應用在汽車電子這個領域的電子元件,對於確保電子元件的功能能夠正常運作,更顯得其重要性。
在一般常見的封裝方法中,晶圓片(dice IC)是先透過焊料熔接固定於基板上,並透過打線製程電性連接至其他電路。最後,進行覆蓋焊接(cover welding)製程以將覆蓋材料或保護蓋透過焊料熔接的方式連接於基板上,進而將晶圓片封裝在基板與覆蓋材料之間。在進行覆蓋焊接製程時,往往會在基板上產生振動造成應力,由於晶圓片與基板間的焊料是無彈性的物質,且晶圓片本身易脆裂又沒有任何保護材料包覆,因而使晶圓片直接遭受到振動應力衝擊而損壞或作動不良。目前現有的處理方式是在基板上相對於晶圓片的區域設有凸起設計以消減震動影響,但這樣的處理方式會造成製作的成本提高,且消減震動的功效有限。
此外,由於汽車電子關係到人身安全,因此對於安全性的要求很高。所以,如何在組裝汽車電子調節器(automotive regulator)的過程中,避免基板上的晶圓片在覆蓋焊接製程中遭受應力衝擊而損壞或作動不良,實為目前相關產業所關心的議題之一。
本發明的目的之一就是在提供一種組裝結構,用來防止晶圓片在封裝製程中因遭受外力而損壞。
本發明提出一種組裝結構,包括基板、晶圓片以及上蓋。基板具有位於相對兩側的承載面以及底面,且承載面具有晶圓片承載區以及溝槽,其中溝槽圍繞晶圓片承載區。晶圓片設置於晶圓片承載區內。上蓋則是蓋設於基板上而將晶圓片封於上蓋與基板之間。
本發明之一實施例中,上述之基板的材質包括金屬。
本發明之一實施例中,上述之組裝結構更包括電路板,配置於上述基板之承載面上而位於晶圓片承載區之外,並與上述晶圓片電性連接。
本發明之一實施例中,上述之組裝結構更包括多個電子零件,配置於上述電路板上。
本發明之一實施例中,上述之組裝結構更包括至少一根接腳,自該基板之該承載面朝該底面突出。
本發明之一實施例中,上述之這些接腳包括接地接腳以及電性接腳,且這些電性接腳係與上述電路板電性連接。
在本發明中,組裝結構之基板的溝槽是環繞在晶圓片承載區周圍,有效地隔絕施加於基板表面上的應力,免除此應力對
晶圓片承載區中的晶圓片的衝擊,因而確保晶圓片可正常運作。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
請參照圖1,其為本發明之一實施例所述之組裝結構的立體示意圖。從圖1中可以清楚看出,本實施例所述之組裝結構1包括基板10、晶圓片(dice IC)11以及上蓋12。基板10具有位於相對兩側的承載面100及底面110。承載面100具有晶圓片承載區101與溝槽102,其中溝槽102圍繞晶圓片承載區101。而晶圓片11設置於晶圓片承載區101內。上蓋12則是蓋設於基板10之承載面100上,而晶圓片11封於上蓋12與基板10之間。
本實施例中所述之基板10的材質例如是金屬,但本發明不以此為限。此外,雖然圖1僅繪示出兩個晶圓片11,但本發明並不限定組裝結構1內部所配置之晶圓片11的數量。在其他實施例中,組裝結構1內部也可以僅配置單一晶圓片11或是兩個以上的晶圓片11。
請再繼續參照圖1,本實施例所述之組裝結構1更包括電路板13以及多根接腳14、15以及16。其中,電路板13與晶圓片11同樣是配置於基板10的承載面100上,並位於晶圓片承載區101之外。而且,電路板13與晶圓片11透過導線或導體彼此電性連接,並共同被密封於基板10與上蓋12之間。詳細來說,電路板13上例如是設置有多個電子零件130。在本實施例中,組裝結構1例如是汽車電子調節器,而這些電子零
件130即是調節器部份主要作動零件。
接腳14、15及16是自基板10的承載面100穿設基板10而朝底面110突出。具體來說,接腳14及15例如是電性接腳,其係電性連接至電路板13上相關電子零件,接腳14與15例如是分別為正極接腳與負極接腳。接腳16則例如是接地接腳,也就是說,接腳16未與基板10上的任何元件電性連接。
圖2為圖1之局部區域上視示意圖。如圖2所示,本實施例所述之溝槽102具有寬度W,此寬度W依加工機具之精度而定,例如是0.4 mm,但本發明不以此為限,也就是說,倘若加工機具的精度允許,溝槽102的寬度可以小於0.4mm。
圖3為另一實施例,與圖1的差別僅在於上蓋12的形狀設計不相同,圖1上蓋為圓柱形,圖3上蓋為圓形。圖3基板10之剖面位置如同圖1之A-A線,圖3上蓋12則為圓形。如圖3所示,本實施例所述之基板10具有厚度T,溝槽102具有深度D。溝槽102之深度D與基板10之厚度T的比值可依基板10的材質不同而有所不同,本發明提供的參考值例如是介於1/4至1/12之間。舉例來說,當基板10的厚度T為1.2mm時,則溝槽102之深度D為0.3 mm,但本發明不以此為限。
請繼續參照圖3,由於本實施例所述之組裝結構1的承載面100具有溝槽102,且晶圓片11是配置於溝槽102所圍繞之晶圓片承載區101內,因此當上蓋12蓋設於基板10的加工過程中(例如是覆蓋焊接(cover welding)製程),其所產生的振動應力能被溝槽102有效地隔離,避免此應力傳遞至晶圓片承載區101內而損壞晶圓片11。舉例來說,當上蓋12以超音波熔接的方式蓋設於基板10上,以將上蓋12的接合面120接合於基板10的承載面100上時,上蓋12的接合面120以及基板
10的承載面100皆會同時承受到靜垂直力與振盪的剪切應力。而溝槽102能有效地將基板10所承受到的靜垂直力與振盪的剪切應力阻隔於晶圓片承載區101之外,避免晶圓片受到損害。
在其它實施例中,如圖4所示,本實施例所述之上蓋12與基板10的接合面120的形狀例如是呈圓形,或是如圖5所示呈矩形,可依機構設計需求做不同設計,本發明不以此為限。
綜合以上說明可知,本發明實施例所述之組裝結構,是在基板之承載面上形成溝槽環繞晶圓片承載區,此溝槽能夠有效地隔離施加在基板之承載面上的應力,避免應力傳遞至晶圓片承載區而損壞晶圓片。因此,本發明實施例所述之組裝結構確實改善了先前技術所產生的缺失,進而完成發展本發明之目的。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧組裝結構
10‧‧‧基板
11‧‧‧晶圓片
12‧‧‧上蓋
13‧‧‧電路板
14、15‧‧‧電性接腳
16‧‧‧接地接腳
100‧‧‧承載面
101‧‧‧晶圓片承載區
110‧‧‧底面
130‧‧‧電子零件
102‧‧‧溝槽
120‧‧‧接合面
D‧‧‧溝槽深度
T‧‧‧基板厚度
W‧‧‧溝槽寬度
圖1繪示為其為本發明之一實施例所述之組裝結構的立體示意圖。
圖2繪示為本發明實施例所述之組裝結構的局部區域上視示意圖。
圖3繪示為基板沿圖1之A-A線及上蓋為圓形之封裝結構剖面示意圖。
圖4繪示為本發明之一實施例所述之上蓋與基板的接合
面示意圖。
圖5繪示為本發明之另一實施例所述之上蓋與基板的接合面示意圖。
1‧‧‧組裝結構
10‧‧‧基板
11‧‧‧晶圓片
12‧‧‧上蓋
13‧‧‧電路板
14、15‧‧‧電性接腳
16‧‧‧接地接腳
100‧‧‧承載面
101‧‧‧晶圓片承載區
102‧‧‧溝槽
110‧‧‧底面
130‧‧‧電子零件
Claims (7)
- 一種組裝結構,包括:一基板,具有一承載面以及一底面,該承載面具有一晶圓片承載區以及一溝槽,其中該溝槽圍繞該晶圓片承載區;一晶圓片,設置於該晶圓片承載區內;以及一上蓋,蓋設於該基板上而將該晶圓片封於該上蓋與該基板之間,其中該溝槽位於該上蓋與該晶圓片之間。
- 如申請專利範圍第1項所述之組裝結構,其中該溝槽之深度與該基板之厚度的比值介於1/4至1/12。
- 如申請專利範圍第1項所述之組裝結構,其中該基板的材質包括金屬。
- 如申請專利範圍第1項所述之組裝結構,更包括一電路板,配置於該基板之該承載面上而位於該晶圓片承載區之外,並與該晶圓片電性連接。
- 如申請專利範圍第4項所述之組裝結構,更包括多個電子零件,配置於該電路板上。
- 如申請專利範圍第4項所述之組裝結構,更包括至少一接腳,自該基板之該承載面穿設該基板而朝該底面突出。
- 如申請專利範圍第6項所述之組裝結構,其中該些接腳 包括一接地接腳以及多根電性接腳,該些電性接腳係與該電路板電性連接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101123533A TWI497614B (zh) | 2012-06-29 | 2012-06-29 | 組裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101123533A TWI497614B (zh) | 2012-06-29 | 2012-06-29 | 組裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201401387A TW201401387A (zh) | 2014-01-01 |
TWI497614B true TWI497614B (zh) | 2015-08-21 |
Family
ID=50345140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101123533A TWI497614B (zh) | 2012-06-29 | 2012-06-29 | 組裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI497614B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155752A (ja) * | 1986-12-19 | 1988-06-28 | Nec Corp | リ−デツド・チツプ・キヤリア用ソケツト |
JPH04130760A (ja) * | 1990-09-21 | 1992-05-01 | Matsushita Electric Works Ltd | 半導体チップキャリア |
JP2629459B2 (ja) * | 1991-01-24 | 1997-07-09 | 日本電気株式会社 | チップキャリア |
JP2814973B2 (ja) * | 1996-01-09 | 1998-10-27 | 日本電気株式会社 | チップキャリア |
TWI290762B (en) * | 2006-01-10 | 2007-12-01 | Phoenix Prec Technology Corp | Semiconductor chip embedded in carrier board and method for fabricating the same |
-
2012
- 2012-06-29 TW TW101123533A patent/TWI497614B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155752A (ja) * | 1986-12-19 | 1988-06-28 | Nec Corp | リ−デツド・チツプ・キヤリア用ソケツト |
JPH04130760A (ja) * | 1990-09-21 | 1992-05-01 | Matsushita Electric Works Ltd | 半導体チップキャリア |
JP2629459B2 (ja) * | 1991-01-24 | 1997-07-09 | 日本電気株式会社 | チップキャリア |
JP2814973B2 (ja) * | 1996-01-09 | 1998-10-27 | 日本電気株式会社 | チップキャリア |
TWI290762B (en) * | 2006-01-10 | 2007-12-01 | Phoenix Prec Technology Corp | Semiconductor chip embedded in carrier board and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
TW201401387A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430438B (zh) | 多層布線基板,堆疊結構感測器封裝,及堆疊結構感測器封裝之製造方法 | |
TWI452665B (zh) | 具防靜電破壞及防電磁波干擾之封裝件及其製法 | |
JP2010225620A (ja) | 回路モジュール | |
JPWO2012157584A1 (ja) | 半導体装置とその製造方法 | |
JP5401292B2 (ja) | 半導体装置及び通信方法 | |
TWI514484B (zh) | 半導體器件及其製作方法 | |
JP2015057802A (ja) | 回路モジュール及び回路モジュールの製造方法 | |
KR101905240B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
TW201735311A (zh) | 層疊封裝式半導體封裝及其製造方法 | |
TWI503944B (zh) | 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構 | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
TWI528469B (zh) | 半導體封裝件及其製法 | |
TW202133287A (zh) | 半導體裝置 | |
TWM517910U (zh) | 晶片封裝結構 | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
TWI497614B (zh) | 組裝結構 | |
TW201543811A (zh) | 水晶震盪裝置及其製造方法 | |
JP4557757B2 (ja) | 半導体装置 | |
JP2006190834A (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
TW201732969A (zh) | 半導體裝置及其製造方法 | |
KR20130044405A (ko) | 외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지 | |
KR20160082286A (ko) | 전자 부품 모듈 및 이의 제조 방법 | |
JP2011165872A (ja) | Bgaタイプ半導体装置の接続構造 | |
JP6005805B2 (ja) | 半導体装置及び電子装置 | |
JP5971133B2 (ja) | 回路基板 |