TWI484545B - 半導體裝置的製造方法及半導體基板的清洗方法 - Google Patents

半導體裝置的製造方法及半導體基板的清洗方法 Download PDF

Info

Publication number
TWI484545B
TWI484545B TW101105777A TW101105777A TWI484545B TW I484545 B TWI484545 B TW I484545B TW 101105777 A TW101105777 A TW 101105777A TW 101105777 A TW101105777 A TW 101105777A TW I484545 B TWI484545 B TW I484545B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
wall
locking member
housing
cleaning
Prior art date
Application number
TW101105777A
Other languages
English (en)
Other versions
TW201248709A (en
Inventor
Shirou Ozaki
Masayuki Takeda
Norikazu Nakamura
Junichi Kon
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201248709A publication Critical patent/TW201248709A/zh
Application granted granted Critical
Publication of TWI484545B publication Critical patent/TWI484545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

半導體裝置的製造方法及半導體基板的清洗方法
本發明係相關於一種半導體裝置的製造方法及一種半導體基板的清洗方法。
作為電子傳輸層使用的氮化鎵(GaN)層以及氮化鋁鎵(AlGaN)層被配置在基板上的電子裝置(例如化合物半導體裝置)係包含氮化鎵基高速電子遷移電晶體(GaN-based high electron mobility transistor(HEMT))。在氮化鎵基HEMT中，係使用產生於氮化鋁鎵與氮化鎵之間的異質接合介面的高濃度二維電子氣(high-concentration two-dimensional electron gas,2DEG)。
氮化鎵之能帶隙係為3.4eV，其大於矽之能帶隙(1.1eV)以及砷化鎵(GaAs)之能帶隙(1.4eV)。氮化鎵具有高崩潰場強度(breakdown field strength)及高電子飽和速度。氮化鎵可作為用於高壓操作與高輸出化合物半導體裝置的材料，例如，用於電源供應之半導體裝置的材料。使用氮化鎵基化合物半導體之化合物半導體裝置可用作為用於電動車之高效率切換裝置或高崩潰電壓電源裝置。矽橫向擴散金屬氧化物半導體(laterally diffused metal oxide semiconductor,LDMOS)電晶體或砷化鎵場效電晶體(field effect transistors,FETs)可能不適用於高輸出、高效率或高壓操作。
為了生產具有良好特性之氮化鎵基HEMT，可移除在生 產過程中所產生的例如微粒(particle)之殘留物。舉例而言，在具有閘極凹槽(gate recess)結構的能進行常“關”操作(normally“off”operation)的氮化鎵基HEMT中，為了降低由殘留物所引起的漏電流增加、由於電荷補獲(charge trapping)所造成的臨限電壓之波動等等，係於形成該凹槽與形成該閘極絕緣膜之間執行清洗。
相關文獻係揭露於日本專利公開公報第2009-164226號以及日本專利公開公報第9-260331號。
依據本發明之實施例的一個態樣，一種半導體裝置之製造方法包括：以使表面相對於垂直方向及水平方向傾斜之方式夾持半導體基板；以及將該半導體基板浸沒至含酸的清洗液中。
依據上述之製造方法，有效地移除在酸洗(acid cleaning)過程中所產生之氣泡，以增進清洗效率。
本發明之一部份的其他優點及創新之特徵將於下列之敘述中闡明，且藉由下列實驗或藉由實踐中學習本發明，本發明之一部份的其他優點及創新之特徵對於本領域中具有通常知識者將變得顯而易見。
第1A至1H圖顯示一種製造半導體裝置之例示性製造方法。在第1A至1H圖所顯示之製造方法中，可製造氮化鎵基HEMT。
如第1A圖所示，在基板1上形成成核層2、電子傳輸 層3、電子供給層4以及蓋層5。該基板1可例如為碳化矽基板。該成核層2可例如為氮化鋁層或氮化鋁鎵層。該電子傳輸層3可例如為無摻雜(non-doped)i型氮化鎵層。該電子供給層4可例如為n型氮化鋁鎵層。在形成該n型氮化鋁鎵層之前，可形成無摻雜i型氮化鋁鎵層作為間隔層。該蓋層5可例如為n型氮化鎵層。該成核層2、該電子傳輸層3、該電子供給層4以及該蓋層5可由長晶方式形成，例如金屬有機氣相磊晶(metal organic vapor phase epitaxy,MOVPE)方法。根據原料氣體之選擇，可連續地形成這些層。舉例而言，可分別使用三甲基鋁(trimethylaluminum,TMA)以及三甲基鎵(trimethylgallium,TMG)作為鋁的原料以及鎵的原料。可例如使用氨水(ammonia,NH3 )作為氮的原料。舉例而言，矽烷(silane,SiH4 )可用作被包含在例如為n型氮化鋁鎵層之該電子供給層4或例如為n型氮化鎵層之該蓋層5中作為雜質(impurity)的矽的原料。
該電子傳輸層3之厚度可例如為約3μm。該電子供給層4之厚度可例如為約30nm。當提供一間隔層時，該間隔層之厚度可例如為約5nm。該蓋層5之厚度可例如為約10nm。在例如為i型氮化鋁鎵層之該間隔層以及例如為n型氮化鋁鎵層之該電子供給層4中，鋁的組成比可例如為約0.2。在例如為n型氮化鋁鎵層之該電子供給層4及例如為n型氮化鎵層之該蓋層5中，可摻雜約5x1018 cm-3 的量之矽作為雜質。
在此堆疊結構中，二維電子氣(2DEG)係產生於該電子傳輸層3與該電子供給層4之介面附近。因為該蓋層5使得該電子傳輸層3與該電子供給層4之間的應變增加，其引起壓電效應，導致2DEG之增加。因此，該氮化鎵基HEMT之通態電流(0n-state current)降低，其可使該氮化鎵基HEMT之高電流運作能夠執行。
如第1B圖所示，凹部6s以及凹部6d分別形成於該蓋層5、該電子供給層4以及該電子傳輸層3之源極形成區域以及汲極形成區域。在形成該凹部6s與6d時，係形成具有開口以曝露用以形成該凹部6s與6d之區域的光阻圖案。利用該光阻圖案作為蝕刻遮罩，乾蝕刻該蓋層5、該電子供給層4以及該電子傳輸層3。該光阻圖案係藉由灰化等方式移除。在該乾蝕刻過程中，舉例而言，可使用氯基(chlorine-based)氣體作為蝕刻氣體。可在例如該蝕刻氣體之流速設定為30 sccm、壓力設定為2 Pa以及施加的射頻功率設定為20W之條件下，執行該乾蝕刻。只要有由2DEG流所貢獻之某種程度之電流流通，則該凹部6s與6d之深度可以任意地設定。
如第1C圖所示，形成源極電極7s在該凹部6s中，且形成汲極電極7d在該凹部6d中。在形成該源極電極7s與汲極電極7d時，係形成具有曝露用以形成該源極電極7s之區域的開口以及曝露用以形成該汲極電極7d之區域的開口的光阻圖案。利用該光阻圖案作為沉積遮罩，形成導電薄膜。將附接於該光阻圖案之該導電薄膜以及該光阻圖 案移除。舉例而言，該源極電極7s與該汲極電極7d可藉由剝離製程(lift-off process)形成。舉例而言，可形成厚度約20nm的鉭(Ta)薄膜。可形成厚度約200nm的鋁薄膜於該鉭薄膜上。舉例而言，該鋁薄膜及該鉭薄膜可由氣相沉積法所形成。在移除該光阻圖案之後，於氮環境(nitrogen atmosphere)中且在400℃至1000℃之間(例如550℃)執行熱處理，從而建立歐姆接觸(ohmic contact)。
如第1D圖所示，形成凹部6g於該蓋層5以及該電子供給層4之閘極電極7g的形成區域。在形成該凹部6g時，係形成具有開口以曝露用以形成該凹部6g之區域的光阻圖案。利用該光阻圖案作為蝕刻遮罩，乾蝕刻該蓋層5以及該電子供給層4。該光阻圖案係藉由灰化等方式移除。在該乾蝕刻過程中，舉例而言，可使用氯基(chlorine-based)氣體作為蝕刻氣體。
在形成該凹部6g之後，藉由以某種方法清洗該凹部6g之內部，可移除蝕刻殘留物、光阻殘留物等等。
如第1E圖所示，形成沿著該凹部6g之內表面的閘極絕緣膜8。舉例而言，該閘極絕緣膜8可為氧化鋁薄膜、二氧化鉿薄膜、氧化矽薄膜、氮化鋁薄膜、氮化鉿薄膜、氮化矽薄膜等等。該閘極絕緣膜8可由原子層沉積(atomic layer deposition,ALD)等方法形成。該閘極絕緣膜8之厚度可為約5至100nm，例如約40nm。
如第1F圖所示，在該閘極絕緣膜8上形成包含開口10c以外露用以形成閘極電極之區域的下層光阻圖案10a 以及包含較開口10c窄的開口10d之上層光阻圖案10b。在形成該下層光阻圖案10a與該上層光阻圖案10b時，可例如以旋轉塗佈之方法在該閘極絕緣膜8上塗佈鹼性可溶之樹脂，例如美國之MicroChem Crop.所製造的PMGI(商品名)，再進行熱處理以形成光阻薄膜。之後，可例如以旋轉塗佈之方法塗佈光敏抗蝕材料，例如Sumitomo Chemical Co.所製造的PFI32-A8(商品名)，再進行熱處理以形成光阻薄膜。藉由紫外光曝光，於該上層光阻薄膜中形成寬度約為0.8μm之開口10d，因此形成該具有開口10d的該上層光阻圖案10b。利用該上層光阻圖案10b作為遮罩，對該下層光阻薄膜以鹼性顯影劑進行濕蝕刻。因此，形成該具有開口10c的該下層光阻圖案10a。舉例而言，如第1F圖所示，形成具有屋簷式(eaves-like)結構之多層光阻薄膜。
如第1G圖所示，於該閘極絕緣膜8上形成閘極電極7g以便填滿該凹部6g。在形成該閘極電極7g時，利用該下層光阻圖案10a與該上層光阻圖案10b作為沉積遮罩，形成導電薄膜。將附接於該上層光阻圖案10b之該導電薄膜、該下層光阻圖案10a以及該上層光阻圖案10b移除。該閘極電極7g係藉由剝離製程所形成。舉例而言，可形成厚度為約10nm之鎳薄膜。在該鎳薄膜上形成厚度為約300nm之金薄膜。該鎳薄膜及該金薄膜可由例如氣相沉積法所形成。可藉由例如經加熱的有機溶劑移除該下層光阻圖案10a以及該上層光阻圖案10b。
如第1H圖所示，形成保護薄膜9。形成接觸孔、內連 線(interconnect lines)等等。以此方法，製造氮化鎵基HEMT。
第2A及2B圖顯示一種範例清洗設備。該凹部6g之內部可藉由第2A及2B圖中所顯示之清洗設備進行清洗。第2B圖係為沿著第2A圖的線段IIB-IIB之剖面圖。
清洗設備61收容複數個半導體基板20。該清洗設備61具有四個牆壁構件24以形成矩形柱體。於一對牆壁構件24內部設置支撐構件21，該支撐構件21係用以支撐該半導體基板20。於該一對牆壁構件24內部高於該支撐構件21處，設置複數個下層鎖定構件22。於高於該下層鎖定構件22處設置複數個上層鎖定構件23，且在平面視圖中，該上層鎖定構件23係由該下層鎖定構件22間篩分出來。該半導體基板20之水平方向的位置係由一對之下層鎖定構件22與上層鎖定構件23所決定，且該半導體基板20之垂直方向的位置係由該支撐構件21所決定。由於在平面視圖中，係於不同於該下層鎖定構件22之位置設置該上層鎖定構件23，故垂直於該半導體基板20表面之方向係從水平方向傾斜。
舉例而言，包含該凹部6g等等之基板1作為半導體基板20，可被放置在該清洗設備61中。第3圖顯示一種範例清洗槽。如第3圖所示，該清洗設備61係浸沒於充滿於清洗槽25之清洗液26中，並執行酸洗。舉例而言，該清洗液26可包含硫酸-過氧化氫混合物或氫氟酸。硫酸-過氧化氫混合物可移除光阻殘留物，且氫氟酸可移除化合物半 導體殘留物。於執行酸洗之後，可執行水洗以及旋轉乾燥。
於執行酸洗之過程中，該清洗液26與在該半導體基板20上之外部物質之間的反應可導致氣泡之形成。舉例而言，在該半導體基板20朝垂直方向面向上之表面上，氣泡可朝垂直方向向上浮。在表面上不太可能發生氣泡之滯留，且該表面可被有效地清洗。藉由翻轉該半導體基板20，相對於該表面之另一表面可被有效地清洗。舉例而言，當在水平方向移動該上層鎖定構件23及/或該下層鎖定構件22時，上及下表面可被輕易地翻轉。垂直於該半導體基板20表面之方向相對於該水平方向之角度可為10°至80°。舉例而言，當該角度小於10°，朝垂直方向面向上之表面的較低位置所產生之氣泡可能會通過該表面之附近且上浮。因此，可能發生不均勻之清洗。當該角度超出80°，氣泡可能滯留在朝垂直方向面向下之表面，且降低朝垂直方向面向下之表面之清洗效率。
可在鄰接之半導體基板20間保留距離以排列複數個半導體基板20。舉例而言，在平面視圖上可以沒有重疊部分。可減低複數個半導體基板20間之干擾。因此，置放於較低位置之一個半導體基板20所產生之氣泡可不與置放於較高位置之另一個半導體基板20接觸，而可改善該另一個半導體基板20之清洗效率。
由於有效地移除於清洗過程中所產生之氣泡，可增進清洗效率。
第4A及4B圖顯示一種範例清洗設備。第4B圖係為沿 著第4A圖的線段IVB-IVB之剖面圖。第5A及5B圖顯示一種範例清洗設備。第5B圖係為沿著第5A圖的線段VB-VB之剖面圖。第6A及6B圖顯示一種範例清洗設備。第6B圖係為沿著第6A圖的線段VIB-VIB之剖面圖。
在第4A及4B圖中所顯示之清洗設備62包含殼體33，該殼體33由外部支撐四個牆壁構件24。於該殼體33之下端設置設備支撐構件34，該設備支撐構件34係由下方支撐該牆壁構件24。該設備支撐構件34可由該殼體33之下端向內突出，其突出長度係實質上與支撐該半導體基板20之該支撐構件21的厚度相同。該清洗設備62具有由上方夾持且固定半導體基板20之夾持構件32，以及繞著在水平方向延伸之軸旋轉該殼體33之旋轉式驅動構件31。
當使用該清洗設備62執行酸洗時，例如，如第3圖所示，該清洗設備62係浸沒於充滿於清洗槽25之清洗液26中，且藉由該旋轉式驅動構件31旋轉該殼體33。隨著該旋轉，各半導體基板20之二表面係交替地朝垂直方向面向上。因此，可高效率地清洗該半導體基板20之二表面。由於提供了該夾持構件32，因此降低該半導體基板20掉落之可能。
在第5A及5B圖中顯示之清洗設備63具有桿狀(rod-like)旋轉式驅動構件41，該旋轉式驅動構件41與各半導體基板20之上端接觸且繞著在水平方向延伸之軸旋轉。
當使用該清洗設備63執行酸洗時，例如，如第3圖所 示，該清洗設備63係浸沒於充滿於清洗槽25之清洗液26中，且該旋轉式驅動構件41進行旋轉。由於隨著該旋轉式驅動構件41之旋轉，該旋轉式驅動構件41與半導體基板20之上端接觸，故該半導體基板20係於牆壁構件24所包圍之空間中旋轉。減少了各該半導體基板20之二表面上之氣泡滯留，且以高效率清洗該二表面。
在第2A及2B圖、第4A及4B圖以及第5A及5B圖中所顯示之該清洗設備61、62、63可為用於批次製程之清洗設備。在第6A及6B圖中所顯示之清洗設備64可為用於單一晶圓製程之清洗設備。該清洗設備64具有直線部56a、56b及56c，該直線部56a、56b及56c自轂(hub)54朝三個方向延伸，該轂54於中心具有開口55。分別於該直線部56a、56b及56c之上表面上設置上突出部51a、51b及51c，其係用以與半導體基板之背面接觸。該上突出部51a、51b及51c各自具有凸圓彎曲的頂部。分別於該直線部56a、56b及56c之上表面側上設置停止器53a、53b及53c，其係用以阻止半導體基板在水平方向之移動。分別於該直線部56a、56b及56c之下表面側上設置下突出部52a、52b及52c。該上突出部51a、51b及51c可實質上具有相同之高度。該下突出部52b及52c可實質具有相同之高度。該下突出部52a之高度可小於該下突出部52b及52c之高度。在該直線部56a之末端設置有手柄57。
當使用該清洗設備64執行酸洗時，置放半導體基板於該上突出部51a、51b及51c上，且使用手柄57，該清洗 設備64係浸沒於充滿於清洗槽之清洗液中。當該清洗設備64放置於該清洗槽之底部時，因為該下突出部52a、52b及52c之間的高度差異，垂直於該半導體基板20表面之方向係從垂直方向傾斜。從該半導體基板之下表面所產生之氣泡可輕易地向上滑出，且可以高效率清洗該表面。垂直於該半導體基板20表面之方向相對於該垂直方向之角度可為10°至80°。當該角度小於10°，氣泡可能滯留於朝垂直方向面向下之表面。當該角度超出80°，朝垂直方向面向上之表面的較低位置所產生之氣泡可能會通過該表面之附近且上浮，造成不均勻之清洗的發生。該半導體基板之傾斜可由該上突出部間之高度差異所產生。或者是，該半導體基板之傾斜可由該上突出部之間及該下突出部之間的高度差異所產生。
第7A及7B圖各別顯示範例之殘留微粒。第7A圖顯示當使用半導體基板未傾斜之清洗設備執行清洗時之殘留微粒。第7B圖顯示當使用顯示於第6A及6B圖中之清洗設備64執行酸洗時之半導體基板上殘留微粒。在第7B圖中，可移除大量的微粒。
在執行清洗前，該清洗設備可接受紫外光處理。在半導體基板放入該清洗設備前，用以承載該半導體基板之承載單元可接受紫外光處理。在酸洗之後執行旋轉乾燥前，用於旋轉乾燥之單元可接受乾燥處理。
包含在清洗設備中的元件數量可以是少的。可整合包含在清洗設備中的元件。當元件之數量係為多的時，由於 清洗而掉落之外來物質等等可能留在元件間之連接處，導致半導體基板的汙染。
利用上述之清洗設備所製造之氮化鎵基HEMT可使用於，例如，高輸出放大器。第8圖顯示一種例示性高輸出放大器。在封裝件表面係設置有耦接至源極電極之源極端子81s。耦接至閘極電極之閘極端子81g以及耦接至汲極電極之汲極端子81d係由封裝件表面側表面延伸出。
利用上述之清洗設備所製造之氮化鎵基HEMT可使用於，例如，電源供應裝置。第9A圖顯示一種例示性功率因子校正(power factor correction,PFC)電路。第9B圖顯示一種例示性電源供應裝置。在第9B圖中顯示之電源供應裝置可為伺服器電源供應器且可包含在第9A圖中顯示之PFC電路。
如第9A圖所示，PFC電路90包含耦接至二極體電橋91之電容器92，該二極體電橋91係與交流電源耦接。抗流線圈(choke coil)93之一端子係耦接至該電容器92之一端子。開關元件94之一端子及二極體96之陽極係耦接至該抗流線圈93之另一端子。該開關元件94可為利用上述之清洗設備所製造之HEMT，且該開關元件94之一端子可對應於該HEMT之汲極電極。該開關元件94之另一端子可對應於該HEMT之源極電極。電容器95之一端子係耦接至該二極體96之陰極。該電容器92之另一端子、該開關元件94之其他一端子以及該電容器95之另一端子係接地。由該電容器95之二端子間取得直流電源。
如第9B圖所示，該PFC電路90可併入伺服器電源供應器100等等。
PFC電路可用於在高速下運作之電源供應裝置，例如，在第9B圖中所顯示的伺服器電源供應器100。例如開關元件94之開關元件可用於切換電源供應器或電子裝置。該半導體裝置可作為用於全橋式功率電路(例如伺服器電源電路)之元件。
該基板可為碳化矽基板、藍寶石基板、矽基板、氮化鎵基板、砷化鎵基板等等。該基板可為導電的、半絕緣的或絕緣的。
該閘極電極、該源極電極以及該汲極電極之結構可例如為單層。當得到歐姆特性時，可省略形成該源極電極以及該汲極電極後之熱處理。該閘極電極可接受熱處理。
上述之清洗設備可用於不同於氮化鎵基HEMT之半導體裝置的製造。
依據以上優點，本發明之範例實施例係已詳細描述。應該了解到此些範例僅用於說明本發明。許多變化與修飾對本領域之技術人員係為顯而易見的。
1‧‧‧基板
2‧‧‧成核層
3‧‧‧電子傳輸層
4‧‧‧電子供給層
5‧‧‧蓋層
6s、6d、6g‧‧‧凹部
7s‧‧‧源極電極
7d‧‧‧汲極電極
7g‧‧‧閘極電極
8‧‧‧閘極絕緣膜
9‧‧‧保護薄膜
10a‧‧‧下層光阻圖案
10b‧‧‧上層光阻圖案
10c、10d‧‧‧開口
20‧‧‧半導體基板
21‧‧‧支撐構件
22‧‧‧下層鎖定構件
23‧‧‧上層鎖定構件
24‧‧‧牆壁構件
25‧‧‧清洗槽
26‧‧‧清洗液
31‧‧‧旋轉式驅動構件
32‧‧‧夾持構件
33‧‧‧殼體
34‧‧‧設備支撐構件
41‧‧‧桿狀旋轉式驅動構件
51a、51b、51c‧‧‧上突出部
52a、52b、52c‧‧‧下突出部
53a、53b、53c‧‧‧停止器
54‧‧‧轂
55‧‧‧開口
56a、56b、56c‧‧‧直線部
57‧‧‧手柄
61、62、63、64‧‧‧清洗設備
81s‧‧‧源極端子
81d‧‧‧汲極端子
81g‧‧‧閘極端子
90‧‧‧FC電路
91‧‧‧二極體電橋
92、95‧‧‧電容器
93‧‧‧抗流線圈
94‧‧‧開關元件
96‧‧‧二極體
100‧‧‧伺服器電源供應器
第1A圖至第1H圖顯示一種製造半導體裝置之例示性製造方法；第2A圖及第2B圖顯示一種例示性清洗設備；第3圖顯示一種例示性清洗槽；第4A圖及第4B圖顯示一種例示性清洗設備； 第5A圖及第5B圖顯示一種例示性清洗設備；第6A圖及第6B圖顯示一種例示性清洗設備；第7A圖及第7B圖各別顯示例示性之殘留微粒；第8圖顯示一種例示性高輸出放大器；第9A圖顯示一種例示性功率因子校正電路；以及第9B圖顯示一種例示性電源供應裝置。
20‧‧‧半導體基板
21‧‧‧支撐構件
22‧‧‧下層鎖定構件
23‧‧‧上層鎖定構件
24‧‧‧牆壁構件
61‧‧‧清洗設備

Claims (5)

  1. 一種半導體裝置之製造方法，包括：放置半導體基板至清洗設備中，該清洗設備包含用以包圍該半導體基板的殼體、用以支撐該半導體基板的支撐構件、以及鎖定構件，該鎖定構件係藉由下層鎖定構件及位於該下層鎖定構件上方之上層鎖定構件來支撐該半導體基板而鎖定相對於垂直方向及水平方向傾斜的該半導體基板，該下層鎖定構件係從該殼體之第一內壁及與該第一內壁相對向的該殼體之第二內壁沿著該半導體基板之第一表面延伸且支撐該半導體基板之該第一表面，該上層鎖定構件係從該殼體之該第一內壁及該殼體之該第二內壁沿著該半導體基板之第二表面延伸且支撐該半導體基板之該第二表面，該第一內壁及該第二內壁面對該半導體基板之側邊；將該半導體基板浸沒至含酸的清洗液中；以及以旋轉式驅動構件旋轉該半導體基板。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，包括：在該半導體基板被放置到該清洗設備中之前，對該清洗設備執行紫外線處理。
  3. 如申請專利範圍第1項所述之半導體裝置之製造方法，包括：在該半導體基板被放置到該清洗設備中之前，對用以承載該半導體基板至該清洗設備之承載單元執行紫 外線處理。
  4. 一種半導體基板之清洗方法，包括：放置半導體基板至清洗設備中，該清洗設備包含用以包圍該半導體基板的殼體、用以支撐該半導體基板的支撐構件、以及鎖定構件，該鎖定構件係藉由下層鎖定構件及位於該下層鎖定構件上方之上層鎖定構件來支撐該半導體基板而鎖定相對於垂直方向及水平方向傾斜的該半導體基板，該下層鎖定構件係從該殼體之第一內壁及與該第一內壁相對向的該殼體之第二內壁沿著該半導體基板之第一表面延伸且支撐該半導體基板之該第一表面，該上層鎖定構件係從該殼體之該第一內壁及該殼體之該第二內壁沿著該半導體基板之第二表面延伸且支撐該半導體基板之該第二表面，該第一內壁及該第二內壁面對該半導體基板之側邊；將該半導體基板浸沒至含酸的清洗液中；以及以旋轉式驅動構件旋轉該半導體基板。
  5. 一種清洗設備，包括：殼體，係用以包圍半導體基板；支撐構件，係用以支撐該半導體基板；以及鎖定構件，係藉由下層鎖定構件及位於該下層鎖定構件上方之上層鎖定構件來鎖定該半導體基板以令該半導體基板相對於垂直方向及水平方向傾斜，該下層鎖定構件係從該殼體之第一內壁及與該第一內壁相對向的該殼體之第二內壁沿著該半導體基板之第一表面延 伸且支撐該半導體基板之該第一表面，該上層鎖定構件係從該殼體之該第一內壁及該殼體之該第二內壁沿著該半導體基板之第二表面延伸且支撐該半導體基板之該第二表面，該第一內壁及該第二內壁面對該半導體基板之側邊；以及旋轉式驅動構件，係用以在該清洗設備中旋轉該半導體基板。
TW101105777A 2011-02-25 2012-02-22 半導體裝置的製造方法及半導體基板的清洗方法 TWI484545B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040544A JP2012178458A (ja) 2011-02-25 2011-02-25 半導体装置の製造方法及び半導体基板の洗浄方法

Publications (2)

Publication Number Publication Date
TW201248709A TW201248709A (en) 2012-12-01
TWI484545B true TWI484545B (zh) 2015-05-11

Family

ID=46693285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105777A TWI484545B (zh) 2011-02-25 2012-02-22 半導體裝置的製造方法及半導體基板的清洗方法

Country Status (4)

Country Link
US (2) US20120220105A1 (zh)
JP (1) JP2012178458A (zh)
CN (1) CN102651308B (zh)
TW (1) TWI484545B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2019176434A1 (ja) * 2018-03-12 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法、並びに電子機器
CN109346407A (zh) * 2018-09-21 2019-02-15 张海涛 氮化镓hemt的制造方法
JP7484479B2 (ja) * 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473863B (en) * 1997-02-04 2002-01-21 Canon Kk Wafer processing apparatus, wafer processing method, and SOI wafer fabrication method
US20050121051A1 (en) * 2000-09-20 2005-06-09 Kaijo Corporation Method for cleaning substrate and apparatus therefor
CN101312164A (zh) * 2004-07-01 2008-11-26 住友电气工业株式会社 AlxGayIn1－x－yN衬底及其清洗方法
CN201655761U (zh) * 2010-03-26 2010-11-24 张心波 用于半导体元件的清洗架

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355974A (en) * 1980-11-24 1982-10-26 Asq Boats, Inc. Wafer boat
US5672212A (en) * 1994-07-01 1997-09-30 Texas Instruments Incorporated Rotational megasonic cleaner/etcher for wafers
JPH0851095A (ja) * 1994-08-05 1996-02-20 Rohm Co Ltd ウエット処理装置
JPH0878371A (ja) * 1994-08-31 1996-03-22 Shin Etsu Handotai Co Ltd 半導体ウェーハの洗浄カセット
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
JPH09260331A (ja) 1996-03-26 1997-10-03 Nippon Steel Corp 洗浄装置
US5853284A (en) * 1996-09-24 1998-12-29 Kaijo Corporation Notched wafer aligning apparatus
JPH1140533A (ja) * 1997-07-16 1999-02-12 Fujitsu Ltd ウェーハ洗浄方法及びウェーハ洗浄装置
JP3426560B2 (ja) * 2000-04-11 2003-07-14 島田理化工業株式会社 基板洗浄方法
JP2001351894A (ja) * 2000-06-05 2001-12-21 Sony Corp ウエハキャリア、ウエハ洗浄方法及び半導体装置の製造方法
JP2002141321A (ja) * 2000-10-31 2002-05-17 Mitsubishi Materials Silicon Corp ウェーハ洗浄装置
US6748961B2 (en) * 2001-03-30 2004-06-15 Lam Research Corporation Angular spin, rinse, and dry module and methods for making and implementing the same
US6845779B2 (en) * 2001-11-13 2005-01-25 Fsi International, Inc. Edge gripping device for handling a set of semiconductor wafers in an immersion processing system
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP4061989B2 (ja) * 2002-07-03 2008-03-19 株式会社Ｓｕｍｃｏ 半導体ウェーハのウエット処理方法
JP2006093740A (ja) * 2002-07-16 2006-04-06 Chem Art Technol:Kk 基板処理方法及び基板処理装置
JP4524575B2 (ja) * 2004-04-14 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
TWI408263B (zh) 2004-07-01 2013-09-11 Sumitomo Electric Industries ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
CN100477236C (zh) * 2005-07-08 2009-04-08 精工爱普生株式会社 半导体装置及半导体装置的制造方法
JP2007043069A (ja) * 2005-07-08 2007-02-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5168966B2 (ja) * 2007-03-20 2013-03-27 富士通セミコンダクター株式会社 研磨方法及び研磨装置
JP4922915B2 (ja) 2007-12-28 2012-04-25 大日本スクリーン製造株式会社 基板処理装置および基板の芯合わせ方法
JP4564078B2 (ja) * 2008-04-28 2010-10-20 東京エレクトロン株式会社 基板処理装置
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473863B (en) * 1997-02-04 2002-01-21 Canon Kk Wafer processing apparatus, wafer processing method, and SOI wafer fabrication method
US20050121051A1 (en) * 2000-09-20 2005-06-09 Kaijo Corporation Method for cleaning substrate and apparatus therefor
CN101312164A (zh) * 2004-07-01 2008-11-26 住友电气工业株式会社 AlxGayIn1－x－yN衬底及其清洗方法
CN201655761U (zh) * 2010-03-26 2010-11-24 张心波 用于半导体元件的清洗架

Also Published As

Publication number Publication date
JP2012178458A (ja) 2012-09-13
US8815017B2 (en) 2014-08-26
US20120220105A1 (en) 2012-08-30
TW201248709A (en) 2012-12-01
CN102651308B (zh) 2014-09-10
CN102651308A (zh) 2012-08-29
US20130306102A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
US9006787B2 (en) Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus
US9123793B2 (en) Method for manufacturing semiconductor apparatus having fluorine containing region formed in recessed portion of semiconductor layer
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
TWI550855B (zh) 半導體裝置及半導體裝置之製造方法
JP5056753B2 (ja) 化合物半導体装置の製造方法及びエッチング液
TW201417280A (zh) 化合物半導體裝置及其製造方法
JP5685917B2 (ja) 半導体装置及び半導体装置の製造方法
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
US8598571B2 (en) Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure
TWI484545B (zh) 半導體裝置的製造方法及半導體基板的清洗方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
JP5712471B2 (ja) 化合物半導体装置の製造方法
JP5673501B2 (ja) 化合物半導体装置
JP5668758B2 (ja) 半導体装置及び半導体装置の製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法