TWI478211B - 包含線內化學臨界尺寸縮窄之微影-凍結-微影-蝕刻雙重圖案形成 - Google Patents
包含線內化學臨界尺寸縮窄之微影-凍結-微影-蝕刻雙重圖案形成 Download PDFInfo
- Publication number
- TWI478211B TWI478211B TW100141630A TW100141630A TWI478211B TW I478211 B TWI478211 B TW I478211B TW 100141630 A TW100141630 A TW 100141630A TW 100141630 A TW100141630 A TW 100141630A TW I478211 B TWI478211 B TW I478211B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- radiation
- sensitive material
- layer
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Silver Salt Photography Or Processing Solution Therefor (AREA)
- Drying Of Semiconductors (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
Description
依據37 CFR § 1.78(a)(4),本申請案主張於2010年11月23日提出申請之美國臨時申請案第61/416,496號之權利與優先權,其公開內容在此全部引用以作為參考。
本發明係關於在基板上圖案化薄膜之方法,尤有關於在基板上多重圖案化薄膜之方法。
在材料處理方法中,圖案蝕刻包含將輻射敏感材料層(例如:光阻)塗佈到基板之上表面、使用光微影(photo-lithography)製程在輻射敏感材料層中形成圖案、以及使用蝕刻製程將輻射敏感材料層中所形成之圖案移轉到基板上之下層薄膜。輻射敏感材料之圖案形成一般包含使用如光微影系統將輻射敏感材料曝光到電磁(EM,electromagnetic)輻射之圖案,接著使用顯影溶液來去除輻射敏感材料之受照射區域(如正型(positive tone)光阻之情況)或非照射區域(如負型(negative tone)光阻之情況)。
近來,已提出雙重圖案形成(double patterning)方法,其可達成更小間距之更小特徵部之圖案化,其間距或特徵部比現行標準微影技術所能達成者還小。減少特徵尺寸之一方法為在相同基板上使用兩次標準微影圖案形成與蝕刻技術(即LELE或微影/蝕刻/微影/蝕刻(Litho/Etch/Litho/Etch)),藉此形成彼此緊密地間隔開之較大圖案,以達到比藉由一次曝光可能達到之特徵尺寸更小之特徵尺寸。在LELE雙重圖案形成期間,將基板曝光到第一圖案;該第一圖案顯影於輻射敏感材料中;使用蝕刻製程將輻射敏感材料中所形成之第一圖案移轉到下層;以及接著重複此一連串步驟以產生第二圖案。
減少特徵尺寸之另一方法為在相同基板上使用兩次標準微影圖案,接著使用蝕刻技術(即LLE或微影/微影/蝕刻(Litho/Litho/Etch)),藉此形成彼此緊密地間隔開之較大圖案,以達到比藉由一次曝光可能達到之特徵尺寸更小之特徵尺寸。在LLE雙重圖案形成期間,將基板曝光到第一圖案;將基板曝光到第二圖案;將第一圖案與第二圖案顯影於輻射敏感材料中;以及使用蝕刻製程將輻射敏感材料中所形成之第一圖案與第二圖案移轉到下層。
LLE雙重圖案形成之一方法包含微影/凍結/微影/蝕刻(LFLE)技術,其利用將凍結材料塗佈於第一圖案形成層中之第一圖案上,以造成其中之「凍結(freezing)」或「交聯(cross-linking)」,因此使第一圖案形成層能承受隨後之具有第二圖案之第二圖案形成層之處理。然而,習知之雙重圖案形成技術仍受限於可印刷之極限特徵尺寸。
本發明係關於在基板上圖案化薄膜之方法。本發明亦關於在基板上雙重圖案化薄膜之方法。本發明更有關於使用LFLE雙重圖案形成技術在基板上雙重圖案化薄膜之方法。並且,LFLE雙重圖案形成技術包含臨界尺寸(CD)縮窄製程。
根據一實施例,描述雙重圖案化基板之方法。雙重圖案形成方法可以包含LFLE技術,其包含第一CD縮窄製程與第二CD縮窄製程,該第一CD縮窄製程用來將第一CD縮減為第一縮減CD,而該第二CD縮窄製程用來將第二CD縮減為第二縮減CD。
根據另一實施例,描述雙重圖案化基板之方法。該方法包含:形成第一輻射敏感材料層;使用第一微影製程在第一輻射敏感材料層中準備第一圖案,該第一圖案之特徵在於第一臨界尺寸(CD);在準備第一圖案之後,執行第一CD縮窄製程以將第一CD縮減為第一縮減CD;使用凍結製程來凍結第一輻射敏感材料層中之具有第一縮減CD之第一圖案;在第一輻射敏感材料層中之具有第一縮減CD之第一圖案上形成第二輻射敏感材料層;使用第二微影製程在第二輻射敏感材料層中準備第二圖案,該第二圖案之特徵在於第二CD;以及在準備第二圖案之後,執行第二CD縮窄製程以將第二CD縮減為第二縮減CD。
根據另一實施例,描述一或多輻射敏感材料層中所形成之線條圖案,其包含小於20 nm之線條圖案CD。
在各種實施例中揭示圖案化基板之方法。然而,熟悉相關技藝者將明白,可在不具備此等特定細節之一些或全部下實行各種實施例、或使用其他替代物和/或附加之方法、材料、或零件。在其他實例中,為了避免混淆本發明各種實施例之實施態樣,不顯示或詳細說明已知結構、材料、或操作。
同樣地,為了提供本發明之全面了解,提出說明用之特定數量、材料、與結構。然而,可在不具備此等特定細節下實行本發明。此外,應當了解圖中所顯示之各種實施例為說明圖,並且未必按比例繪製。
在整份說明書中所提及之「一個實施例」、或「一實施例」、或其變化表示該實施例中所述相關之特定特徵、結構、材料、或特性係包含於本發明之至少一個實施例中,但是並不表示其出現在每一個實施例中。因此,在整份說明書中之不同位置所出現之「在一個實施例中」、或「在一實施例中」之慣用語未必代表本發明之相同實施例。此外,特定特徵、結構、材料、或特性會以任何適當方式結合於一或多個實施例中。
但是,應當了解,雖然已解釋一般概念之創造性,說明中所包含者亦是富有創造性之特徵。
在此使用之「基板」一般係指根據本發明實施例之待處理物。基板可以包含裝置(尤其是半導體或其他電子裝置)之任何材料部分或結構,並且舉例來說,可以為基底基板結構,例如:半導體晶圓、或位於或覆蓋於基底基板結構上之分層(例如:薄膜)。因此,並不意圖將基板限制為任何特定基底結構、下覆層或上覆層、有圖案或沒有圖案,而是預期包含任何這類分層或基底結構、以及分層和/或基底結構之任意結合。下面說明會提及特定類型之基板,但僅為了說明目的而非加以限制。
現在參考圖示,其中在數個圖中,相同參考數字表示相同或相當之構件,而圖1A到1G及圖2說明根據一實施例之雙重圖案化基板之方法。該方法係說明於流程圖200中,並且開始於步驟210,在基板110上形成第一輻射敏感材料層120。第一輻射敏感材料層120可以包含光阻(photo-resist)。舉例來說,第一輻射敏感材料層120可以包含248 nm(奈米)之阻劑、193 nm之阻劑、157 nm之阻劑、極紫外線(EUV,extreme ultraviolet)阻劑、或電子光束敏感阻劑。此外,舉例來說,第一輻射敏感材料層120可以包含熱凍結光阻、電磁(EM)輻射凍結光阻、或化學凍結光阻。
第一輻射敏感材料層120可以藉由將材料旋轉塗佈(spin-coating)到基板110上來形成。第一輻射敏感材料層120可以使用軌道系統(track system)來形成。舉例來說,軌道系統可以包含清潔軌道ACT8、ACT12、LITHIUS、LITHIUSTM
ProTM
、或LITHIUSTM
Pro VTM
阻劑塗佈與顯影系統,其市面上可自Tokyo Electron Limited(TEL)購得。熟悉旋塗阻劑技術(spin-on resist techonology)之技藝者已知曉在基板上形成光阻膜之其他系統與方法。塗佈製程之後可以接著一或多次之第一塗佈後烘烤(PAB,post-application bake),以加熱基板110,並且在一或多次之第一PAB後接著一或多次之冷卻循環,以冷卻基板110。
在步驟220中與如圖1B中所顯示,具有第一輻射敏感材料層120之基板110對齊於輻射曝光系統中之第一對準位置,並使用具有第一影像圖案之第一輻射來成像。輻射曝光系統可以包含乾或濕式光微影系統。可以使用任何適當之習知步進(stepping)微影系統、或掃描(scanning)微影系統來形成第一影像圖案。舉例來說,光微影系統市面上可自ASML Netherlands B.V.(De Run 6501,5504 DR Veldhoven,The Netherlands)、或Canon USA,Inc.,Semiconductor Equipment Division(3300 North First Street,San Jose,CA 95134)購得。或者,可以使用電子光束微影系統來形成第一影像圖案。
使已曝光到第一影像圖案之第一輻射敏感材料層120經歷顯影製程,以去除第一影像圖案區域,並在第一輻射敏感材料層120中形成第一圖案122。第一圖案122之特徵在於第一臨界尺寸(CD)124。第一圖案122可以包含第一線條圖案。顯影製程可以包含將基板暴露到顯影系統(例如:軌道系統)中之顯影溶液。舉例來說,軌道系統可以包含清潔軌道ACT8、ACT12、LITHIUS、LITHIUSTM
ProTM
、或LITHIUSTM
Pro VTM
阻劑塗佈與顯影系統,其市面上可自Tokyo Electron Limited(TEL)購得。在顯影製程前會先執行一或多次之第一曝光後烘烤(PEB,post-exposure bakes),以加熱基板110,並在一或多次之第一PEB後接著一或多次之冷卻循環,以冷卻基板110。
在步驟230中與如圖1C中所顯示,執行第一臨界尺寸(CD)縮窄製程以將第一CD 124縮減為第一縮減CD 126。圖3說明CD縮窄製程,而圖4A與4B提供CD縮窄製程之示範數據。
在步驟240中與如圖1D中所顯示,使用凍結(freeze)製程來凍結第一輻射敏感材料層120中之具有第一縮減CD 126之第一圖案122,以形成凍結之第一輻射敏感材料層120’。在一實施例中,第一輻射敏感材料層120可以包含可熱固化之凍結阻劑,其中使用凍結製程凍結第一輻射敏感材料層120中之第一圖案122之步驟包含烘烤(或加熱)第一輻射敏感材料層120,以熱固化與保存具有第一縮減CD 126之第一圖案122。在凍結製程期間,溫度與烘烤時間為製程參數,其可以調整以達到圖案CD之控制。
在此使用之名稱「凍結」,之後將說明同時並不意圖構成限制,其代表製程或製程結果,其中準備和/或處理輻射敏感材料層以改變輻射敏感材料層之狀態,使其能承受隨後之微影處理。舉例來說,一旦圖案在輻射敏感材料層中凍結,在額外微影製程之後,該圖案實質上仍會維持,且會或不會對圖案CD造成些許改變。
在另一實施例中,第一輻射敏感材料層120可以包含可EM輻射固化凍結阻劑,其中使用凍結製程凍結第一輻射敏感材料層120中之第一圖案122之步驟包含將第一輻射敏感材料層120曝光到EM輻射,以輻射固化與保存具有第一縮減CD 126之第一圖案122。在凍結製程期間,EM強度與曝光時間為製程參數,其可以調整以達到圖案CD之控制。
在另一實施例中,第一輻射敏感材料層120可以包含可化學固化凍結阻劑,其中使用凍結製程凍結第一輻射敏感材料層120中之第一圖案122之步驟包含將化學凍結材料塗佈到第一輻射敏感材料層120、以及使化學凍結材料與第一輻射敏感材料層120反應,以化學固化與保存具有第一縮減CD 126之第一圖案122。在凍結製程期間,化學凍結材料之濃度與類型、以及暴露時間為製程參數,其可以調整以達到圖案CD之控制。
其中,化學凍結材料可以塗佈在第一輻射敏感材料層120上方,以與第一輻射敏感材料層120相互化學作用。化學凍結材料可以藉由將材料旋轉塗佈到基板110上來形成。化學凍結材料可以使用軌道系統來形成。舉例來說,軌道系統可以包含清潔軌道ACT8、ACT12、LITHIUS、LITHIUSTM
ProTM
、或LITHIUSTM
Pro VTM
阻劑塗佈與顯影系統,其市面上可自Tokyo Electron Limited(TEL)購得。熟悉旋塗阻劑技術之技藝者已知曉在基板上形成光阻膜之其他系統與方法。塗佈製程之後可以接著一或多次之烘烤製程,以加熱基板110並固化化學凍結材料之至少一部分。
由於將化學凍結材料塗佈到基板110並加熱基板110,化學凍結材料之一部分與第一輻射敏感材料層120之暴露表面反應,以形成凍結之第一輻射敏感材料層120’。之後,使用剝離溶液將化學凍結材料從基板110剝除,以保存凍結之第一輻射敏感材料層120’中之第一圖案122。剝離溶液可以包含習知之剝離溶液或高當量濃度之剝離溶液。舉例來說,剝離溶液包含具有大於0.26之當量濃度(N)之活性溶質。或者,剝離溶液包含具有大於0.3之當量濃度(N)之活性溶質。或者,剝離溶液包含具有大於0.4之當量濃度(N)之活性溶質。或者,剝離溶液包含具有大於0.5之當量濃度(N)之活性溶質。
剝離溶液可以包含鹼性水溶液(aqueous alkali solution)。此外,剝離溶液可以包含氫氧化物(hydroxide)。另外,剝離溶液可以包含四級氫氧化銨(quaternary ammonium hydroxide)。而且,剝離溶液可以包含四甲基氫氧化銨(TMAH,tetramethyl ammonium hydroxide)。剝離溶液中之TMAH之當量濃度(N)可以等於或大於0.26。或者,剝離溶液中之TMAH之當量濃度(N)可以大於或等於0.3。或者,剝離溶液中之TMAH之當量濃度(N)可以大於或等於0.4。或者,剝離溶液中之TMAH之當量濃度(N)可以大於或等於0.5。又或者,剝離溶液中之TMAH之當量濃度(N)可以為約0.32。剝離溶液中之TMAH濃度可以等於或大於2.36%w/v(或每100毫升(ml)之溶液2.36克之溶質)。或者,剝離溶液中之TMAH濃度可以大於2.72%w/v(或每100毫升(ml)之溶液2.72克之溶質)。習知之剝離溶液具有0.26以下之當量濃度(N)。舉例來說,可輕易地從商業供應商購得具有0.26之當量濃度之TMAH基剝離溶液。當量濃度(N)增加超過0.26會致使雙重圖案形成製程之基板產量之增加以及影響裝置良率之基板缺陷率之減少。
在各實施例中,凍結製程會產生部分或全部延伸通過第一圖案122之保護層,其保護第一輻射敏感材料層120中之第一圖案122免於遭受隨後之微影製程,例如:塗佈、曝光、顯影、以及縮窄製程,因此,「凍結」第一輻射敏感材料層120以形成凍結之第一輻射敏感材料層120’,該凍結之第一輻射敏感材料層120’之特徵在於第一縮減CD。
無論第一輻射敏感材料層為可熱固化凍結阻劑、可EM固化凍結阻劑、或可化學固化凍結阻劑,其可以包含在熱處理、輻射處理、或化學處理時會呈現交聯作用之材料。另外,化學凍結材料可以包含在輻射敏感材料層中會造成交聯作用之任何可去除之材料。化學凍結材料可以包含高分子材料(polymeric material)。舉例來說,這些材料可以包含JSR Micro,Inc.(1280 North Mathilda Avenue,Sunnyvale,CA 94089)所販售之材料,舉例來說,包含FZX F112凍結材料。或者,舉例來說,這些材料可以包含Dow Chemical Company(100 Independence Mall West,Philadelphia,PA 19106)之獨資子公司Rohm與Haas所販售之材料,舉例來說,包含SCTM
1000表面固化劑(SCA,Surface Curing Agents)。
在步驟250中與如圖1E中所顯示,第二輻射敏感材料層140係形成於基板110上。第二輻射敏感材料層140可以包含光阻。舉例來說,第二輻射敏感材料層140可以包含248 nm(奈米)之阻劑、193 nm之阻劑、157 nm之阻劑、EUV(極紫外線)阻劑、或電子光束敏感阻劑。可以藉由將材料旋轉塗佈到基板110上來形成第二輻射敏感材料層140。可以使用軌道系統來形成第二輻射敏感材料層140。舉例來說,軌道系統可以包含清潔軌道ACT8、ACT12、LITHIUS、LITHIUSTM
ProTM
、或LITHIUSTM
Pro VTM
阻劑塗佈與顯影系統,其市面上可自Tokyo Electron Limited(TEL)購得。熟悉旋塗阻劑技術之技藝者已知曉在基板上形成光阻膜之其他系統與方法。塗佈製程之後可以接著一或多次之第二PAB,以加熱基板110,並在一或多次之PAB後接著執行冷卻循環,以冷卻基板110。
在步驟260中與如圖1F中所顯示,具有第二輻射敏感材料層140之基板110對齊於輻射曝光系統中之第二對準位置,並使用具有第二影像圖案之第二輻射來成像。第二輻射可以與第一輻射相同或不同。輻射曝光系統可以包含乾或濕式光微影系統。可以使用任何適當之習知步進微影系統、或掃描微影系統來形成第二影像圖案。舉例來說,光微影系統可自ASML Netherlands B. V.(De Run 6501,5504 DR Veldhoven,The Netherlands)、或Canon USA,Inc.,Semiconductor Equipment Division(3300 North First Street,San Jose,CA 95134)購得。或者,可以使用電子光束微影系統來形成第二影像圖案。
使已曝光到第二影像圖案之第二輻射敏感材料層140經歷顯影製程,以去除第二影像圖案區域,並在第二輻射敏感材料層140中形成第二圖案142。第二圖案142之特徵在於第二臨界尺寸(CD)144。第二圖案142可以包含第二線條圖案。顯影製程可以包含將基板暴露到顯影系統(例如:軌道系統)中之顯影溶液。舉例來說,軌道系統可以包含清潔軌道ACT8、ACT12、LITHIUS、LITHIUSTM
ProTM
、或LITHIUSTM
Pro VTM
阻劑塗佈與顯影系統,其市面上可自Tokyo Electron Limited(TEL)購得。在顯影製程前可以執行一或多次之第二PEB,以加熱基板110,並且在一或多次之第二PEB後接著一或多次之冷卻循環,以冷卻基板110。
在步驟270中與如圖1G中所顯示,執行第二臨界尺寸(CD)縮窄製程,以將第二CD 144縮減為第二縮減CD 146,因此留下具有第一圖案122與第二圖案142之雙重圖案150。圖3說明CD縮窄製程,而圖4A與4B提供CD縮窄製程之示範數據。
在步驟280中,使用一或多次蝕刻製程將雙重圖案150移轉到基板110之下層,該雙重圖案150包含具有第一縮減CD 126之第一圖案122與具有第二縮減CD 146之第二圖案142。一或多次蝕刻製程可以包含乾或濕式蝕刻製程之任何組合。乾式蝕刻製程可以包含乾式電漿蝕刻製程或乾式非電漿蝕刻製程。
如圖3中之圖示說明,CD縮窄製程(例如:上述之第一CD縮窄製程和/或第二CD縮窄製程)包含製程程序300,其開始於在基板310上方準備輻射敏感材料層320。如上所述,在光微影系統中將輻射敏感材料層320曝光到電磁(EM)輻射之後,藉由將輻射敏感材料層320暴露到第一顯影溶液來使輻射敏感材料層320顯影,因此留下具有CD 325之圖案321。在輻射敏感材料層320曝光到EM輻射期間,圖案321之一(平行線陰影)部分暴露於中等強度之EM輻射,但在暴露到第一顯影溶液之後仍存在。
在步驟301中,進一步藉由將輻射敏感材料層320暴露到高溫之第二顯影溶液來使輻射敏感材料層320顯影。這樣做,高溫之第二顯影溶液會去除圖案321中曝光到中等強度之EM輻射之(平行線陰影)部分,並留下具有中間縮減CD 326之中間圖案322。舉例來說,第二顯影溶液可以包含提升到約23℃以上之熱顯影溫度之含TMAH溶液。或者,舉例來說,第二顯影溶液可以包含提升到約25℃以上之熱顯影溫度之含TMAH溶液。或者,舉例來說,第二顯影溶液可以包含提升到約30℃以上之熱顯影溫度之含TMAH溶液。或者,舉例來說,第二顯影溶液可以包含提升到約23℃以上與約50℃以下之熱顯影溫度之含TMAH溶液。又或者,舉例來說,第二顯影溶液可以包含提升到約30℃以上與約50℃以下之熱顯影溫度之含TMAH溶液。在此製程步驟中,顯影溶液之濃度、溫度、與暴露時間為製程參數,其可以調整以達到圖案CD之控制。
在步驟302中,使用酸性(以符號「+」和/或H+
表示)溶液來處理具有中間縮減CD 326之中間圖案322。舉例來說,可以透過上述之旋轉塗佈方法將含酸溶液塗佈到具有中間縮減CD 326之輻射敏感材料層320。在此製程步驟中,含酸溶液之濃度、溫度、與暴露時間為製程參數,其可以調整以達到圖案CD之控制。
在步驟303中,提升輻射敏感材料層320之溫度,以使酸擴散到輻射敏感材料層320中之圖案中。舉例來說,將輻射敏感材料層320提升到約50℃以上之烘烤溫度。或者,舉例來說,將輻射敏感材料層320提升到範圍從約50℃到約180℃之烘烤溫度。在此製程步驟中,溫度與暴露時間為製程參數,其可以調整以達到圖案CD之控制。
在步驟304中,更進一步藉由將輻射敏感材料層320暴露到第三顯影溶液來使輻射敏感材料層320顯影。這樣做,第三顯影溶液會在輻射敏感材料層320中產生具有縮減CD 335之最終圖案323。舉例來說,第三顯影溶液可以包含室溫之含TMAH溶液。在此製程步驟中,顯影溶液之濃度、溫度、與暴露時間為製程參數,其可以調整以達到圖案CD之控制。
在美國專利申請公開案第2010/0291490A1號、名稱為「Resist Pattern Slimming Treatment Method」中可以找到CD縮窄製程之額外詳述。在提出申請於2010年3月31日、名稱為「Method of Slimming Radiation-Sensitive Material Lines in Lithographic Applications」之美國專利申請案第12/751,362號以及提出申請於2011年3月31日、名稱為「Method of Slimming Radiation-Sensitive Material Lines in Lithographic Applications」之美國專利申請案第13/077,833號中可以找到CD縮窄製程之其他詳述。
如圖4A與4B中所顯示,執行CD縮窄製程以將約50 nm(奈米)之第一線條CD 410縮減為約29.2 nm之第二線條CD 420。
可以將第一CD縮窄製程、第二CD縮窄製程、凍結製程、第一微影製程、或第二微影製程、或其兩者或更多者之任何組合之至少一項製程參數最佳化,以防止第一圖案與第二圖案之破裂。並且,可以將第一CD縮窄製程、第二CD縮窄製程、凍結製程、第一微影製程、或第二微影製程、或其兩者或更多者之任何組合之至少一項製程參數最佳化,以在第二圖案中產生第二縮減CD,同時極低程度地影響已經歷凍結製程之第一圖案中之第一縮減CD。
舉例來說,可以調整第一圖案之第一CD和/或第二圖案之第二CD,以達到具有縮減CD之第一與第二圖案之最理想印刷。或者,舉例來說,可以調整第一CD與第一縮減CD間之縮減量及/或第二CD與第二縮減CD間之縮減量,以達到具有縮減CD之第一與第二圖案之最理想印刷。
在一實施例中,第二CD縮窄製程可以用來達到第二圖案中之第二縮減CD,同時極低程度地影響第一圖案中之第一縮減CD。舉例來說,可以執行第一微影製程與第二微影製程來印刷實質或大約相等之第一CD與第二CD。之後,第一CD縮窄製程將第一CD縮減為第一縮減CD,而第二CD縮窄製程將第二CD縮減為第二縮減CD,同時不會影響第一縮減CD,如此第一縮減CD與第二縮減CD實質或大約相等。
在另一實施例中,第二CD縮窄製程可以用來達到第一縮減CD與第二CD兩者之縮減。舉例來說,可以執行第一微影製程與第二微影製程以達到第一CD與第二CD,其中將第一CD印刷為大於第二CD。此外,舉例來說,可以將第一CD印刷為大於第二CD高達約5%。另外,舉例來說,可以將第一CD印刷為大於第二CD高達約10%。此外,舉例來說,可以將第一CD印刷為大於第二CD高達約15%。另外,舉例來說,可以將第一CD印刷為大於第二CD高達約25%。此外,舉例來說,可以將第一CD印刷為大於第二CD約25%到約50%。又另外,舉例來說,可以將第一CD印刷為大於第二CD約50%到約75%。之後,第一CD縮窄製程將第一CD縮減為第一縮減CD,而第二CD縮窄製程將第二CD縮減為第二縮減CD,同時更將第一縮減CD縮減為第三縮減CD,如此第三縮減CD與第二縮減CD實質或大約相等。
如圖5中所顯示,可以產生包含第一線條圖案510與第二線條圖案520之30 nm(奈米)以下、1:1間距之線條圖案。此外,可以產生25 nm(奈米)以下、1:1間距之線條圖案,並且甚至可以產生20 nm(奈米)以下、1:1間距之線條圖案。舉例來說,使用可熱固化凍結阻劑作為第一輻射敏感材料層,本發明者發現可以藉由分別地使用第一與第二微影製程將第一CD印刷為大於第二CD、並最佳化第二CD縮窄製程來產生20 nm(奈米)以下、1:1間距之線條圖案。
雖然上面僅詳細描述本發明之一些實施例,熟悉本技藝者將容易地了解,在實質上不離開本發明之新穎教學與優點之範圍內,當可對實施例作各種可能之修改。因此,本發明之範疇意圖包含所有這類修改。
110...基板
120...第一輻射敏感材料層
120’...凍結之第一輻射敏感材料層
122...第一圖案
124...第一臨界尺寸(CD)
126...第一縮減臨界尺寸(CD)
140...第二輻射敏感材料層
142...第二圖案
144...第二臨界尺寸(CD)
146...第二縮減臨界尺寸(CD)
150...雙重圖案
200...流程圖
210、220、230、240、250、260、270、280...步驟
300...製程程序
301、302、303、304...步驟
310...基板
320...輻射敏感材料層
321...圖案
322...中間圖案
323...最終圖案
325...臨界尺寸(CD)
326...中間縮減臨界尺寸(CD)
335...縮減臨界尺寸(CD)
410...第一線條臨界尺寸(CD)
420...第二線條臨界尺寸(CD)
510...第一線條圖案
520...第二線條圖案
在隨附之圖示中:
圖1A到1G顯示根據一實施例之雙重圖案化基板之方法之簡單略圖;
圖2說明根據另一實施例之圖案化基板之方法;
圖3顯示根據另一實施例之執行CD縮窄製程之方法之簡單略圖;
圖4A與4B提供執行CD縮窄製程之示範數據;以及
圖5提供雙重圖案化基板之方法之示範數據。
200...流程圖
210、220、230、240、250、260、270、280...步驟
Claims (18)
- 一種雙重圖案化基板之方法,包含:形成第一輻射敏感材料層;使用第一微影製程在該第一輻射敏感材料層中準備第一圖案,該第一圖案之特徵在於第一臨界尺寸(CD);在準備該第一圖案之後,執行第一CD縮窄製程以將該第一CD縮減為第一縮減CD,該第一CD縮窄製程包含施加含酸之第一處理化合物到該第一圖案之表面上;烘烤該基板以使該酸從該表面擴散進入該第一圖案之表面區域而改變該第一圖案之該表面區域的溶解度達第一預定深度,使得經改變之該表面區域變得可溶於第一顯影溶液;及藉由在該基板上施予該第一顯影溶液而將該第一顯影溶液施加到經改變之該表面區域以移除該第一圖案之該表面區域達該第一預定深度;使用凍結製程凍結該第一輻射敏感材料層中之具有該第一縮減CD之該第一圖案;在該第一輻射敏感材料層中之具有該第一縮減CD之該第一圖案上形成第二輻射敏感材料層;使用第二微影製程在該第二輻射敏感材料層中準備第二圖案,該第二圖案之特徵在於第二CD;以及在準備該第二圖案之後,執行第二CD縮窄製程以將該第二CD縮減為第二縮減CD,該第二CD縮窄製程包含施加含酸之第二處理化合物到該第二圖案之表面上;烘烤該基板以使該酸從該表面擴散進入該第二圖案之表面區域而改變該第二圖案之該表面區域的溶解度達第二預定深度,使得經改變之該表面區域變得可溶於第二顯影溶液;及藉由在該基板上施予該第二顯影溶液而將該第二顯影溶液施加到經改變之該表面區域以移除該第二圖案之該表面區域達該第二預定深度。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一輻射敏感材料層包含可熱固化凍結阻劑,並且其中該使用該 凍結製程凍結該第一輻射敏感材料層中之該第一圖案之步驟包含烘烤該第一輻射敏感材料層,以熱固化與保存具有該第一縮減CD之該第一圖案。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一輻射敏感材料層包含可電磁(EM)輻射固化凍結阻劑,並且其中該使用該凍結製程凍結該第一輻射敏感材料層中之該第一圖案之步驟包含將該第一輻射敏感材料層曝光到EM輻射,以輻射固化與保存具有該第一縮減CD之該第一圖案。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一輻射敏感材料層包含可化學固化凍結阻劑,並且其中該使用該凍結製程凍結該第一輻射敏感材料層中之該第一圖案之步驟包含:在該第一輻射敏感材料層上方塗佈化學凍結材料;將該化學凍結材料與該第一輻射敏感材料層反應,以化學固化與保存該第一輻射敏感材料層中之具有該第一縮減CD之該第一圖案;以及剝除該化學凍結材料。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,更包含:將該第一圖案與該第二圖案移轉到下層。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,更包含:為該第一圖案與該第二圖案產生範圍從約1:1到約1:2之線條圖案間距,其中該第一圖案包含第一線條圖案,而該第二圖案包含第二線條圖案。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一縮減CD小於約30奈米(nm),而該第二縮減CD小於約30nm。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一縮減CD小於約25nm,而該第二縮減CD小於約25nm。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第一CD縮窄製程包含:於該施加含酸之第一處理化合物之前,在該基板上施予第一被加熱顯影溶液,該第一被加熱顯影溶液係加熱至超過30℃之熱顯影溫度。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該第二CD縮窄製程包含:於該施加含酸之第二處理化合物之前,在該基板上施予第二被加熱顯影溶液,該第二被加熱顯影溶液係加熱至超過30℃之熱顯影溫度。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,更包含:將該第一CD縮窄製程、該第二CD縮窄製程、該凍結製程、該第一微影製程、或該第二微影製程、或其兩者或更多者之任何組合之至少一項製程參數最佳化,以防止該第一圖案與該第二圖案之破裂。
- 如申請專利範圍第2項所述之雙重圖案化基板之方法,更包含:將該第一CD縮窄製程、該第二CD縮窄製程、該凍結製程、該第一微影製程、或該第二微影製程、或其兩者或更多者之任何組合之至少一項製程參數最佳化,以在該第二圖案中產生該第二縮減CD,同時極低程度地影響已經歷該凍結製程之該第一圖案中之該第一縮減CD。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,更包含:將該第一圖案中之第一CD準備為大於該第二圖案中之該第二CD。
- 如申請專利範圍第13項所述之雙重圖案化基板之方法,其中該第一CD大於該第二CD高達約25%。
- 如申請專利範圍第13項所述之雙重圖案化基板之方法,其中該第一CD大於該第二CD高達約10%。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該形成該第一輻射敏感材料層之步驟包含使用光阻來旋轉塗佈該基板,並且其中該形成該第二輻射敏感材料層之步驟包含使用光阻來旋轉塗佈該基板。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該在該第一輻射敏感材料層中準備該第一圖案之步驟包含:將該基板對齊於輻射曝光系統中之第一對準位置;將該第一輻射敏感材料層曝光到第一輻射;執行該第一輻射敏感材料層之第一曝光後烘烤;在該第一曝光後烘烤之後冷卻該基板;以及使該第一輻射敏感材料層顯影,以在其中形成該第一圖案。
- 如申請專利範圍第1項所述之雙重圖案化基板之方法,其中該在該第二輻射敏感材料層中準備該第二圖案之步驟包含:將該基板對齊於輻射曝光系統中之第二對準位置;將該第二輻射敏感材料層曝光到第二輻射;執行該第二輻射敏感材料層之第二曝光後烘烤; 在該第二曝光後烘烤之後冷卻該基板;以及使該第二輻射敏感材料層顯影,以在其中形成該第二圖案。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41649610P | 2010-11-23 | 2010-11-23 | |
US13/158,868 US8940475B2 (en) | 2010-11-23 | 2011-06-13 | Double patterning with inline critical dimension slimming |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201236053A TW201236053A (en) | 2012-09-01 |
TWI478211B true TWI478211B (zh) | 2015-03-21 |
Family
ID=46064616
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100141627A TWI496192B (zh) | 2010-11-23 | 2011-11-15 | 側壁影像移轉間距加倍及線內臨界尺寸縮窄 |
TW100141630A TWI478211B (zh) | 2010-11-23 | 2011-11-15 | 包含線內化學臨界尺寸縮窄之微影-凍結-微影-蝕刻雙重圖案形成 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100141627A TWI496192B (zh) | 2010-11-23 | 2011-11-15 | 側壁影像移轉間距加倍及線內臨界尺寸縮窄 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8940475B2 (zh) |
JP (2) | JP6022469B2 (zh) |
KR (2) | KR101781246B1 (zh) |
TW (2) | TWI496192B (zh) |
WO (2) | WO2012071193A2 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120027989A (ko) * | 2010-09-14 | 2012-03-22 | 삼성전자주식회사 | 반도체 소자의 패턴 형성방법 |
US8980651B2 (en) * | 2011-09-30 | 2015-03-17 | Tokyo Electron Limited | Overlay measurement for a double patterning |
US8980111B2 (en) | 2012-05-15 | 2015-03-17 | Tokyo Electron Limited | Sidewall image transfer method for low aspect ratio patterns |
US9177820B2 (en) | 2012-10-24 | 2015-11-03 | Globalfoundries U.S. 2 Llc | Sub-lithographic semiconductor structures with non-constant pitch |
US9508713B2 (en) | 2014-03-05 | 2016-11-29 | International Business Machines Corporation | Densely spaced fins for semiconductor fin field effect transistors |
KR102223035B1 (ko) | 2014-03-05 | 2021-03-04 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
KR102235611B1 (ko) | 2014-06-13 | 2021-04-02 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 |
US9691587B2 (en) * | 2014-06-30 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dimension measurement apparatus calibration standard and method for forming the same |
US9472506B2 (en) | 2015-02-25 | 2016-10-18 | International Business Machines Corporation | Registration mark formation during sidewall image transfer process |
KR20160120964A (ko) | 2015-04-09 | 2016-10-19 | 삼성전자주식회사 | 반도체 소자 |
US9991132B2 (en) | 2015-04-17 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithographic technique incorporating varied pattern materials |
US9685507B2 (en) | 2015-06-25 | 2017-06-20 | International Business Machines Corporation | FinFET devices |
CN109313394B (zh) * | 2016-05-13 | 2021-07-02 | 东京毅力科创株式会社 | 使用光敏化学品或光敏化学放大抗蚀剂的临界尺寸控制 |
US11586113B2 (en) * | 2018-06-15 | 2023-02-21 | Mattson Technology, Inc | Methods and apparatus for post exposure bake processing of a workpiece |
US11355342B2 (en) | 2019-06-13 | 2022-06-07 | Nanya Technology Corporation | Semiconductor device with reduced critical dimensions and method of manufacturing the same |
JP2021153133A (ja) | 2020-03-24 | 2021-09-30 | キオクシア株式会社 | パターン形成方法およびテンプレートの製造方法 |
US20220113635A1 (en) * | 2020-10-08 | 2022-04-14 | Tokyo Electron Limited | Non-Destructive Coupon Generation via Direct Write Lithography for Semiconductor Process Development |
KR102333276B1 (ko) | 2020-12-04 | 2021-12-01 | 재단법인 녹색에너지연구원 | Dc 배전망의 선로 고장 위치 판별 방법 |
KR102546872B1 (ko) | 2020-12-09 | 2023-06-23 | 가나이엔지 주식회사 | Dc 배전망 설계 장치 |
KR102353081B1 (ko) | 2021-08-09 | 2022-01-19 | 가나이엔지 주식회사 | 분산전원을 고려한 dc 배전 시스템 설계 장치 |
KR102553192B1 (ko) | 2021-11-23 | 2023-07-07 | 가나이엔지 주식회사 | 독립형 dc 배전 시스템 설계 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI303448B (en) * | 2005-01-11 | 2008-11-21 | Taiwan Semiconductor Mfg | Method for foring a finely patterned resist |
US20090214985A1 (en) * | 2008-02-27 | 2009-08-27 | Tokyo Electron Limited | Method for reducing surface defects on patterned resist features |
US20100170871A1 (en) * | 2009-01-07 | 2010-07-08 | Tokyo Electron Limited | Fine pattern forming method |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4329216B2 (ja) * | 2000-03-31 | 2009-09-09 | Jsr株式会社 | レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法 |
JP4295050B2 (ja) | 2003-09-09 | 2009-07-15 | 株式会社エヌ・ティ・ティ・ドコモ | 通信システム、送信局及び受信局 |
US7611980B2 (en) | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
KR100761857B1 (ko) * | 2006-09-08 | 2007-09-28 | 삼성전자주식회사 | 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법 |
JP2009088085A (ja) * | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体 |
US8227176B2 (en) * | 2007-11-02 | 2012-07-24 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
US7790531B2 (en) | 2007-12-18 | 2010-09-07 | Micron Technology, Inc. | Methods for isolating portions of a loop of pitch-multiplied material and related structures |
US8304174B2 (en) * | 2007-12-28 | 2012-11-06 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
JP5086283B2 (ja) | 2008-02-15 | 2012-11-28 | 東京エレクトロン株式会社 | パターン形成方法及び半導体装置の製造方法 |
US20090311634A1 (en) | 2008-06-11 | 2009-12-17 | Tokyo Electron Limited | Method of double patterning using sacrificial structure |
JP4638550B2 (ja) * | 2008-09-29 | 2011-02-23 | 東京エレクトロン株式会社 | マスクパターンの形成方法、微細パターンの形成方法及び成膜装置 |
US8492282B2 (en) * | 2008-11-24 | 2013-07-23 | Micron Technology, Inc. | Methods of forming a masking pattern for integrated circuits |
US20100159392A1 (en) * | 2008-12-22 | 2010-06-24 | Shin-Etsu Chemical Co., Ltd. | Patterning process and resist composition |
CN102265221B (zh) * | 2008-12-26 | 2014-03-19 | 富士通株式会社 | 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料 |
JP5071688B2 (ja) * | 2009-02-18 | 2012-11-14 | 信越化学工業株式会社 | パターン形成方法及びレジスト変性用組成物 |
JP5011345B2 (ja) | 2009-05-15 | 2012-08-29 | 東京エレクトロン株式会社 | レジストパターンのスリミング処理方法 |
KR20110001292A (ko) * | 2009-06-30 | 2011-01-06 | 삼성전자주식회사 | 패턴 구조물 및 이의 형성 방법 |
US8389206B2 (en) | 2009-09-22 | 2013-03-05 | Tokyo Electron Limited | High normality solution for removing freeze material in lithographic applications |
US8647817B2 (en) * | 2012-01-03 | 2014-02-11 | Tokyo Electron Limited | Vapor treatment process for pattern smoothing and inline critical dimension slimming |
-
2011
- 2011-06-13 US US13/158,868 patent/US8940475B2/en active Active
- 2011-06-13 US US13/158,899 patent/US8764999B2/en active Active
- 2011-11-11 KR KR1020137016304A patent/KR101781246B1/ko active IP Right Grant
- 2011-11-11 WO PCT/US2011/060386 patent/WO2012071193A2/en active Application Filing
- 2011-11-11 JP JP2013539916A patent/JP6022469B2/ja active Active
- 2011-11-11 KR KR1020137016296A patent/KR101791725B1/ko active IP Right Grant
- 2011-11-11 JP JP2013540967A patent/JP6045504B2/ja active Active
- 2011-11-11 WO PCT/US2011/060381 patent/WO2012071192A2/en active Application Filing
- 2011-11-15 TW TW100141627A patent/TWI496192B/zh active
- 2011-11-15 TW TW100141630A patent/TWI478211B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI303448B (en) * | 2005-01-11 | 2008-11-21 | Taiwan Semiconductor Mfg | Method for foring a finely patterned resist |
US20090214985A1 (en) * | 2008-02-27 | 2009-08-27 | Tokyo Electron Limited | Method for reducing surface defects on patterned resist features |
US20100170871A1 (en) * | 2009-01-07 | 2010-07-08 | Tokyo Electron Limited | Fine pattern forming method |
Also Published As
Publication number | Publication date |
---|---|
US8940475B2 (en) | 2015-01-27 |
US20120128942A1 (en) | 2012-05-24 |
KR20130123408A (ko) | 2013-11-12 |
KR20130123409A (ko) | 2013-11-12 |
JP2014500625A (ja) | 2014-01-09 |
WO2012071193A3 (en) | 2012-11-08 |
KR101791725B1 (ko) | 2017-10-30 |
US8764999B2 (en) | 2014-07-01 |
TWI496192B (zh) | 2015-08-11 |
US20120128935A1 (en) | 2012-05-24 |
WO2012071192A2 (en) | 2012-05-31 |
JP2013543282A (ja) | 2013-11-28 |
KR101781246B1 (ko) | 2017-09-22 |
TW201236053A (en) | 2012-09-01 |
TW201237934A (en) | 2012-09-16 |
WO2012071192A3 (en) | 2012-11-01 |
JP6045504B2 (ja) | 2016-12-14 |
WO2012071193A2 (en) | 2012-05-31 |
JP6022469B2 (ja) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI478211B (zh) | 包含線內化學臨界尺寸縮窄之微影-凍結-微影-蝕刻雙重圖案形成 | |
KR101625782B1 (ko) | 패턴 평활화 및 인라인 임계 치수 슬리밍을 위한 증기 처리 프로세스 | |
TWI582830B (zh) | 極紫外光光阻蝕刻耐久性改良及圖案崩塌減輕 | |
TWI585822B (zh) | 基板上之接觸窗開口的圖案化方法 | |
JP2006048035A (ja) | 半導体素子製造用のマスクパターンとその形成方法、及び微細パターンを有する半導体素子の製造方法 | |
US20060189146A1 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
TWI416279B (zh) | 用來移除微影應用中之凝固物質的高當量濃度溶液 | |
TWI467647B (zh) | 在旋轉塗佈層中之高深寬比圖案化之方法 | |
KR101745810B1 (ko) | Euv 레지스트 감도 감소 | |
TWI609253B (zh) | 基於降低圖案粗糙度及變形之目的之處理程序 | |
JP2012109322A (ja) | パターン形成方法 | |
JP2008066467A (ja) | パターン形成方法 | |
JP2010118501A (ja) | 半導体装置の製造方法 | |
JP4267298B2 (ja) | 半導体素子の製造方法 |