TWI473161B - 於蝕刻大縱橫比結構時用以降低微負載效應的方法 - Google Patents

於蝕刻大縱橫比結構時用以降低微負載效應的方法 Download PDF

Info

Publication number
TWI473161B
TWI473161B TW97120581A TW97120581A TWI473161B TW I473161 B TWI473161 B TW I473161B TW 97120581 A TW97120581 A TW 97120581A TW 97120581 A TW97120581 A TW 97120581A TW I473161 B TWI473161 B TW I473161B
Authority
TW
Taiwan
Prior art keywords
features
etching
aspect ratio
conductive layer
narrower
Prior art date
Application number
TW97120581A
Other languages
English (en)
Other versions
TW200903634A (en
Inventor
Qian Fu
Shenjian Liu
Wonchul Lee
Bryan Pu
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200903634A publication Critical patent/TW200903634A/zh
Application granted granted Critical
Publication of TWI473161B publication Critical patent/TWI473161B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Description

於蝕刻大縱橫比結構時用以降低微負載效應的方法
本發明係關於蝕刻具有不同縱橫比特徵部的導電層。尤其，本發明係關於在蝕刻同時具有廣闊以及密集特徵部的導電層期間降低微負載。
在半導體晶圓處理期間，半導體裝置有時會同時具有廣闊以及密集的特徵部。廣闊的特徵部具有較寬的寬度，而密集的特徵部則具有較窄的寬度。因此，半導體裝置會具有不同縱橫比的特徵部。特徵部的縱橫比係指特徵部高度與寬度之間的比率。因此，假使半導體裝置之所有特徵部的高度大約相同時，則廣闊特徵部會具有相對低的縱橫比，而密集特徵部會具有相對高的縱橫比。
在蝕刻此種具有不同縱橫比特徵部的半導體裝置期間，並且特別係當特徵部具有高縱橫比時，微負載會成為常見的問題。因此，廣闊特徵部的蝕刻會快於密集特徵部。通常，當廣闊特徵部的蝕刻完成時，密集特徵部的蝕刻可能才部分完成而已。此被知悉為「縱橫比相依蝕刻」。持續蝕刻處理以完成密集特徵部的蝕刻，會導致廣闊特徵部被蝕刻進入蝕刻層下方之例如基板的層內，而損壞半導體裝置。
對於縱橫比相依蝕刻，典型的蝕刻處理參數變化在降低廣闊與密集特徵部之間的微負載上具有極少或不具效果。因此，亟需用以解決上述問題的系統與方法。
為了達成上述依照本發明之目的，在一實施例中，提供一種在導電層中蝕刻不同縱橫比之特徵部的方法。此方法包含：利用縱橫比相依沉積，在導電層上方進行沉積；利用導電層的縱橫比相依蝕刻，蝕刻特徵部進入導電層內；以及重複沉積以及蝕刻步驟 至少一次。
在另一實施例中，提供一種蝕刻不同縱橫比特徵部的方法，這些特徵部係位於導電層中。此方法包含：利用縱橫比相依沉積，在導電層上方進行沉積；以導電層的縱橫比相依蝕刻，蝕刻特徵部進入導電層內；以及重複沉積步驟以及蝕刻步驟至少一次，其中特徵部的縱橫比係大於7：1，較寬特徵部的寬度係大於較窄特徵部之寬度至少5倍，相較於較窄特徵部的底部以及這些特徵部的側壁，沉積選擇性地沉積更多在較寬特徵部的底部上，以及相較於，蝕刻步驟以比蝕刻較窄特徵部更快之速度選擇性地蝕刻較寬特徵部。
在又另一實施例中，提供一種蝕刻不同縱橫比特徵部的設備，這些特徵部係位於導電層中，此設備包含：電漿處理室、氣體源、以及控制器。此電漿處理室包含：室壁，用以形成電漿處理室外罩；基板支撐部，用以支撐位於電漿處理室外罩內的基板；壓力調節器，用以調節電漿處理室外罩內的壓力；至少一電極，用以將電力提供至電漿處理室外罩以維持電漿；至少一無線射頻(RF，radio frequency)電源，電性連接至至少一電極；氣體入口，用以將氣體提供進入電漿處理室外罩內；以及氣體出口，用以從電漿處理室外罩排放氣體。
氣體源與電漿處理室的氣體入口流體連通，並且包含：沉積氣體源；以及蝕刻氣體源。
控制器以可控制之方式連接至氣體源以及電漿處理室的至少一無線射頻電源，並且包含：至少一處理器；以及電腦可讀取媒體。電腦可讀取媒體包含：利用縱橫比相依沉積，在導電層上方進行沉積的電腦可讀取碼；利用導電層的縱橫比相依蝕刻，蝕刻特徵部進入導電層內的電腦可讀取碼；以及用以重複沉積步驟以及蝕刻步驟至少一次的電腦可讀取碼。
以下，在結合下列圖式之詳細的本發明說明中，將更詳細地說明本發明的這些以及其他特徵。
以下將參考隨附圖式所示的一些較佳實施例來詳細說明本發明。在以下說明中，許多特定細節將被提出，以提供對本發明的整體瞭解。然而，熟習本項技藝者可明白：本發明可在不具某些或所有這些特定細節的情況下實施。在其他情況下，為了不對本發明造成不必要的混淆，已不詳述熟知的處理步驟及/或結構。
在蝕刻具有不同縱橫比或不同寬度之特徵部的半導體裝置期間，並且特別係當這些特徵部具有高縱橫比時，微負載會因為擴散而成為常見的問題。相較於較窄的密集特徵部，蝕刻化學品可更快速地進入較寬的廣闊特徵部。同樣地，相較於較窄的密集特徵部，蝕刻處理的副產物可更快速地出現在較寬的廣闊特徵部。因此，蝕刻廣闊的特徵部(即具有較寬寬度的特徵部)比密集的特徵部(即具有較窄寬度的特徵部)更加快速。
為了促進瞭解，圖1係本發明之一實施例所使用之處理的高階流程圖。在導電層的上方形成以不同縱橫比之特徵部(即廣闊與密集的特徵部)加以圖案化的遮罩層(步驟100)，最終將廣闊與密集的特徵部蝕刻進入導電層內。在導電層的上方進行縱橫比相依沉積(步驟110)。在本實施例中，使用遮罩或硬質遮罩，將廣闊(較寬)以及密集(較窄)的特徵部在導電層的上方圖案化。在導電層上方的沉積必須為縱橫比相依，俾能相較於密集(較窄)的特徵部，有更多的材料會沉積在廣闊(較寬)的特徵部內。此種縱橫比相依沉積係由於當在蝕刻室中執行沉積時，相對低的晶圓溫度所造成。執行一段特定時間的沉積處理。於一實施例中，在過多的材料被沉積於特徵部的側壁之前，便停止沉積處理，俾使特徵部的開口不被大幅地變窄。
接著，對導電層進行縱橫比相依的蝕刻(步驟120)。蝕刻處理首先蝕刻穿過先前於步驟110期間沉積在導電層上方的沉積物，然後持續蝕刻至導電層內。廣闊(較寬)與密集(較窄)的兩種特徵 部均被蝕刻進入導電層內。又，由於廣闊(較寬)的特徵部因擴散而比密集(較窄)的特徵部更快速地被蝕刻進入導電層內，所以導電層的蝕刻為縱橫比相依。但因為在廣闊(較寬)的特徵部中具有更厚的沉積物，所以其導電層的蝕刻會比密集(較窄)的特徵部更為延遲。只要在廣闊(較寬)之特徵部上的導電層蝕刻比在密集(較窄)的特徵部上更慢開始，蝕刻微負載會被降低或被逆轉。執行一段特定時間的蝕刻處理。
進行關於蝕刻處理是否完成的判定(步驟130)。當所有廣闊以及密集的特徵部完全被蝕刻進入導電層內時，則完成蝕刻處理。換言之，當到達導電層中的蝕刻終點時，則完成蝕刻處理，而此蝕刻終點在為特徵部必須被向下蝕刻到達之導電層中的預定高度或深度。假使蝕刻處理尚未完成，步驟110與120會被重複。假使蝕刻處理完成時，蝕刻處理會被停止。在本實施例中，步驟110與120被重複至少一次，但為了完成導電層的蝕刻，可視其需要而重複許多次。可選擇地，在完成蝕刻處理之後，遮罩層可被移除(步驟140)。
為了蝕刻導電層，可將導電層以及相關的疊層放入電漿處理室中。圖2係電漿處理系統200的示意圖，其包含電漿處理工具201。電漿處理工具201為感應耦合式電漿蝕刻工具，並且包含其中具有電漿處理室204的電漿反應器202。變壓器耦合功率(TCP，transformer coupled power)控制器250以及偏壓功率控制器255分別控制變壓器耦合功率電源251以及偏壓電源256，以對電漿室204內所產生的電漿224造成影響。
TCP功率控制器250設定TCP電源251的設定點，此TCP電源251用以將由TCP匹配網路252所調整之13.56MHz的無線射頻信號供應至靠近電漿室204的TCP線圈253。設置無線射頻(RF，radio frequency)透明窗254，以使TCP線圈253與電漿室204分隔，同時使能量從變壓器耦合功率線圈253傳遞至電漿室204。以位於RF透明窗254之孔隙中具有大約2.5cm(1吋)直徑的藍寶石圓片， 設置可選擇的透明窗265。
偏壓功率控制器255設定偏壓電源256的設定點，此偏壓電源用以將由偏壓匹配網路257所調整的RF信號供應至位於電漿室204內的夾頭電極208，以在電極208上產生直流(DC，direct current)偏壓，此電極用以裝載例如半導體晶圓工作件之被處理的基板206。
氣體供應機構或氣體源210包含經由氣體歧管217所裝設的氣體源，以將處理所需的適當化學品供應至電漿室204的內部。一種氣體源可為蝕刻氣體源215，其可供應用以蝕刻導電層的適當化學品。另一個氣體源可為沉積氣體源216，其可供應用以沉積在導電層上的適當化學品。氣體排放機構218包含壓力控制閥219以及排放幫浦220，並且用以從電漿室204內將微粒移除，而且維持電漿室204內的特定壓力。
溫度控制器280可藉由控制加熱器電源284，而控制設置在夾頭電極208內之加熱器282的溫度。電漿處理系統200亦包含電子控制電路270。電漿處理系統200亦可具有終點偵測器260。
圖3A與3B顯示電腦系統，其適合執行本發明之一個以上實施例所使用的控制器235。圖3A顯示電腦系統300的一種可能實體造型。當然，此電腦系統可具有從積體電路、印刷電路板、以及小型手提裝置上至大型超級電腦分佈的許多實體造型。電腦系統300包含：監視器302、顯示器304、外殼306、磁碟驅動器308、鍵盤310、以及游標控制器312。卸除式磁碟314為用以將資料傳輸至電腦系統300以及從此電腦系統傳輸資料的電腦可讀取媒體。
圖3B係電腦系統300之方塊圖的範例。附接於系統匯流排320者為多樣化的次系’統。處理器322(亦稱為中央處理單元，或CPUs(central processing units))被耦合至包含記憶體324的儲存裝置。記憶體324包含隨機存取記憶體(RAM，random access memory)以及唯讀記憶體(ROM，read－only memory)。此為熟習本項技藝者所熟知，唯讀記憶體用以將資料與指令單向地傳輸至中 央處理單元，而隨機存取記憶體典型上用以將資料與指令以雙向方式進行傳輸。此兩種記憶體可包含下述任何適當的電腦可讀取媒體。固定式磁碟326亦被雙向耦合至中央處理單元322；其提供額外的資料儲存容量，並且亦可包含下述任一電腦可讀取媒體。固定式磁碟326可用以儲存程式、資料等等，並且典型上為較主儲存器緩慢的輔助儲存媒體(例如硬碟)。吾人可明白：在適當情況下，留存在固定式磁碟326內的資訊可以標準形式加以納入，如同記憶體324中的虛擬記憶體。卸除式磁碟314可採取下述電腦可讀取媒體的任何其中之一種形式。
中央處理單元322亦被耦合至種種輸入/輸出裝置，例如顯示器304、鍵盤310、游標控制器312、以及揚聲器330。一般而言，輸入/輸出裝置可為下列任何其中之一：視訊顯示器、軌跡球、游標控制器、鍵盤、傳聲器、觸敏顯示器、轉換器讀卡機、磁或紙帶讀取機、輸入板、電筆、語音或手寫辨識系統、指紋辨識器、或其他電腦。吾人可使用網路介面340將中央處理單元322任意地耦合至另一個電腦或電信網路。就此種網路介面而言，思量在執行上述方法步驟的過程中，中央處理單元可從網路接收資訊，或者可將資訊輸出至網路。再者，本發明的方法實施例可僅在中央處理單元322上執行，或在網路上執行，例如與參與一部分處理之遠端中央處理單元連接的網路。
此外，本發明之實施例係更關於具有電腦可讀取媒體的電腦儲存產品，此電腦儲存產品於其上具有用以執行各種不同電腦實施操作的電腦碼。媒體與電腦碼可以係為了本發明之目的而特別設計與建構者，或者其可為熟習電腦軟體技藝者所熟知以及可購得的種類。電腦可讀取媒體的範例包含但不限於：磁性媒體，例如硬碟、軟碟、以及磁帶；光學媒體，例如光碟唯讀記憶體(CD－ROMs，compact disc－read－only memories)以及全像裝置；磁－光媒體，例如軟磁光碟；以及特別用以儲存並執行程式碼的硬體裝置，例如特定應用積體電路(ASICs，application－specific integrated circuits)、可程式化邏輯裝置(PLDs，programmable logic devices)以及唯讀記憶體與隨機存取記憶體裝置。電腦碼的範例包含：例如由編譯器所產生的機器碼；以及含有檔案之較高階碼，這些碼被使用解譯器的電腦所執行。電腦可讀取媒體亦可為一種由包含在載波中的電腦資料信號加以傳輸之電腦碼，並且表示可由處理器執行的一連串指令。
為了促進對本發明的瞭解，圖4A至4F係依照本發明之一實施例所處理之疊層的示意圖。
圖4A係具有基板410之疊層400的概略橫剖面圖，於此基板上方設置蝕刻層420。蝕刻層420為例如鎢(W)、矽化鎢(WSi2 )、或鋁(A1)的導電層。遮罩層430被形成在導電層420的上方(步驟100)。遮罩層430可為例如CH或CF的碳基遮罩，或為例如SiO的氣化物基硬質遮罩。吾人以廣闊特徵部440與密集特徵部450兩者將遮罩層430圖案化。
廣闊特徵部440的寬度441係極大於密集特徵部450的寬度451。換言之，廣闊特徵部440具有較寬於密集特徵部450的開口。 因此，廣闊特徵部440亦可被稱為「較寬」的特徵部，而密集特徵部450亦可被稱為「較窄」的特徵部。較佳係，廣闊或較寬的特徵部440係至少寬於密集或較窄之特徵部450的5倍。更佳係，廣闊或較寬的特徵部440係至少寬於密集或較窄之特徵部450的10倍。最佳係，廣闊或較寬的特徵部440係至少寬於密集或較窄之特徵部450的20倍。
在導電層上方進行一段時間的縱橫比相依沉積(步驟110)。圖4B顯示在完成沉積後之疊層400的概略橫剖面圖。因為相較於密集的特徵部450，沉積化學品可更快速地進入廣闊的特徵部440，所以位在廣闊(較寬、低縱橫比)之特徵部440內(尤其在底部上)的沉積物443多於位在密集(較窄、高縱橫比)之特徵部450內的沉積物453。因此，此沉積方式為縱橫比相依。較佳地，在密集特徵部450底部上的沉積比在廣闊特徵部440底部上多出至少兩倍。
再者，此沉積為非正形(non－conformal)，以使在特徵部底部上比在特徵部側壁上具有更多沉積。在特徵部側壁上具有極少或無沉積時，可防止特徵部的開口變窄。在本·範例中，此沉積可為基於氧化矽(SiO)者，例如使用SiCl4 /O2 電漿，或基於碳或氫氟碳化物(C－H－(F、Cl、Br))者，例如使用CH4 /HBr電漿。在遮罩層430的頂端上亦可存在有若干量的沉積物446、456。
對導電層進行一時間週期的縱橫比相依蝕刻(步驟120)。圖4C顯示在完成蝕刻後之疊層400的概略橫剖面圖。此蝕刻處理首先蝕刻穿過在先前步驟(步驟110)中沉積在導電層420上方的沉積物443、453，然後繼續蝕刻特徵部440、450進入導電層420內。沉積物443、453的蝕刻造成導電層420上之廣闊(較寬)特徵部的蝕刻延遲。
導電層420的蝕刻為縱橫比相依，其為擴散限制。相較於密集(較窄、高縱橫比)的特徵部450，吾人可更快速地蝕刻廣闊(較寬、低縱橫比)的特徵部440。然而，因為廣闊特微部440之底部上的沉積物443多於密集特徵部450之底部上的沉積物453，所以其可補償廣闊特徵部440的較快速蝕刻；而在蝕刻步驟期間，對於廣闊特徵部440以及密集特微部450兩者而言，約有相同深度的導電層420被蝕刻掉(零微負載)。吾人亦可藉由修改沉積與蝕刻步驟的時間，而達到逆向或正向的微負載。
進行關於導電層蝕刻是否完成的判定(步驟130)。在圖4C中，導電層420並未完成蝕刻，亦即，特徵部並未到達導電層420的底部。因此，重複沉積與蝕刻步驟。
圖4D顯示在完成二度沉積後之疊層400的概略橫剖面圖。又，在廣闊(較寬、低縱橫比)特徵部440內部的沉積物443多於在密集(較窄、高縱橫比)特徵部450內部的沉積物453。若干密集特徵部450在其底部上幾乎不具有任何沉積物。在特徵部底部上比在特徵部側壁上具有更多的沉積物，並且在遮罩層430的頂端上亦可能存在有若干量的沉積物446、456。
圖4E顯示在完成二度蝕刻後之疊層400的概略橫剖面圖。此時，導電層420已完成蝕刻。亦即，已到達導電層420中的蝕刻終點。吾人可將此處理停止。
可選擇地，遮罩層430可被移除(步驟140)。圖4F顯示僅具有基板410以及導電層420之疊層400的概略橫剖面圖，而導電層420具有被蝕刻進入其中的廣闊特徵部440以及密集特徵部450。遮罩層430已被移除。
廣闊(較寬)特徵部440的寬度441相對地大於密集(較窄)特徵部450的寬度451。廣闊(較寬)特徵部440與密集(較窄)特徵部450兩者的高度442大約相同。因此，廣闊(較寬)特徵部440的縱橫比相對地低於或小於密集(較窄)特徵部450的縱橫比。在本範例中，位於導電層420中之特徵部的縱橫比可大於1：1。在另一範例中，位於導電層420中之特徵部的縱橫比可大於7：1。在第三個範例中，位於導電層420中之特徵部的縱橫比可大於15：1。在本範例中，密集(較窄)特徵部的寬度大約為30奈米(nm)以下。特徵部的高度大約為220 nm以上。
在本範例中，沉積以及蝕刻步驟僅被重複一次，因為在本範例中，當導電層420完成蝕刻時，則到達蝕刻終點。在其他範例中，為了到達導電層420中的預定蝕刻終點，沉積以及蝕刻步驟可視需要而被重複許多次。使用多個沉積以及蝕刻循環可防止在特徵部側壁(輪廓)上方沉積太多的材料，並因此縮窄特徵部的開口。此方法亦提供低遮罩侵蝕速率。此外，沉積以及蝕刻步驟可在相同電漿反應器內原地(in－situ)或者在分離的設備中完成。
雖然本發明已就數個較佳實施例進行說明，但仍存在有落入本發明範圍的替代、變更、修改、以及各種不同替代等效設計。吾人亦應可注意到存在有許多用以實施本發明之方法與設備的替代方式。所以此意謂著以下隨附之請求.項被理解為包含所有此種落入本發明之實際精神與範圍的替代、變更、以及各種不同替代等效設計。
100‧‧‧在導電層上方形成以不同縱橫比之特徵部所圖案化的遮罩層
110‧‧‧在導電層上方進行縱橫比相依沉積
120‧‧‧進行導電層的縱橫比相依蝕刻
130‧‧‧完成蝕刻處理？
140‧‧‧移除遮罩層
200‧‧‧電漿處理系統
201‧‧‧電漿處理工具
202‧‧‧電漿反應器
204‧‧‧電漿處理室
206‧‧‧基板
208‧‧‧夾頭電極
210‧‧‧氣體源
215‧‧‧蝕刻氣體源
216‧‧‧沉積氣體源
217‧‧‧氣體歧管
218‧‧‧氣體排放機構
219‧‧‧壓力控制閥
220‧‧‧排放幫浦
224‧‧‧電漿
250‧‧‧變壓器耦合功率控制器
251‧‧‧變壓器耦合功率電源
252‧‧‧變壓器耦合功率匹配網路
253‧‧‧變壓器耦合功率線圈
254‧‧‧無線射頻透明窗
255‧‧‧偏壓功率控制器
256‧‧‧偏壓電源
257‧‧‧偏壓匹配網路
260‧‧‧終點偵測器
265‧‧‧透明窗
270‧‧‧電子控制電路
280‧‧‧溫度控制器
282‧‧‧加熱器
284‧‧‧加熱器電源
300‧‧‧電腦系統
302‧‧‧監視器
304‧‧‧顯示器
306‧‧‧外殼
308‧‧‧磁碟驅動器
310‧‧‧鍵盤
312‧‧‧游標控制器
314‧‧‧卸除式磁碟
320‧‧‧系統匯流排
322‧‧‧處理器(中央處理單元)
324‧‧‧記憶體
326‧‧‧固定式磁碟
330‧‧‧揚聲器
340‧‧‧網路介面
400‧‧‧疊層
410‧‧‧基板
420‧‧‧蝕刻層(導電層)
430‧‧‧遮罩層
440‧‧‧廣闊特徵部
441‧‧‧廣闊特徵部的寬度
442‧‧‧高度
443‧‧‧沉積物
446‧‧‧沉積物
450‧‧‧密集特徵部
451‧‧‧密集特徵部的寬度
453‧‧‧沉積物
456‧‧‧沉積物
在隨附圖式的圖形中本發明係經由範例而說明，並且不作為限制，而在圖式中相同的參考符號參照相同的元件，並且於其中：圖1係本發明之一實施例的高階流程圖；圖2係可用以進行蝕刻之電漿處理室的示意圖；圖3A至3B顯示電腦系統，其適合用以實現本發明之實施例所使用的電腦；及圖4A至4F係依照本發明之實施例所處理之疊層的示意圖。
100‧‧‧在導電層上方形成以不同縱橫比之特徵部加以圖案化的遮罩層
110‧‧‧在導電層上方進行縱橫比相依沉積
120‧‧‧進行導電層的縱橫比相依蝕刻
130‧‧‧完成蝕刻處理？
140‧‧‧移除遮罩層

Claims (14)

  1. 一種蝕刻不同縱橫比特徵部的方法，該等特徵部係位於一導電層中，該方法包含：利用縱橫比相依沉積，在該導電層上方進行沉積，其中相較於較窄特徵部的底部以及該等特徵部的側壁，該沉積步驟選擇性地沉積更多在該等較寬特徵部的底部上；利用該導電層的縱橫比相依蝕刻，蝕刻特徵部進入該導電層，其中相較於該等較窄特徵部，該蝕刻步驟選擇性地對該等較寬特徵部進行更快速的蝕刻，及其中該蝕刻步驟移除沉積物，並且在該等較窄特徵部中之沉積物的蝕刻係在該等較寬特徵部之前完成，及其中在該等較窄特徵部上之該導電層的蝕刻係在該等較寬特徵部之前開始；及重複該沉積步驟以及該蝕刻步驟至少一次，其中該沉積步驟係在該等特徵部明顯變窄之前停止。
  2. 如申請專利範圍第1項之蝕刻不同縱橫比特徵部的方法，其中該沉積步驟係沉積氧化矽或氫氟碳化物基的沉積物。
  3. 如申請專利範圍第2項之蝕刻不同縱橫比特徵部的方法，其中該導電層係選自於由鎢(W)、矽化鎢(WSi)、以及鋁(Al)所組成的群組。
  4. 如申請專利範圍第3項之蝕刻不同縱橫比特徵部的方法，其中該等特徵部的縱橫比係大於7：1。
  5. 如申請專利範圍第4項之蝕刻不同縱橫比特徵部的方法，其中該等較寬特徵部的寬度係大於該等較窄特徵部之寬度至少5倍。
  6. 如申請專利範圍第5項之蝕刻不同縱橫比特徵部的方法，其中 該等較窄特徵部的該等寬度係不大於30奈米。
  7. 如申請專利範圍第1項之蝕刻不同縱橫比特徵部的方法，更包含：在該導電層上方形成一遮罩層，其中以不同寬度的該等特徵部對該遮罩層圖案化，並且其中在該遮罩層上方執行該縱橫比相依沉積。
  8. 如申請專利範圍第7項之蝕刻不同縱橫比特徵部的方法，其中該遮罩層為氧化矽基或碳基。
  9. 如申請專利範圍第8項之蝕刻不同縱橫比特徵部的方法，更包含移除該遮罩層。
  10. 一種蝕刻不同縱橫比特徵部的方法，該等特徵部係位於一導電層中，該方法包含：利用縱橫比相依沉積，在該導電層上方進行沉積；利用該導電層的縱橫比相依蝕刻，蝕刻特徵部進入該導電層；及重複該沉積步驟以及該蝕刻步驟至少一次，其中該等特徵部的縱橫比係大於7：1，較寬特徵部的寬度係大於較窄特徵部之寬度至少5倍，相較於該等較窄特徵部的底部以及該等特徵部的側壁，該沉積步驟選擇性地沉積更多在該等較寬特徵部的底部上，以及相較於該等較窄特徵部，該蝕刻步驟選擇性地對該等較寬特徵部進行更快速的蝕刻。
  11. 如申請專利範圍第10項之蝕刻不同縱橫比特徵部的方法，其 中該蝕刻步驟移除該沉積物，並且在該等較窄特徵部中之該沉積物的蝕刻係在該等較寬特徵部之前完成。
  12. 如申請專利範圍第10項之蝕刻不同縱橫比特徵部的方法，其中在該等較窄特徵部上之該導電層的蝕刻係在該等較寬特徵部之前開始。
  13. 如申請專利範圍第10項之蝕刻不同縱橫比特徵部的方法，其中該沉積步驟係在該等特徵部明顯變窄之前停止。
  14. 一種蝕刻不同縱橫比特徵部的設備，該等特徵部係位於一導電層中，該設備包含：一電漿處理室，包含：一室壁，用以形成一電漿處理室外罩；一基板支撐部，用以支撐位於該電漿處理室外罩內的一基板；一壓力調節器，用以調節該電漿處理室外罩內的壓力；至少一電極，用以將電力提供至該電漿處理室外罩以維持電漿；至少一無線射頻(RF，radio frequency)電源，電性連接至該至少一電極；一氣體入口，用以將氣體提供進入該電漿處理室外罩內；及一氣體出口，用以從該電漿處理室外罩排放氣體；一氣體源，與該氣體入口流體連通，該氣體源包含：一沉積氣體源；及一蝕刻氣體源；及一控制器，以可控制之方式連接至該氣體源以及該至少一無線射頻電源，該控制器包含： 至少一處理器；及電腦可讀取媒體，包含：利用縱橫比相依沉積而在該導電層上方進行沉積的電腦可讀取碼；利用該導電層的縱橫比相依蝕刻而蝕刻特徵部進入該導電層的電腦可讀取碼；及用以重複該沉積步驟以及該蝕刻步驟至少一次的電腦可讀取碼。
TW97120581A 2007-06-04 2008-06-03 於蝕刻大縱橫比結構時用以降低微負載效應的方法 TWI473161B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/757,950 US7629255B2 (en) 2007-06-04 2007-06-04 Method for reducing microloading in etching high aspect ratio structures

Publications (2)

Publication Number Publication Date
TW200903634A TW200903634A (en) 2009-01-16
TWI473161B true TWI473161B (zh) 2015-02-11

Family

ID=40087194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97120581A TWI473161B (zh) 2007-06-04 2008-06-03 於蝕刻大縱橫比結構時用以降低微負載效應的方法

Country Status (6)

Country Link
US (1) US7629255B2 (zh)
JP (1) JP5632280B2 (zh)
KR (1) KR101494923B1 (zh)
CN (1) CN101730930B (zh)
TW (1) TWI473161B (zh)
WO (1) WO2008151120A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771648B2 (en) 2004-08-13 2017-09-26 Zond, Inc. Method of ionized physical vapor deposition sputter coating high aspect-ratio structures
US7749398B2 (en) * 2006-09-29 2010-07-06 Tokyo Electron Limited Selective-redeposition sources for calibrating a plasma process
US8058176B2 (en) * 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
WO2009067381A1 (en) * 2007-11-21 2009-05-28 Lam Research Corporation Method of controlling etch microloading for a tungsten-containing layer
JP5223878B2 (ja) * 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
US8563428B2 (en) * 2010-09-17 2013-10-22 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US8377632B2 (en) * 2011-05-29 2013-02-19 Nanya Technology Corp. Method of reducing microloading effect
JP6027551B2 (ja) * 2012-02-01 2016-11-16 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN103663357B (zh) * 2012-09-18 2017-07-07 无锡华润上华半导体有限公司 硅的刻蚀方法
CN104658882B (zh) * 2013-11-25 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9741563B2 (en) * 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US11289402B2 (en) 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same
KR20210018633A (ko) 2019-08-07 2021-02-18 삼성전자주식회사 반도체 소자
JP2021028968A (ja) * 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
US20230081817A1 (en) * 2020-02-13 2023-03-16 Lam Research Corporation High aspect ratio etch with infinite selectivity
CN117219506B (zh) * 2023-11-09 2024-03-12 深圳基本半导体有限公司 一种消除刻蚀负载效应的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023499A1 (en) * 2002-08-02 2004-02-05 Kay Hellig Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115900A (ja) 1994-10-18 1996-05-07 Sony Corp シリコン系材料層のパターニング方法
JP2000031128A (ja) * 1998-05-06 2000-01-28 Mitsubishi Electric Corp エッチング処理装置及びエッチング処理方法、並びに半導体装置の製造方法及び半導体装置
WO2000026956A1 (en) * 1998-11-04 2000-05-11 Surface Technology Systems Limited A method and apparatus for etching a substrate
US6251791B1 (en) 1999-07-20 2001-06-26 United Microelectronics Corp. Eliminating etching microloading effect by in situ deposition and etching
US7105098B1 (en) * 2002-06-06 2006-09-12 Sandia Corporation Method to control artifacts of microstructural fabrication
US6905626B2 (en) * 2002-07-24 2005-06-14 Unaxis Usa Inc. Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
JP2004241586A (ja) 2003-02-05 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7397634B2 (en) * 2003-06-23 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head coil system and damascene/reactive ion etching method for manufacturing the same
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI255502B (en) * 2005-01-19 2006-05-21 Promos Technologies Inc Method for preparing structure with high aspect ratio
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023499A1 (en) * 2002-08-02 2004-02-05 Kay Hellig Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits

Also Published As

Publication number Publication date
TW200903634A (en) 2009-01-16
WO2008151120A1 (en) 2008-12-11
CN101730930B (zh) 2013-04-10
CN101730930A (zh) 2010-06-09
KR20100035140A (ko) 2010-04-02
US20080296736A1 (en) 2008-12-04
US7629255B2 (en) 2009-12-08
JP2010529679A (ja) 2010-08-26
KR101494923B1 (ko) 2015-02-23
JP5632280B2 (ja) 2014-11-26

Similar Documents

Publication Publication Date Title
TWI473161B (zh) 於蝕刻大縱橫比結構時用以降低微負載效應的方法
TWI353019B (en) Method of preventing damage to porous low-k materi
TWI446437B (zh) 深度矽蝕刻時之遮罩底切的最小化
JP5070196B2 (ja) エッチングプロセスのための安定化したフォトレジスト構成
TWI493655B (zh) 藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制
TWI469211B (zh) 矽結構之製造及藉由輪廓控制之矽深蝕刻
TWI451496B (zh) 含鎢層之蝕刻微負載效應的控制方法
JP5081917B2 (ja) フッ素除去プロセス
TWI381427B (zh) 臨界尺寸縮減及粗糙度控制
JP4914830B2 (ja) 有機材料の均一な除去を提供するための方法
TWI545648B (zh) 擬硬遮罩用之擺動控制
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TWI424490B (zh) 垂直輪廓修正
KR101516455B1 (ko) Ａｒｌ 에칭을 이용한 마스크 트리밍
JP2009508334A (ja) Ｈ２添加をともなう高誘電率膜の選択エッチング
JP2008508743A (ja) エッチングされたウエハからフォトレジストを剥離するための方法
KR20150115946A (ko) 선택적인 유도성 이중 패터닝
CN107919264A (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
KR101888217B1 (ko) 계단형 구조들을 형성하는 방법
JP5164981B2 (ja) 相変化合金のエッチング方法及び装置
JP2008512853A (ja) 均一性を制御したエッチング
TW573326B (en) Storage poly process without carbon contamination
TWI489549B (zh) 可減少損壞之低介電常數介電層蝕刻方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees