TWI493655B - 藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制 - Google Patents

藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制 Download PDF

Info

Publication number
TWI493655B
TWI493655B TW099100309A TW99100309A TWI493655B TW I493655 B TWI493655 B TW I493655B TW 099100309 A TW099100309 A TW 099100309A TW 99100309 A TW99100309 A TW 99100309A TW I493655 B TWI493655 B TW I493655B
Authority
TW
Taiwan
Prior art keywords
plasma
layer
spacer
chamber
spacer layer
Prior art date
Application number
TW099100309A
Other languages
English (en)
Other versions
TW201034116A (en
Inventor
Qinghua Zhong
Sung Cho
Gowri Kamarthy
Linda Braly
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW201034116A publication Critical patent/TW201034116A/zh
Application granted granted Critical
Publication of TWI493655B publication Critical patent/TWI493655B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Description

藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制
本發明係有關於形成半導體裝置。詳細而言，本發明係關於針對形成半導體裝置中，對間隔部之輪廓與臨界尺寸的控制。
在半導體晶圓處理期間，如氮化物間隔部的間隔部，可作為蝕刻或佈植遮罩。
為達到前述目的，且根據本發明之目的，在一實施例中，提供一種形成間隔部的方法，在基板上自非氧化矽的含矽間隔部層形成該間隔部，該間隔部層具有水平表面與側壁表面。進行電漿氧化處理，以在該間隔部層上形成氧化矽包覆層，其中，該氧化矽包覆層在該間隔部層之水平表面上設置成水平包覆層，並在該間隔部層之側壁表面上設置成側壁包覆層。進行非等向性主蝕刻，其相對於該間隔部層之側壁表面及該氧化矽包覆層之側壁包覆層，選擇性地蝕刻該氧化矽包覆層與該間隔部層的水平表面。蝕刻該間隔部層，其中，該氧化矽包覆層的側壁包覆層保護該間隔部層的側壁表面。
在本發明的另一個實施態樣中，提供一種形成間隔部的方法，在多個基板上自非氧化矽的含矽間隔部層形成該間隔部，該間隔部層具有水平表面與側壁表面。[A]在進行該電漿氧化處理之前，將該多個基板中的一個基板置入電漿蝕刻腔室內，該置入的基板具有間隔部層，該間隔部層含矽但不含氧化矽，其中，該腔室具有天線。[B]進行電漿氧化處理，以在該間隔部層上形成氧化矽包覆層，其中，該氧化矽包覆層在該間隔部層之水平表面上設置成水平包覆層，並在該間隔部層之側壁表面上設置成側壁包覆層，該進行電漿氧化處理的步驟包含：提供氧電漿；及執行下列步驟之至少一者：濺射矽，以利用該氧電漿形成氧化矽；及將該間隔部層的矽轉變成氧化矽。[C]進行非等向性主蝕刻，其相對於該間隔部層之側壁表面及該氧化矽包覆層之側壁包覆層，選擇性地蝕刻該氧化矽包覆層與該間隔部層的水平表面。[D]蝕刻該間隔部層，其中，該氧化矽包覆層的側壁包覆層保護該間隔部層的側壁表面。[E]在蝕刻該間隔部層之後，自該電漿蝕刻腔室移除該基板，其中，該進行電漿氧化處理之步驟、該進行非等向性主蝕刻之步驟及該蝕刻間隔部層之步驟在該同一個使用天線的電漿蝕刻腔室內執行。重複步驟[A]到[E]，直到該多個基板中的每一個都被處理過。
在本發明的另一個實施態樣中，提供一種形成間隔部的設備，在基板上自非氧化矽的含矽間隔部層形成該間隔部，該間隔部層具有水平表面與側壁表面。設置電漿處理腔室，該電漿處理腔室包含：腔室壁，形成電漿處理腔室外罩；基板支座，用以在該電漿處理腔室外罩內支撐基板；壓力調節器，用以調節該電漿處理腔室外罩內的壓力；至少一天線，用以供應功率到該電漿處理腔室外罩，以維持電漿；至少一偏電壓電極，用以供應偏電壓；氣體入口，用以將氣體供應入該電漿處理腔室外罩內；及氣體出口，用以將氣體自該該電漿處理腔室外罩排出。氣體源與該氣體入口有流體通連，並包含：氧氣體源；及非等向性蝕刻氣體源。控制器以可控制的方式連接至該氣體源、該至少一天線及該至少一偏電壓電極，且包含：至少一處理器；及電腦可讀媒體。該電腦可讀媒體包含：第一電腦可讀碼，用以在進行該電漿氧化處理之前，將該多個基板中的一具有間隔部層的基板置入電漿蝕刻腔室內；第二電腦可讀碼，用以進行電漿氧化處理，以在該間隔部層上形成氧化矽包覆層，其中，該氧化矽包覆層在該間隔部層的水平表面上設置成水平包覆層，並在該間隔部層的側壁表面上設置成側壁包覆層，該第二電腦可讀碼包含：第三電腦可讀碼，用以提供氧電漿；及第四電腦可讀碼，用以進行下列步驟之至少一者：濺射矽，以利用該氧電漿形成氧化矽；及將該間隔部層的矽轉變成氧化矽；第五電腦可讀碼，用以進行非等向性主蝕刻，該非等向性主蝕刻相對於該間隔部層的側壁表面及該氧化矽包覆層的側壁包覆層，選擇性地蝕刻該氧化矽包覆層與該間隔部層的水平表面；第六電腦可讀碼，用以蝕刻該間隔部層，其中，該氧化矽包覆層的側壁包覆層保護該間隔部層的側壁表面；第七電腦可讀碼，用以在蝕刻該間隔部層之後，自該電漿蝕刻腔室移除該基板，其中，該進行電漿氧化處理之步驟、該進行非等向性主蝕刻之步驟及該蝕刻間隔部層之步驟在該同一個使用天線的電漿蝕刻腔室內執行。
本發明之上述特徵，以及其他特徵，將於後同隨附圖式更加詳細說明。
茲參照如隨附圖式中所繪示之數個較佳實施例，詳述本發明。在以下敘述中，為了使本發明更容易了解，將提供許多特定的細節，但本技術領域中具有通常知識者應了解到，並不需要這些細節的部分或全部就能實施本發明。在其他情況下，熟知的處理步驟及/或結構便不再詳述，以避免不必要地混淆本發明。
在半導體晶圓處理期間，如氮化物間隔部的間隔部，可作為蝕刻或佈植遮罩。而間隔部的臨界尺寸控制，及其臨界尺寸的均勻度，均會協助改善元件的可靠度以及元件良率。
圖1是本發明實施例所用處理的高階流程圖，其係用來增進對本發明的了解。在電漿處理腔室的腔室壁上，塗佈有薄的氧化矽層(步驟102)。將一晶圓置放在電漿處理腔室內(步驟104)。晶圓是一基板，其上形成有非氧化矽的含矽間隔部層，該間隔部層具有水平表面與側壁表面。較佳者為，部分的側壁表面呈垂直。在腔室中進行電漿氧化處理(步驟108)。電漿氧化處理係藉由下列任一手段，在間隔部層上形成氧化矽包覆層：(a)將間隔部層的矽轉換成氧化矽；(b)以電漿將氧化物預包覆層濺射在腔室壁上，而沉積氧化物層；(c)濺射在電漿中與氧反應的水平氮化矽材料，以形成氧化矽，並沉積在側壁上；其中，氧化矽包覆層在間隔部層的水平表面上設置成水平包覆層，且在其側壁表面上設置成側壁包覆層。進行非等向性蝕刻(步驟112)。較佳的非等向性蝕刻為主蝕刻，其相對於間隔部層的側壁表面與氧化矽包覆層的側壁包覆層，選擇性地蝕刻間隔部層與氧化矽包覆層的水平表面。對間隔部層進行相對於氧化矽包覆層的選擇性蝕刻(步驟116)。氧化矽包覆層的側壁包覆層會保護間隔部層的側壁表面。接著，將晶圓從腔室中移除(步驟120)。晶圓移除後，接著清潔腔室(步驟124)。因此，在此實施例中，在各個晶圓加入腔室中之前，塗佈腔室，並在各個晶圓從腔室移除後，清潔腔室。這些步驟改善了可重複性與均勻度。
圖2是電漿處理系統200的簡圖，對本發明實施例提供更詳細的範例，其中，該系統包括電漿處理設備201，其可作為本發明在此實施例中所用的電漿處理腔室。電漿處理設備201是電感耦合式電漿蝕刻設備，包括具有位於其中之電漿處理腔室204的電漿反應器202。變壓器耦合功率(TCP)電源控制器250與偏電壓電源控制器255，分別控制對電漿腔室204中所產生之電漿224造成影響的TCP電源251與偏電壓電源256。
TCP電源控制器250為TCP電源251設定一設定點，TCP電源251用以將由TCP匹配網路252調頻的13.56MHz無線射頻信號供應至電漿腔室204附近的TCP線圈253。設置一RF透通窗254，用以將TCP線圈253從電漿腔室204分開，並容許能量從TCP線圈253通過，而到達電漿腔室204。一選擇性的透通窗265，其為一塊圓形的藍寶石，且直徑約2.5cm(1吋)，可設置在RF透通窗254的開孔中。
偏電壓電源控制器255為偏電壓電源256設定一設定點，偏電壓電源256用以將由偏電壓匹配網路257調頻的RF信號供應至電漿腔室204內的夾頭電極208，在用以容置被處理中之基板206的電極208的上方產生直流電(DC)偏電壓，而基板係如一半導體晶圓工作件。偏電壓電源控制器255亦能較佳地以1Hz到10000Hz之間的脈衝頻率脈衝偏電壓電源。
氣體供應機構或氣體源210包括經由氣體岐管217而連接的氣體源，以將處理所需的適當化學品供應至電漿腔室204的內部。一氣體源可以是O2 氣體源215，供應適當用於電漿氧化處理的化學品。另一氣體源可以是第一蝕刻氣體源216，供應適當用於非等向性蝕刻的化學品。另一氣體源可以是第二蝕刻氣體源213，供應適當用於選擇性蝕刻的化學品。氣體排放機構218包括壓力控制閥219與排氣泵220，並將粒子從電漿腔室204中移除，在電漿腔室204內維持一定壓力。
溫度控制器280藉由控制加熱器電源284，進而控制設置於夾頭電極208中的加熱器282的溫度。電漿處理系統200亦包括電子控制電路270。控制電路270可控制溫度控制器280、氣體源210、偏電壓電源255、TCP電源控制器250。該等控制器的一或更多者可整合入控制電路。電漿處理系統200亦可具有終端點偵測器260。
圖3A、圖3B繪示適合用來實施本發明一或更多實施例中所用控制電路270的電腦系統。圖3A繪示電腦系統300的一種可能實體形態。當然，電腦系統可具有許多實體形態，包含從積體電路、印刷電路板、小型手持裝置到大型超級電腦。電腦系統300包括監視器302、顯示器304、機殼306、碟片驅動器308、鍵盤310、滑鼠312。碟片314是用來將資料傳進/傳出電腦系統300的電腦可讀媒體。
圖3B是電腦系統300的方塊圖範例。連接到系統匯流排320的是各式各樣的次系統。一或多個處理器322(亦稱作中央處理單元，或CPU)耦合到包括記憶體324的儲存裝置。記憶體324包括隨機存取記憶體(RAM)及唯讀記憶體(ROM)。如同在相關技藝中熟知的，ROM用來將資料與指令單方向地傳輸到CPU，而RAM通常用來雙向地傳輸資料與指令。這兩種記憶體可包括下述任何適當的電腦可讀媒體類型。固定式碟片326亦以雙向方式耦合到CPU 322；其提供額外的資料儲存容量，並亦可包括下述的任何電腦可讀媒體。固定式碟片326可用來儲存程式、資料及其他類似物，且其通常為慢於主要儲存裝置的次要儲存媒體(如硬碟)。應了解到，固定式碟片326所存之資訊，在適當情況下，可以標準之虛擬記憶體方式記錄於記憶體324。移除式碟片314可具有下述任何電腦可讀媒體的形態。
CPU 322亦耦合到各種輸入/輸出裝置，如顯示器304、鍵盤310、滑鼠312、揚聲器330。一般而言，輸入/輸出裝置可以是下列任一者：視訊顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸控顯示器、轉換讀卡機、磁帶或紙帶讀取機、輸入板(tablets)、觸控筆、聲音或手寫辨識裝置、生物特徵計量讀取機、其他電腦。CPU 322可選擇性地利用網路介面器340耦合到另一台電腦，或耦合到電訊網路。藉由此種網路介面，吾人可考量到在執行上述方法步驟的過程中，CPU可從網路接收資訊，或者可將資訊輸出至網路。再者，本發明的方法實施例可僅在CPU 322上執行，或者可在如網際網路的網路上執行，與分擔一部分處理之遠端CPU結合。
此外，本發明之實施例係進一步關於具有電腦可讀媒體的電腦儲存產品，該電腦可讀媒體具有用以執行各種電腦執行作業的電腦碼。此媒體與電腦碼可以是為了本發明之目的而特地設計、製造，或者其可屬於在電腦軟體技術領域中具有通常知識者所熟知並且可取得者。有形的電腦可讀媒體之範例包含但不限於：磁性媒體，如硬碟、軟碟及磁帶；光學媒體，如CD-ROM以及全像裝置；光磁媒體，例如軟磁光碟；以及特地用以儲存與執行程式碼的硬體裝置，如特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)及ROM與RAM裝置。電腦碼的範例包含例如由編譯器(compiler)所產生的機器碼、以及含有由使用直譯器(interpreter)之電腦所執行之更高階碼的檔案。電腦可讀媒體亦可為電腦資料信號所傳送的電腦碼，其在載波內體現，且代表可被處理器執行的指令序列。
圖4A到圖4E是根據本發明實施例所處理之疊層的簡圖，增進對本發明的了解。圖4A是疊層400連同基板410的橫剖面簡圖，基板410之上設有中間層420。特徵部層430出現在中間層420的上方。在此實施例中，特徵部層430是多晶矽，可用來形成閘極。間隔部層440形成在特徵部層430上方。間隔部層440具有水平表面450及在此範例中為垂直表面的側壁表面460。雖然圖中繪示中間層420在基板410上，但在其他實施例中可有任何數量的中間層在基板410上。在沒有中間層的實施例中，特徵部430可以形成在基板的表面上。
在將基板410置入電漿腔室之前，將電漿處理腔室的腔室壁塗佈有一薄的氧化矽層(步驟102)。在此處理的一範例中，處理氣體是SiCl2 、O2 ，而在腔室中沒有基板時，He供應入腔室中。處理氣體轉變為電漿。電漿提供了腔室壁上的氧化矽包覆層。
將基板410置入電漿腔室204(步驟104)，基板410在圖2中顯示為晶圓206。對晶圓進行電漿氧化處理(步驟108)。在此範例中，藉由在10mTorr壓力下將200sccm O2 供應進入腔室，如此將電漿氧化處理氣體供應到腔室中。藉由從TCP電源251以13.6MHz供應1000瓦到TCP線圈253，以及從偏電壓電源256供應100伏特的偏電壓功率到偏電壓電源256，將電漿氧化處理氣體形成為電漿，同時維持靜電夾頭(ESC)的溫度在60℃。當電漿氧化處理完成時，停止電漿氧化處理氣體的流動。如圖4B所示，電漿氧化處理在間隔部層440上形成氧化矽包覆層470。氧化矽包覆層470在間隔部層水平表面上具有水平包覆層474，以及在間隔部層側壁表面上具有側壁包覆層478。氧化矽層包覆層可以非常薄，而其在圖中未依實際尺寸繪製，僅作例示用途。
在其他實施例中，較長時間的電漿氧化處理可用來成長較厚的氧化矽包覆層。在其他實施例中，偏電壓較佳為大於25伏特。較佳者為，用於電漿氧化處理的氣體實質上由氧或氧與惰性稀釋劑組成。更佳者為，用於電漿氧化處理的氣體實質上由氧組成。
進行非等向性主蝕刻，以相對於間隔部層之側壁表面及氧化矽包覆層之側壁包覆層，選擇性地蝕刻間隔部層及氧化矽包覆層之水平表面(步驟112)。較佳者為，非等向性主蝕刻對氧化矽具有低選擇率或無選擇率，俾使氧化矽與間隔部層以大約相同的速率蝕刻，且非等向性主蝕刻能迅速穿透水平表面上的氧化矽包覆層。非等向性主蝕刻的範例會提供壓力為2至10mTorr之包含CF4 、HBr、O2 的主蝕刻氣體。供應200至600瓦的TCP功率，偏電壓則為50至200伏特。在此範例中，如圖4C所示，非等向性主蝕刻蝕刻掉氧化矽包覆層470的所有水平部分，及間隔部層440的至少一些水平部分，而在間隔部層440的側壁表面上留下氧化矽包覆層的側壁包覆層478。
相對於氧化矽層，選擇性地蝕刻間隔部層(步驟116)，俾使側壁包覆層保護間隔部層的側壁表面。較佳者為，此蝕刻會相對於氧化矽層高度選擇性地蝕刻間隔部層。在此範例中，如圖4D所示，選擇性蝕刻將間隔部層的剩餘水平部分蝕刻掉。所成結構的間隔部有垂直側壁。在另一範例中，非等向性主蝕刻亦可用來蝕刻間隔部層。為達成此，可使用上述供應包含CF4 、HBr、O2 、壓力為2至10mTorr之蝕刻氣體的配方，並供應200至600瓦的TCP功率及50至200瓦的偏電壓。此蝕刻相對於側壁包覆層的垂直表面選擇性地蝕刻間隔部層的水平表面。
接著，該晶圓可從電漿處理腔室中移除(步驟120)。在晶圓移除後，接著清潔腔室(步驟124)。因此，在此實施例中，將各個晶圓加入腔室之前，塗佈腔室，並在各個晶圓從腔室移除後，清潔腔室。這些步驟改善可重複性與均勻度。接續的處理步驟用來更進一步形成半導體元件，如利用間隔部作為離子佈植遮罩或蝕刻遮罩。
若遺留有氧化矽包覆層，且欲將此包覆層移除時，可利用接續的清光(clean up)步驟。此清光步驟較佳為，相對於間隔部層具有對氧化矽的高選擇率。此清光步驟的範例為利用如DHF浸漬的濕式清潔。圖4E繪示氧化矽包覆層移除後的疊層。若氧化矽包覆層夠薄，一些實施例便不會利用清光步驟，而將氧化矽包覆層留下。
在此範例中，氧化矽包覆層容許移除間隔部層的水平部分，同時保護間隔部層的垂直側壁，以形成具有垂直側壁與最小基腳(footing)的間隔部。此外，氧化矽包覆層保護間隔部層側壁，使其免於被橫向蝕刻，故改善了對間隔部側壁的臨界尺寸控制。吾人發現，若沒有氧化矽包覆層，基腳的移除會導致間隔部層側壁的橫向蝕刻。雖然較佳的是，氧化矽包覆層為夠薄而避免有基腳，但因很難繪示此很薄的包覆層，故氧化矽包覆層並未依比例繪示。
此外，一般認為，電漿氧化處理提供足夠的偏電壓，而促使間隔部層的矽濺射後，包覆在間隔部層的側壁表面上，以成長間隔部層的側壁臨界尺寸，同時間形成氧化矽包覆層。
在另一實施例中，電漿氧化處理可以根據從晶圓中心的距離，微調而設置不同厚度的氧化矽包覆層。此氧化矽包覆層厚度的變化，可用來補償其他依自晶圓中心之徑向距離而變化的處理。達成此微調可藉由：在晶圓的中心與邊緣之間提供不同的功率；或在晶圓的中心與邊緣之間提供不同的氣體濃度或量；或變化其他參數；或此微調可以是處理所造成的特徵。
在一較佳實施例中，在晶圓置入電漿蝕刻腔室之前，將腔室塗佈有氧化矽層。在此實施例中，矽可從腔室壁濺射，以在間隔部層上形成氧化矽層。
在其他實施例中，含矽間隔部層較佳為氮化矽、矽或碳化矽。
電漿氧化處理氧化物提供特別鈍化，在主蝕刻及過度蝕刻期間，保存了間隔部頂部輪廓，並防止間隔部臨界尺寸縮減。因為頂部間隔部材料被氧化物所鈍化，可在不影響頂部輪廓的情況下，微調底部間隔部輪廓。在沒有電漿氧化處理氧化物的情況下，當重新塑形底部輪廓時，頂部間隔部輪廓通常會被蝕刻，造成臨界尺寸減縮。
雖然以上透過數個較佳實施例詳述本發明，仍有各種變化、修改、各式替換的均等物/方法等，落入在本發明的範圍內。應了解到，本發明之方法與設備，可由許多替代方式來實施。因此，隨附之申請專利範圍，應包含所有此等落入本發明之真正精神與範圍的變化、修改與各式替換的均等物/方法。
102、104、108、112、116、120、124．．．步驟
200．．．電漿處理系統
201．．．電漿處理設備
202．．．電漿反應器
204．．．電漿處理腔室
206．．．基板/晶圓
208．．．夾頭電極
210．．．氣體供應機構/氣體源
213．．．第二蝕刻氣體源
215．．．O2 氣體源
216．．．第一蝕刻氣體源
217．．．氣體岐管
218．．．氣體排放機構
219．．．壓力控制閥
220．．．排氣泵
224．．．電漿
250．．．TCP電源控制器
251．．．TCP電源
252．．．TCP匹配網路
253．．．TCP線圈
254．．．RF透通窗
255．．．偏電壓電源控制器
256．．．偏電壓電源
257．．．偏電壓匹配網路
260．．．終端點偵測器
265．．．透通窗
270．．．電子控制電路
280．．．溫度控制器
282．．．加熱器
284．．．加熱器電源
300．．．電腦系統
302．．．監視器
304．．．顯示器
306．．．機殼
308．．．碟片驅動器
310．．．鍵盤
312．．．滑鼠
314．．．碟片/可移除式碟片
320．．．系統匯流排
322．．．處理器
324．．．記憶體
326．．．固定式碟片
330．．．揚聲器
340．．．網路介面器
400．．．疊層
410．．．基板
420．．．中間層
430．．．特徵部層
440．．．間隔部層
450．．．水平表面
460．．．側壁表面
470．．．氧化矽包覆層
474．．．水平包覆層
478．．．側壁包覆層
本發明隨附圖式所載之圖，係例示性而非限制性，其中相似的元件符號代表相似的元件。
圖1是本發明實施例的高階流程圖。
圖2是可用於蝕刻之電漿處理腔室的簡圖。
圖3A、3B繪示電腦系統，其適用來實施本發明實施例所用之控制器。
圖4A-4E是根據本發明實施例處理的疊層簡圖。
102．．．以氧化矽塗佈腔室
104．．．將晶圓置放於腔室中
108．．．對晶圓進行電漿氧化處理
112．．．進行非等向性蝕刻
116．．．進行間隔部層選擇性蝕刻
120．．．將晶圓從腔室中移除
124．．．清潔腔室

Claims (12)

  1. 一種形成間隔部的方法，在基板上由非氧化矽的含矽間隔部層形成該間隔部，該間隔部層具有水平表面與側壁表面，該方法包含：[A]將該基板置入電漿蝕刻腔室內，其中，該腔室具有天線；[B]進行電漿氧化處理，以在該間隔部層上形成氧化矽包覆層；其中，該氧化矽包覆層在該間隔部層之水平表面上形成水平包覆層，並在該間隔部層之側壁表面上形成側壁包覆層；，其中，該進行電漿氧化處理的步驟包含：(B1)提供氧電漿；及(B2)執行下列步驟之至少一者：濺射矽，以利用該氧電漿形成氧化矽；及將該間隔部層的矽轉變成氧化矽，其中，該濺射矽的步驟包括供應大於25伏特的偏電壓到該基板；[C]進行非等向性主蝕刻，其相對於該間隔部層之側壁表面及該氧化矽包覆層之側壁包覆層，選擇性地蝕刻該氧化矽包覆層與該間隔部層的水平表面；及[D]蝕刻該間隔部層，其中，該氧化矽包覆層的側壁包覆層保護該間隔部層的側壁表面；及[E]在蝕刻該間隔部層之後，自該電漿蝕刻腔室移除該基板；其中，該進行電漿氧化處理之步驟、該進行非等向性主蝕刻之步驟及該蝕刻間隔部層之步驟在該同一個使用天線的電漿蝕刻腔室內執行。
  2. 如申請專利範圍第1項之形成間隔部的方法，其中，該提供氧電漿的步驟包含：供應氧化氣體，該氧化氣體實質上由氧組成或實質上由氧與惰性稀釋劑組成；及自該氧化氣體形成電漿。
  3. 如申請專利範圍第2項之形成間隔部的方法，其中，該間隔部 層是矽與氮化矽其中一者。
  4. 如申請專利範圍第3項之形成間隔部的方法，更包含：在將該基板置入該電漿蝕刻腔室內之前，於電漿蝕刻腔室表面上形成氧化矽層。
  5. 如申請專利範圍第4項之形成間隔部的方法，其中，該電漿氧化處理自該電漿蝕刻腔室濺射氧化矽，以供應矽給在該電漿氧化處理期間形成的該氧化矽層。
  6. 如申請專利範圍第5項之形成間隔部的方法，更包含：在蝕刻該間隔部層之後，且在自該電漿蝕刻腔室移除該基板之前，移除該氧化矽包覆層。
  7. 如申請專利範圍第4項之形成間隔部的方法，更包含：自該電漿蝕刻腔室移除該基板；及在該基板移除後，清潔該電漿蝕刻腔室表面，其中在將各個基板置入該電漿蝕刻腔室內之前，執行該在蝕刻腔室表面上形成氧化矽層的步驟，且在各次移除該基板之後，執行該清潔電漿蝕刻腔室表面的步驟。
  8. 如申請專利範圍第1項之形成間隔部的方法，其中，該提供氧電漿的步驟包含：供應氧化氣體，該氧化氣體實質上由氧組成；及自該氧化氣體形成電漿。
  9. 如申請專利範圍第8項之形成間隔部的方法，其中，該間隔部層是矽或氮化矽。
  10. 如申請專利範圍第1項之形成間隔部的方法，更包含： 在將該基板置入該電漿蝕刻腔室內之前，於電漿蝕刻腔室表面上形成氧化矽層。
  11. 如申請專利範圍第10項之形成間隔部的方法，其中，該電漿氧化處理自該電漿蝕刻腔室濺射氧化矽，以供應矽給在該電漿氧化處理期間形成的該氧化矽層。
  12. 一種形成間隔部的設備，在基板上自非氧化矽的含矽間隔部層形成該間隔部，該間隔部層具有水平表面與側壁表面，該設備包含：[A]電漿處理腔室，包含：(A1)腔室壁，形成電漿處理腔室外罩；(A2)基板支座，用以在該電漿處理腔室外罩內支撐基板；(A3)壓力調節器，用以調節該電漿處理腔室外罩內的壓力；(A4)至少一天線，用以供應功率到該電漿處理腔室外罩，以維持電漿；(A5)至少一偏電壓電極，用以供應偏電壓；(A6)氣體入口，用以將氣體供應入該電漿處理腔室外罩內；及(A7)氣體出口，用以將氣體自該該電漿處理腔室外罩排出；[B]氣體源，與該氣體入口有流體通連，並包含：(B1)氧氣體源；及(B2)非等向性蝕刻氣體源；及[C]控制器，以可控制的方式連接至該氣體源、該至少一天線及該至少一偏電壓電極，該控制器包含：(C1)至少一處理器；及(C2)電腦可讀媒體，包含： (C21)第一電腦可讀碼，用以在進行該電漿氧化處理之前，將多個基板中的一個具有間隔部層的基板置入電漿蝕刻腔室內；(C22)第二電腦可讀碼，用以進行電漿氧化處理，以在該間隔部層上形成氧化矽包覆層，其中，該氧化矽包覆層在該間隔部層的水平表面上形成水平包覆層，並在該間隔部層的側壁表面上形成側壁包覆層，該第二電腦可讀碼包含：(C221)第三電腦可讀碼，用以提供氧電漿；及(C222)第四電腦可讀碼，用以進行下列步驟之至少一者：濺射矽，以利用該氧電漿形成氧化矽；及將該間隔部層的矽轉變成氧化矽；(C23)第五電腦可讀碼，用以進行非等向性主蝕刻，該非等向性主蝕刻相對於該間隔部層的側壁表面及該氧化矽包覆層的側壁包覆層，選擇性地蝕刻該氧化矽包覆層與該間隔部層的水平表面；(C24)第六電腦可讀碼，用以蝕刻該間隔部層，其中，該氧化矽包覆層的側壁包覆層保護該間隔部層的側壁表面；及(C25)第七電腦可讀碼，用以在蝕刻該間隔部層之後，自該電漿蝕刻腔室移除該基板，其中，該進行電漿氧化處理之步驟、該進行非等向性主蝕刻之步驟及該蝕刻間隔部層之步驟在該同一個使用天線的電漿蝕刻腔室內執行。
TW099100309A 2009-01-07 2010-01-07 藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制 TWI493655B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/350,060 US8298949B2 (en) 2009-01-07 2009-01-07 Profile and CD uniformity control by plasma oxidation treatment

Publications (2)

Publication Number Publication Date
TW201034116A TW201034116A (en) 2010-09-16
TWI493655B true TWI493655B (zh) 2015-07-21

Family

ID=42311983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100309A TWI493655B (zh) 2009-01-07 2010-01-07 藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制

Country Status (6)

Country Link
US (2) US8298949B2 (zh)
KR (1) KR101652138B1 (zh)
CN (1) CN102272902B (zh)
SG (2) SG172097A1 (zh)
TW (1) TWI493655B (zh)
WO (1) WO2010080654A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
CN103021846A (zh) * 2011-09-20 2013-04-03 上海华虹Nec电子有限公司 三极管开口的制备方法
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming
US9111746B2 (en) * 2012-03-22 2015-08-18 Tokyo Electron Limited Method for reducing damage to low-k gate spacer during etching
CN103531473B (zh) * 2012-07-02 2016-09-21 中国科学院微电子研究所 氧化硅及氮化硅双层复合侧墙的刻蚀方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US20160362782A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gas dispenser and deposition apparatus using the same
US9640409B1 (en) * 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
CN106816683A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 用于u波段可重构环形天线的spin二极管的制造方法
CN106602215A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 用于可重构全息天线的SiGe基等离子pin二极管的制备方法
CN106783559B (zh) * 2016-12-20 2019-09-24 西安科锐盛创新科技有限公司 基于SPiN二极管的频率可重构套筒偶极子天线制备方法
CN106785334A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 具有SiO2保护作用的pin二极管及其制备方法
CN106654520A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 制备全息天线的固态等离子二极管制造方法
CN106816686A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 基于异质SiGeSPiN二极管的可重构偶极子天线的制备方法
CN106602214A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 基于GaAs/Ge/GaAs异质结构的频率可重构全息天线制备方法
CN106876871A (zh) * 2016-12-20 2017-06-20 西安科锐盛创新科技有限公司 SiGe基频率可重构套筒偶极子天线的制备方法
CN106654521A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法
CN106602216A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 基于SiGe基异质结频率可重构全息天线的制备方法
CN106816684A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Ge基等离子pin二极管制备方法
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
CN110128169B (zh) * 2019-05-10 2021-05-18 济南大学 采用钙离子掺杂的SiO2膜对压电陶瓷表面进行改性的方法及其应用
KR20220095864A (ko) 2020-12-30 2022-07-07 박동찬 매일밴드
KR20220095890A (ko) 2020-12-30 2022-07-07 노성혁 매일밴드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391732B1 (en) * 2000-06-16 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned, L-shaped sidewall spacers
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
TW200840028A (en) * 2007-01-26 2008-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US6232233B1 (en) * 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6797188B1 (en) * 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6190961B1 (en) * 1999-09-22 2001-02-20 International Business Machines Corporation Fabricating a square spacer
US6261913B1 (en) * 2000-08-23 2001-07-17 Micron Technology, Inc. Method for using thin spacers and oxidation in gate oxides
JP3924483B2 (ja) * 2001-03-19 2007-06-06 アイピーエス リミテッド 化学気相蒸着装置
US7816188B2 (en) * 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
US6842147B2 (en) * 2002-07-22 2005-01-11 Lam Research Corporation Method and apparatus for producing uniform processing rates
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7851369B2 (en) * 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
KR100796742B1 (ko) * 2006-08-02 2008-01-22 삼성전자주식회사 반도체 장치의 제조 방법
JP4906659B2 (ja) * 2006-09-29 2012-03-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
TWI340432B (en) * 2007-04-03 2011-04-11 Nanya Technology Corp Process flow of dynamic random access memory
JP2011503844A (ja) * 2007-11-01 2011-01-27 ユージン テクノロジー カンパニー リミテッド 高周波駆動誘導結合プラズマを用いたウェハ表面処理装置
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391732B1 (en) * 2000-06-16 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned, L-shaped sidewall spacers
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
TW200840028A (en) * 2007-01-26 2008-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20110114559A (ko) 2011-10-19
TW201034116A (en) 2010-09-16
SG196791A1 (en) 2014-02-13
US8298949B2 (en) 2012-10-30
SG172097A1 (en) 2011-07-28
US20130025785A1 (en) 2013-01-31
WO2010080654A2 (en) 2010-07-15
US8671878B2 (en) 2014-03-18
US20100173496A1 (en) 2010-07-08
CN102272902B (zh) 2014-05-21
WO2010080654A3 (en) 2010-10-14
KR101652138B1 (ko) 2016-08-29
CN102272902A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
TWI493655B (zh) 藉由電漿氧化處理之輪廓及臨界尺寸均勻度控制
CN102640267B (zh) 用于处理倒角边缘的方法和装置
KR101494923B1 (ko) 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법
US8283255B2 (en) In-situ photoresist strip during plasma etching of active hard mask
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
US8304262B2 (en) Wiggling control for pseudo-hardmask
US8138092B2 (en) Spacer formation for array double patterning
WO2008157018A1 (en) Minimization of mask undercut on deep silicon etch
KR101888217B1 (ko) 계단형 구조들을 형성하는 방법
JP5164981B2 (ja) 相変化合金のエッチング方法及び装置
US20090291562A1 (en) Helium descumming
US11171012B1 (en) Method and apparatus for formation of protective sidewall layer for bow reduction
WO2008127452A2 (en) Glue layer for hydrofluorocarbon etch