CN102272902B - 通过等离子体氧化处理的轮廓和cd均匀性控制 - Google Patents

通过等离子体氧化处理的轮廓和cd均匀性控制 Download PDF

Info

Publication number
CN102272902B
CN102272902B CN200980153702.0A CN200980153702A CN102272902B CN 102272902 B CN102272902 B CN 102272902B CN 200980153702 A CN200980153702 A CN 200980153702A CN 102272902 B CN102272902 B CN 102272902B
Authority
CN
China
Prior art keywords
wall
plasma
etching
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980153702.0A
Other languages
English (en)
Other versions
CN102272902A (zh
Inventor
庆华·钟
宋·曹
高里·卡马尔斯
琳达·布拉力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN102272902A publication Critical patent/CN102272902A/zh
Application granted granted Critical
Publication of CN102272902B publication Critical patent/CN102272902B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种在衬底上方从具有水平表面和侧壁表面的非氧化硅的含硅的间隔层形成间隔的方法。提供了等离子体氧化处理以在所述间隔层上形成氧化硅涂层，其中所述氧化硅涂层提供所述间隔层的所述水平表面上的水平涂层和所述间隔层的所述侧壁表面上的侧壁涂层。提供了各向异性主刻蚀，其相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面。刻蚀所述间隔层，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面。

Description

通过等离子体氧化处理的轮廓和CD均匀性控制
技术领域
本发明涉及形成半导体设备。更特别地，本发明涉及半导体设备的形成中间隔区的轮廓和CD均匀性控制。
背景技术
在半导体晶片处理中，例如氮化物间隔区的间隔区可以用于刻蚀或注入掩膜。
发明内容
要实现以上所述且依据本发明的目的，在一种具体实施方式中，提供了一种从非氧化硅、衬底上方的具有水平表面和侧壁表面的硅封闭间隔层形成间隔区的方法。提供等离子体氧化处理以在所述间隔层上形成氧化硅涂层，其中所述氧化硅涂层提供所述间隔层的所述水平表面上的水平涂层和所述间隔层的所述侧壁表面上的侧壁涂层。提供各向异性主刻蚀，其相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面。刻蚀所述间隔层，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面。
在本发明的另一种表面中提供了一种从非氧化硅、多数个衬底上方的具有水平表面和侧壁表面的硅封闭间隔层形成间隔区的方法，(a)将具有硅封闭而不是非氧化硅封闭的间隔层的多个衬底中的一个衬底置于等离子体刻蚀室中，然后提供所述等离子体氧化处理，其中所述室具有天线。(b)提供等离子体氧化处理以在所述间隔层上形成氧化硅涂层，其中所述氧化硅涂层在所述间隔层的所述水平表面上提供水平涂层和在所述间隔层的所述侧壁表面上提供侧壁涂层，包括提供氧等离子体和提供以下两者中的至少一者：溅射硅以用氧等离子体形成氧化硅或者将所述间隔层的硅转化成氧化硅。(c)提供各向异性主刻蚀，其相对于所述间隔层的所述侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面。(d)刻蚀所述间隔层，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面。(e)在刻蚀所述间隔层后从所述等离子体刻蚀室移除所述衬底，其中所述提供等离子体氧化处理，提供所述各向异性主刻蚀，和刻蚀所述间隔层执行于具有天线的相同的所述等离子体刻蚀室。重复步骤(a)至(e)直到每一个所述多个衬底被处理。
在本发明的另一种表现中，提供了一种用于从非氧化硅，在衬底上具有水平表面和侧壁表面的硅封闭层形成间隔区的装置。提供了等离子体处理室，包括形成等离子体处理室壳体的室壁；衬底支撑，用于支撑所述等离子体处理室壳体内的衬底；调压器，用于调节所述等离子体处理室壳体中的压力；至少一个天线，用于向所述等离子体处理室壳体提供能量以维持等离子体；至少一个偏压电极，用于提供偏压；进气口，用于将气体提供进所述等离子体处理室壳体；和排气口，用于将气体排出所述等离子体处理室壳体；与所述进气口流体连通的气体源，包括：氧气体源；和各向异性刻蚀气体源；可控地与气体源连接的控制器，所述至少一个天线，和至少一个偏压电极，包括：至少一个处理器；和计算机可读介质，包括：计算机可读代码，用于将所述多个衬底中具有间隔层的衬底置于等离子体刻蚀室内，然后提供所述等离子体氧化处理；计算机可读代码，用于提供等离子体氧化处理以在所述间隔层上形成氧化硅涂层，其中所述氧化硅涂层提供水平涂层于所述间隔层的所述水平表面上和提供侧壁涂层于所述间隔层的所述侧壁表面上，包括：用于提供氧等离子体的计算机可读代码；和计算机可读代码，用于提供以下两者中的至少一者：溅射硅以用所述氧等离子体形成氧化硅或者将所述间隔层的硅转化为氧化硅；计算机可读代码，用于提供各向异性主刻蚀，其相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面；用于刻蚀所述间隔层的计算机代码，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面；计算机可读代码，用于在刻蚀所述间隔层后从所述等离子体刻蚀室移除所述衬底，其中所述提供等离子体氧化处理，提供所述各向异性主刻蚀，和刻蚀所述间隔层执行于具有所述天线的相同的所述等离子体刻蚀室。
本发明的这些和其它特征将更详细地描述于以下连同附图的本发明的具体实施方式中。
附图说明
本发明通过示例方式而不是通过限制方式进行描述，图中的相同参考标号指代相同的元素且其中：
图1为本发明一种具体实施方式的高阶流程图。
图2为可以用于刻蚀的等离子体处理室的示意图。
图3A-B示出了计算机系统，其适于实现用于本发明的具体实施方式中的控制器。
图4A-E为依据本发明的一种具体实施方式处理的堆栈的示意图。
具体实施方式
现在将根据附图中所阐释的一些优选的具体实施方式对本发明进行详细描述。在随后的描述中，许多具体细节被阐述以便充分理解本发明。然而，对本领域的技术人员而言，显然没有这些具体细节的一些或者全部本发明也可以实施。在其它实施例中，为了避免不必要地模糊本发明，公知的工序和/或结构没有详细描述。
在半导体晶片处理中，例如氮化物间隔的间隔可以用于刻蚀或者注入掩膜。间隔的CD控制和CD均匀性有助于提高器件的可靠性和器件产量。
为便于理解，图1为用于本发明一种具体实施方式中的方法的高阶(high level)框图。等离子体处理室的室壁表面涂覆有薄的氧化硅层(步骤102)。晶片置于等离子体处理室中(步骤104)。该晶片是一种其上形成有具有水平表面和侧壁表面的非氧化硅但含硅的间隔层的衬底。优选地，一些侧壁表面是垂直的。等离子体氧化处理被提供于该室(步骤108)。该等离子体氧化处理通过以下方式在间隔层上形成氧化硅涂层：a)将间隔层的硅转化成氧化硅或者b)通过等离子体溅射室壁上的预涂氧化物膜来淀积氧化层或者c)溅射与等离子体中的氧起反应的水平的氮化硅材料以形成硅氧化物并淀积在侧壁上，氧化硅涂层提供水平涂层于间隔层的水平表面和侧壁涂层于间隔层的侧壁表面。提供各向异性刻蚀(步骤112)。该各向异性刻蚀优选地为主刻蚀，其关于间隔层的侧壁表面和氧化硅涂层的侧壁涂层有选择地刻蚀间隔层的水平表面和氧化硅涂层。提供了一种关于氧化硅涂层的选择性的间隔层刻蚀(步骤116)。氧化硅涂层的侧壁涂层保护间隔层的侧壁表面。然后将该晶片从室中移出(步骤120)。在晶片移出后清洁该室(步骤124)。因此，在此具体实施方式中，在每一个晶片添加到室之前，该室是被涂覆的，而在每一个晶片从该室移出后，将该室清洁。这些步骤提高了可重复性和再现性。
为提供本发明具体实施方式的更详细的例子，图2为等离子体处理系统200的示意图，包括可以在本发明的此具体实施方式中用做等离子体处理室的等离子体处理工具201。等离子体处理工具201为电感耦合等离子体刻蚀工具且包括具有等离子体处理室204在其中的等离子体反应器202。变压器耦合功率(TCP)控制器250和偏压功率控制器255分别控制影响生成于等离子体室204内的等离子体224的TCP电源251和偏压电源256。
TCP功率控制器250为TCP电源251设置设定值，该TCP电源251配置为向靠近该等离子体室204的TCP线圈253提供13.56MHz的射频信号，该射频信号由TCP匹配网络252调谐。RF透明窗254用于将TCP线圈253与等离子体室204分隔开同时允许能量从TCP线圈253传递到等离子体室204。可视透明窗265由位于RF透明窗254上的孔中的具有约为2.5cm(1英寸)的直径的蓝宝石圆形件提供。
偏压功率控制器255为偏压电源256设置设定值，该偏压电源256用于向位于等离子体室204内的卡盘电极208提供RF信号以在电极208之上产生直流(DC)偏压，该RF信号由偏压匹配网络257调谐，电极208用于接收被处理的衬底206，例如半导体晶片工件。该偏压功率控制器255也能够使偏压功率脉冲，优选地用介于1Hz至10000Hz之间的脉冲频率。
气体供应装置或者气体源210包括经由气体歧管217连接的气体源以为等离子体室204内部提供工艺所需要的适当化学品。一种气体源可以是为等离子体氧化处理提供适当化学品的O2气体源。另一种气体源可以是为各向异性刻蚀提供适当化学品的第一刻蚀气体源216。另一种气体源可以是为选择性刻蚀提供适当化学品的第二刻蚀气体源213。气体排出装置218包括压力控制阀219和排气泵220，且从等离子体室204内清除微粒并保持等离子体室204内的特定压力。
温度控制器280通过控制加热器电源284来控制提供于卡盘电极208内的加热器282的温度。等离子体处理系统200也包括电控电路270。该控制电路270可以控制温度控制器280，气体源210，偏压功率控制器255和TCP功率控制器250。这些控制器中的一个或者一个以上可以集成到控制电路中。等离子体处理系统200也可以具有终端检测器260。
图3A和图3B示出了计算机系统，其适合于执行用于本发明的一种或者一种以上具体实施方式中的控制电路270。图3A示出了计算机系统300的一种可能的实物形态。当然，该计算机系统可以具有范围从集成电路，印制电路板，和微型手持式装置直至大型超级计算机的许多实物形态。计算机系统300包括监控器302，显示器304，外壳306，盘驱动器308，键盘310和鼠标312。盘314是用于向计算机系统300和从计算机系统300传输数据的计算机可读介质。
图3B为计算机系统300的一个框图示例。连接于系统总线320的是各种广泛的子系统。处理器322(也被称为中央处理单元，或者CPU)耦合于包括存储器324的存储设备。存储器324包括随机存取存储器(RAM)和只读存储器(ROM)。在本领域众所周知，ROM用于向CPU单向传输数据和指令且ROM典型地用于以双向的方式传输数据和指令。这些类型的存储器都可以包括以下所描述的任何适宜类型的计算机可读介质。固定盘326也双向耦合于CPU322；其提供额外的数据存储容量且也可以包括以上所描述的任何计算机可读介质。固定盘326可以用于存储程序、数据和诸如此类且是典型的慢于初级存储的二级存储器介质(例如硬盘)。应注意的是：存储于固定盘326内的信息在适当的情况下也可以作为虚拟内存以标准形式并入存储器324中。可移动盘314可以表现为以下描述的任何计算机可读介质。
CPU322也耦合于各种输入/输出设备，例如显示器304、键盘310、鼠标312和扬声器330。通常，输入/输出设备可以为以下中的任何：视频显示器、跟踪球、鼠标、键盘、麦克风、触控式显示器、转换器读卡器、磁性或纸带阅读机、平板电脑、唱针、声音或书写识别器、生物测定阅读器或者其他计算机。CPU322可选择地可以耦合于其它计算机或者使用网络接口340的远程通信网络。用这种网络接口，可以考虑到在执行以上所描述的方法步骤中CPU可以接收来自于网络的信息，或者可以向网络输出信息。此外，本发明的方法具体实施方式可以单独在CPU322上执行或者可以通过网络(例如与分享一部分操作的远程CPU连接的互联网)来执行。
此外，本发明的具体实施方式进一步涉及设置有计算机可读介质的计算机存储产品，计算机可读介质上具有用于执行各种计算机应用操作的计算机代码。介质和计算机代码可以是那些为本发明的目的特别设计和创建的，或者它们可以是对于那些计算机软件领域的技术人员来说公知和可得到的种类。有形的计算机可读介质的例子包括(但不限于)：例如硬盘、软盘和磁带的磁介质；例如CD-ROM和全息设置的光学介质；例如软光盘的磁性光学介质；和专门用于存储和执行程序代码的硬件设备，例如特定用途集成电路(ASIC)，可编程逻辑设备(PLD)以及ROM和RAM设备。计算机代码的例子包括由编译器制作的机器代码，和包含通过使用解释程序的计算机执行的较高水平的代码的文档。计算机可读介质也可以是计算机代码，其由具体为载波的计算机数据信号来传输且代表可由处理器执行的指令序列。
为有助于理解本发明，图4A-4E为根据本发明的一种具体实施方式处理的堆栈的示意图。图4A为具有衬底410的堆栈400的剖面示意图，在衬底410之上提供了中间层420。特征层430位于中间层420之上。在这种具体实施方式中，特征层430为多晶硅，其可以用于形成栅极。间隔层440形成于特征层430之上。间隔层440具有水平表面450和侧壁表面460，侧壁表面460在此例中为垂直表面。虽然中间层420示出于衬底410上，但是在其它具体实施方式中也可以有任意数量的中间层位于衬底410之上。在一种没有中间层的具体实施方式中，特征层430可以形成于衬底的表面。
在将衬底410置于等离子体室之前，等离子体处理室的室壁涂覆有薄的氧化硅层(步骤102)。在该过程的一个示例中为SiCl4，O2和He的工艺气体被提供于没有衬底的室中。该工艺气体被转换为等离子体。该等离子体在室壁上提供氧化硅涂层。
衬底410被置于等离子体室204中(步骤104)，在图2中衬底410显示为晶片206。等离子体氧化处理被提供于该晶片(步骤108)。在此示例中，通过将200sccm的压强为10毫托的O2提供于室中的方式将等离子体氧化处理气体提供于室。等离子体氧化处理气体通过从TCP电源251以13.6MHz向TCP线圈253提供1000瓦特和从偏压电源256提供100伏特的偏压的方式形成为等离子体，同时静电吸盘(ESC)保持在60℃的温度。当等离子体氧化处理完成，停止等离子体氧化处理气体的流动。如图4B所示，等离子体氧化处理在间隔层440上形成氧化硅涂层470。氧化硅涂层470具有在间隔层的水平表面上的水平涂层474和在间隔层的侧壁表面上的侧壁涂层478。氧化硅层涂层可以非常薄，但为了说明的目的没有按比例画。
在其它具体实施方式中，更长的等离子体氧化处理可以用于生成更厚的氧化硅涂层。在其它具体实施方式中，优选地，偏压大于25伏特。优选地用于等离子体氧化处理的气体实质上由氧气或者氧气和惰性稀释剂组成。更优选地用于等离子体氧化处理的气体实质上由氧气组成。
提供了各向异性主刻蚀，其关于间隔层的侧壁表面和氧化硅涂层的侧壁涂层有选择地刻蚀间隔层和氧化硅涂层的水平表面(步骤112)。优选地各向异性主刻蚀对氧化硅具有低选择性或者无选择，以便氧化硅和间隔层以大约相同的速率被刻蚀，且能够迅速地突破水平表面上的氧化硅涂层。各向异性主刻蚀的一个示例将提供包括CF4、HBr和O2的压强为2-10毫托的主刻蚀气体。提供了200-600瓦特的TCP电源，具有50-200伏特的偏压。在这一示例中，如图4C所示，各向异性主刻蚀将氧化硅涂层470的全部水平部分刻蚀掉且刻蚀掉间隔层440的水平部分中的至少一些，留下间隔层440的侧壁表面上的氧化硅涂层的侧壁涂层478。
相对于氧化硅层有选择地刻蚀间隔层(步骤116)以便侧壁涂层保护间隔层的侧壁表面。优选地，该刻蚀相对于氧化硅层高度地有选择地刻蚀间隔层。在此示例中，如图4D所示，该选择性刻蚀将间隔层的剩余水平部分刻蚀掉。所得结构提供了具有垂直侧壁的间隔。在另一示例中各向异性主刻蚀也可以用于刻蚀间隔层。提供包括CF4、HBr和O2的压强为2-10毫托的刻蚀气体且供应200-600瓦特的TCP功率并具有50至200伏特的偏压可以用于实现该刻蚀。相对于侧壁涂层的垂直表面该刻蚀有选择地刻蚀间隔层的水平表面。
然后晶片可以从等离子体处理室中移出(步骤120)。在晶片移出后清洁该室(步骤124)。因此，在这种具体实施方式中，每一晶片被添加到室中之前该室被涂覆且在每一晶片从该室移出之后该室被清洁。这些步骤提高了可重复性和均匀性。随后的处理步骤用于进一步形成半导体器件，例如使用该间隔作为离子注入掩膜或者刻蚀掩膜。
如果氧化硅涂层残余且希望去除这一涂层，可以使用随后的清除步骤。这一清除步骤将优选地关于间隔层对氧化硅是高度地选择性的。这一清除步骤的一个示例将使用例如DHF浸渍的湿式清洁。图4E示出了氧化硅涂层被去除后的堆栈。如果氧化硅涂层足够薄，一些具体实施方式将不使用清除步骤且允许氧化硅涂层保留。
在这一示例中，氧化硅涂层允许间隔层的水平部分去除，而保护间隔层的垂直侧壁，以形成具有垂直侧壁和最小根底(footing)的间隔。此外，氧化硅涂层保护间隔层侧壁不被侧向刻蚀，因此提供了间隔层侧壁的改进了的CD控制。已发现没有氧化硅涂层，根底的去除会导致间隔层侧壁的侧向刻蚀。氧化硅涂层没有按比例画出，因为优选地氧化硅涂层足够薄以避免根底，然而这一薄涂层将更难显示。
此外，相信等离子体氧化处理提供足够的偏压以导致从间隔层溅射硅，涂覆间隔层的侧壁表面以增加间隔层的侧壁的CD，同时形成氧化硅涂层。
在另一种具体实施方式中，可以调谐等离子体氧化处理以根据到晶片中心的距离提供氧化硅涂层的不同厚度。氧化硅涂层厚度的这一变化可以用于弥补其它根据到晶片中心的径向距离变化的工艺。这样的调整可以通过在晶片的中心和边缘提供不同的功率或者在晶片的中心和边缘提供不同的气体浓度或气体量，或者改变其它参数来实现或可以是得到的工艺特征。
在一种优选的实施方式中，在晶片被置于等离子体刻蚀室中之前，该室涂覆有氧化硅层。在这种具体实施方式中，可以从室壁喷溅硅以在间隔层上形成氧化硅层。
在另一种具体实施方式中含硅间隔层优选地为氮化硅、硅或者碳化硅。
POT氧化物提供特别的钝化，其保护间隔的顶部轮廓且防止主刻蚀中间隔CD损失和过刻蚀。由于顶部间隔材料由氧化物钝化，所以底部间隔材料可以在不影响顶部轮廓的情况下调整。没有POT氧化物，当底部轮廓重新成形时顶部间隔轮廓通常将被刻蚀，这导致CD损失。
虽然本发明以一些优选的具体实施方式描述，但存在改变，置换，润饰，和替代等同，这些落入本发明的保护范围内。也应当注意到存在许多实施本发明的方法和装置的可选择的方式。因此意欲将随后附上的权利要求解释为包括这些改变、置换，各种替代等同同样地落入本发明的真正精神和保护范围内。

Claims (12)

1.在衬底上方从具有水平表面和侧壁表面的非氧化硅的含硅的间隔层形成间隔的方法，包括： 
（a）在将衬底置于等离子体刻蚀室之前在所述等离子体刻蚀室表面上方形成氧化硅层； 
（b）提供等离子体氧化处理以在所述间隔层上形成氧化硅涂层，其中所述氧化硅涂层提供所述间隔层的所述水平表面上的水平涂层和所述间隔层的所述侧壁表面上的侧壁涂层,其中所述提供等离子体氧化处理，包括： 
提供氧等离子体；和 
溅射硅以与所述氧等离子体形成氧化硅，其中所述等离子体氧化处理从所述等离子体刻蚀室溅射氧化硅以为所述等离子体氧化处理中形成的所述氧化硅层提供硅； 
（c）提供各向异性主刻蚀，其相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面；和 
（d）刻蚀所述间隔层，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面。 
2.根据权利要求1所述的方法，进一步包括： 
在提供所述等离子体氧化处理之前将所述衬底置于等离子体刻蚀室中，其中所述室具有天线；和 
在刻蚀所述间隔层后将所述衬底从所述等离子体刻蚀室中移除，其中所述提供等离子体氧化处理、提供各向异性主 刻蚀和刻蚀所述间隔层在使用所述天线的相同的所述等离子体刻蚀室中进行。 
3.根据权利要求2所述的方法，其中所述提供等离子体氧化处理包括所述溅射硅，其包括向所述衬底提供大于25伏特的偏压。 
4.根据权利要求2所述的方法，其中所述提供氧等离子体，包括： 
提供实质上由氧，或者氧和惰性稀释剂组成的氧化气体；和 
从所述氧化气体形成等离子体。 
5.根据权利要求4所述的方法，其中所述间隔层为硅或者氮化硅中的一种。 
6.根据权利要求1所述的方法，进一步包括在刻蚀所述间隔层后且从所述等离子体刻蚀室移除所述衬底前，去除所述氧化硅涂层。 
7.根据权利要求1所述的方法，进一步包括； 
从所述等离子体刻蚀室移除所述衬底；和 
在所述衬底移除后清洁所述等离子体刻蚀室表面，其中于所述刻蚀室表面上方形成所述氧化硅层被重复执行，然后将每一衬底置于所述等离子体刻蚀室中，且在每一移除所述衬底后，重复执行所述清洁所述等离子体刻蚀室表面。 
8.根据权利要求1所述的方法，其中所述提供氧等离子体，包括： 
提供实质上由氧组成的氧化气体；和 
从所述氧化气体形成等离子体。 
9.根据权利要求8所述的方法，其中所述间隔层为硅或者氮化硅。 
10.在多个衬底上方从具有水平表面和侧壁表面的非氧化硅的含硅的间隔层形成间隔的方法，包括： 
（a）将具有含硅而非氧化硅的间隔层的所述多个衬底中的一个衬底置于等离子体刻蚀室中，然后提供等离子体氧化处理，其中所述室具有天线； 
（b）提供等离子体氧化处理以在所述间隔层上方形成氧化硅涂层，其中所述氧化硅涂层在所述间隔层的所述水平表面上提供水平涂层和在所述间隔层的所述侧壁表面上提供侧壁涂层，包括： 
提供氧等离子体；和 
提供溅射硅以与氧等离子体形成氧化硅或者将所述间隔层的硅转化成氧化硅中的至少一者； 
（c）提供各向异性主刻蚀，其相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面； 
（d）刻蚀所述间隔层，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面； 
（e）在刻蚀所述间隔层后从所述等离子体刻蚀室移除所述衬底，其中所述提供等离子体氧化处理、提供所述各向异性主刻蚀和刻蚀所述间隔层在具有天线的相同的所述等离子体刻蚀室进行； 
（f）重复步骤（a）至（e）直到所述多个衬底中的每一个被处理。 
11.根据权利要求10所述的方法，进一步包括： 
在等离子体刻蚀室表面上方形成氧化硅层，然后将所述衬底置于所述等离子体刻蚀室中；和 
所述衬底移除后清洁所述等离子体刻蚀室表面，其中所述在等离子体刻蚀室表面上方形成氧化硅层被重复执行，然后将所述多个衬底中的每一个衬底置于所述等离子体刻蚀室中，每一从所述室移除所述多个衬底中的衬底后，重复执行所述清洁所述等离子体刻蚀室表面。 
12.一种用于在多个衬底上方从具有水平表面和侧壁表面的非氧化硅的含硅的间隔层形成间隔的装置，包括： 
等离子体处理室，包括： 
形成等离子体处理室壳体的室壁； 
衬底支撑，用于支撑所述等离子体处理室壳体内的衬底； 
调压器，用于调节所述等离子体处理室壳体中的压力； 
至少一个天线，用于向所述等离子体处理室壳体提供能量以维持等离子体； 
至少一个偏压电极，用于提供偏压； 
进气口，用于将气体提供进所述等离子体处理室壳体；和 
排气口，用于将气体排出所述等离子体处理室壳体； 
与所述进气口流体连通的气体源，包括： 
氧气体源；和 
各向异性刻蚀气体源； 
可控地与该气体源、所述至少一个天线和至少一个偏压电极连接的控制器，包括： 
至少一个处理器；和 
计算机可读介质，包括： 
用于在提供所述等离子体氧化处理前将所述多个衬底中具有间隔层的衬底置于等离子体刻蚀室内的计算机可读代码； 
用于提供等离子体氧化处理以在所述间隔层上形成氧化硅涂层的计算机可读代码，其中所述氧化硅涂层提供水平涂层于所述间隔层的所述水平表面上和提供侧壁涂层于所述间隔层的所述侧壁表面上，包括： 
用于提供氧等离子体的计算机可读代码；和 
用于提供溅射硅以用所述氧等离子体形成氧化硅或者将所述间隔层的硅转化为氧化硅中的至少一者的计算机可读代码； 
用于提供各向异性主刻蚀的计算机可读代码，该各向异性主刻蚀相对于所述间隔层的侧壁表面和所述氧化硅涂层的所述侧壁涂层有选择地刻蚀所述间隔层和氧化硅涂层的水平表面； 
用于刻蚀所述间隔层的计算机代码，其中所述氧化硅涂层的所述侧壁涂层保护所述间隔层的侧壁表面； 
用于在刻蚀所述间隔层后从所述等离子体刻蚀室移除所述衬底的计算机可读代码，其中所述提供等离子体氧化处理、提供所述各向异性主刻蚀和刻蚀所述间隔层在具有所述天线的相同的所述等离子体刻蚀室进行。 
CN200980153702.0A 2009-01-07 2009-12-22 通过等离子体氧化处理的轮廓和cd均匀性控制 Expired - Fee Related CN102272902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/350,060 2009-01-07
US12/350,060 US8298949B2 (en) 2009-01-07 2009-01-07 Profile and CD uniformity control by plasma oxidation treatment
PCT/US2009/069291 WO2010080654A2 (en) 2009-01-07 2009-12-22 Profile and cd uniformity control by plasma oxidation treatment

Publications (2)

Publication Number Publication Date
CN102272902A CN102272902A (zh) 2011-12-07
CN102272902B true CN102272902B (zh) 2014-05-21

Family

ID=42311983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153702.0A Expired - Fee Related CN102272902B (zh) 2009-01-07 2009-12-22 通过等离子体氧化处理的轮廓和cd均匀性控制

Country Status (6)

Country Link
US (2) US8298949B2 (zh)
KR (1) KR101652138B1 (zh)
CN (1) CN102272902B (zh)
SG (2) SG196791A1 (zh)
TW (1) TWI493655B (zh)
WO (1) WO2010080654A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
CN103021846A (zh) * 2011-09-20 2013-04-03 上海华虹Nec电子有限公司 三极管开口的制备方法
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming
US9111746B2 (en) * 2012-03-22 2015-08-18 Tokyo Electron Limited Method for reducing damage to low-k gate spacer during etching
CN103531473B (zh) * 2012-07-02 2016-09-21 中国科学院微电子研究所 氧化硅及氮化硅双层复合侧墙的刻蚀方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
US9165765B1 (en) * 2014-09-09 2015-10-20 Tokyo Electron Limited Method for patterning differing critical dimensions at sub-resolution scales
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US20160362782A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gas dispenser and deposition apparatus using the same
US9640409B1 (en) * 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
CN106654520A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 制备全息天线的固态等离子二极管制造方法
CN106783559B (zh) * 2016-12-20 2019-09-24 西安科锐盛创新科技有限公司 基于SPiN二极管的频率可重构套筒偶极子天线制备方法
CN106876871A (zh) * 2016-12-20 2017-06-20 西安科锐盛创新科技有限公司 SiGe基频率可重构套筒偶极子天线的制备方法
CN106654521A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法
CN106602216A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 基于SiGe基异质结频率可重构全息天线的制备方法
CN106816686A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 基于异质SiGeSPiN二极管的可重构偶极子天线的制备方法
CN106785334A (zh) * 2016-12-20 2017-05-31 西安科锐盛创新科技有限公司 具有SiO2保护作用的pin二极管及其制备方法
CN106816683A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 用于u波段可重构环形天线的spin二极管的制造方法
CN106816684A (zh) * 2016-12-20 2017-06-09 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Ge基等离子pin二极管制备方法
CN106602215A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 用于可重构全息天线的SiGe基等离子pin二极管的制备方法
CN106602214A (zh) * 2016-12-20 2017-04-26 西安科锐盛创新科技有限公司 基于GaAs/Ge/GaAs异质结构的频率可重构全息天线制备方法
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10446394B2 (en) 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
CN110128169B (zh) * 2019-05-10 2021-05-18 济南大学 采用钙离子掺杂的SiO2膜对压电陶瓷表面进行改性的方法及其应用
KR20220095864A (ko) 2020-12-30 2022-07-07 박동찬 매일밴드
KR20220095890A (ko) 2020-12-30 2022-07-07 노성혁 매일밴드

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US6232233B1 (en) * 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6797188B1 (en) * 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6190961B1 (en) * 1999-09-22 2001-02-20 International Business Machines Corporation Fabricating a square spacer
US6391732B1 (en) * 2000-06-16 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned, L-shaped sidewall spacers
US6261913B1 (en) * 2000-08-23 2001-07-17 Micron Technology, Inc. Method for using thin spacers and oxidation in gate oxides
US6886491B2 (en) * 2001-03-19 2005-05-03 Apex Co. Ltd. Plasma chemical vapor deposition apparatus
US7816188B2 (en) * 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US6842147B2 (en) * 2002-07-22 2005-01-11 Lam Research Corporation Method and apparatus for producing uniform processing rates
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US7273638B2 (en) * 2003-01-07 2007-09-25 International Business Machines Corp. High density plasma oxidation
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7851369B2 (en) * 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
KR100796742B1 (ko) * 2006-08-02 2008-01-22 삼성전자주식회사 반도체 장치의 제조 방법
KR101070568B1 (ko) * 2006-09-29 2011-10-05 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI340432B (en) * 2007-04-03 2011-04-11 Nanya Technology Corp Process flow of dynamic random access memory
WO2009057838A1 (en) * 2007-11-01 2009-05-07 Eugene Technology Co., Ltd Apparatus for surface-treating wafer using high-frequency inductively-coupled plasma
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment

Also Published As

Publication number Publication date
KR20110114559A (ko) 2011-10-19
US8671878B2 (en) 2014-03-18
US20130025785A1 (en) 2013-01-31
TWI493655B (zh) 2015-07-21
TW201034116A (en) 2010-09-16
CN102272902A (zh) 2011-12-07
WO2010080654A2 (en) 2010-07-15
KR101652138B1 (ko) 2016-08-29
SG172097A1 (en) 2011-07-28
US8298949B2 (en) 2012-10-30
US20100173496A1 (en) 2010-07-08
SG196791A1 (en) 2014-02-13
WO2010080654A3 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
CN102272902B (zh) 通过等离子体氧化处理的轮廓和cd均匀性控制
CN102187435B (zh) 使用等离子体增强氧化钝化的硅蚀刻
US9018098B2 (en) Silicon etch with passivation using chemical vapor deposition
CN102027577B (zh) 选择性的感应双图案化
US7226868B2 (en) Method of etching high aspect ratio features
KR20210019986A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI473161B (zh) 於蝕刻大縱橫比結構時用以降低微負載效應的方法
CN100362632C (zh) 干蚀刻方法
CN102272886B (zh) 用于形成阵列双图案的间隔物
WO2008157018A1 (en) Minimization of mask undercut on deep silicon etch
SG183602A1 (en) Wiggling control for pseudo-hardmask
CN104392906A (zh) 垂直形貌修整
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
CN101485006B (zh) 相变合金蚀刻
JP2007528610A (ja) ラインエッジラフネス制御
CN108573867B (zh) 硅深孔刻蚀方法
US9418869B2 (en) Method to etch a tungsten containing layer
US20220319813A1 (en) Processing Chamber With Multiple Plasma Units
CN109216160B (zh) 边缘粗糙度减小
CN105097440A (zh) 一种深硅刻蚀方法
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
WO2019168535A1 (en) Silicon-based deposition for semiconductor processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20141222

EXPY Termination of patent right or utility model