CN102272886B - 用于形成阵列双图案的间隔物 - Google Patents
用于形成阵列双图案的间隔物 Download PDFInfo
- Publication number
- CN102272886B CN102272886B CN200980153701.6A CN200980153701A CN102272886B CN 102272886 B CN102272886 B CN 102272886B CN 200980153701 A CN200980153701 A CN 200980153701A CN 102272886 B CN102272886 B CN 102272886B
- Authority
- CN
- China
- Prior art keywords
- inorganic layer
- deposit
- mask
- organic mask
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000059 patterning Methods 0.000 title claims description 58
- 125000006850 spacer group Chemical group 0.000 title abstract 3
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000008439 repair process Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 6
- 239000010410 layer Substances 0.000 description 83
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 238000009616 inductively coupled plasma Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 238000000151 deposition Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000008021 deposition Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
提供了一种用于形成具有外周边缘区域的阵列区域的方法，其中衬底配置为处于刻蚀层之下，所述刻蚀层配置为处于限定所述阵列区域和覆盖整个所述边缘区域的有图案的有机掩膜之下。修整所述图案化的有机掩膜。在所述图案化的有机掩膜上淀积无机层，其中，所述有机掩膜的所述被覆盖的边缘区域上的所述无机层的厚度大于所述有机掩膜的所述阵列区域上的所述无机层的厚度。向下刻蚀所述无机层以暴露所述有机掩膜且在所述阵列区域形成无机间隔物，同时保留所述有机掩膜在边缘区域不暴露。剥除暴露于所述阵列区域的所述有机掩膜，同时保留所述无机间隔物处于所处位置且保护在所述边缘区域的所述有机掩膜。
Description
背景技术
本发明涉及半导体器件的形成。
在半导体晶片处理中，半导体器件的特征使用公知的图案和刻蚀工艺被限定在晶片中。在这些工艺中，光刻胶(PR)材料淀积于晶片上然后通过暴露于经掩膜版的光。掩膜版通常为经典型的特征几何图案化的玻璃板，特征几何图案阻止光穿过掩膜版。
穿过掩膜版以后，光接触光刻胶材料的表面。光改变光刻胶材料的化学成分，从而显影液能够去除部分光刻胶材料。在光刻胶材料为正性的情况下，去除暴露区域，在光刻胶材料为负性的情况下，去除非暴露区域。其后，刻蚀晶片以去除不再被光刻胶材料保护的区域的下层的材料，且从而在晶片中限定所需要的特征。
发明内容
要实现以上所述目标且依据本发明的目的，本发明提供了一种用于形成具有外周边缘区域的阵列区域的方法，其中衬底配置于刻蚀层之下，所述刻蚀层配置于限定所述阵列区域和所述边缘区域的图案化的有机掩膜之下。所述图案化的有机掩膜被修整了。在所述图案化的有机掩膜上淀积无机层，所述有机掩膜的所述边缘区域上的所述无机层的厚度大于所述有机掩膜的所述阵列区域上的所述无机层的厚度。向下刻蚀所述无机层以暴露所述有机掩膜且在所述阵列区域形成无机间隔物，同时保留所述有机掩膜在边缘区域不暴露。剥除暴露于所述阵列区域的所述有机掩膜，同时保留所述无机间隔物于所处位置且保护在所述边缘区域的所述有机掩膜。
在本发明的另一种表现方式中，提供了一种用于形成具有外周边缘区域的阵列区域的装置，其中衬底配置于刻蚀层之下，所述刻蚀层配置于限定所述阵列区域和所述边缘区域的图案化的有机掩膜之下。等离子体处理室被提供了，其包括形成等离子体处理室壳体的室壁，用于支撑所述等离子体处理室壳体内的衬底的衬底支撑件，用于调节所述等离子体处理室壳体内的压强的调压器，用于向所述等离子体处理室壳体提供能量以维持等离子体的至少一根天线，用于提供偏压的至少一个偏压电极，用于向所述等离子体处理室壳体中提供气体的进气口，和用于从所述等离子体处理室壳体中排出气体的排气口。气体源与所述进气口流体连通且包括整理气体源、无机层淀积气体源、向下刻蚀气体源，和剥除气体源。控制器可控地连接于所述气体源、所述至少一个天线和至少一个偏压电极，且包括至少一个处理器和计算机可读介质。计算机可读介质包括用于整理所述图案化的有机掩膜的计算机可读代码；用于在所述图案化的有机掩膜上淀积无机层的计算机代码，其中，所述有机掩膜的在所述边缘区域上的所述无机层的厚度大于所述有机掩膜的在所述阵列区域上的所述无机层的厚度；用于向下刻蚀所述无机层以暴露所述有机掩膜并在所述阵列区域形成无机间隔物，同时保留所述边缘区域上的所述有机掩膜不暴露的计算机可读代码；和用于剥除暴露于所述阵列区域的所述有机掩膜，同时保留所述无机间隔物于所处位置且保护在所述边缘区域的所述有机掩膜的计算机代码。
本发明的这些和其它特征将在下文的具体实施方式中结合附图进行更详细的描述。
附图说明
本发明以附图部分的图例进行示例式而非限制式的描述，附图中相同的数字标号指代类似的元件，且其中：
图1为可以用于本发明的具体实施方式中的方法的高阶流程图。
图2A-L为依据本发明的一种具体实施方式处理的硅晶片的一个示例的部分的俯视图。
图3A-L为图2A-L的放大剖视图。
图4示出了可以用于实现本发明的处理工具。
图5A和图5B示出了计算机系统，其适于实现用于本发明的一种具体实施方式中使用的控制电路的控制器。
图6为用于本发明的一种具体实施方式中使用的淀积无机层的两个步骤过程的流程图。
图7A-B为根据图6所示的过程处理的堆栈(stack)的一部分的原理剖视图。
具体实施方式
本发明现在将参照附图中所示出的一些优选的具体实施方式进行详细描述。在随后的描述中，许多具体细节被阐述以便充分理解本发明。然而，对本领域的技术人员而言，显然没有这些具体细节的一些或者全部本发明也可以实施。在其它实施例中，为了避免不必要地模糊本发明，公知的工序和/或结构没有详细描述。
为便于理解，图1为可以用于本发明的一种具体实施方式中的方法的高阶流程图，其提供了用于刻蚀无机刻蚀层的阵列区域和边缘区域的方法。将晶片放置于电感耦合TCP室中，该晶片配置于无机刻蚀层之下，无机刻蚀层配置于无机掩膜层之下，无机掩膜层配置于图案化的有机掩膜之下，有机的图案化的掩膜限定阵列区域和边缘区域(步骤104)。有机的图案化的掩膜运用横切(lateraltrim)进行修整(步骤108)。将无机层淀积于有机掩膜层之上(步骤112)。该淀积在有机掩膜的边缘区域上提供了较有机掩膜的阵列区域上更大的厚度。然后向下刻蚀该无机淀积层，以便有机掩膜在阵列区域暴露出来，同时有机掩膜在边缘区域不暴露(步骤116)。通过在边缘区域较阵列区域提供更厚的淀积的方式，仅暴露在阵列区域的有机掩膜同时留下在边缘区域的有机掩膜是可能的。无机淀积层的向下刻蚀导致在与有机掩膜的线相邻的阵列区域形成间隔物。有机掩膜仅在阵列区域被剥除，仅在阵列区域留下无机淀积层的间隔物(步骤120)。有机掩膜仅在阵列区域被剥除的原因是由于先前步骤导致有机掩膜在阵列区域是暴露的，同时有机掩膜在边缘阵列区域是不暴露的。该间隔物被用作刻蚀掩膜以刻蚀无机层，同时保护边缘区域免受刻蚀(步骤124)。该刻蚀也可以将边缘区域上的剩余淀积无机层刻蚀掉。既然在边缘区域上的淀积无机层被刻蚀掉，那么在边缘区域上有机掩膜可以用剥除步骤剥除掉(步骤126)。图案化的有机线端(EOL)去除，然后边缘保护掩膜在晶片上形成(步骤128)。图案化的有机线端(EOL)去除和边缘保护掩膜暴露了该线的两端和该边缘区域，以允许EOL的去除和该边缘区域的刻蚀，却覆盖了阵列区域的余下部分，该EOL缩短了相邻的阵列线。图案化的合成(集成)有机EOL和边缘保护区域掩膜可以暴露部分阵列区域，以允许线端在阵列区域的刻蚀。用这种方法，既然EOL和边缘都用单一的掩膜刻蚀，那么归因于去除光刻步骤的有效成本节约能够得以实现。执行随后的刻蚀步骤(步骤132)，其刻蚀无机层在边缘区域和阵列区域的部分，该部分由有机EOL和边缘保护区域掩膜暴露出来。剥除有机EOL和边缘保护掩膜(步骤136)。然后对刻蚀层进行刻蚀(步骤140)。
例子
在本发明的一种实施例中，提供了晶片。图2A为硅晶片样本的一部分的俯视图。图3A为沿硅晶片204剖切线3A-3A的放大剖视图，硅晶片204上形成有氮化硅(SiN)层208，氮化硅(SiN)层208上形成有非晶碳层212，非晶碳层212上形成有氧化物垫层216，氧化物垫层216上形成有第二SiN层220，第二SiN层220上形成有底部抗反射涂层(BARC)224，底部抗反射涂层(BARC)224上形成有图案化的有机掩膜(228)。图2A中的俯视图示出了阴影部分的图案化的有机掩膜228，和非阴影的暴露的BARC224。图案化的有机掩膜228限定阵列区域304和边缘区域312，其中阵列区域304由相对薄的和具有较密集的线图案的线308限定，边缘区域312具有大的覆盖面积而没有密集线图案。
晶片204可以放置于处理室中(步骤104)。图4示出了可以用于实施本发明的处理工具。图4为包括等离子体处理工具401的等离子体处理系统400的示意图。等离子体处理工具401为电感耦合等离子体刻蚀工具，且包括其中具有等离子体处理室404的等离子体反应装置402。变压器耦合功率(TCP)控制器450和偏压功率控制器455分别地控制对生成于等离子体室404内的等离子体424产生影响的TCP电源451和偏压电源456。
TCP功率控制器450为TCP电源451设置设定值，TCP电源451配置为将13.56MHz的射频信号，经由TCP匹配网络452调谐，再提供至靠近等离子体室404的TCP线圈453。RF透明窗454用于将TCP线圈453与等离子体室404隔开，同时允许能量从TCP线圈453传输到等离子体室404。
偏压功率控制器455为偏压电源456设置设定值，偏压电源456配置为将RF信号，经由偏压匹配网络457调谐，提供至位于等离子体室404内的卡盘电极408，卡盘电极408于电极408之上产生直流(DC)偏压，电极408适于接收待处理的衬底406，例如半导体晶片工作件或者晶片上的刻蚀层。
气体供应机构或者气体源410包括连接有气体歧管417的一个或多个气体源416，通过气体歧管417以将工艺所需要的适当的化学物质提供至等离子体室404的内部。气体排出机构418包括压力控制阀419和排气泵420且将微粒从等离子体室内去除以及保持等离子体室404内的特定压力。
温度控制器480通过控制冷却电源484控制设置于卡盘电极408之内的冷却再循环系统的温度。等离子体处理系统也包括电控电路470。等离子体处理系统也可以具有终端检测器。
图5A和5B示出了计算机系统500，其适于作为本发明的具体实施方式所使用的控制电路470的控制器。图5A示出了该计算机系统的一种可能的实物形态。当然，该计算机系统可以具有许多实物形态，其范围从集成电路、印制电路板和小的手持装置直到大型超级计算机。计算机系统500包括监控器502、显示器504、壳体506、盘驱动器508、键盘510和鼠标512。盘514为用于将数据传输进出于计算机系统500的计算机可读介质。
图5B为计算机系统500的示例框图。连接于系统总线520的是广泛的各种子系统。处理器522(也被称为中央处理单元，或CPU)耦合于包括存储器524在内的存储装置。存储器524包括随机存取存储器(RAM)和只读存储器(ROM)。如本领域所公知，ROM用于将数据和指令单向传输给CPU，而RAM典型地用于以双向的方式传输数据和指令。这些类型的存储器都可以包括以下所描述的任何适宜的计算机可读介质。固定盘526也双向耦合于CPU522；它提供了额外的数据存储容量，且也可以包括以下所描述的任何计算机可读介质。固定盘526可以用于存储程序、数据和诸如此类且是慢于主存储器的二级存储器介质(例如硬盘)。应注意，保存于固定盘526内的信息在适当的情况下可以作为虚拟内存以标准式样并入存储器524中。移动盘514可以采用以下所描述的任何计算机可读介质的形式。
CPU522也耦合于各种输入/输出装置，例如显示器504、键盘510、鼠标512和扬声器530。通常，输入/输出装置可以为任何：视频显示器、跟踪球、鼠标、键盘、麦克风、触控式显示器、转换器读卡器、磁性或纸带阅读机、平板电脑、唱针、声音或书写识别器、生物测定阅读器或者其他计算机器件。CPU522可选择地可以耦合于其它计算机或者使用网络接口540的远程通信网络。用这种网络接口，可以考虑到在执行以上所描述的方法步骤中CPU可以接收来自于网络的信息，或者可以向网络输出信息。此外，本发明的方法具体实施方式可以单独地依据CPU522执行或者可以通过网络执行，例如通过与共享处理部分的远程CPU结合的互联网。
此外，本发明的具体实施方式进一步涉及设置有计算机可读介质的计算机存储产品，计算机可读介质上具有用于执行各种计算机实现操作的计算机代码。介质和计算机代码可以是那些为本发明的目的特别设计和创建的，或者他们可以是对于那些计算机软件领域的技术人员来说公知和可得到的种类。有形的计算机可读介质的例子包括但不限于：磁介质，例如硬盘、软盘和磁带；光学介质，例如CD-ROM和全息设备；磁性光学介质，例如软光盘；和专门用于存储和执行程序代码的硬件设备，例如专用集成电路(ASIC)、可编程逻辑设备(PLD)以及ROM和RAM设备。计算机代码的例子包括例如由编译器制作的机器代码，和包含通过使用解释程序的计算机执行的较高阶的代码的文档。计算机可读介质也可以是计算机代码，其由包含在载波中的计算机数据信号来传输且代表可由处理器执行的指令序列。
在处理室中，修整图案化的有机掩膜228(步骤108)。该修整提供了图案化的有机掩膜228的侧面刻蚀。图2B为图案化的有机掩膜228被修整后晶片的一部分的俯视图，且图3B为其横断面视图。如所见到的，掩膜线制得更薄了。在该示例中，掩膜线被修整为薄了25％以上。在该示例中，修整图案化的有机掩膜也刻蚀穿过BARC224，以便SiN层220的一部分暴露出来。
淀积无机层淀积于图案化的有机层上(步骤112)，有机掩膜的边缘区域上的淀积无机层的厚度大于有机掩膜的阵列区域上的淀积无机层的厚度。在这一示例中，淀积无机层由氧化硅基材料制成。图2C示出了氧化硅层232淀积于晶片上以后的俯视图，且图3C示出了其横断面视图。在俯视图图2C中，整个表面覆盖有淀积的氧化硅层232。线为等高线。应当注意到有机的图案化的掩膜在阵列区域的顶部上的淀积氧化硅层232的厚度240薄于图案化的有机掩膜的边缘区域312上的淀积氧化硅层232的厚度244。
虽然淀积示出为具有尖角，但是其它淀积可以具有圆角。尖角示出于本示例中只为简单起见。
在本发明的一种具体实施方式中，两步淀积方法用于提供淀积的氧化硅层，掩膜上阵列区域的淀积的氧化硅层的厚度薄于掩膜上边缘区域的淀积氧化硅层的厚度。图6为此两步方法的流程图。在第一步骤中，淀积的无机层首先使用大于50毫托的处理压强淀积于图案化的掩膜上(步骤604)。然后，淀积的无机层以小于10毫托的压强淀积(步骤608)。在这种方法的一个示例中，第一步骤(步骤604)用400瓦特的TCP提供100毫托的处理压强。提供了50sccm SiCl4和50sccm O2的淀积气体。提供了15℃的静电卡盘温度。该过程保持5秒。第二步骤使用400瓦特的TCP提供5毫托的处理压强。提供了50sccm SiCl4和50sccm O2的淀积气体。保持15℃的静电卡盘温度。该过程保持10秒。在此特定的示例中，这两淀积步骤的每一个的淀积气体化学组成是相同的。更通常地，所有的处理参数是相同的，除了不同的处理压强。
图7A为第一淀积步骤(步骤604)以后堆栈的一部分的横断面示意图。在此示例中刻蚀层716被硬掩膜层720所覆盖，在硬掩膜层720上提供了图案化的BARC层724和光刻胶掩膜728，图案化的BARC层724和光刻胶掩膜728限定了阵列区域752和边缘区域756。淀积的第一步骤已用大于50毫托的处理压强淀积了氧化硅层。该步骤形成相对厚的淀积物，该淀积物在图案化的掩膜的边缘区域的顶部的水平表面上具有厚度744且在阵列区域特征的底部具有厚度746。该步骤在侧壁上提供了具有厚度748的更薄的淀积物。在一个示例中侧壁的厚度可以小于边缘区域掩膜上淀积的无机层的厚度的一半。由于阵列区域中线的图案非常薄，淀积层侧壁的厚度影响线图案上淀积物的厚度，结果具有厚度750的阵列区域的线的顶部的厚度薄于具有厚度744的边缘区域的掩膜顶部的淀积物。单独此步骤将导致过薄的侧壁。
图7B为第二淀积步骤(步骤608)之后堆栈的一部分的横断面示意图。淀积物的第二步骤已用小于10毫托的处理压强淀积了氧化硅层。该步骤更均匀地形成淀积物于图案化的掩膜在边缘区域的顶部的水平表面上、在阵列区域的特征的底部、侧壁上、和图案化的掩膜在阵列区域的水平表面上。因此归因于第二步骤的图案化的掩膜在边缘区域的淀积层的顶部的水平表面上的额外的厚度小于归因于第二步骤的侧壁上的额外厚度的一倍半。此单独步骤将导致掩膜在阵列区域的顶部的淀积物的厚度750与掩膜在边缘区域的顶部的淀积物的厚度744大致相同，这将不允许随后的将阵列区域的掩膜暴露的向下刻蚀但却保护边缘区域的掩膜。此两步方法提供了足够厚的侧壁，同时提供了与边缘区域的厚度相比更薄的掩膜在阵列区域752的顶部的淀积厚度。
在另一种具体实施方式中，第一淀积步骤使用范围在50-200毫托的处理压强执行且第二淀积步骤使用在1-10毫托范围内的处理压强执行。在另一种具体实施方式中，第一淀积使用范围在50-200毫托的压强执行且第二淀积使用小于50毫托处理压强执行。
淀积无机层232然后被向下刻蚀(步骤116)以将在阵列区域的有机掩膜暴露，同时保留边缘区域的有机掩膜不暴露。用于本方法的一个示例方法用500瓦特的TCP和200伏特的偏压提供了2毫托的处理压强。提供了110sccmCHF3的向下刻蚀气体。保持10℃的静电卡盘温度。该过程保持10秒。图2D为淀积的无机层232向下刻蚀以后晶片的一部分的俯视图，且图3D为其横断面图。在特征底部的和在图案化的有机掩膜228的阵列区域之上淀积的无机层被刻蚀掉，暴露出SiN层220和图案化的有机掩膜228的阵列区域，同时图案化的有机掩膜228在边缘区域保持不暴露。淀积无机层232在阵列区域的向下刻蚀导致与有机掩膜在阵列区域的线相邻的淀积无机层的间隔物234形成。
剥除仅仅暴露于阵列区域的该暴露的图案化的有机掩膜228，同时保护在边缘区域的图案化的有机掩膜免受剥除(步骤120)。通过被剥除的有机掩膜228而暴露的任何BARC224也在此具体实施方式中被剥除。图2E为在阵列区域的图案化的有机掩膜和BARC被剥除以后晶片的一部分的俯视图，且图3E为其横断面图。有机掩膜和BARC在阵列区域的剥除暴露了更多的SiN层220且留下了淀积的无机材料232在阵列区域304的无机间隔物234。
然后用无机间隔物234作为掩膜，在阵列区域刻蚀SiN层(步骤124)。在边缘区域，淀积的无机层被刻蚀掉。图2F为SiN层被刻蚀以后晶片的一部分的俯视图，且图3F为其横断面图。当SiN层被刻蚀掉时氧化物垫层216暴露出来。当淀积的无机层在边缘区域被刻蚀掉，图案化的有机掩膜228在边缘区域暴露出来。
下一步，剥除步骤将去除在边缘区域的剩余的图案化的有机掩膜228和BARC224(步骤126)。图2G为在边缘区域的图案化的有机掩膜和BARC被剥除以后晶片的一部分的俯视图，且图3G为其横断面图。当在边缘区域的图案化的有机掩膜和BARC被剥除，下层的SiN220暴露出来。
然后晶片可以从室中移走。形成有机的EOL和阵列保护掩膜以覆盖阵列区域，同时在阵列区域暴露EOL时形成图案以暴露边缘区域(步骤128)。图2H为合成(集成)EOL移除和形成BARC242的有机边缘掩膜238之后的晶片的一部分的俯视图，图2H为其剖视图。
然后可以将晶片放置于相同或者不同的等离子体处理室中。在边缘区域暴露的SiN层220和图2H示出的在阵列区域形成于淀积的无机层的线端(EOL)246，利用无机材料刻蚀(步骤132)将其刻蚀掉，从而将下层的氧化物垫层216暴露出来。图2I为在边缘区域暴露的SiN层和在阵列区域的EOL被刻蚀掉以后晶片的一部分的俯视图，且图3I为其横断面视图。
有机的EOL和阵列保护掩膜以及BARC被剥除(步骤136)。图2J为EOL和阵列保护掩膜以及BARC被剥除以后晶片的一部分的俯视图，且图3J为其横断面视图。
然后刻蚀下层的刻蚀层(步骤140)。在此示例中，最接近的下层的刻蚀层为氧化物垫层。在此示例中，氧化物垫层刻蚀也去除剩余的氧化物垫层间隔物。图2K为使用SiN层作为硬掩膜将下层的刻蚀层刻蚀以后晶片的一部分的俯视图，且图3K为其横断面视图。氧化物垫层的刻蚀将下层的例如ACL或旋转碳(SoC)212的非晶碳层暴露出来。
在此示例中，氧化物垫层被用作硬掩膜以刻蚀下层的非晶碳层212。然后非晶碳层被用作掩膜以刻蚀下层的SiN层208。图2L为下层的SiN层208被刻蚀以后晶片的一部分的俯视图，且图3L为其横断面视图。SiN层的刻蚀留下硅晶片204的硅层暴露出来。在另一种具体实施方式中，硅层可以为硅晶片上的其它中间层。
此具体实施方式允许这样的淀积：淀积层的厚度在边缘区域厚于阵列区域。这允许向下刻蚀暴露阵列区域的掩膜而不暴露边缘区域的掩膜。
此具体实施方式也允许单一边缘掩膜且线端刻蚀掩膜形成为一个单一掩膜而不需要两个单独的掩膜。
通过去除掩膜，降低了光刻和随后的刻蚀及剥除步骤的总成本。
虽然本发明以一些优选的具体实施方式描述，但存在改变、置换和各种等同替代，这些落入本发明的保护范围内。也应当注意到存在许多实施本发明的方法和装置的可选择的方式。因此考虑到附后附上的权利要求被解释为包括落入本发明的真正精神和保护范围内的这些改变、置换和各种等同替代。
Claims (23)
1.一种用于形成具有外周边缘区域的阵列区域的方法，其中衬底配置为处于刻蚀层之下，所述刻蚀层配置为处于限定所述阵列区域和所述边缘区域的图案化的有机掩膜之下，包括：
修整所述图案化的有机掩膜；
在所述图案化的有机掩膜上淀积无机层，所述有机掩膜的所述边缘区域上的所述无机层的厚度大于所述有机掩膜的所述阵列区域上的所述无机层的厚度；
向下刻蚀所述无机层以暴露所述有机掩膜且在所述阵列区域形成无机间隔物，同时保留所述有机掩膜在边缘区域不暴露，其中所述无机间隔物由刻蚀后的所述无机层形成；和
剥除暴露于所述阵列区域的所述有机掩膜，同时保留所述无机间隔物处于所处位置且保护在所述边缘区域的所述有机掩膜。
2.根据权利要求1所述的方法，其中该无机层是第一无机层,在所述有机掩膜和所述刻蚀层之间配置第二无机层，进一步包括：
通过由所述第一无机层的侧壁形成的间隔物刻蚀所述第二无机层的阵列区域，其中所述刻蚀所述第二无机层也刻蚀掉所述边缘区域顶部的所述第一无机层；
去除在所述边缘区域的所述图案化的有机掩膜；
形成结合的有机线端和边缘掩膜，其覆盖所述阵列区域，同时暴露出在所述阵列区域和所述边缘区域的有机线端；
刻蚀所述有机线端和所述第二无机层的所述边缘区域；和
剥除所述有机线端和边缘掩膜。
3.根据权利要求2所述的方法，进一步包括刻蚀所述衬底。
4.根据权利要求3所述的方法，其中所述淀积所述无机层，包括：
用具有大于50毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第一部分；和
用具有小于10毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第二部分。
5.根据权利要求3所述的方法，其中所述淀积所述第一无机层，包括：
提供第一淀积，其在所述边缘区域上的所述图案化掩膜上淀积所述第一无机层，所淀积的所述无机层厚度厚于淀积于所述阵列区域上方的图案化掩膜的顶部和阵列区域上方的光刻胶图案之间间隔的底部的第一无机层；和
提供第二淀积，其中通过所述第二淀积在所述边缘区域上的所述图案化的掩膜上的另外的淀积在所述阵列区域上方的图案化掩膜的顶部、阵列区域上方的光刻胶图案之间的间隔的底部和所述有机掩膜的侧壁具有约相同的厚度。
6.根据权利要求3所述的方法，其中所述修整，所述淀积所述第一无机层，所述向下刻蚀所述第二无机层，所述剥除所述有机掩膜，所述刻蚀所述阵列区域，和所述去除在所述边缘区域的所述图案化的有机掩膜执行于单一的等离子体处理室。
7.根据权利要求5所述的方法，其中所述刻蚀所述有机线端和所述边缘区域，所述剥除所述有机线端和边缘掩膜，和所述刻蚀所述衬底执行于单一的等离子体处理室。
8.根据权利要求7所述的方法，其中所述衬底处于硅晶片上。
9.根据权利要求8所述的方法，其中所述有机掩膜为光刻胶，且其中所述第一无机层包括氧化硅基材料。
10.根据权利要求9所述的方法，其中配置于所述有机掩膜和所述刻蚀层之间的所述第二无机层包括氧化硅。
11.根据权利要求10所述的方法，其中非晶碳层配置于所述第二无机层和所述刻蚀层之间。
12.根据权利要求2所述的方法，其中所述淀积所述无机层包括：
用具有大于50毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第一部分；和
用具有小于10毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第二部分。
13.根据权利要求12所述的方法，其中使用大于50毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层，和使用小于10毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层之间的唯一不同是处理压强的不同，其它处理参数保持不变。
14.根据权利要求12所述的方法，其中使用大于50毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层，和使用小于10毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层使用相同的淀积气体化学组成。
15.根据权利要求1所述的方法，其中所述淀积所述无机层，包括：
提供第一淀积，即在所述边缘区域上的所述图案化掩膜上淀积所述无机层，所淀积的所述无机层厚度厚于淀积于所述阵列区域上方的图案化掩膜的顶部和阵列区域上方的光刻胶图案之间间隔的底部的第一无机层；和
提供第二淀积，其中通过所述第二淀积在所述边缘区域上的所述图案化掩膜上的另外的淀积在所述阵列区域上方的图案化掩膜的顶部、阵列区域上方的光刻胶图案之间的间隔的底部和所述有机掩膜的侧壁具有约相同的厚度。
16.根据权利要求1所述的方法，进一步包括刻蚀所述衬底。
17.根据权利要求2所述的方法，其中所述刻蚀所述无机层，包括：
用具有大于50毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第一部分；和
用具有小于10毫托的处理压强的工艺在所述图案化的有机掩膜上淀积所述第一无机层的第二部分。
18.根据权利要求2所述的方法，其中所述淀积所述无机层，包括：
提供第一淀积，即在所述边缘区域上的所述图案化掩膜上淀积所述无机层，所淀积的所述无机层厚度厚于淀积于所述阵列区域上方的图案化掩膜的顶部和阵列区域上方的光刻胶图案之间间隔的底部的第一无机层；和
提供第二淀积，其中通过所述第二淀积在所述边缘区域上的所述图案化掩膜上的另外的淀积在所述阵列区域上方的图案化掩膜的顶部、阵列区域上方的光刻胶图案之间的间隔的底部和所述有机掩膜的侧壁具有约相同的厚度。
19.根据权利要求1-2中任一项所述的方法，其中所述衬底处于硅晶片上。
20.根据权利要求2所述的方法，其中所述有机掩膜为光刻胶，且其中所述第一无机层包括氧化硅基材料。
21.根据权利要求2所述的方法，其中配置于所述有机掩膜和所述刻蚀层之间的所述第二无机层包括氧化硅。
22.根据权利要求2所述的方法，其中非晶碳层配置于所述第二无机层和所述刻蚀层之间。
23.根据权利要求17所述的方法，其中使用大于50毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层，和使用小于10毫托的处理压强的所述图案化的有机掩膜上的所述淀积无机层之间的唯一不同是处理压强的不同，其它处理参数保持不变。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/351,640 | 2009-01-09 | ||
| US12/351,640 US8138092B2 (en) | 2009-01-09 | 2009-01-09 | Spacer formation for array double patterning |
| PCT/US2009/069292 WO2010080655A2 (en) | 2009-01-09 | 2009-12-22 | Spacer formation for array double patterning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102272886A CN102272886A (zh) | 2011-12-07 |
| CN102272886B true CN102272886B (zh) | 2014-11-19 |
Family
ID=42317083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980153701.6A Active CN102272886B (zh) | 2009-01-09 | 2009-12-22 | 用于形成阵列双图案的间隔物 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8138092B2 (zh) |
| KR (1) | KR101698616B1 (zh) |
| CN (1) | CN102272886B (zh) |
| SG (3) | SG172098A1 (zh) |
| TW (1) | TWI502643B (zh) |
| WO (1) | WO2010080655A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101093241B1 (ko) * | 2010-12-15 | 2011-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| JP5330440B2 (ja) * | 2011-03-23 | 2013-10-30 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101949503B1 (ko) * | 2012-04-18 | 2019-02-18 | 에스케이하이닉스 주식회사 | 적층형 반도체 장치, 그 제조 방법 및 테스트 방법 |
| TWI509368B (zh) * | 2012-08-20 | 2015-11-21 | Winbond Electronics Corp | 於基底中形成圖案的方法 |
| CN103681231B (zh) * | 2012-09-03 | 2016-08-03 | 华邦电子股份有限公司 | 于基底中形成图案的方法 |
| KR20160085043A (ko) * | 2015-01-07 | 2016-07-15 | 에스케이하이닉스 주식회사 | 패턴 형성 방법 |
| CN106611701A (zh) * | 2015-10-27 | 2017-05-03 | 中微半导体设备(上海)有限公司 | 一种半导体器件的制备方法 |
| US10600648B2 (en) * | 2017-04-20 | 2020-03-24 | Lam Research Corporation | Silicon-based deposition for semiconductor processing |
| CN110600429B (zh) * | 2018-06-13 | 2020-09-15 | 联华电子股份有限公司 | 形成电容掩模的方法 |
| CN113097143B (zh) * | 2021-03-30 | 2022-03-08 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101055837A (zh) * | 2006-04-11 | 2007-10-17 | 株式会社东芝 | 半导体装置的制造方法 |
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625072B2 (ja) * | 1992-09-08 | 1997-06-25 | アプライド マテリアルズ インコーポレイテッド | 電磁ｒｆ結合を用いたプラズマ反応装置及びその方法 |
| AU2002335585B2 (en) | 2001-10-29 | 2007-08-16 | Crucell Holland B.V. | Methods and means for producing proteins with predetermined post-translational modifications |
| US7115525B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7655387B2 (en) * | 2004-09-02 | 2010-02-02 | Micron Technology, Inc. | Method to align mask patterns |
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7314835B2 (en) * | 2005-03-21 | 2008-01-01 | Tokyo Electron Limited | Plasma enhanced atomic layer deposition system and method |
| KR20070051196A (ko) | 2005-11-14 | 2007-05-17 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
| US20070238035A1 (en) * | 2006-04-07 | 2007-10-11 | Micron Technology, Inc. | Method and apparatus defining a color filter array for an image sensor |
| JP4271243B2 (ja) | 2006-04-11 | 2009-06-03 | 株式会社東芝 | 集積回路パターンの形成方法 |
| US7429533B2 (en) * | 2006-05-10 | 2008-09-30 | Lam Research Corporation | Pitch reduction |
| US7611980B2 (en) * | 2006-08-30 | 2009-11-03 | Micron Technology, Inc. | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| US7666578B2 (en) * | 2006-09-14 | 2010-02-23 | Micron Technology, Inc. | Efficient pitch multiplication process |
| KR100875662B1 (ko) * | 2007-11-02 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
-
2009
- 2009-01-09 US US12/351,640 patent/US8138092B2/en active Active
- 2009-12-22 KR KR1020117015960A patent/KR101698616B1/ko active IP Right Grant
- 2009-12-22 SG SG2011042736A patent/SG172098A1/en unknown
- 2009-12-22 SG SG10201705573TA patent/SG10201705573TA/en unknown
- 2009-12-22 SG SG2014000822A patent/SG196790A1/en unknown
- 2009-12-22 CN CN200980153701.6A patent/CN102272886B/zh active Active
- 2009-12-22 WO PCT/US2009/069292 patent/WO2010080655A2/en active Application Filing
-
2010
- 2010-01-08 TW TW099100420A patent/TWI502643B/zh not_active IP Right Cessation
-
2012
- 2012-02-09 US US13/369,651 patent/US8986492B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
| CN101055837A (zh) * | 2006-04-11 | 2007-10-17 | 株式会社东芝 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101698616B1 (ko) | 2017-01-20 |
| TWI502643B (zh) | 2015-10-01 |
| TW201030844A (en) | 2010-08-16 |
| WO2010080655A3 (en) | 2010-09-23 |
| SG196790A1 (en) | 2014-02-13 |
| US8986492B2 (en) | 2015-03-24 |
| SG10201705573TA (en) | 2017-08-30 |
| CN102272886A (zh) | 2011-12-07 |
| SG172098A1 (en) | 2011-07-28 |
| US20120138227A1 (en) | 2012-06-07 |
| KR20110117078A (ko) | 2011-10-26 |
| US8138092B2 (en) | 2012-03-20 |
| WO2010080655A2 (en) | 2010-07-15 |
| US20100178769A1 (en) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102272886B (zh) | 用于形成阵列双图案的间隔物 | |
| CN101496141B (zh) | 在蚀刻层中提供特征的方法 | |
| KR101652138B1 (ko) | 스페이서들을 형성하기 위한 장치 및 방법 | |
| CN102027577B (zh) | 选择性的感应双图案化 | |
| CN101715604B (zh) | 深硅刻蚀上掩膜底切的最小化 | |
| CN101461044B (zh) | 没有残余物的硬掩模修整 | |
| CN102640267B (zh) | 用于处理倒角边缘的方法和装置 | |
| TW512462B (en) | Integrated shallow trench isolation approach | |
| JP5475467B2 (ja) | ベベル洗浄装置及び方法 | |
| CN101584027B (zh) | 减少刻蚀过程中的线路末端缩短 | |
| CN101779277B (zh) | 用于蚀刻设在反射层下方的介电层的方法和设备 | |
| KR101882519B1 (ko) | 의사-하드마스크에 대한 위글링 제어 | |
| CN101903977A (zh) | 光刻胶两次图案化 | |
| CN101730930A (zh) | 在蚀刻高纵横比结构中降低微负载的方法 | |
| KR101888217B1 (ko) | 계단형 구조들을 형성하는 방법 | |
| JP2008512853A (ja) | 均一性を制御したエッチング | |
| CN101556920B (zh) | 高k介电材料的选择性蚀刻 | |
| CN101485006B (zh) | 相变合金蚀刻 | |
| CN102037544A (zh) | 用氦气去除浮渣 | |
| CN109216160B (zh) | 边缘粗糙度减小 | |
| TWI768026B (zh) | 用於半導體處理之矽基沉積 | |
| US11171012B1 (en) | Method and apparatus for formation of protective sidewall layer for bow reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |