TWI502643B - 陣列雙重圖案化中之分隔部形成 - Google Patents
陣列雙重圖案化中之分隔部形成 Download PDFInfo
- Publication number
- TWI502643B TWI502643B TW099100420A TW99100420A TWI502643B TW I502643 B TWI502643 B TW I502643B TW 099100420 A TW099100420 A TW 099100420A TW 99100420 A TW99100420 A TW 99100420A TW I502643 B TWI502643 B TW I502643B
- Authority
- TW
- Taiwan
- Prior art keywords
- organic mask
- inorganic layer
- mask
- peripheral region
- array
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title description 6
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000059 patterning Methods 0.000 title description 2
- 230000002093 peripheral effect Effects 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 62
- 238000000151 deposition Methods 0.000 claims description 56
- 230000008021 deposition Effects 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 33
- 238000005192 partition Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 11
- 238000009966 trimming Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 239000012530 fluid Substances 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 112
- 239000007789 gas Substances 0.000 description 23
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000037452 priming Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000410 antimony oxide Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
本發明關於半導體裝置之形成。
在半導體晶圓處理期間，係利用熟知之圖案化製程及蝕刻製程將半導體裝置之特徵部定義於晶圓上。在這些製程中，將光阻(PR,photoresist)材料沉積於晶圓上，接著將其暴露於由初縮遮罩所過濾之光源下。此初縮遮罩一般為以阻擋光透射通過初縮遮罩之例示性特徵部幾何形狀加以圖案化的玻璃平板。
在光通過初縮遮罩之後，光將接觸光阻材料之表面。光會改變光阻材料之化學組成，使顯影劑可移除部分的光阻材料。就正光阻材料而言，曝光區域將被移除；而就負光阻材料而言，未曝光區域將被移除。之後，晶圓受到蝕刻，以從不再受光阻材料保護之區域移除下層材料，從而於晶圓上定義期望之特徵部。
為實現上述且依據本發明之目的，提供一種具有環繞周邊區域之陣列區域的形成方法，其中基板配置於蝕刻層下方，蝕刻層配置於定義陣列區域及周邊區域之圖案化有機遮罩下方。修整圖案化有機遮罩。將無機層沉積於圖案化有機遮罩上，其中有機遮罩之周邊區域上方的無機層厚度大於有機遮罩之陣列區域上方的無機層厚度。回蝕無機層以暴露出有機遮罩，並於陣列區域中形成無機分隔部，而使周邊區域中的有機遮罩保持未暴露。剝除暴露於陣列區域中的有機遮罩，而使無機分隔部留在適當位置，並保護周邊區域中的有機遮罩。
在本發明之另一實施形式中，提供一種形成具有環繞周邊區域之陣列區域的設備，其中基板配置於蝕刻層下方，蝕刻層配置於定義陣列區域及周邊區域之圖案化有機遮罩下方。設有一電漿處理室，包含：一室壁，形成電漿處理室之外殼；一基板支座，支持在電漿處理室之外殼內之一基板；一壓力調節器，用以調節電漿處理室之外殼內的壓力；至少一天線，用以提供電力至電漿處理室之外殼以維持一電漿；至少一偏壓電極，用以提供偏壓；一氣體入口，用以提供氣體至電漿處理室之外殼；一氣體出口，用以從電漿處理室之外殼排出氣體。一氣體源與氣體入口流體連通，且包含一修整氣體源、一無機層沉積氣體源、一回蝕氣體源、及一剝除氣體源。一控制器以可控制之方式連結至氣體源、至少一天線、及至少一偏壓電極，且此控制器包含至少一處理器及電腦可讀媒體。電腦可讀媒體包含：將圖案化有機遮罩修整之電腦可讀碼；將無機層沉積於圖案化有機遮罩上，其中有機遮罩之周邊區域上方的無機層厚度大於有機遮罩之陣列區域上方的無機層厚度之電腦可讀碼；回蝕無機層以暴露有機遮罩，並於陣列區域中形成無機分隔部，而使周邊區域中的有機遮罩保持未暴露之電腦可讀碼；及將暴露於陣列區域中的有機遮罩剝除，而使無機分隔部留在適當位置，並保護周邊區域中的有機遮罩之電腦可讀碼。
以下將在本發明之詳細說明連同附圖中，對本發明之上述及其他特徵詳加說明。
本發明現在將參照一些較佳的實施例及舉例性附圖詳細地敘述。為了要提供本發明之全面性的了解，許多的具體的細節會在接下來的敘述中提出。然而對熟悉本技藝者，本發明在沒有這些具體細節的情況下仍可實施。在其他情況下，為了避免不必要地混淆本發明，熟知的製程步驟及/或結構並未詳細地描述。
為促進了解，圖1為可用於本發明之實施例之處理的高階流程圖，其提供無機蝕刻層之陣列區域及周邊區域的蝕刻方法。配置於圖案化有機遮罩下方之無機遮罩層下方之無機蝕刻層下方之晶圓被置入感應耦合TCP腔室中(步驟104)，其中有機圖案化遮罩定義陣列區域及周邊區域。利用側向修整將有機圖案化遮罩修整(步驟108)。無機層配置於有機遮罩層上方(步驟112)。設置於有機
遮罩之周邊區域上方之沉澱物厚度大於有機遮罩之陣列區域上方者。接著，回蝕無機沉積層以使陣列區域中的有機遮罩暴露，而周邊區域中的有機遮罩未暴露(步驟116)。藉由在周邊區域上方設置比陣列區域厚之沉澱物，可僅暴露陣列區域中的有機遮罩而留下周邊區域中的有機遮罩。無機沉積層之回蝕導致分隔部形成於陣列區域中鄰接於有機遮罩之線路。僅剝除陣列區域中的有機遮罩，僅於陣列區域中留下無機沉積層之分隔部(步驟120)。僅剝除陣列區域中的有機遮罩之原因為：先前步驟使陣列區域中的有機遮罩暴露，而使周邊區域中的有機遮罩未暴露。分隔部用來作為蝕刻遮罩以蝕刻無機層，而周邊區域受到保護免被蝕刻(步驟124)。此蝕刻亦可將周邊區域上的剩餘沉積無機層蝕刻掉。由於周邊區域上的沉積無機層被蝕刻掉，可利用剝除法以剝除周邊區域上的有機遮罩(步驟126)。接著，移除圖案化有機線路端(EOL,end of the line)並將周邊保護遮罩形成於晶圓上方(步驟128)。圖案化有機線路端(EOL)移除及周邊保護遮罩暴露出雙倍線路端及周邊區域，以容許使鄰接陣列線路短路之EOL移除，且亦容許周邊區域之蝕刻，但圖案化有機線路端(EOL)移除及周邊保護遮罩覆蓋剩餘之陣列區域。圖案化結合型(整合型)有機EOL及周邊保護區域遮罩可暴露部分陣列區域，以容許陣列區域中之線路端蝕刻。依此方式，由於利用單一遮罩蝕刻EOLs及周邊，可實現由於免除光刻步驟之顯著成本節省。執行隨後之蝕刻步驟(步驟132)，此步驟蝕刻由有機EOL及周邊保護區域遮罩暴露出之周邊區域及陣列區域中的部分無機層。剝除有機EOL及周邊保護遮罩(步驟136)。接著對蝕刻層進行蝕刻(步驟140)。
在實現本發明之範例中，提供一晶圓。圖2A為範例矽晶圓之一部分的俯視圖，圖3A為沿著切割線3A-3A之矽晶圓204之放大橫剖面圖。將矽氮化(SiN)層208形成於矽晶圓204上，非晶碳層212形成於矽氮化層208上，襯墊氧化層216形成於非晶碳層212上，第二SiN層220形成於襯墊氧化層216上，底部抗反射塗層(BARC,bottom antireflective coating)224形成於第二SiN層220上，而圖案化有機遮罩(228)形成於底部抗反射塗層224上。圖2A中的俯視圖顯示被遮蔽之圖案化有機遮罩228、及未被遮蔽之暴露BARC 224。圖案化有機遮罩228定義出陣列區域304及周邊區域312，陣列區域304係由相當細薄之線路308加以定義且具有較密之線圖案，而周邊區域312具有大覆蓋區域而非較密之線圖案)。
晶圓204可置於處理室中(步驟104)。圖4闡明可用於實施本發明之處理工具。圖4為電漿處理系統400之示意圖，包含電漿處理工具401。電漿處理工具401為感應耦合電漿蝕刻工具，且包含其中具有電漿處理室404之電漿反應器402。變壓器耦合電源(TCP,transformer coupled power)控制器450及偏壓電源控制器455分別控制影響在電漿室404中所產生之電漿424之TCP電源供應器451及偏壓電源供應器456。
TCP控制器450設定TCP電源供應器451之設定點，TCP電源供應器451用以供給由TCP匹配網路452加以調整之13.56MHz之射頻信號給位於電漿室404附近之TCP線圈453。設置一RF透明窗454，以分開TCP線圈453及電漿室404，同時容許能量從TCP線圈453通過至電漿室404。
偏壓電源控制器455設定偏壓電源供應器456之一設定點，該偏壓電源供應器用以提供由偏壓匹配網路457加以調整之RF信號給位於電漿室404內的夾頭電極408，該夾頭電極408在用以容納一基板406(例如一正接受處理的半導體晶圓工件或晶圓上的蝕刻層)之電極408上方產生直流(DC,direct current)偏壓。
氣體供應機構或氣體源410包含透過氣體歧管417附加的氣體源416，以供應製程中所需之適當化學物質至電漿室404的內部。氣體排出機構418包含壓力控制閥419及排出泵浦420，並自電漿室404內移除顆粒以及維持電漿室404內之特定壓力。
溫度控制器480藉由控制冷卻電源供應器484而控制設在夾頭電極408內的冷卻再循環系統之溫度。電漿處理系統也包含電子控制電路470。電漿處理系統亦可包含終點偵測器。
圖5A及5B說明一電腦系統500，其適合用來執行於本發明之實施例中所使用的控制電路470用之控制器。圖5A顯示電腦系統可能的實體形式。當然，電腦系統可能有許多種實體形式，範圍從積體電路、印刷電路板、小型手提裝置上至龐大的超級電腦。電腦系統500包含螢幕502、顯示器504、機殼506、磁碟機508、鍵盤510及滑鼠512。磁碟514為電腦可讀媒體，用來轉換資料來回電腦系統500。
圖5B為一個電腦系統500的方塊圖範例。附接在系統匯流排520上者為各種子系統。處理器522(也稱為中央處理單元或CPU)與包含記憶體524之儲存裝置相連接。記憶體524包含隨機存取記憶體(RAM,read access memory)及唯讀記憶體(ROM,read only memory)。如同技術中所熟知者，ROM單向地傳輸資料與指令至CPU，而RAM一般以雙向方式傳輸資料與指令。這兩種型態的記憶體可以包含任何以下所描述的適當類型之電腦可讀媒體。固定式磁碟526也雙向地連接在CPU 522上；它提供額外的資料儲存能力並包含任何以下所描述的電腦可讀媒體。固定式磁碟526可用來儲存程式、資料等，一般為比主要儲存媒體更慢速之輔助儲存媒體(例如硬碟)。應了解：在適當的情況中，可用標準方式將保留在固定式磁碟526內的資訊併入記憶體524中作為虛擬記憶體。卸除式磁碟514可採取任何以下所描述的電腦可讀媒體之形式。
亦將CPU 522連接至各種輸入/輸出裝置，如顯示器504、鍵盤510、滑鼠512及揚聲器530。一般而言，輸入/輸出裝置可為下列任一：視訊顯示器、軌跡球、滑鼠、鍵盤、麥克風、觸摸式顯示器、轉換讀卡機、讀磁帶或紙帶機、輸入板、尖筆、聲音或手寫辨識器、生物統計讀取機或其他電腦。CPU 522也可選擇性地使用網路介面540連接至另一電腦或電信網路。利用此一網路介面，預期CPU在執行上述方法步驟的過程中，可從網路接收資訊或輸出資訊到網路。再者，本發明的方法實施例可單獨在CPU 522上執行，或透過例如結合分享部分處理之遠端CPU之網際網路來執行。
此外，本發明的實施例進一步與有電腦可讀媒體之電腦儲存產品相關，該電腦可讀媒體上具有用以執行各種電腦執行運算之電腦碼。媒體與電腦碼可為特別為本發明之用途所設計及建構者，或者其可為熟悉電腦軟體技術之人士所熟知且可資利用者。實體電腦可讀媒體的例子包含但不限於：磁性媒體，如硬碟、磁片及磁帶；光學媒體，如唯讀光碟(CD-ROM,compact disc read only memory)及全像裝置；磁光媒體，如軟磁光碟；及專用於儲存與執行程式碼之硬體裝置，如專用積體電路(ASIC,application-specific integrated circuit)；可程式化邏輯元件(PLD,programmable logic device)；及ROM與RAM裝置。電腦碼的例子包含機械碼(如由編譯器所產生者)及包含利用譯碼器而由電腦所執行之較高階碼的檔案。電腦可讀媒體也可為經由實現在載波上的電腦資料信號加以傳送且表示一連串可由處理器來執行之指令的電腦碼。
在處理室中，修整圖案化有機遮罩228(步驟108)。修整提供圖案化有機遮罩228之側向蝕刻。圖2B及圖3B分別為圖案化有機遮罩228被修整後之部分晶圓的俯視圖及橫剖面圖。如所見，遮罩線路變得更細薄。在此範例中，遮罩線路被修整變得更細薄(超過25%)。在此範例中，修整圖案化有機遮罩亦蝕刻穿過BARC 224，以使部分之SiN層220暴露。
將沉積無機層沉積於圖案化有機層上方(步驟112)，其中在有機遮罩之周邊區域上方的沉積無機層厚度大於在有機遮罩之陣列區域上方的沉積無機層厚度。在此範例中，沉積無機層係由基於矽氧化物之材料製成。圖2C顯示在矽氧化層232沉積於晶圓上之後的俯視圖而圖3C顯示橫剖面圖。在俯視圖圖2C中，整體表面覆蓋著沉積矽氧化層232。線路為等高線。應注意：陣列區域中之有機圖案化遮罩之頂部上方的沉積矽氧化層232之厚度240，比周邊區域312之圖案化有機遮罩上方的沉積矽氧化層232之厚度244更細薄。
雖然沉澱物顯示為具有尖角，其他沉澱物可具有圓角。於此範例中顯示尖角乃為簡便故。
在本發明之一實施例中，使用兩步驟沉積製程來設置沉積矽氧化層，其中陣列區域上方之遮罩上的沉積矽氧化層之厚度比周邊區域上方之遮罩上的沉積矽氧化層之厚度更細薄。圖6為兩步驟製程之流程圖。在第一步驟中，利用大於50mTorr之處理壓力將沉積無機層首先沉積於圖案化遮罩上(步驟604)。接著，將沉積無機層在低於10mTorr之壓力下進行沉積(步驟608)。此製程配方之範例：第一步驟(步驟604)提供100mTorr之處理壓力與400瓦之TCP，提供含有50sccm之SiCl4
及50sccm之氧氣的沉積氣體，提供15℃之靜電夾頭溫度，製程維持5秒。第二步驟提供5mTorr之處理壓力與400瓦之TCP，提供含有50sccm之SiCl4
及50sccm之氧氣的沉積氣體，維持15℃之靜電夾頭溫度，製程持續10秒。在此具體範例中，這兩沉積步驟之每一者之沉積化學物相同。一般而言，所有製程參數為相同，除了製程壓力不同以外。
圖7A為在第一沉積步驟(步驟604)後之部分堆疊的示意橫剖面圖。在此範例中，蝕刻層716被硬質遮罩層720覆蓋，於硬質遮罩層上已設置圖案化BARC層724及光阻遮罩728，其定義陣列區域752及周邊區域756。第一沉積步驟已利用大於50mTorr之製程壓力沉積矽氧化層。此步驟於周邊區域中圖案化遮罩之頂部上之水平表面上(具有厚度744)及在陣列區域中特徵部之底部(具有厚度746)形成相當厚之沉積。此步驟在側壁上提供具有厚度748之較細薄沉積。在一範例中，側壁之厚度可小於周邊區域之遮罩上之沉積無機層之厚度之一半。由於陣列區域中之線路圖案如此細薄，沉積層側壁之薄度影響線路圖案上之沉積厚度，以使在陣列區域中之線路頂部上之厚度(具有厚度750)小於周邊區域中之遮罩頂部上之沉積厚度(具有厚度744)。單獨進行此步驟將提供過薄之側壁。
圖7B為在第二沉積步驟(步驟608)後之部份堆疊的示意橫剖面圖。第二沉積步驟已利用大於10mTorr之製程壓力沉積矽氧化層。此步驟更均勻地於周邊區域中之圖案化遮罩之頂部之水平表面上、陣列區域中之特徵部底部、側壁上、及陣列區域中之圖案化遮罩之水平表面上形成沉積。因此，因第二步驟而沉積於沉積層之周邊區域中之圖案化遮罩頂部之水平表面上的額外厚度，比因第二步驟而沉積於側壁上的額外厚度之一倍半更小。單獨進行此步驟會導致陣列區域中之遮罩頂部上之沉澱物厚度750約等於周邊區域中之遮罩頂部上之沉澱物厚度744，如此將不允許進行使陣列區域中之遮罩暴露出的隨後回蝕，但卻保護了周邊區域中的遮罩。此兩步驟製程提供足夠厚之側壁，且相較於周邊區域中的厚度，在陣列區域752中之遮罩頂部上提供較薄的沉積厚度。
在其他實施例中，利用範圍為50-200mTorr之製程壓力來執行第一沉積步驟，且利用範圍為1-10mTorr之製程壓力來執行第二沉積步驟。在其他實施例中，利用範圍為50-200mTorr之壓力來執行第一沉積步驟，且利用小於50mTorr之製程壓力來執行第二沉積步驟。
接著回蝕沉積無機層232(步驟116)，以暴露陣列區域中的有機遮罩，而使周邊區域中的有機遮罩保持未暴露。此製程之範例製程配方：提供2mTorr之製程壓力及500瓦TCP及200伏偏壓，提供110sccm CHF3
之回蝕氣體，維持10℃之靜電夾頭溫度，製程維持10秒。圖2D及圖3D分別為沉積無機層232已被回蝕之後部分晶圓之俯視圖及橫剖面圖。在特徵部底部及在陣列區域中之圖案化有機遮罩228上方的沉積無機層被蝕刻完，暴露出陣列區域中之SiN層220及圖案化有機遮罩228，而周邊區域中之圖案化有機遮罩228維持未暴露。陣列區域中之沉積無機層232之回蝕導致沉積無機層之分隔部234鄰接於陣列區域中之有機遮罩之線路。
將僅暴露於陣列區域中之暴露圖案化有機遮罩228剝除，而使周邊區域中之圖案化有機遮罩免受剝除(步驟120)。在此實施例中，亦剝除由於剝除有機遮罩228而暴露之BARC 224。圖2E及圖3E分別為在陣列區域中的圖案化有機遮罩及BARC已被剝除之後部分晶圓的俯視圖及橫剖面圖。陣列區域中之有機遮罩及BARC之剝除暴露出更多SiN層220，且留下陣列區域304中之沉積無機材料232之無機分隔部234。
接著利用陣列區域中之無機分隔部234作為遮罩以蝕刻SiN層(步驟124)。在周邊區域中，沉積無機層被蝕刻掉。圖2F及圖3F分別為蝕刻SiN層後之部分晶圓之俯視圖及橫剖面圖。當SiN層被蝕刻掉時，襯墊氧化物層216被暴露。當周邊區域中的沉積無機層被蝕刻掉時，周邊區域中的圖案化有機遮罩228被暴露。
接著，剝除步驟將移除周邊區域中圖案化有機遮罩228及BARC 224(步驟126)。圖2G及圖3G分別為已剝除周邊區域中之圖案化有機遮罩及BARC後之部分晶圓之俯視圖及橫剖面圖。當周邊區域中之有機遮罩及BARC剝除時，即暴露出下層的SiN 220。
接著自腔室移除晶圓。有機EOL及陣列保護遮罩係形成以覆蓋陣列區域且形成圖案以暴露周邊區域(步驟128)同時暴露陣列區域中的EOLs。圖2H及圖3H分別為在結合型(整合型)EOL移除+有機周邊遮罩238與BARC 242形成後之部分晶圓的俯視圖及橫剖面圖。
接著晶圓可被安置於相同或不同之電漿處理室中。周邊區域中的暴露SiN層220及陣列區域中的線路端(EOL)246(顯示於圖2H中，由沉積無機層所形成)係利用無機材料蝕刻而被蝕刻掉(步驟132)，其使下層襯墊氧化物層216暴露。圖2I及圖3I分別為在已蝕刻掉周邊區域中的暴露SiN層及陣列區域中的EOL後之部分晶圓的俯視圖及橫剖面圖。
剝除有機EOL及陣列保護遮罩及BARC(步驟136)。圖2J及圖3J分別為在已剝除EOL及陣列保護遮罩及BARC後之部分晶圓的俯視圖及橫剖面圖。
接著蝕刻下層蝕刻層(步驟140)。在此範例中，當前的下層蝕刻層為襯墊氧化物層。在此範例中，襯墊氧化物層蝕刻亦移除剩餘氧化物分隔部。圖2K及圖3K分別為在利用SiN層220作為硬質遮罩而將下層蝕刻層蝕刻後之部分晶圓的俯視圖及橫剖面圖。襯墊氧化物層之蝕刻使下層非晶碳層212(如ACL或旋塗式碳(SoC))暴露出來。
在此範例中，係利用襯墊氧化物層作為硬質遮罩以蝕刻下層非晶碳層212。接著利用非晶碳層作為遮罩以蝕刻下層SiN層208。圖2L及圖3L分別為在下層SiN層208已被蝕刻後之部分晶圓的俯視圖及橫剖面圖。SiN層之蝕刻使矽晶圓204之矽層暴露出來。在其他實施例中，矽層可為在矽晶圓上方之其他中間層。
此實施例容許周邊區域上沉積層之厚度厚於陣列區域上者之沉積。此容許使陣列區域中的遮罩暴露而不使周邊區域中的遮罩暴露之回蝕。
此實施例亦容許將單一周邊遮罩及線路端蝕刻遮罩形成為單一遮罩，而非需要兩個不同遮罩。
藉由免除一遮罩，則降低因光刻及隨後之蝕刻及剝除步驟所致之整體成本。
本發明可在不離開本發明之精神及基本特徵下作各種特定的例示。因此本實施例應被視為舉例性而非限制性者，且本發明之範圍為由隨附之申請專利範圍所限定而並非由上述說明所限制，所有與申請專利範圍意義相等之變化均應包含於本發明之中。
104．．．將晶圓放置於腔室中
108．．．修整有機遮罩
112．．．將無機層沉積於遮罩上
116．．．回蝕無機層
120．．．剝除陣列區域中的有機遮罩以形成分隔部
124．．．透過分隔部蝕刻無機層
126．．．剝除周邊保護區域中的有機遮罩
128．．．形成有機結合線路端(EOL)移除及周邊遮罩
132．．．蝕刻EOL及周邊保護區域
136．．．剝除有機周邊遮罩
140．．．蝕刻蝕刻層
204．．．矽晶圓
208．．．氮化矽層
212．．．非晶碳層
216．．．襯墊氧化層
220．．．SiN層
224．．．底部抗反射塗層
228．．．圖案化有機遮罩
232．．．矽氧化層
234．．．分隔部
238．．．有機周邊遮罩
240．．．厚度
242．．．底部抗反射塗層
244．．．厚度
246．．．線路端
304．．．陣列區域
308．．．線路
312．．．周邊區域
400．．．電漿處理系統
401．．．電漿處理工具
402．．．電漿反應器
404．．．電漿處理室
406．．．基板
408．．．夾頭電極
410．．．氣體源
416．．．氣體源
417．．．氣體歧管
418．．．氣體排出機構
419．．．壓力控制閥
420．．．排出泵浦
424．．．電漿
450．．．變壓器耦合電源控制器
451．．．TCP電源供應器
452．．．TCP匹配網路
453．．．TCP線圈
454．．．RF透明窗
455．．．偏壓電源控制器
456．．．偏壓電源供應器
457．．．偏壓匹配網路
470．．．控制電路
480．．．溫度控制器
484．．．冷卻電源供應器
500．．．電腦系統
502．．．螢幕
504．．．顯示器
506．．．機殼
508．．．磁碟機
510．．．鍵盤
512．．．滑鼠
514．．．磁碟
520．．．系統匯流排
522．．．處理器
524．．．記憶體
526．．．固定式磁碟
530．．．揚聲器
540．．．網路介面
604．．．以大於50mTorr之壓力沉積無機層
608．．．以小於10mTorr之壓力沉積無機層
716．．．蝕刻層
720．．．硬質遮罩層
724．．．圖案化BARC層
728．．．光阻遮罩
744．．．厚度
746．．．厚度
748．．．厚度
750．．．厚度
752．．．陣列區域
756．．．周邊區域
本發明乃經由實施例而非限制例而在附圖之圖式中加以說明，其中相同參考標號表示相同元件。
圖1為可用於本發明之實施例之處理的高階流程圖。
圖2A-L為部分之範例矽晶圓依據本發明之實施例處理之俯視圖。
圖3A-L為圖2A-L之放大橫剖面圖。
圖4闡明可用於本發明之執行的處理工具。
圖5A及5B說明一電腦系統，其適合用來執行於本發明之實施例中所使用控制電路用之控制器。
圖6為沉積用於本發明之實施例之無機層的兩步驟製程之流程圖。
圖7A-B為依據圖6之製程加以處理之部份之堆疊的示意橫剖面圖。
104．．．將晶圓放置於腔室中
108．．．修整有機遮罩
112．．．將無機層沉積於遮罩上
116．．．回蝕無機層
120．．．剝除陣列區域中的有機遮罩以形成分隔部
124．．．透過分隔部蝕刻無機層
126．．．剝除周邊保護區域中的有機遮罩
128．．．形成有機結合線路端(EOL)移除及周邊遮罩
132．．．蝕刻EOL及周邊保護區域
136．．．剝除有機周邊遮罩
140．．．蝕刻蝕刻層
Claims (17)
- 一種具有環繞周邊區域之陣列區域的形成方法，其中一基板配置於一蝕刻層下方，該蝕刻層配置於定義該陣列區域及該周邊區域之一圖案化有機遮罩下方，包含：修整步驟，修整該圖案化有機遮罩；無機層沉積步驟，將一無機層沉積於該圖案化有機遮罩上，其中該有機遮罩之該周邊區域上方的該無機層厚度大於該有機遮罩之該陣列區域上方的該無機層厚度；無機層回蝕步驟，回蝕該無機層以暴露出該有機遮罩，並於該陣列區域中形成無機分隔部，而使該周邊區域中的該有機遮罩保持未暴露；及有機遮罩剝除步驟，剝除暴露於該陣列區域中的該有機遮罩，而使該無機分隔部留在適當位置，並保護該周邊區域中的該有機遮罩，其中一無機層係配置於該有機遮罩與該蝕刻層之間，且該方法更包含：陣列區域蝕刻步驟，透過由該沉積無機層之側壁形成之分隔部蝕刻該無機層之該陣列區域，其中蝕刻該無機層之步驟亦蝕刻掉該周邊區域之頂部上的該沉積無機層；周邊區域中的圖案化有機遮罩移除步驟，移除該周邊區域上的該圖案化有機遮罩；線路端及周邊遮罩形成步驟，形成覆蓋該陣列區域之一結合型有機線路端(EOL)及周邊遮罩，同時暴露出該陣列區域中的線路端(EOL)及該周邊區域；線路端及無機層之周邊區域蝕刻步驟，蝕刻該線路端及該無機層之該周邊區域；及有機線路端及周邊遮罩剝除步驟，剝除該有機EOL及周邊遮罩。
- 如申請專利範圍第1項之具有環繞周邊區域之陣列區域的形成 方法，更包含蝕刻該基板。
- 如申請專利範圍第2項之具有環繞周邊區域之陣列區域的形成方法，其中該無機層沉積步驟包含：利用具有大於50mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上方；及利用具有小於10mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上。
- 如申請專利範圍第2項之具有環繞周邊區域之陣列區域的形成方法，其中該無機層沉積步驟包含：提供第一沉積，該第一沉積係以一厚度將該無機層沉積於該周邊區域上方之該圖案化有機遮罩上方，該厚度比沉積於該陣列區域之該有機遮罩之頂部上及陣列光阻圖案之間之空間底部上的薄膜厚；及提供第二沉積，其中藉由第二步驟而沉積於該周邊區域上方之該圖案化有機遮罩上方之額外沉積，在該陣列區域之該有機遮罩之頂部上、在陣列圖案之間之空間的底部上、及在該有機遮罩之側壁上具有約略相同的厚度。
- 如申請專利範圍第2項之具有環繞周邊區域之陣列區域的形成方法，其中該修整步驟、該無機層沉積步驟、該無機層回蝕步驟、該有機遮罩剝除步驟、該陣列區域蝕刻步驟、及該周邊區域中的圖案化有機遮罩移除步驟係於一單一電漿處理室中執行。
- 如申請專利範圍第4項之具有環繞周邊區域之陣列區域的形成方法，其中該線路端及無機層之周邊區域蝕刻步驟、該有機線路端及周邊遮罩剝除步驟、及該蝕刻基板步驟係於一單一電漿處理室中執行。
- 如申請專利範圍第6項之具有環繞周邊區域之陣列區域的形成方法，其中該基板位於一矽晶圓上方。
- 如申請專利範圍第7項之具有環繞周邊區域之陣列區域的形成方法，其中該有機遮罩為光阻，且其中該沉積無機層包含基於矽氧化物之材料。
- 如申請專利範圍第8項之具有環繞周邊區域之陣列區域的形成方法，其中配置於該有機遮罩與該蝕刻層之間的該無機層包含矽氧化物。
- 如申請專利範圍第9項之具有環繞周邊區域之陣列區域的形成方法，其中一非晶碳層配置於該無機層與該蝕刻層之間。
- 如申請專利範圍第1項之具有環繞周邊區域之陣列區域的形成方法，其中該無機層沉積步驟包含：利用具有大於50mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上方；利用具有小於10mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上方。
- 如申請專利範圍第11項之具有環繞周邊區域之陣列區域的形成方法，其中該利用大於50mTorr之製程壓力將一無機層沉積於該圖案化有機遮罩上方與該利用小於10mTorr之製程壓力將一無機層沉積於該圖案化有機遮罩上方之間的唯一差異為製程壓力之差異，以使所有其他處理參數保持固定。
- 如申請專利範圍第11項之具有環繞周邊區域之陣列區域的形成方法，其中該利用大於50mTorr之製程壓力將一無機層沉積於該圖案化有機遮罩上方與該利用小於10mTorr之製程壓力將一無 機層沉積於該圖案化有機遮罩上方係利用相同的沉積氣體化學物。
- 如申請專利範圍第1項之具有環繞周邊區域之陣列區域的形成方法，其中該無機層沉積步驟包含：提供第一沉積，該第一沉積係以一厚度將該無機層沉積於該周邊區域上方之該圖案化有機遮罩上方，該厚度比沉積於該陣列區域之該有機遮罩之頂部上及陣列光阻圖案之間之空間底部上的薄膜厚；及提供第二沉積，其中藉由第二步驟而沉積於該周邊區域上方之該圖案化有機遮罩上方之額外沉積，在該陣列區域之該有機遮罩之頂部上、在陣列圖案之間之空間底部上、及該有機遮罩之側壁上具有約略相同的厚度。
- 如申請專利範圍第1項之具有環繞周邊區域之陣列區域的形成方法，其中該修整步驟、該無機層沉積步驟、該無機層回蝕步驟、該有機遮罩剝除步驟、該陣列區域蝕刻步驟、及該周邊區域中的圖案化有機遮罩移除步驟係於一單一電漿處理室中執行。
- 一種形成具有環繞周邊區域之陣列區域的設備，其中將一基板配置於蝕刻層下方，該蝕刻層配置於定義該陣列區域及該周邊區域之一圖案化有機遮罩下方，包含：一電漿處理室，包含：一室壁，形成一電漿處理室之外殼；一基板支座，支持在該電漿處理室之外殼內之一基板；一壓力調節器，用以調節該電漿處理室之外殼內的壓力；至少一天線，用以提供電力至該電漿處理室之外殼以維持一電漿；至少一偏壓電極，用以提供偏壓；一氣體入口，用以提供氣體至該電漿處理室之外殼內；及 一氣體出口，用以從該電漿處理室之外殼排出氣體；一氣體源，與該氣體入口流體連通，包含：一修整氣體源；一無機層沉積氣體源；一回蝕氣體源；及一剝除氣體源；一控制器，以可控制之方式連結至該氣體源、該至少一天線、及該至少一偏壓電極，包含：至少一處理器；及電腦可讀媒體，包含：修整電腦可讀碼，用以修整該圖案化有機遮罩；沉積電腦可讀碼，用以將一無機層沉積於該圖案化有機遮罩上方，其中在該有機遮罩之該周邊區域上方之該無機層的厚度大於在該有機遮罩之該陣列區域上方之該無機層的厚度；回蝕電腦可讀碼，用以回蝕該無機層以暴露出該有機遮罩，並於該陣列區域中形成無機分隔部，而使該周邊區域中的該有機遮罩保持未暴露；及剝除電腦可讀碼，用以將暴露於該陣列區域中的該有機遮罩剝除，而使該無機分隔部留在適當位置，並保護該周邊區域中的該有機遮罩。
- 如申請專利範圍第16項之形成具有環繞周邊區域之陣列區域的設備，其中該沉積電腦可讀碼包含：電腦可讀碼，用以利用具有大於50mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上方，包含：電腦可讀碼，用以從該無機層沉積氣體源供給一沉積氣體；電腦可讀碼，用以設定該壓力調節器以供給大於50mTorr之壓力；及電腦可讀碼，用以利用該天線以由該沉積氣體形成一電漿；及 電腦可讀碼，用以利用具有小於10mTorr之製程壓力之製程，將一無機層沉積於該圖案化有機遮罩上，包含：電腦可讀碼，用以從該無機層沉積氣體源供給該沉積氣體；電腦可讀碼，用以設定該壓力調節器以供給小於10mTorr之壓力；及電腦可讀碼，用以利用該天線以由該沉積氣體形成一電漿。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/351,640 US8138092B2 (en) | 2009-01-09 | 2009-01-09 | Spacer formation for array double patterning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201030844A TW201030844A (en) | 2010-08-16 |
| TWI502643B true TWI502643B (zh) | 2015-10-01 |
Family
ID=42317083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099100420A TWI502643B (zh) | 2009-01-09 | 2010-01-08 | 陣列雙重圖案化中之分隔部形成 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8138092B2 (zh) |
| KR (1) | KR101698616B1 (zh) |
| CN (1) | CN102272886B (zh) |
| SG (3) | SG172098A1 (zh) |
| TW (1) | TWI502643B (zh) |
| WO (1) | WO2010080655A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101093241B1 (ko) * | 2010-12-15 | 2011-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| JP5330440B2 (ja) * | 2011-03-23 | 2013-10-30 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101949503B1 (ko) * | 2012-04-18 | 2019-02-18 | 에스케이하이닉스 주식회사 | 적층형 반도체 장치, 그 제조 방법 및 테스트 방법 |
| TWI509368B (zh) * | 2012-08-20 | 2015-11-21 | Winbond Electronics Corp | 於基底中形成圖案的方法 |
| CN103681231B (zh) * | 2012-09-03 | 2016-08-03 | 华邦电子股份有限公司 | 于基底中形成图案的方法 |
| KR20160085043A (ko) * | 2015-01-07 | 2016-07-15 | 에스케이하이닉스 주식회사 | 패턴 형성 방법 |
| CN106611701A (zh) * | 2015-10-27 | 2017-05-03 | 中微半导体设备(上海)有限公司 | 一种半导体器件的制备方法 |
| US10600648B2 (en) * | 2017-04-20 | 2020-03-24 | Lam Research Corporation | Silicon-based deposition for semiconductor processing |
| CN110600429B (zh) * | 2018-06-13 | 2020-09-15 | 联华电子股份有限公司 | 形成电容掩模的方法 |
| CN113097143B (zh) * | 2021-03-30 | 2022-03-08 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060240362A1 (en) * | 2004-09-02 | 2006-10-26 | Sandhu Gurtej S | Method to align mask patterns |
| TW200643609A (en) * | 2005-03-15 | 2006-12-16 | Micron Technology Inc | Pitch reduced patterns relative to photolithography features |
| TW200745629A (en) * | 2006-04-07 | 2007-12-16 | Micron Technology Inc | Method and apparatus defining a color filter array for an image sensor |
| US20080057692A1 (en) * | 2006-08-30 | 2008-03-06 | Wells David H | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| TW200832508A (en) * | 2006-09-14 | 2008-08-01 | Micron Technology Inc | Efficient pitch multiplication process |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625072B2 (ja) * | 1992-09-08 | 1997-06-25 | アプライド マテリアルズ インコーポレイテッド | 電磁ｒｆ結合を用いたプラズマ反応装置及びその方法 |
| AU2002335585B2 (en) | 2001-10-29 | 2007-08-16 | Crucell Holland B.V. | Methods and means for producing proteins with predetermined post-translational modifications |
| US7115525B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7390746B2 (en) * | 2005-03-15 | 2008-06-24 | Micron Technology, Inc. | Multiple deposition for integration of spacers in pitch multiplication process |
| US7314835B2 (en) * | 2005-03-21 | 2008-01-01 | Tokyo Electron Limited | Plasma enhanced atomic layer deposition system and method |
| KR20070051196A (ko) | 2005-11-14 | 2007-05-17 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
| US8158333B2 (en) * | 2006-04-11 | 2012-04-17 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| JP4271243B2 (ja) | 2006-04-11 | 2009-06-03 | 株式会社東芝 | 集積回路パターンの形成方法 |
| US7429533B2 (en) * | 2006-05-10 | 2008-09-30 | Lam Research Corporation | Pitch reduction |
| KR100875662B1 (ko) * | 2007-11-02 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
-
2009
- 2009-01-09 US US12/351,640 patent/US8138092B2/en active Active
- 2009-12-22 KR KR1020117015960A patent/KR101698616B1/ko active IP Right Grant
- 2009-12-22 SG SG2011042736A patent/SG172098A1/en unknown
- 2009-12-22 SG SG10201705573TA patent/SG10201705573TA/en unknown
- 2009-12-22 SG SG2014000822A patent/SG196790A1/en unknown
- 2009-12-22 CN CN200980153701.6A patent/CN102272886B/zh active Active
- 2009-12-22 WO PCT/US2009/069292 patent/WO2010080655A2/en active Application Filing
-
2010
- 2010-01-08 TW TW099100420A patent/TWI502643B/zh not_active IP Right Cessation
-
2012
- 2012-02-09 US US13/369,651 patent/US8986492B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060240362A1 (en) * | 2004-09-02 | 2006-10-26 | Sandhu Gurtej S | Method to align mask patterns |
| TW200643609A (en) * | 2005-03-15 | 2006-12-16 | Micron Technology Inc | Pitch reduced patterns relative to photolithography features |
| TW200745629A (en) * | 2006-04-07 | 2007-12-16 | Micron Technology Inc | Method and apparatus defining a color filter array for an image sensor |
| US20080057692A1 (en) * | 2006-08-30 | 2008-03-06 | Wells David H | Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures |
| TW200832508A (en) * | 2006-09-14 | 2008-08-01 | Micron Technology Inc | Efficient pitch multiplication process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101698616B1 (ko) | 2017-01-20 |
| TW201030844A (en) | 2010-08-16 |
| CN102272886B (zh) | 2014-11-19 |
| WO2010080655A3 (en) | 2010-09-23 |
| SG196790A1 (en) | 2014-02-13 |
| US8986492B2 (en) | 2015-03-24 |
| SG10201705573TA (en) | 2017-08-30 |
| CN102272886A (zh) | 2011-12-07 |
| SG172098A1 (en) | 2011-07-28 |
| US20120138227A1 (en) | 2012-06-07 |
| KR20110117078A (ko) | 2011-10-26 |
| US8138092B2 (en) | 2012-03-20 |
| WO2010080655A2 (en) | 2010-07-15 |
| US20100178769A1 (en) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI502643B (zh) | 陣列雙重圖案化中之分隔部形成 | |
| KR101392121B1 (ko) | 잔유물 없는 하드마스크 트림 | |
| KR101353239B1 (ko) | 피치 감소 | |
| TWI476834B (zh) | 利用高蝕刻速率光阻遮罩之蝕刻 | |
| JP5437237B2 (ja) | ディープシリコンエッチングにおけるマスクアンダカットの最小化 | |
| TWI357094B (en) | Reduction of feature critical dimensions | |
| TWI496208B (zh) | 側壁形成製程 | |
| TWI447800B (zh) | 光阻雙重圖形化 | |
| JP5165306B2 (ja) | 多孔質低ｋ誘電体層内に特徴を形成するための装置 | |
| TWI433235B (zh) | 利用抗反射層蝕刻的遮罩修整 | |
| TWI467651B (zh) | 活性硬遮罩電漿蝕刻時之現場光阻剝除 | |
| TWI409875B (zh) | 蝕刻進行中之線端縮短的減小 | |
| KR101882519B1 (ko) | 의사-하드마스크에 대한 위글링 제어 | |
| TW200929362A (en) | Mask trimming | |
| TWI405265B (zh) | 均勻控制的蝕刻 | |
| TWI584360B (zh) | 梯級狀構造之形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |