TWI471960B - The examination method of the specimen to be inspected, and the inspection procedure of the subject - Google Patents
The examination method of the specimen to be inspected, and the inspection procedure of the subject Download PDFInfo
- Publication number
- TWI471960B TWI471960B TW98125696A TW98125696A TWI471960B TW I471960 B TWI471960 B TW I471960B TW 98125696 A TW98125696 A TW 98125696A TW 98125696 A TW98125696 A TW 98125696A TW I471960 B TWI471960 B TW I471960B
- Authority
- TW
- Taiwan
- Prior art keywords
- inspection
- components
- inspected
- component
- probe
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於同時執行複數元件之電特性檢查的被檢查體之檢查方法,且更詳細而言,係關於即使由於特定通道之不良狀況產生檢查不良,亦可以恢復其檢查不良之被檢查體之檢查方法及被檢查用程式。
作為以往之檢查裝置的探針裝置係如第3圖所示般,具備有互相鄰接之裝載室1和探針室2。裝載室1具備有以匣盒單位收納多片晶圓W之匣盒收納部,和自匣盒一片一片搬出搬入晶圓W之晶圓搬運機構,和在藉由晶圓搬運機構搬運晶圓W之間,執行晶圓之預對準的預對準機構。探針室2具備保持晶圓W,構成可在X、Y、Z及θ方向移動之載置台3,和具有接觸於被載置在該載置台3上之晶圓W之所有元件中,複數個元件之電極墊之複數探針4A的探針卡4,和藉由卡支持器(無圖式)固定該探針卡4之固定機構5,和電性連接探針卡4和測試頭T之連接環6,被構成在控制裝置之控制下經測試頭T、連接頭6及探針卡4,使無圖式之測試機每次和複數個元件電性接觸而執行電特性檢查。並且,在第3圖中,7為與載置台3共同動作而執行晶圓W和探針卡4之定位的對準機構,7A為上攝影機,7B為下攝影機,8為安裝有探針卡4之固定機構5的頂板。
而且,例如第4圖所示般,於使用藉由一次接觸同時檢查X方向之兩個份元件的探針卡4之時,則如第4圖之箭號所示般,使載置台3朝X方向左方移動,探針卡在最初之接觸位置P1與兩個份之元件D電性接觸而執行檢查之後,當每次以兩個元件D如第4圖之箭號所示般朝X方向索引進給,而在接觸位置P2結束第一行之最後的兩個份之元件D檢查時,僅元件1個份朝Y方向下方索引進給,在第2行中係朝與第1行相反方向之X方向右方向執行每次兩個元件D之檢查。針對各行之元件D以相同要領重複檢查,針對晶圓W之所有元件執行電特性檢查,若為不良品元件D時則檢測出其元件D。然後,當結束一片晶圓W之檢查時,與下一個晶圓W交換,以相同程序針對交換後之晶圓W執行電特性檢查。並且,第4圖表示至晶圓W之途中的檢查結果,同圖之4A表示檢查途中之探針卡之探針。再者,晶圓W內之粗線表示成為檢查對象之元件D。
但是,初次檢查之結果,當元件D之不良品率超過容許範圍時,接著針對其晶圓W再一次執行相同之檢查而確認不良品率。若在第2次檢查中不良品率縮小在容許範圍內時,則與下一個晶圓W交換而執行檢查。
但是,在初次之檢查中,如第4圖以陰影線所示,每
特定元件D有規則性產生檢查不良之情形。此時,即使以初次相同之程序執行第2次檢查,亦僅取得相同結果,不降低具有檢查不良之元件D(在第4圖中,以陰影線表示之元件)的產生數,若如此判斷不良品時良率則下降。再者,於再檢查時花費多餘之時間,測試機之運轉效率下降。
本發明係為了解決上述課題而所研究出,其目的在於提供在初次檢查中每特定元件規則性產生檢查不良時,可以在第2次檢查中確認其檢查不良是否由於元件不良所引起者,進而可以提高良率,並且可以消除白費執行第2次檢查的情形,並可以提高測試機之運轉效率的被檢查體之檢查方法及被檢查體之檢查用程式。
本發明者係針對第4圖所示般之檢查不良產生原因,而進行各種檢討之結果,取得在初次檢查中於特定元件產生規則性檢查不良係在探針卡或測試機側之通道具有問題之見解。
本發明係鑑於上述見解而所研究出,申請專利範圍第1項所記載之被檢查體之檢查方法係在控制裝置之控制下,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查方法之特徵為:在結束上述所有元件之電特
性檢查之後,上述複數探針接觸之元件中,於每特定元件產生檢查不良之時,針對上述所有元件執行再檢查,於執行再檢查時,將上述探針卡和上述被檢查體最初接觸之位置從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸,每次執行複數個份的上述元件之電特性檢查。
再者,本發明之申請專利範圍第2項所記載之被檢查體之檢查方法係在控制裝置之控制下,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查方法之特徵為具備:經上述載置台,使上述被檢查體每次移動複數個元件份,並使上述被檢查體和上述探針卡電性接觸而每次執行複數個份的上述元件之電特性檢查的第1工程;於結束上述所有元件之檢查之後,檢測出上述複數探針接觸之元件中,是否在每特定元件產生檢查不良之第2工程;和於每上述特定元件產生檢查不良之時,實施再檢查之第3工程,上述第3工程具備將上述被檢查體和上述探針卡最初接觸之位置,從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸之工程;和從此次之最初接觸位置每次執行複數個份的上述元件之電特性檢查之工程。
再者,本發明之申請專利範圍第3項所記載之被檢查體之檢查用程式,是藉由驅動電腦,移動載置被檢查體之載置台,探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該檢查體之檢查用程式之特徵為:在結束上述所有元件之電特性檢查之後,上述複數探針接觸之元件中,於每特定元件產生檢查不良之時,針對上述所有元件執行再檢查,於執行再檢查時,將上述探針卡和上述被檢查體最初接觸之位置從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸,每次以執行複數個份的上述元件之電特性檢查。
再者,本發明之申請專利範圍第4項所記載之被檢查體之檢查用程式,係藉由驅動電腦,移動載置被檢查體之載置台,使探針卡之複數探針卡分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查用程式之特徵為實行下述工程:經上述載置台,使上述被檢查體每次移動複數個元件份,並使上述被檢查體和上述探針卡電性接觸而每次執行複數個份的上述元件之電特性檢查的第1工程;於結束上述所有元件之檢查之後,檢測出上述複數探針接觸之元件中,是否在每特定元件產生有檢查不良之第2工程;和於每上述特定元件產生檢查不良之時,實施再檢查之第3工程,在上述第3工程中,實行:將上述
被檢查體和上述探針卡最初接觸之位置,從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸之工程;和從此次之最初接觸位置每次執行複數個份的上述元件之電特性檢查之工程。
若藉由本發明,則可以提供在初次檢查中每特定元件規則性產生檢查不良時,可以在第2次檢查中確認其檢查不良是否由於元件不良所引起者,進而可以提高良率,並且可以消除白費執行第2次檢查的情形,並可以提高測試機之運轉效率的被檢查體之檢查方法及被檢查體之檢查用程式。
以下,根據第1圖、第2圖所示之實施型態說明本發明。並且,各圖中,第1圖表示用以實施本發明之被檢查體之檢查方法的檢查裝置之一例的構成圖,第2圖(a)、(b)為各表示具有藉由使用第1圖所示之檢查裝置之檢查方法而引起之檢查不良的元件之分布狀態的晶圓之俯視圖,(a)為表示初次之檢查之圖式,(b)為表示第2次檢查之圖式。
首先,針對實施本實施型態之被檢查體之檢查方法的檢查裝置(探針裝置)予以說明。本實施型態之探針裝置10
係如第1圖所示般,在探針室內具備可朝X、Y、Z及θ方向移動之載置台11,和被配置在載置台11上方之探針卡12,和執行載置台11上之晶圓W和探針卡12之定位之對準機構13,被構成在控制裝置14之控制下,載置台11和對準機構13合作,執行晶圓W之元件之複數電極墊和探針卡12之複數探針12A之定位之後,載置台11將晶圓W索引進給而執行晶圓W之各元件之電特性檢查。
載置台11係如第1圖所示般,具有藉由X方向驅動機構、Y方向驅動機構及Z方向驅動機構而所構成之驅動機構11A。因此,載置台11係在控制裝置14之控制下,經驅動機構11A構成移動至X、Y、Z及θ方向。
探針卡12係如第1圖所示般,具有複數探針卡12A,經卡支持器15而被固定在頂板16。複數之探針12A係被構成形成在晶圓W之複數元件D(參照第2圖)中,至少與兩個元件D接觸。複數探針12A同時接觸之元件D藉由元件D之種類而不同,有在縱軸各以複數個配列成矩陣狀之情形,或在橫方向或縱方向至少配列兩個之情形。在本實施型態中,複數探針12A係被構成與如第2圖(a)、(b)所示般在橫方向配列兩個之元件D接觸。
對準機構13係如第1圖所示般,具備有在載置台11和探針卡12之間移動之第1照相機13A,和在載置台11附設於側方之第2攝影機13B,和固定第1攝影機13A之對準橋13C。第1攝影機13A係經對準橋13C在探針室之深部和探針中心(位於探針卡之中心之延長線上)之間移
動,在探針中心攝影朝X、Y方向移動之載置台11上之晶圓W。第2攝影機13B係經載置台11朝探針卡12之探針12A之正下方移動,在該位置攝影探針12A。
控制裝置14係以電腦為主體而構成,該電腦具備記憶有本發明之檢查用程式或其他程式,還有各種檢查用之資料的記憶部14A,根據來自第1、2攝影機13A、13B之攝影訊號執行畫像處理之畫像處理部14B,和在記憶部14A及畫像處理部14B之間接收發送各種資料而進行運算處理之中央運算處理部14C。中央運算處理部14C自記憶部14A讀出檢查用程式等,控制載置台11、對準機構13等之構成機器,或是按目的對表示檢查結果之數值資料或畫像資料進行各種資料加工。
接著,針對使用本發明之被檢查體之檢查用程式之一實施型態的檢查方法予以說明。
當藉由本實施型態之檢查用程式,控制裝置14之電腦驅動時,中央運算處理部14C自記憶部14A讀出檢查用程式,實行本實施型態之檢查方法。當實行本實施型態之檢查方法時,自裝載室接收晶圓W之載置台11經驅動機構11A朝X、Y方向移動,並且以特定角度範圍朝θ方向旋轉而將晶圓W之切割道對齊X、Y方向。
並與此並行,以對準機構13之第2攝影機13B測量探針12A之針頭位置,並以第1攝影機13A測量對應於探針12A之晶圓W之電極墊,依此於執行晶圓W和探針卡12之對準之後,執行晶圓W之檢查。
於對準後,載置台11使最初應檢查之元件D朝探針卡12之正下方移動,從此位置使晶圓W上升,使最初之兩個份之元件D之複數電極墊與對應於此之複數探針12A接觸,並且超速驅動,使複數電極墊和複數探針12A電性接觸,執行兩個份之元件D之電特性檢查。接著,與以往相同當載置台11將晶圓W各以兩個元件份朝X方向左方索引進給時,同時在元件之行交替之際,朝Y方向上方索引進給元件1個份,如第2圖(a)所示般,一面切換索引進給之方向一面一次執行兩個份的電特性檢查至最後元件D為止。
於針對晶圓W之所有元件結束檢查之後,若元件之檢查不良率在容許範圍內時,則與下一個晶圓W交換,針對交換後之晶圓W以相同要領執行檢查。
但是,針對晶圓W之所有元件D進行檢查之結果,在中央運算處理部14C檢測出不良品率超過容許範圍,具有檢查不良之元件D之分布,例如第2圖(a)所示般複數探針12A接觸之兩個元件中,每特定元件D(在同圖中探針12A之兩個份元件中,以陰影線表示之第2號元件)規則性產生檢查不良。此時,執行其晶圓W之再檢查,檢查不良係由於元件D之不良所導致,或由於探針卡12或測試機側之通道的不良狀況所導致並不明確。在此,本實施型態之檢查用程式係以以下之要領實施再檢查。並且,在第2圖(a)中,以虛線所包圍之接觸區域P1表示探針卡12之複數探針12A最初接觸之兩個份之元件D所在之區
域。
於執行再檢查時,如第2圖(b)所示般,將探針卡12和晶圓W最初接觸之位置,從在上一次檢查之最初接觸區域P1(參照第2圖(a))朝X方向僅偏移元件一個份,在其接觸區域P1'中針對兩個份之元件D執行電特性檢查。依此,利用在上一次並無檢查不良之探針12A(稱為「第1探針12」)檢查上一次之檢查不良之元件D。因此,在此次檢查中,第1探針12A檢查上一次之檢查不良的元件D,並利用第2探針12A檢查上一次之正常元件D。在此次檢查中,若利用第1探針12A所檢查出之元件D不成為檢查不良時,其元件D則以正常無缺陷之元件D被檢查出。再者,在此次檢查中,以第2探針12A所檢查出之元件D即使為正常之元件D亦成為檢查不良。在此次檢查中,若利用第1探針12A所檢查出之元件D成為檢查不良時,其元件D則以具有缺陷之不良品被檢查出。
如此一來,在此次之檢查中,以無缺陷之正常第1探針12A檢查上一次成為檢查不良之元件D,可以知道元件D本身是否具有缺陷。然後,以正常之第1探針12A檢查之結果,若不成為檢查不良,則可以將其元件D當作良品予以區分,若成為檢查不良,則可以將其元件D當作具有缺陷之不良品而予以區分。依此,可以將在上一次之檢查中當作不良品元件D中之大多數以良品救出,提高製品之良率。再者,不會白費第2次之檢查,可以有效活用,提高測試機之運轉效率。
如以上說明般,若藉由本實施型態時,因在控制裝置14之控制下,使載置晶圓W之載置台11移動,晶圓W之所有元件D中,使探針卡12之複數探針12A電性接觸於兩個元件D,針對所有元件D每次執行兩個份的電特性檢查,並具備:經載置台11,使晶圓W每次移動兩個元件份,使晶圓W和探針卡12電性接觸而每次執行兩個份元件D之電特性檢查的第1工程;於結束所有元件D之檢查之後,在中央運算處理部14C中,檢測出複數探針12A接觸之元件D中,每特定元件是否產生有檢查不良之第2工程;和於每特定元件產生檢查不良之時,實施再檢查之第3工程,第3工程具備:將晶圓W和探針卡12最初接觸之接觸區域P1',從在上一次檢查之最初接觸區域P1偏移一個元件份之工程;和從此次之最初接觸區域P1'每次執行兩個份元件D之電特性檢查之工程,故在初次檢查,在特定元件D中規則性產生檢查不良之時,執行第2次檢查,第2次檢查係可以藉由在第1次無檢查不良之第1探針12A,檢查在第1次成為不良品之元件D,可以檢測出第1次之檢查不良是否在元件D具有原因,進而降低元件D之不良品率而謀求提高良率,並且不會白費第2次之檢查,可以提高測試機之運轉效率。
並且,在上述實施型態中,雖然針對同時檢查兩個份元件D之情形予以說明,但是即使同時檢查3個以上之情形,亦可以適用本發明。再者,在上述實施型態中,第2次檢查雖然比起第1次檢查之時,使晶圓W朝檢查方向
之下游側僅偏移元件1個份,但是即使使晶圓W朝上游側僅偏移1個份亦可。再者,於同時檢查3個以上元件之時,在鄰接之兩個元件連續產生檢查不良之時,可以藉由使晶圓W偏移兩個份,而執行檢查。
本發明可以適合利用於執行晶圓等之被檢查體之電特性檢查之時。
10‧‧‧探針裝置(檢查裝置)
11‧‧‧載置台
12‧‧‧探針卡
12A‧‧‧探針
W‧‧‧晶圓(被檢查體)
D‧‧‧元件
第1圖為表示用以實施本發明之被檢查體之檢查方法之檢查裝置之一例的構成圖。
第2圖(a)、(b)為各表示具有藉由使用第1圖所示之檢查裝置之檢查方法所引起之檢查不良的元件之分布狀態的晶圓之俯視圖,(a)表示初次檢查之圖式,(b)為表示第2次檢查之圖式。
第3圖為剖斷以往探針裝置之一例之一部分的前視圖。
第4圖為表示藉由使用第3圖所示之檢查裝置之以往檢查方法的晶圓和探針卡之探針之關係的俯視圖。
10‧‧‧探針裝置(檢查裝置)
11‧‧‧載置台
11A‧‧‧驅動機構
12‧‧‧探針卡
12A‧‧‧探針
13‧‧‧對準機構
13A‧‧‧第1攝影機
13B‧‧‧第2攝影機
13C‧‧‧對準橋
14‧‧‧控制裝置
14A‧‧‧記憶部
14B‧‧‧畫像處理部
14C‧‧‧中央運算處理部
15‧‧‧卡支持器
16‧‧‧頂板
W‧‧‧晶圓(被檢查體)
D‧‧‧元件
Claims (4)
- 一種被檢查體之檢查方法,在控制裝置之控制下,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查方法之特徵為:在結束上述所有元件之電特性檢查之後,上述複數探針接觸之元件中,於每特定元件產生檢查不良之時,針對上述所有元件執行再檢查,於執行再檢查時,將上述探針卡和上述被檢查體最初接觸之位置從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸,每次執行複數個份的上述元件之電特性檢查。
- 一種被檢查體之檢查方法,在控制裝置之控制下,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查方法之特徵為:具備經上述載置台,使上述被檢查體每次移動複數個元件份,並使上述被檢查體和上述探針卡電性接觸而每次執行複數個份的上述元件之電特性檢查的第1工程;於結束上述所有元件之檢查之後,檢測出上述複數探針接觸之元件中,是否在每特定元件產生檢查不良之第2工程;和 於每上述特定元件產生檢查不良之時,實施再檢查之第3工程,上述第3工程具備:將上述被檢查體和上述探針卡最初接觸之位置,從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸之工程;和從此次之最初接觸位置每次執行複數個份的上述元件之電特性檢查之工程。
- 一種被檢查體之檢查用程式,藉由驅動電腦,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查用程式之特徵為:在結束上述所有元件之電特性檢查之後,上述複數探針接觸之元件中,於每特定元件產生檢查不良之時,針對上述所有元件執行再檢查,於執行再檢查時,將上述探針卡和上述被檢查體最初接觸之位置從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸,每次執行複數個份的上述元件之電特性檢查。
- 一種被檢查體之檢查用程式,藉由驅動電腦,移動載置被檢查體之載置台,使探針卡之複數探針分別電性接觸於上述被檢查體之所有元件中的複數個元件,針對上述 所有元件每次執行複數個份的電特性檢查,該被檢查體之檢查用程式之特徵為:實行下述工程:經上述載置台,使上述被檢查體每次移動複數個元件份,並使上述被檢查體和上述探針卡電性接觸而每次執行複數個份的上述元件之電特性檢查的第1工程;於結束上述所有元件之檢查之後,檢測出上述複數探針接觸之元件中,是否在每特定元件產生檢查不良之第2工程;和於每上述特定元件產生檢查不良之時,實施再檢查之第3工程,在上述第3工程中,實行:將上述被檢查體和上述探針卡最初接觸之位置,從在上一次檢查之最初接觸位置至少偏移一個元件份,使接觸於上述特定元件而產生檢查不良之探針以外的探針與上述特定元件接觸之工程;和從此次之最初接觸位置每次執行複數個份的上述元件之電特性檢查之工程。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198023A JP5260172B2 (ja) | 2008-07-31 | 2008-07-31 | 被検査体の検査方法及び被検査体の検査用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201015651A TW201015651A (en) | 2010-04-16 |
TWI471960B true TWI471960B (zh) | 2015-02-01 |
Family
ID=41607671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98125696A TWI471960B (zh) | 2008-07-31 | 2009-07-30 | The examination method of the specimen to be inspected, and the inspection procedure of the subject |
Country Status (5)
Country | Link |
---|---|
US (1) | US8947114B2 (zh) |
JP (1) | JP5260172B2 (zh) |
KR (1) | KR101302914B1 (zh) |
CN (1) | CN101639509B (zh) |
TW (1) | TWI471960B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
JP6001326B2 (ja) * | 2012-05-23 | 2016-10-05 | 東京エレクトロン株式会社 | プローブ装置及びプローブ装置用ウエハ載置台 |
JP6520356B2 (ja) | 2015-04-28 | 2019-05-29 | 新東工業株式会社 | 検査装置および検査方法 |
JP6758229B2 (ja) * | 2017-03-16 | 2020-09-23 | 東京エレクトロン株式会社 | 検査装置の診断方法および検査システム |
JP6804353B2 (ja) * | 2017-03-22 | 2020-12-23 | 東京エレクトロン株式会社 | ウエハ検査装置及びウエハ検査装置の診断方法 |
US10802068B2 (en) * | 2018-12-07 | 2020-10-13 | Powertech Technology Inc. | Method of detecting abnormal test signal channel of automatic test equipment |
JP7274350B2 (ja) * | 2019-05-28 | 2023-05-16 | 東京エレクトロン株式会社 | 搬送システム、検査システム及び検査方法 |
JP7302886B2 (ja) | 2020-12-24 | 2023-07-04 | Necプラットフォームズ株式会社 | 導通試験装置、導通試験方法、及びプログラム |
WO2023209904A1 (ja) * | 2022-04-27 | 2023-11-02 | ヤマハ発動機株式会社 | ダイシング装置、半導体チップの製造方法および半導体チップ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7319341B1 (en) * | 2003-08-28 | 2008-01-15 | Altera Corporation | Method of maintaining signal integrity across a capacitive coupled solder bump |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04276639A (ja) * | 1991-03-05 | 1992-10-01 | Nec Kyushu Ltd | Icチップのテスト方法 |
US5726920A (en) * | 1995-09-29 | 1998-03-10 | Advanced Micro Devices, Inc. | Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line |
US5773987A (en) * | 1996-02-26 | 1998-06-30 | Motorola, Inc. | Method for probing a semiconductor wafer using a motor controlled scrub process |
US6138256A (en) * | 1998-03-27 | 2000-10-24 | Micron Technology, Inc. | Intelligent binning for electrically repairable semiconductor chips |
DE10056882C2 (de) * | 2000-11-16 | 2003-06-05 | Infineon Technologies Ag | Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat |
JP3795373B2 (ja) | 2001-10-29 | 2006-07-12 | 松下電器産業株式会社 | 半導体装置の検査装置および検査方法 |
US6731127B2 (en) * | 2001-12-21 | 2004-05-04 | Texas Instruments Incorporated | Parallel integrated circuit test apparatus and test method |
JP3960872B2 (ja) * | 2002-07-19 | 2007-08-15 | Necエレクトロニクス株式会社 | プローバ装置及び半導体装置の検査方法 |
KR100651359B1 (ko) * | 2002-09-02 | 2006-11-30 | 가부시끼가이샤 오크테크 | 프로브 방법 및 프로브 장치 |
US7112979B2 (en) * | 2002-10-23 | 2006-09-26 | Intel Corporation | Testing arrangement to distribute integrated circuits |
US6943573B1 (en) * | 2004-03-23 | 2005-09-13 | Texas Instruments Incorporated | System and method for site-to-site yield comparison while testing integrated circuit dies |
US7148716B2 (en) * | 2004-06-10 | 2006-12-12 | Texas Instruments Incorporated | System and method for the probing of a wafer |
US7492179B2 (en) * | 2006-04-10 | 2009-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for reducing testing times on integrated circuit dies |
US7532024B2 (en) * | 2006-07-05 | 2009-05-12 | Optimaltest Ltd. | Methods and systems for semiconductor testing using reference dice |
JP2008014847A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | ハンドラとこのハンドラを使用した半導体デバイスの検査方法 |
JP2008122362A (ja) * | 2006-10-20 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査手法 |
US7453261B1 (en) * | 2006-10-27 | 2008-11-18 | Xilinx, Inc. | Method of and system for monitoring the functionality of a wafer probe site |
US7852094B2 (en) * | 2006-12-06 | 2010-12-14 | Formfactor, Inc. | Sharing resources in a system for testing semiconductor devices |
JP2009021397A (ja) * | 2007-07-12 | 2009-01-29 | Seiko Epson Corp | マルチカードの位置ズレ補正方法及び、回路素子の検査方法 |
-
2008
- 2008-07-31 JP JP2008198023A patent/JP5260172B2/ja active Active
-
2009
- 2009-07-30 US US12/512,448 patent/US8947114B2/en active Active
- 2009-07-30 KR KR1020090070209A patent/KR101302914B1/ko active IP Right Grant
- 2009-07-30 TW TW98125696A patent/TWI471960B/zh active
- 2009-07-31 CN CN2009101609675A patent/CN101639509B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7319341B1 (en) * | 2003-08-28 | 2008-01-15 | Altera Corporation | Method of maintaining signal integrity across a capacitive coupled solder bump |
Also Published As
Publication number | Publication date |
---|---|
US20100026328A1 (en) | 2010-02-04 |
CN101639509A (zh) | 2010-02-03 |
KR101302914B1 (ko) | 2013-09-06 |
CN101639509B (zh) | 2012-05-02 |
TW201015651A (en) | 2010-04-16 |
KR20100014162A (ko) | 2010-02-10 |
JP5260172B2 (ja) | 2013-08-14 |
US8947114B2 (en) | 2015-02-03 |
JP2010038547A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI471960B (zh) | The examination method of the specimen to be inspected, and the inspection procedure of the subject | |
TWI442509B (zh) | Check the device | |
TWI455221B (zh) | A checking method and a program recording medium in which the inspection method is recorded | |
CN111128782A (zh) | 晶圆的测试方法 | |
US11346861B2 (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus | |
CN110709972B (zh) | 检查系统和检查系统中的温度测定方法 | |
JP2006066561A (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
TW201906055A (zh) | 基板搬出方法 | |
TW201903422A (zh) | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 | |
JP4835317B2 (ja) | プリント配線板の電気検査方法 | |
TWI542870B (zh) | 接觸型電路圖案檢查裝置及其檢查方法 | |
KR20190011973A (ko) | 리드 프레임 자동 검사 시스템 | |
TWI418798B (zh) | A semiconductor inspection device and alignment method with alignment function | |
JP2001337050A (ja) | プリント基板検査方法および装置 | |
JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
TWI460431B (zh) | 設有彈簧針(pogo pin)之探針單元及利用其之基板修復裝置 | |
JP5894459B2 (ja) | 基板検査装置および基板検査方法 | |
KR20120063711A (ko) | 칩 테스트용 프로브 장치 및 칩 테스트 방법 | |
JP2015163854A (ja) | 可撓性回路基板を対象とする検査装置及び検査方法 | |
TW201840994A (zh) | 晶圓檢查裝置及晶圓檢查裝置之診斷方法 | |
JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
JP2012023278A (ja) | 半導体装置および半導体装置の製造方法 | |
TWM530952U (zh) | 晶圓探針之測試裝置 | |
JPH051831Y2 (zh) | ||
KR101415276B1 (ko) | 웨이퍼 표면 검사가 가능한 웨이퍼 프로버 시스템 |