KR101302914B1 - 피검사체의 검사 방법 및 피검사체의 검사용 프로그램 - Google Patents

피검사체의 검사 방법 및 피검사체의 검사용 프로그램 Download PDF

Info

Publication number
KR101302914B1
KR101302914B1 KR1020090070209A KR20090070209A KR101302914B1 KR 101302914 B1 KR101302914 B1 KR 101302914B1 KR 1020090070209 A KR1020090070209 A KR 1020090070209A KR 20090070209 A KR20090070209 A KR 20090070209A KR 101302914 B1 KR101302914 B1 KR 101302914B1
Authority
KR
South Korea
Prior art keywords
inspection
devices
test
inspected
contact
Prior art date
Application number
KR1020090070209A
Other languages
English (en)
Other versions
KR20100014162A (ko
Inventor
히데아키 다나카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100014162A publication Critical patent/KR20100014162A/ko
Application granted granted Critical
Publication of KR101302914B1 publication Critical patent/KR101302914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 첫회의 검사에서 특정의 디바이스 D에 있어서 규칙적으로 검사 불량이 발생한 경우, 2회째의 검사에서 그 검사 불량이 디바이스 D에 원인이 있는지 아닌지를 판단할 수 있고, 더 나아가서는 양품률을 향상시킬 수 있는 피검사체의 검사 방법 및 피검사체의 검사용 프로그램을 제공한다. 본 발명의 검사 방법은 제어 장치(14)의 제어 하에, 웨이퍼 W를 탑재하는 탑재대(11)를 이동시켜, 웨이퍼 W의 2개의 디바이스 D에 프로브 카드(12)의 복수의 프로브(12A)를 전기적으로 접촉시켜, 모든 피검사 디바이스 D에 대해 전기적 특성 검사를 실행할 때, 모든 피검사 디바이스 D의 전기적 특성 검사를 종료한 후, 복수의 프로브(12A)가 접촉하는 2개의 디바이스 D중, 2개째의 디바이스 D에서 검사 불량이 발생되고 있는 경우에는 모든 디바이스 D에 대해 재검사를 실행하고, 재검사시에, 프로브 카드(12)와 웨이퍼 W가 접촉하는 금회의 접촉 위치를, 전회의 검사에서의 접촉 위치로부터 디바이스 1개분만큼 어긋나게 해서 디바이스 D의 전기적 특성 검사를 2개분씩 실행하는 것을 특징으로 한다.

Description

피검사체의 검사 방법 및 피검사체의 검사용 프로그램{INSPECTING METHOD AND PROGRAM FOR OBJECT TO BE INSPECTED}
본 발명은 복수의 디바이스의 전기적 특성 검사를 동시에 실행하는 피검사체의 검사 방법에 관한 것으로서, 더욱 상세하게는 특정의 채널의 문제에 의해서 검사 불량이 발생해도, 그 검사 불량을 회복할 수 있는 피검사체의 검사 방법 및 피검사체의 검사용 프로그램에 관한 것이다.
종래의 검사 장치로서의 프로브 장치는 예를 들면 도 3에 나타내는 바와 같이, 서로 인접하는 로더(loader)실(1) 및 프로버(prober)실(2)을 구비하고 있다. 로더실(1)은 복수개의 웨이퍼 W를 카세트(20) 단위로 수납하는 카세트 수납부(30)와, 카세트로부터 웨이퍼 W를 1개씩 반입/반출하는 웨이퍼 반송 기구(도시하지 않음)와, 웨이퍼 반송 기구에 의해서 웨이퍼 W를 반송하는 동안에 웨이퍼 W를 프리 얼라인먼트하는 프리 얼라인먼트(pre-alignment) 기구(도시하지 않음)를 구비하고 있다. 프로버실(2)은 웨이퍼 W를 유지하고 X, Y, Z 및 θ방향에서 이동 가능하게 구성된 탑재대(3)와, 이 탑재대(3)상에 탑재된 웨이퍼 W의 모든 디바이스(device) 중, 복수개의 디바이스의 전극 패드에 접촉하는 복수의 프로브(4A)를 갖는 프로브 카드(4)와, 이 프로브 카드(4)를 카드 홀더(도시하지 않음)에 의해서 고정시키는 고정 기구(5)와, 프로브 카드(4)와 테스트 헤드(test head) T를 전기적으로 접속하는 접속 링(6)을 구비하고, 제어 장치의 제어 하에 테스트 헤드 T, 접속 링(6) 및 프로브 카드(4)를 거쳐서 도시하지 않은 테스터와 복수개씩의 디바이스를 전기적으로 접촉시켜 전기적 특성 검사를 실행하도록 구성되어 있다. 또한, 도 3에 있어서, ‘7’은 탑재대(3)와 협동해서 웨이퍼 W와 프로브 카드(4)의 위치 맞춤을 실행하는 얼라인먼트 기구로서, ‘7A’는 상부 카메라, ‘7B’는 하부 카메라이며, ‘8’은 프로브 카드(4)의 고정 기구(5)가 장착된 헤드 플레이트(head plate)이다.
그리고, 예를 들면 도 ４에 나타내는 바와 같이 1회의 접촉으로 X방향의 2개분의 디바이스를 동시에 검사하는 프로브 카드(4)를 이용한 경우에는 프로브 카드(4)가 최초의 접촉 위치 P1에서 2개분의 디바이스 D와 전기적으로 접촉해서 2개분의 디바이스 D의 검사를 실행한 후, 탑재대(3)를 X방향 좌측으로 이동시켜 그 다음 2개분의 디바이스 D의 검사를 실행한다. 그 후, 디바이스 D의 2개분씩 도 4에 화살표로 나타내는 바와 같이 X방향으로 탑재대(3)를 인덱스(index) 이송하여, 1행째의 마지막의 2개분의 디바이스 D의 검사가 접촉 위치 P2에서 종료되면, 디바이스 1개분만큼 Ｙ측 위쪽으로 탑재대(3)를 인덱스 이송하고, 2행째의 첫 번째 2개분의 디바이스 D를 검사하기 위한 위치로 이동시킨다. 2행째에서는 2행째의 마지막 2개분의 다바이스 D의 검사를 완료할때까지, 탑재대(3)를 1행째와는 반대방향의 Ｘ방향(우측)으로 이송하여 2개분씩 디바이스 D의 검사를 실행한다.
각 행의 디바이스 D에 대해 동일 요령으로 검사를 반복하고, 웨이퍼 W의 검사대상으로 되는 모든 디바이스에 대해 전기적 특성 검사를 실행하고, 불량품 디바이스 D가 있으면 그 디바이스 D를 검출한다. 그리고, 1개의 웨이퍼 W의 검사를 종료하면, 다음의 웨이퍼 W와 교환하여, 마찬가지의 수순으로 교환후의 웨이퍼 W에 대해 전기적 특성 검사를 실행한다. 또한, 도 4는 웨이퍼 W의 중간까지의 검사 과정을 나타내고, 동일 도면의 4A는 검사가 실행중인 디바이스를 나타내고 있다. 또한, 웨이퍼 Ｗ내의 굵은 선은 검사 대상으로 되는 디바이스 D를 나타내고 있다.
그런데, 첫회 검사의 결과, 디바이스 D의 불량품율이 허용 범위를 넘으면, 계속해서, 그 웨이퍼 W에 대해 동일한 검사를 다시 한번 반복 실행하여 불량품율을 확인한다. 2회째의 검사에서 불량품율이 허용 범위내에 들어가면, 다음의 웨이퍼 W와 교환해서 검사를 실행한다.
그러나, 첫회의 검사에서 예를 들면 도 ４에 빗금으로 나타내는 바와 같이 특정의 디바이스 D마다 규칙적으로 검사 불량이 발생하는 경우가 있다. 이와 같은 경우에, 첫회와 동일한 수순으로 2회째의 검사를 실행해도 동일한 결과가 얻어질 뿐, 검사 불량이 있는 디바이스 D(도 4에서는 빗금친 디바이스)의 발생 개수는 저감하지 않고, 그대로 불량품으로 판단하면 양품률이 저하한다. 또한, 재검사에 여분의 시간이 걸리고, 테스터의 가동 효율이 저하한다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 첫회의 검사에서 특정의 디바이스마다 규칙적으로 검사 불량이 발생한 경우에, 2회째의 검사에서 그 검사 불량이 디바이스 불량에 의한 것인지를 확인할 수 있고, 더 나아가서는 양품률을 향상시킬 수 있는 동시에 2회째의 검사를 불필요하게 하는 일 없이 효과적으로 이용하여 테스터의 가동 효율을 향상시키는 수 있는 피검사체의 검사 방법 및 피검사체의 검사용 프로그램을 제공하는 것을 목적으로 하고 있다.
본 발명자는 도 4에 나타내는 바와 같은 검사 불량의 발생 원인에 대해 각종 검토한 결과, 첫회의 검사에서 특정의 디바이스에 규칙적인 검사 불량이 발생하는 것은 프로브 카드 또는 테스터측의 채널에 문제가 있다는 지견을 얻었다.
본 발명은 상기 지견에 의거하여 이루어진 것으로, 청구항 1에 기재된 피검 사체의 검사 방법은 제어 장치의 제어 하에서, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개의 디바이스에 프로브 카드의 복수의 프로브를 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행하는 피검사체의 검사 방법에 있어서, 상기의 모든 피검사 디바이스의 전기적 특성 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스마다 검사 불량이 발생하는 경우에는 상기의 모든 피검사 디바이스에 대해 재검사를 실행하고, 재검사시에, 상기 프로브 카드와 상기 피검사체가 접촉하는 위치를, 전회의 검사에서의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나게 해서 상기 피검사 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 2에 기재된 피검사체의 검사 방법은 제어 장치의 제어 하에서, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개의 디바이스에 프로브 카드의 복수의 프로브를 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행하는 피검사체의 검사 방법에 있어서, 상기 탑재대를 거쳐서 상기 피검사체를 복수개의 디바이스분씩 이동시켜, 상기 피검사체와 상기 프로브 카드를 전기적으로 접촉시켜 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 제 1 공정과, 상기 모든 피검사 디바이스의 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스마다 검사 불량이 발생하고 있는지 아닌지를 검출하는 제 ２ 공정과, 상기 특정의 디바이스마다 검사 불량이 발생하고 있는 경우에는 재검사 를 실시하는 제 3 공정을 구비하고, 제 3 공정은, 상기 피검사체와 상기 프로브 카드가 최초로 접촉하는 위치를, 전회의 검사에서의 최초의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나게 하는 공정과, 금회의 최초의 접촉 위치로부터 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 공정을 구비한 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 3에 기재된 피검사체의 검사용 프로그램은 컴퓨터를 구동시키는 것에 의해, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개의 디바이스에 프로브 카드의 복수의 프로브를 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행시키는 피검사체의 검사용 프로그램으로서, 상기의 모든 디바이스의 전기적 특성 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스마다 검사 불량이 발생하는 경우에는 상기의 모든 피검사 디바이스에 대해 재검사를 실행하고, 재검사시에, 상기 프로브 카드와 상기 피검사체가 접촉하는 위치를, 전회의 검사에서의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나게 해서 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행시키는 것을 특징으로 하는 것이다.
또한, 본 발명의 청구항 4에 기재된 피검사체의 검사용 프로그램은 컴퓨터를 구동시키는 것에 의해, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개씩의 디바이스에 프로브 카드의 복수의 프로브를 각각 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행시키는 피검사체의 검사용 프로그램으로서, 상기 컴퓨터를 구동시켜, 상기 탑재대를 거쳐서 상기 피검사체를 복수개의 디바이스분씩 이동시켜, 상기 피검사체와 상기 프로브 카드를 전기적으로 접촉시켜 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 제 1 공정과, 상기 모든 피검사 디바이스의 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스마다 검사 불량이 발생하고 있는지 아닌지를 검출하는 제 ２ 공정과, 상기 특정의 디바이스마다 검사 불량이 발생하고 있는 경우에는 재검사를 실시하는 제 3 공정을 실행시키고, 제 3 공 정에서는, 상기 피검사체와 상기 프로브 카드가 최초로 접촉하는 위치를, 전회의 검사에서의 최초의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나게 하는 공정과, 금회의 최초의 접촉 위치로부터 상기 피검사 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 공정을 실행시키는 것을 특징으로 하는 것이다.
본 발명에 따르면, 첫회의 검사에서 특정의 디바이스마다 규칙적으로 검사 불량이 발생한 경우에, 2회째의 검사에서 그 검사 불량이 디바이스 불량에 의한 것인지를 확인할 수 있고, 더 나아가서는 양품률을 향상시킬 수 있는 동시에 2회째의 검사를 불필요하게 하는 일 없이 효과적으로 이용하여 테스터의 가동 효율을 향상시킬 수 있는 피검사체의 검사 방법 및 피검사체의 검사용 프로그램을 제공할 수 있다.
이하, 도 1, 도 ２a 및 도 2b에 나타내는 실시형태에 의거하여 본 발명을 설명한다. 또한, 각 도면 중, 도 1은 본 발명의 피검사체의 검사 방법을 실시하기 위해 이용되는 검사 장치의 일예를 나타내는 구성도, 도 2a 및 도 2b는 각각 도 1에 나타내는 검사 장치를 이용한 검사 방법에 의한 검사 불량이 있는 디바이스의 분포 상태를 나타내는 웨이퍼의 평면도로서, 도 2a는 첫회의 검사를 나타내는 도면, 도2b는 2회째의 검사를 나타내는 도면이다.
우선, 본 실시형태의 피검사체의 검사 방법을 실시하는 검사 장치(프로브 장치)에 대해 설명한다. 이 프로브 장치(10)는 예를 들면 도 1에 나타내는 바와 같이, 프로버실내에 X, Y, Z 및 θ방향으로 이동 가능한 탑재대(11)와, 탑재대(11)의 위쪽에 배치된 프로브 카드(12)와, 탑재대(11)상의 웨이퍼 W와 프로브 카드(12)의 위치 맞춤을 실행하는 얼라인먼트 기구(13)를 구비하고, 제어 장치(14)의 제어 하에, 탑재대(11)와 얼라인먼트 기구(13)가 협동하여, 웨이퍼 W의 디바이스의 복수의 전극 패드와 프로브 카드(12)의 복수의 프로브(12A)의 위치 맞춤을 실행한 후, 탑재대(11)가 웨이퍼 W를 인덱스 이송하여 웨이퍼 W의 각 디바이스의 전기적 특성 검사를 실행하도록 구성되어 있다.
탑재대(11)는 도 1에 나타내는 바와 같이 X방향 구동 기구, Y방향 구동 기구 및 Z방향 구동 기구에 의해서 구성된 구동 기구(11A)를 갖고 있다. 따라서, 탑재대(11)는 제어 장치(14)의 제어 하에 구동 기구(11A)를 거쳐서 X, Y, Z 및 θ방향 으로 이동하도록 구성되어 있다.
프로브 카드(12)는 도 1에 나타내는 바와 같이 복수의 프로브(12A)를 갖고, 카드 홀더(card holder)(15)를 거쳐서 헤드 플레이트(16)에 고정되어 있다. 복수의 프로브(12A)는 웨이퍼 W에 형성된 복수의 디바이스 D(도 ２a 및 도 2b 참조) 중, 적어도 2개의 디바이스 D와 접촉하도록 구성되어 있다. 복수의 프로브(12A)가 동시에 접촉하는 디바이스 D의 배열은 디바이스 D의 종류에 따라 다르고, 종횡으로 복수개씩 매트릭스형상으로 배열되어 있는 경우나, 횡방향 또는 종방향으로 적어도 2개 배열되어 있는 경우 등이 있다. 본 실시형태에서는 복수의 프로브(12A)는 도 ２a 및 도2b에 나타내는 바와 같이 횡방향으로 2개 배열된 디바이스 D와 접촉하도록 구성되어 있다.
얼라인먼트 기구(13)는 도 1에 나타내는 바와 같이, 탑재대(11)와 프로브 카드(12)의 사이에서 이동하는 제 1 카메라(13A)와, 탑재대(11)에 측쪽에 부설된 제 ２ 카메라(13B)와, 제 1 카메라(13A)가 고정된 얼라인먼트 브리지(13C)를 구비하고 있다. 제 1 카메라(13A)는 얼라인먼트 브리지(13C)를 거쳐서 프로버실의 안쪽부로부터 프로브 센터(프로브 카드의 중심의 연장선상에 위치함)의 사이를 이동하고, 프로브 센터에 있어서 X, Y방향으로 이동하는 탑재대(11)상의 웨이퍼 W를 촬상한다. 제 ２ 카메라(13B)는 탑재대(11)를 X, Y방향으로 이동시켜 프로브 카드(12)의 프로브(12A)의 바로 아래로 이동하고, 이 위치에서 프로브(12A)를 촬상한다.
제어 장치(14)는 본 발명의 검사용 프로그램이나 그 밖의 프로그램, 더 나아가서는 각종 검사용의 데이터를 기억하는 기억부(14A)와, 제 1, 제 ２ 카메라(13A, 13B)로부터의 촬상 신호에 의거하여 화상 처리하는 화상 처리부(14B)와, 기억부(14A) 및 화상 처리부(14B)와의 사이에서 각종 데이터를 송수신하여 연산 처리하는 중앙 연산 처리부(14C)를 구비한 컴퓨터를 주체로 구성되어 있다. 중앙 연산 처리부(14C)는 기억부(14A)로부터 검사용 프로그램 등을 읽어내어 탑재대(11), 얼라인먼트 기구(13) 등의 구성 기기를 제어하거나, 혹은 검사 결과를 나타내는 수치 데이터나 화상 데이터를 목적에 따라 각종 데이터 가공을 한다.
다음에, 본 발명의 피검사체의 검사용 프로그램의 일실시형태를 이용하는 검사 방법에 대해 설명한다.
본 실시형태의 검사용 프로그램에 의해서 제어 장치(14)의 컴퓨터가 구동하면, 중앙 연산 처리부(14C)가 기억부(14A)로부터 검사용 프로그램을 읽어내어 본 실시형태의 검사 방법을 실행한다. 본 실시형태의 검사 방법을 실행하면, 로더실로부터 웨이퍼 W를 수취한 탑재대(11)가 구동 기구(11A)를 거쳐서 X, Y방향으로 이동하는 동시에 θ방향에 소정의 각도범위에서 회전하여 웨이퍼 W의 스크라이브 라인(절단선)(scribe line)을 X, Y방향에 일치시킨다.
이것과 병행해서, 얼라인먼트 기구(13)의 제 ２ 카메라(13B)로 프로브(12A)의 침끝 위치를 측정하고, 제 1 카메라(13A)로 프로브(12A)에 대응하는 웨이퍼 W의 전극 패드를 측정하는 것에 의해서 웨이퍼 W와 프로브 카드(12)의 얼라인먼트를 실행한 후, 웨이퍼 W의 검사를 실행한다.
얼라인먼트 후, 탑재대(11)는 최초로 검사해야 할 디바이스 D를 프로브 카드(12)의 바로 아래로 이동시키고, 그 위치로부터 웨이퍼 W를 상승시켜, 최초의 2 개분의 디바이스 D의 복수의 전극 패드와 이들에 대응하는 복수의 프로브(12A)를 접촉시키고, 또한 오버드라이브(overdrive)해서 복수의 전극 패드와 복수의 프로브(12A)를 전기적으로 접촉시켜 2개분의 디바이스 D의 전기적 특성 검사를 실행한다. 다음에, 종래와 마찬가지로 탑재대(11)는 웨이퍼 W를 디바이스 2개분씩 X방향 좌측으로 인덱스 이송하는 동시에 디바이스의 행이 바뀔 때에는 Y방향 위쪽으로 디바이스 1개분 인덱스 이송하여, 도 ２a에 나타내는 바와 같이 인덱스 이송의 방향을 전환하면서 마지막의 디바이스 D까지 2개분씩 전기적 특성 검사를 실행한다.
웨이퍼 W의 검사 대상으로 되는 모든 디바이스에 대해 검사를 종료한 후, 디바이스의 검사 불량률이 허용 범위내이면, 다음의 웨이퍼 W와 교환하고, 교환후의 웨이퍼 W에 대해 동일 요령으로 검사를 실행한다.
그런데, 웨이퍼 W의 검사대상으로 되는 모든 디바이스 D에 대해 검사한 결과, 중앙 연산 처리부(14C)에 있어서 불량품율이 허용 범위를 넘고 있는 것을 검출하고, 검사 불량이 있는 디바이스 D의 분포가 예를 들면 도 2a에 나타내는 바와 같이 복수의 프로브(12A)가 접촉하는 2개의 디바이스 중, 특정의 디바이스 D(동일 도면에서는 프로브(12A)의 2개분의 디바이스 중, 빗금으로 나타낸 2번째의 디바이스)마다 규칙적으로 검사 불량이 발생한 경우, 그 웨이퍼 W의 재검사를 실행한다.
그러나, 이 경우, 검사 불량이 디바이스 D의 불량에 의한 것인지, 프로브 카드(12) 또는 테스터측의 채널의 불량에 의한 것인지 불분명한 경우가 있다. 그래서, 본 실시형태의 검사용 프로그램에서는 이하의 요령으로 재검사를 실시한다. 또한, 도 2a에서는 프로브 카드(12)의 복수의 프로브(12A)가 최초로 접촉하는 2개분의 디바이 스 D의 임의의 영역을 파선으로 둘러싼 접촉 영역 P1로서 나타내고 있다.
재검사를 실행하는 경우에는 도 2b에 나타내는 바와 같이 프로브 카드(12)와 웨이퍼 W가 최초로 접촉하는 위치를, 전회의 검사에서의 최초의 접촉 영역 P1(도 2a 참조)로부터 디바이스 1개분만큼 X방향 우측으로 어긋나게 하고, 그 접촉 영역 P1’에 있어서 2개분의 디바이스 D에 대해 전기적 특성 검사를 실행한다. 이것에 의해 전회에 검사 불량이 없었던 디바이스와 접촉했던 프로브(12A) (이하, 「제 1 프로브」라 함)로 전회의 검사 불량의 디바이스 D를 검사하게 된다. 따라서, 금회(今回)의 검사에서는 프로브(12A)의 제 1 프로브가 전회의 검사 불량의 디바이스 D를 검사하고, 전회의 검사 불량의 디바이스 D와 접촉했던 프로브(12A)의 제 ２ 프로브로 전회의 정상의 디바이스 D를 검사하게 된다. 금회의 검사에서 제 1 프로브로 검사한 디바이스 D가 검사 불량으로 되지 않으면, 그 디바이스 D는 정상이며 결함이 없는 디바이스 D로서 검출된다. 또한, 이 경우, 금회의 검사에서 제 ２ 프로브로 검사한 디바이스 D는 정상의 디바이스 D라도 검사 불량으로 된다. 한편, 금회의 검사에서, 제 1 프로브로 검사한 디바이스가 검사 불량으로 되면, 그 디바이스 D에 결함이 있는 불량품으로서 검출된다.
이와 같이 금회의 검사에서는 결함이 없는 정상의 디바이스 D를 검사했던 제 1 프로브로 전회의 검사 불량으로 된 디바이스 D를 검사하여, 디바이스 D 자체에 결함이 있는지 없는지를 알 수 있다. 그리고, 정상의 디바이스를 검사했던 제 1 프로브로 검사한 결과, 검사 불량이 되지 않으면 그 디바이스 D를 양품으로서 구분하고, 검사 불량으로 되면, 그 디바이스 D는 결함이 있는 불량품으로서 구분할 수 있다. 이것에 의해서, 2회째 검사를 통하여, 전회의 검사에서 불량품으로 된 디바이스 D 중 많은 디바이스 D를 양품으로서 구하여, 제품의 양품률을 향상시킬 수 있다. 또한, 2회째의 검사를 불필요하게 하는 일 없이 유효하게 활용하고, 테스터의 가동 효율을 높일 수 있다.
이상 설명한 바와 같이 본 실시형태에 의하면, 제어 장치(14)의 제어 하에, 웨이퍼 W를 탑재하는 탑재대(11)를 이동시켜, 웨이퍼 W의 모든 디바이스 D 중, 2개의 디바이스 D에 프로브 카드(12)의 복수의 프로브(12A)를 전기적으로 접촉시켜, 모든 디바이스 D에 대해 2개분씩 전기적 특성 검사를 실행함에 있어서, 탑재대(11)를 거쳐서 웨이퍼 W를 2개의 디바이스분씩 이동시켜, 웨이퍼 W와 프로브 카드(12)를 전기적으로 접촉시켜 디바이스 D의 전기적 특성 검사를 2개분씩 실행하는 제 1 공정과, 모든 디바이스 D의 검사를 종료한 후, 복수의 프로브(12A)가 접촉하는 디바이스 D 중, 특정의 디바이스마다 검사 불량이 발생하고 있는지 아닌지를 중앙 연산 처리부(14C)에 있어서 검출하는 제 ２ 공정과, 특정의 디바이스마다 검사 불량이 발생하고 있는 경우에는 재검사를 실시하는 제 3 공정을 구비하고, 제 3 공정은 웨이퍼 W와 프로브 카드(12)가 최초로 접촉하는 접촉 영역 P1’을, 전회의 검사에서의 최초의 접촉 영역 P1로부터 디바이스 1개분만큼 어긋나게 하는 공정과, 금회의 최초의 접촉 영역 P1’로부터 디바이스 D의 전기적 특성 검사를 2개분씩 실행하는 공정을 구비하고 있기 때문에, 첫회의 검사에서 특정의 디바이스 D에 있어서 규칙적으로 검사 불량이 발생한 경우에, 2회째의 검사를 실행하여, 2회째의 검사에서는 1회째에서 검사 불량이 없었던 디바이스와 접촉한 제 1 프로브에 의해서 1회째 에서 불량품으로 된 디바이스 D를 검사할 수 있고, 1회째의 검사 불량이 디바이스 D에 원인이 있는지 아닌지를 검출할 수 있으며, 더 나아가서는 디바이스 D의 불량품율을 저하시켜 양품률의 향상을 도모할 수 있는 동시에 2회째의 검사를 불필요하게 하는 일 없이 테스터의 가동 효율을 향상시킬 수 있다.
또한, 상기 실시형태에서는 디바이스 D를 2개분씩 동시에 검사하는 경우에 대해 설명했지만, 3개 이상의 디바이스를 동시에 검사하는 경우에 대해서도 본 발명을 적용할 수 있다. 또한, 상기 실시형태의 2회째의 검사에서는 1회째의 검사의 경우보다 디바이스 1개분만큼 검사방향의 반대방향으로 웨이퍼 W를 어긋나게 하고 있지만, 검사방향으로 디바이스 1개분만큼 웨이퍼 W를 어긋나게 해도 좋다. 또한, 3개 이상의 디바이스를 동시에 검사할 때에 인접하는 2개의 디바이스에서 연속해서 검사 불량이 발생한 경우에는 웨이퍼 W를 2개분만큼 어긋나게 하는 것에 의해서 2회째 검사를 실행할 수 있다.
본 발명은 웨이퍼 등의 피검사체의 전기적 특성 검사를 실행할 때에 바람직하게 이용할 수 있다.
도 1은 본 발명의 피검사체의 검사 방법을 실시하기 위해 이용되는 검사 장치의 일예를 나타내는 구성도.
도 2a 및 도 2b는 각각 도 1에 나타내는 검사 장치를 이용한 검사 방법에 의한 검사 불량이 있는 디바이스의 분포 상태를 나타내는 웨이퍼의 평면도로서, 도 2a는 첫회의 검사를 나타내는 도면, 도 2b는 2회째의 검사를 나타내는 도면.
도 3은 종래의 프로브 장치의 일례의 일부를 파단해서 나타내는 정면도.
도 ４는 도 3에 나타내는 검사 장치를 이용한 종래의 검사 방법에 의한 웨이퍼와 프로브 카드의 프로브의 관계를 나타내는 평면도.
부호의 설명
10 프로브 장치(검사 장치)
11 탑재대
12 프로브 카드
12A 프로브
W 웨이퍼(피검사체)
D 디바이스

Claims (4)

  1. 제어 장치의 제어 하에서, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개의 디바이스에 프로브 카드의 복수의 프로브를 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행하는 피검사체의 검사 방법에 있어서,
    모든 피검사 디바이스의 전기적 특성을 검사하는 제 1 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스에서 규칙적으로 검사 불량이 발생하는 경우에는, 상기의 모든 피검사 디바이스에 대해 제 2 검사를 실행하고,
    제 2 검사 시에, 상기 프로브 카드와 상기 피검사체가 접촉하는 위치를, 제 1 검사에서의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나도록 해서, 제 1 검사에서 규칙적으로 검사 불량이 발생한 상기 특정의 디바이스를, 제 1 검사에서 상기 특정의 디바이스가 아닌 디바이스와 접촉했던 프로브로 검사하면서, 상기 피검사 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 것을 특징으로 하는
    피검사체의 검사 방법.
  2. 제어 장치의 제어 하에서, 피검사체를 탑재하는 탑재대를 이동시켜, 상기 피검사체의 모든 피검사 디바이스 중, 복수개의 디바이스에 프로브 카드의 복수의 프로브를 전기적으로 접촉시켜, 상기 모든 피검사 디바이스에 대해 복수개분씩 전기적 특성 검사를 실행하는 피검사체의 검사 방법에 있어서,
    상기 탑재대를 거쳐서 상기 피검사체를 복수개의 디바이스분씩 이동시켜, 상기 피검사체와 상기 프로브 카드를 전기적으로 접촉시켜 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 제 1 공정과,
    상기 모든 피검사 디바이스의 검사를 종료한 후, 상기 복수의 프로브가 접촉하는 디바이스 중, 특정의 디바이스에서 규칙적으로 검사 불량이 발생하고 있는지 아닌지를 검출하는 제 ２ 공정과,
    상기 특정의 디바이스에서 규칙적으로 검사 불량이 발생하고 있는 경우에는,상기의 모든 피검사 디바이스에 대해 재검사를 실시하는 제 3 공정을 구비하고,
    제 3 공정은, 상기 프로브 카드와 상기 피검사체가 접촉하는 위치를, 제 1 공정에서의 접촉 위치로부터 적어도 하나의 디바이스분만큼 어긋나도록 해서, 제 1 공정에서 규칙적으로 검사 불량이 발생한 상기 특정의 디바이스를, 제 1 공정에서 상기 특정의 디바이스가 아닌 디바이스와 접촉했던 프로브로 검사하면서, 상기 디바이스의 전기적 특성 검사를 복수개분씩 실행하는 공정을 구비한 것을 특징으로 하는
    피검사체의 검사 방법.
  3. 삭제
  4. 삭제
KR1020090070209A 2008-07-31 2009-07-30 피검사체의 검사 방법 및 피검사체의 검사용 프로그램 KR101302914B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008198023A JP5260172B2 (ja) 2008-07-31 2008-07-31 被検査体の検査方法及び被検査体の検査用プログラム
JPJP-P-2008-198023 2008-07-31

Publications (2)

Publication Number Publication Date
KR20100014162A KR20100014162A (ko) 2010-02-10
KR101302914B1 true KR101302914B1 (ko) 2013-09-06

Family

ID=41607671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070209A KR101302914B1 (ko) 2008-07-31 2009-07-30 피검사체의 검사 방법 및 피검사체의 검사용 프로그램

Country Status (5)

Country Link
US (1) US8947114B2 (ko)
JP (1) JP5260172B2 (ko)
KR (1) KR101302914B1 (ko)
CN (1) CN101639509B (ko)
TW (1) TWI471960B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860448B2 (en) * 2011-07-15 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test schemes and apparatus for passive interposers
JP6001326B2 (ja) * 2012-05-23 2016-10-05 東京エレクトロン株式会社 プローブ装置及びプローブ装置用ウエハ載置台
JP6520356B2 (ja) 2015-04-28 2019-05-29 新東工業株式会社 検査装置および検査方法
JP6758229B2 (ja) * 2017-03-16 2020-09-23 東京エレクトロン株式会社 検査装置の診断方法および検査システム
JP6804353B2 (ja) * 2017-03-22 2020-12-23 東京エレクトロン株式会社 ウエハ検査装置及びウエハ検査装置の診断方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法
JP7302886B2 (ja) 2020-12-24 2023-07-04 Ｎｅｃプラットフォームズ株式会社 導通試験装置、導通試験方法、及びプログラム
WO2023209904A1 (ja) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 ダイシング装置、半導体チップの製造方法および半導体チップ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133376A (ja) 2001-10-29 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置の検査装置および検査方法
JP2004055837A (ja) 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法
US7148716B2 (en) * 2004-06-10 2006-12-12 Texas Instruments Incorporated System and method for the probing of a wafer
US7319341B1 (en) * 2003-08-28 2008-01-15 Altera Corporation Method of maintaining signal integrity across a capacitive coupled solder bump

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276639A (ja) * 1991-03-05 1992-10-01 Nec Kyushu Ltd Ｉｃチップのテスト方法
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5773987A (en) * 1996-02-26 1998-06-30 Motorola, Inc. Method for probing a semiconductor wafer using a motor controlled scrub process
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
DE10056882C2 (de) * 2000-11-16 2003-06-05 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
EP1544909A4 (en) * 2002-09-02 2009-05-06 Octec Inc PROCEDURE, SONDERING, AND ELECTRODE REDUCTION / PLASMA PROCESS MECHANISM
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
US7492179B2 (en) * 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies
US7532024B2 (en) * 2006-07-05 2009-05-12 Optimaltest Ltd. Methods and systems for semiconductor testing using reference dice
JP2008014847A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd ハンドラとこのハンドラを使用した半導体デバイスの検査方法
JP2008122362A (ja) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査手法
US7453261B1 (en) * 2006-10-27 2008-11-18 Xilinx, Inc. Method of and system for monitoring the functionality of a wafer probe site
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
JP2009021397A (ja) * 2007-07-12 2009-01-29 Seiko Epson Corp マルチカードの位置ズレ補正方法及び、回路素子の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133376A (ja) 2001-10-29 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置の検査装置および検査方法
JP2004055837A (ja) 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法
US7319341B1 (en) * 2003-08-28 2008-01-15 Altera Corporation Method of maintaining signal integrity across a capacitive coupled solder bump
US7148716B2 (en) * 2004-06-10 2006-12-12 Texas Instruments Incorporated System and method for the probing of a wafer

Also Published As

Publication number Publication date
CN101639509B (zh) 2012-05-02
US20100026328A1 (en) 2010-02-04
CN101639509A (zh) 2010-02-03
US8947114B2 (en) 2015-02-03
TWI471960B (zh) 2015-02-01
JP2010038547A (ja) 2010-02-18
TW201015651A (en) 2010-04-16
KR20100014162A (ko) 2010-02-10
JP5260172B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101302914B1 (ko) 피검사체의 검사 방법 및 피검사체의 검사용 프로그램
KR102239051B1 (ko) 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법
KR20120104812A (ko) 반도체 디바이스 테스트 장치 및 방법
CN111128782A (zh) 晶圆的测试方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US20070164763A1 (en) Method for detecting abnormality of probe card
JP5529605B2 (ja) ウエハチャックの傾き補正方法及びプローブ装置
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
KR100879456B1 (ko) 포고 핀을 구비한 프로브 유닛 및 이를 이용한기판리페어장치.
JP2012503189A (ja) 所定の温度条件下で繰り返しパターンの複数の電子部品を検査する方法
KR20090014914A (ko) 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템
JP2002107417A (ja) 半導体集積回路の試験装置及びその管理方法
JP2007165598A (ja) プローバ、プローブ接触方法及びそのためのプログラム
KR100615086B1 (ko) 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법
JPH0837211A (ja) 半導体装置の検査装置
JP2008177231A (ja) オートプローブ検査方法及びオートプローブ検査装置
US7459925B1 (en) Probe card
KR20090107121A (ko) 프로버 스테이션 및 그의 프로빙 방법
KR101312079B1 (ko) 프로브 유니트 조립체 및 이를 이용한 평판 표시 장치의검사 방법
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
KR20240011487A (ko) 프로브 마크 검사 방법 및 웨이퍼 검사 장치
JP2007157955A (ja) プローブカードおよびこれを用いた測定方法および検査装置
TW201403093A (zh) 用於檢驗支承件或基片上的電子元件的設備和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 5