JP2010038547A - 被検査体の検査方法及び被検査体の検査用プログラム - Google Patents

被検査体の検査方法及び被検査体の検査用プログラム Download PDF

Info

Publication number
JP2010038547A
JP2010038547A JP2008198023A JP2008198023A JP2010038547A JP 2010038547 A JP2010038547 A JP 2010038547A JP 2008198023 A JP2008198023 A JP 2008198023A JP 2008198023 A JP2008198023 A JP 2008198023A JP 2010038547 A JP2010038547 A JP 2010038547A
Authority
JP
Japan
Prior art keywords
inspection
devices
inspected
contact
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008198023A
Other languages
English (en)
Other versions
JP2010038547A5 (ja
JP5260172B2 (ja
Inventor
Hideaki Tanaka
秀明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008198023A priority Critical patent/JP5260172B2/ja
Priority to TW98125696A priority patent/TWI471960B/zh
Priority to KR1020090070209A priority patent/KR101302914B1/ko
Priority to US12/512,448 priority patent/US8947114B2/en
Priority to CN2009101609675A priority patent/CN101639509B/zh
Publication of JP2010038547A publication Critical patent/JP2010038547A/ja
Publication of JP2010038547A5 publication Critical patent/JP2010038547A5/ja
Application granted granted Critical
Publication of JP5260172B2 publication Critical patent/JP5260172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】初回の検査で特定のデバイスDにおいて規則的に検査不良が発生した場合、2回目の検査でその検査不良がデバイスDに原因があるか否かを判断でき、延いては歩留まりを向上させることができる。
【解決手段】本発明の検査方法は、制御装置14の制御下で、ウエハWを載置する載置台11を移動させて、ウエハWの2個のデバイスDにプローブカード12の複数のプローブ12Aを電気的に接触させて、全てのデバイスDについて電気的特性検査を行う際、全てのデバイスDの電気的特性検査を終了した後、複数のプローブ12Aが接触する2個のデバイスDのうち、2個目のデバイスDで検査不良を発生している場合には、全てのデバイスDについて再検査を行い、再検査の際に、プローブカード12とウエハWが接触する今回の接触位置を、前回の検査での接触位置からデバイス1個分だけずらしてデバイスDの電気的特性検査を2個分ずつ行うことを特徴とする。
【選択図】図1

Description

本発明は、複数のデバイスの電気的特性検査を同時に行う被検査体の検査方法に関し、更に詳しくは、特定のチャンネルの不具合によって検査不良が発生しても、その検査不良を回復することができる被検査体の検査方法及び被検査体の検査用プログラムに関するものである。
従来の検査装置としてのプローブ装置は、例えば図3に示すように、互いに隣接するローダ室1及びプローバ室2を備えている。ローダ室1は、複数枚のウエハWをカセット単位で収納するカセット収納部と、カセットからウエハWを一枚ずつ搬出入するウエハ搬送機構と、ウエハ搬送機構によってウエハWを搬送する間にウエハWをプリアライメントするプリアライメント機構と、を備えている。プローバ室2は、ウエハWを保持しX、Y、Z及びθ方向で移動可能に構成された載置台3と、この載置台3上に載置されたウエハWの全てのデバイスのうち、複数個のデバイスの電極パッドに接触する複数のプローブ4Aを有するプローブカード4と、このプローブカード4をカードホルダ(図示せず)によって固定する固定機構5と、プローブカード4とテストヘッドTとを電気的に接続する接続リング6と、を備え、制御装置の制御下でテストヘッドT、接続リング6及びプローブカード4を介して図示しないテスタと複数個ずつのデバイスを電気的に接触させて電気的特性検査を行なうように構成されている。尚、図3において、7は載置台3と協働してウエハWとプローブカード4との位置合わせを行うアライメント機構で、7Aは上カメラ、7Bは下カメラであり、8はプローブカード3の固定機構5が装着されたヘッドプレートである。
而して、例えば図4に示すように一回の接触でX方向の2個分のデバイスを同時に検査するプローブカード4を用いた場合には、図4に矢印で示すように載置台3をX方向右方へ移動させて、プローブカードが最初の接触位置P1で2個分のデバイスDと電気的に接触して検査を行った後、デバイスDの2個分ずつ図4に矢印で示すようにX方向へインデックス送りして、一行目の最後の2個分のデバイスDの検査を接触位置P2で終えると、デバイス1個分だけY方下方へインデックス送りし、2行目では1行目とは逆向きのX方向左方へ2個分ずつデバイスDの検査を行う。各行のデバイスDについて同一要領で検査を繰り返し、ウエハWの全てのデバイスについて電気的特性検査を行い、不良品デバイスDがあればそのデバイスDを検出する。そして、一枚のウエハWの検査を終えると、次のウエハWと交換して、同様の手順で交換後のウエハWについて電気的特性検査を行う。尚、図4はウエハWの途中までの検査結果を示し、同図の4Aは検査途中のプローブカードのプローブを示している。また、ウエハW内の太い線は検査対象となるデバイスDを示している。
ところが、初回検査の結果、デバイスDの不良品率が許容範囲を超えると、引き続き、そのウエハWについて同一の検査をもう一度繰り返し行って不良品率を確認する。2回目の検査で不良品率が許容範囲内に収まれば、次のウエハWと交換して検査を行う。
しかしながら、初回の検査で例えば図4にハッチングで示すように特定のデバイスD毎に規則的に検査不良が発生することがある。このような場合に、初回と同一の手順で2回目の検査を行っても同一の結果が得られるだけで、検査不良のあるデバイスD(図4ではハッチングされたデバイス)の発生個数は低減せず、そのまま不良品と判断すれば歩留まりが低下する。また、再検査に余分の時間がかかり、テスタの稼動効率が低下する。
本発明は、上記課題を解決するためになされたもので、初回の検査で特定のデバイス毎に規則的に検査不良が発生した場合に、2回目の検査でその検査不良がデバイス不良によるものかを確認することができ、延いては歩留まりを向上させることができると共に2回目の検査を無駄にすることなくテスタの稼動効率を向上させることができる被検査体の検査方法及び被検査体の検査用プログラムを提供することを目的としている。
本発明者は、図4に示すような検査不良の発生原因について種々検討した結果、初回の検査で特定のデバイスに規則的な検査不良が発生するのはプローブカードまたはテスタ側のチャンネルに問題があるとの知見を得た。
本発明は、上記知見に基づいてなされたもので、請求項1に記載の被検査体の検査方法は、制御装置の制御下で、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行う被検査体の検査方法において、上記の全てのデバイスの電気的特性検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生する場合には、上記の全てのデバイスについて再検査を行い、再検査の際に、上記プローブカードと上記被検査体が接触する位置を、前回の検査での接触位置から少なくとも一つのデバイス分だけずらして上記デバイスの電気的特性検査を複数個分ずつ行うことを特徴とするものである。
また、本発明の請求項2に記載の被検査体の検査方法は、制御装置の制御下で、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行う被検査体の検査方法において、上記載置台を介して上記被検査体を複数個のデバイス分ずつ移動させて、上記被検査体と上記プローブカードとを電気的に接触させて上記デバイスの電気的特性検査を複数個分ずつ行う第1の工程と、上記全てのデバイスの検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生しているか否かを検出する第2の工程と、上記特定のデバイス毎に検査不良が発生している場合には再検査を実施する第3の工程と、を備え、第3の工程は、上記被検査体と上記プローブカードとが最初に接触する位置を、前回の検査での最初の接触位置から少なくとも一つのデバイス分だけずらせる工程と、今回の最初の接触位置から上記デバイスの電気的特性検査を複数個分ずつ行う工程と、を備えたことを特徴とするものである。
また、本発明の請求項3に記載の被検査体の検査用プログラムは、コンピュータを駆動させることにより、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行わせる被検査体の検査用プログラムであって、上記の全てのデバイスの電気的特性検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生する場合には、上記の全てのデバイスについて再検査を行い、再検査の際に、上記プローブカードと上記被検査体が接触する位置を、前回の検査での接触位置から少なくとも一つのデバイス分だけずらして上記デバイスの電気的特性検査を複数個分ずつ行わせることを特徴とするものである。
また、本発明の請求項4に記載の被検査体の検査用プログラムは、コンピュータを駆動させることにより、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個ずつのデバイスにプローブカードの複数のプローブをそれぞれ電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行わせる被検査体の検査用プログラムであって、上記コンピュータを駆動させて、上記載置台を介して上記被検査体を複数個のデバイス分ずつ移動させて、上記被検査体と上記プローブカードとを電気的に接触させて上記デバイスの電気的特性検査を複数個分ずつ行う第1の工程と、上記全てのデバイスの検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生しているか否かを検出する第2の工程と、上記特定のデバイス毎に検査不良が発生している場合には再検査を実施する第3の工程と、を実行させ、第3の工程では、上記被検査体と上記プローブカードとが最初に接触する位置を、前回の検査での最初の接触位置から少なくとも一つのデバイス分だけずらせる工程と、今回の最初の接触位置から上記デバイスの電気的特性検査を複数個分ずつ行う工程と、を実行させることを特徴とするものである。
本発明によれば、初回の検査で特定のデバイス毎に規則的に検査不良が発生した場合に、2回目の検査でその検査不良がデバイス不良によるものかを確認することができ、延いては歩留まりを向上させることができると共に2回目の検査を無駄にすることなくテスタの稼動効率を向上させることができる被検査体の検査方法及び被検査体の検査用プログラムを提供することができる。
以下、図1、図2に示す実施形態に基づいて本発明を説明する。尚、各図中、図1は本発明の被検査体の検査方法を実施するために用いられる検査装置の一例を示す構成図、図2の(a)、(b)はそれぞれ図1に示す検査装置を用いた検査方法による検査不良のあるデバイスの分布状態を示すウエハの平面図で、(a)は初回の検査を示す図、(b)は2回目の検査と示す図である。
まず、本実施形態の被検査体の検査方法を実施する検査装置(プローブ装置)について説明する。このプローブ装置10は、例えば図1に示すように、プローバ室内にX、Y、Z及びθ方向へ移動可能な載置台11と、載置台11の上方に配置されたプローブカード12と、載置台11上のウエハWとプローブカード12の位置合わせを行うアライメント機構13と、を備え、制御装置14の制御下で、載置台11とアライメント機構13が協働して、ウエハWのデバイスの複数の電極パッドとプローブカード12の複数のプローブ12Aとの位置合わせを行った後、載置台11がウエハWをインデックス送りしてウエハWの各デバイスの電気的特性検査を行うように構成されている。
載置台11は、図1に示すようにX方向駆動機構、Y方向駆動機構及びZ方向駆動機構によって構成された駆動機構11Aを有している。従って、載置台11は、制御装置14の制御下で駆動機構11Aを介してX、Y、Z及びθ方向へ移動するように構成されている。
プローブカード12は、図1に示すように複数のプローブ12Aを有し、カードホルダ15を介してヘッドプレート16に固定されている。複数のプローブ12Aは、ウエハWに形成された複数のデバイスD(図2参照)のうち、少なくとも2個のデバイスDと接触するように構成されている。複数のプローブ12Aが同時に接触するデバイスDは、デバイスDの種類によって異なり、縦横に複数個ずつマトリクス状に配列されている場合や、横方向または縦方向に少なくとも2個配列されている場合などがある。本実施形態では、複数のプローブ12Aは図2の(a)、(b)に示すように横方向に2個配列されたデバイスDと接触するように構成されている。
アライメント機構13は、図1に示すように、載置台11とプローブカード12の間で移動する第1のカメラ13Aと、載置台11に側方に付設された第2のカメラ13Bと、第1のカメラ13Aが固定されたアライメントブリッジ13Cと、を備えている。第1のカメラ13Aは、アライメントブリッジ13Cを介してプローバ室の奥部からプローブセンタ(プローブカードの中心の延長線上に位置する)との間を移動し、プローブセンタにおいてX、Y方向へ移動する載置台11上のウエハWを撮像する。第2のカメラ13Bは、載置台11を介してプローブカード12のプローブ12Aの真下へ移動し、この位置でプローブ12Aを撮像する。
制御装置14は、本発明の検査用プログラムやその他のプログラム、更には種々の検査用のデータを記憶する記憶部14Aと、第1、第2のカメラ13A、13Bからの撮像信号に基づいて画像処理する画像処理部14Bと、記憶部14A及び画像処理部14Bとの間で種々のデータを送受信して演算処理する中央演算処理部14Cと、を備えたコンピュータを主体に構成されている。中央演算処理部14Cは、記憶部14Aから検査用プログラム等を読み出して載置台11、アライメント機構13等の構成機器を制御し、あるいは検査結果を示す数値データや画像データを目的に応じて種々のデータ加工をする。
次に、本発明の被検査体の検査用プログラムの一実施形態を用いる検査方法について説明する。
本実施形態の検査用プログラムによって制御装置14のコンピュータが駆動すると、中央演算処理部14Cが記憶部14Aから検査用プログラムを読み出して本実施形態の検査方法を実行する。本実施形態の検査方法を実行すると、ローダ室からウエハWを受け取った載置台11が駆動機構11Aを介してX、Y方向へ移動すると共にθ方向へ所定の角度範囲で回転してウエハWのスクラブラインをX、Y方向に揃える。
これと並行して、アライメント機構13の第2のカメラ13Bでプローブ12Aの針先位置を測定し、第1のカメラ13Aでプローブ12Aに対応するウエハWの電極パッドを測定することによってウエハWとプローブカード12のアライメントを行った後、ウエハWの検査を行う。
アライメント後、載置台11は、最初に検査すべきデバイスDをプローブカード12の真下へ移動させ、その位置からウエハWを上昇させて、最初の2個分のデバイスDの複数の電極パッドとこれらに対応する複数のプローブ12Aとを接触させ、更にオーバードライブして複数の電極パッドと複数のプローブ12Aとを電気的に接触させて2個分のデバイスDの電気的特性検査を行う。次いで、従来と同様に載置台11は、ウエハWをデバイス2個分ずつX方向右方へインデックス送りすると共にデバイスの行の変わり目ではY方向下方へデバイス1個分インデックス送りして、図2の(a)に示すようにインデックス送りの方向を切り換えながら最後のデバイスDまで2個分ずつ電気的特性検査を行う。
ウエハWの全てのデバイスについて検査を終了した後、デバイスの検査不良率が許容範囲内であれば、次のウエハWと交換し、交換後のウエハWについて同一要領で検査を行う。
ところが、ウエハWの全てのデバイスDについて検査した結果、中央演算処理部14Cにおいて不良品率が許容範囲を超えていることを検出し、検査不良のあるデバイスDの分布が例えば図2の(a)に示すように複数のプローブ12Aが接触する2個のデバイスのうち、特定のデバイスD(同図ではプローブ12Aの2個分のデバイスのうち、ハッチングで示した2番目のデバイス)毎に規則的に検査不良が発生したとする。この場合には、そのウエハWの再検査を行い、検査不良がデバイスDの不良によるものか、プローブカード12またはテスタ側のチャンネルの不具合によるものか不明なことがある。そこで、本実施形態の検査用プログラムでは以下の要領で再検査を実施する。尚、図2の(a)ではプローブカード12の複数のプローブ12Aが最初に接触する2個分のデバイスDのある領域を破線で囲んだ接触領域P1として示してある。
再検査を行なう場合には、図2の(b)に示すようにプローブカード12とウエハWが最初に接触する位置を、前回の検査での最初の接触領域P1(図2の(a)参照)からデバイス1個分だけX方向右方へずらし、その接触領域P1’において2個分のデバイスDについて電気的特性検査を行う。これにより前回に検査不良のなかったプローブ12A(以下、「第1のプローブ12」と称す。)で前回の検査不良のデバイスDを検査することになる。従って、今回の検査では第1のプローブ12Aが前回の検査不良のデバイスDを検査し、第2のプローブ12Aで前回の正常なデバイスDを検査することになる。今回の検査で第1のプローブ12Aで検査したデバイスDが検査不良とならなければ、そのデバイスDは正常で欠陥のないデバイスDとして検出される。また、今回の検査で第2のプローブ12Aで検査したデバイスDは、正常なデバイスDであっても検査不良となる。今回の検査で、第1のプローブ12Aで検査したデバイスが検査不良となれば、そのデバイスDに欠陥のある不良品として検出される。
このように今回の検査では、欠陥のない正常な第1のプローブ12Aで前回の検査不良となったデバイスDを検査し、デバイスD自体に欠陥があるものか否かを知ることができる。そして、正常な第1のプローブ12Aで検査した結果、検査不良にならなければそのデバイスDを良品として区分けし、検査不良となれば、そのデバイスDは欠陥のある不良品として区分けすることができる。これによって、前回の検査で不良品とされたデバイスDのうち多くを良品として救い、製品の歩留まりを向上させることができる。また、2回目の検査を無駄にすることなく有効に活かし、テスタの稼動効率を高めることができる。
以上説明したように本実施形態によれば、制御装置14の制御下で、ウエハWを載置する載置台11を移動させて、ウエハWの全てのデバイスDのうち、2個のデバイスDにプローブカード12の複数のプローブ12Aを電気的に接触させて、全てのデバイスDについて2個分ずつ電気的特性検査を行うに当たって、載置台11を介してウエハWを2個のデバイス分ずつ移動させて、ウエハWとプローブカード12とを電気的に接触させてデバイスDの電気的特性検査を2個分ずつ行う第1の工程と、全てのデバイスDの検査を終了した後、複数のプローブ12Aが接触するデバイスDのうち、特定のデバイス毎に検査不良が発生しているか否かを中央演算処理部14Cにおいて検出する第2の工程と、特定のデバイス毎に検査不良が発生している場合には再検査を実施する第3の工程と、を備え、第3の工程は、ウエハWとプローブカード12とが最初に接触する接触領域P1’を、前回の検査での最初の接触領域P1からデバイス1個分だけずらせる工程と、今回の最初の接触領域P1’からデバイスDの電気的特性検査を2個分ずつ行う工程と、を備えているため、初回の検査で特定のデバイスDにおいて規則的に検査不良が発生した場合に、2回目の検査を行って、2回目の検査では1回目で検査不良のなかった第1のプローブ12Aによって1回目で不良品となったデバイスDを検査することができ、1回目の検査不良がデバイスDに原因があるか否かを検出することができ、延いてはデバイスDの不良品率を低下させて歩留まりの向上を図ることができると共に2回目の検査を無駄にすることなくテスタの稼動効率を向上させることができる。
尚、上記実施形態ではデバイスDを2個分ずつ同時に検査する場合について説明したが、3個以上のデバイスを同時に検査する場合についても本発明を適用することができる。また、上記実施形態では2回目の検査では1回目の検査の場合よりデバイス1個分だけ検査方向の下流側にウエハWをずらしているが、上流側にデバイス1個分だけウエハWをずらせても良い。また、3個以上のデバイスを同時に検査する時に隣接する2つのデバイスで連続して検査不良が発生した場合にはウエハWを2個分ずらせることによって検査を行うことができる。
本発明は、ウエハ等の被検査体の電気的特性検査を行う際に好適に利用することができる。
本発明の被検査体の検査方法を実施するために用いられる検査装置の一例を示す構成図である。 (a)、(b)はそれぞれ図1に示す検査装置を用いた検査方法による検査不良のあるデバイスの分布状態を示すウエハの平面図で、(a)は初回の検査を示す図、(b)は2回目の検査と示す図である。 従来のプローブ装置の一例の一部を破断して示す正面図である。 図3に示す検査装置を用いた従来の検査方法によるウエハとプローブカードのプローブの関係を示す平面図である。
符号の説明
10 プローブ装置(検査装置)
11 載置台
12 プローブカード
12A プローブ
W ウエハ(被検査体)
D デバイス

Claims (4)

  1. 制御装置の制御下で、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行う被検査体の検査方法において、上記の全てのデバイスの電気的特性検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生する場合には、上記の全てのデバイスについて再検査を行い、再検査の際に、上記プローブカードと上記被検査体が接触する位置を、前回の検査での接触位置から少なくとも一つのデバイス分だけずらして上記デバイスの電気的特性検査を複数個分ずつ行うことを特徴とする被検査体の検査方法。
  2. 制御装置の制御下で、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行う被検査体の検査方法において、
    上記載置台を介して上記被検査体を複数個のデバイス分ずつ移動させて、上記被検査体と上記プローブカードとを電気的に接触させて上記デバイスの電気的特性検査を複数個分ずつ行う第1の工程と、
    上記全てのデバイスの検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生しているか否かを検出する第2の工程と、
    上記特定のデバイス毎に検査不良が発生している場合には再検査を実施する第3の工程と、を備え、
    第3の工程は、
    上記被検査体と上記プローブカードとが最初に接触する位置を、前回の検査での最初の接触位置から少なくとも一つのデバイス分だけずらせる工程と、
    今回の最初の接触位置から上記デバイスの電気的特性検査を複数個分ずつ行う工程と、を備えた
    ことを特徴とする被検査体の検査方法。
  3. コンピュータを駆動させることにより、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個のデバイスにプローブカードの複数のプローブを電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行わせる被検査体の検査用プログラムであって、上記の全てのデバイスの電気的特性検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生する場合には、上記の全てのデバイスについて再検査を行い、再検査の際に、上記プローブカードと上記被検査体が接触する位置を、前回の検査での接触位置から少なくとも一つのデバイス分だけずらして上記デバイスの電気的特性検査を複数個分ずつ行わせることを特徴とする被検査体の検査用プログラム。
  4. コンピュータを駆動させることにより、被検査体を載置する載置台を移動させて、上記被検査体の全てのデバイスのうち、複数個ずつのデバイスにプローブカードの複数のプローブをそれぞれ電気的に接触させて、上記全てのデバイスについて複数個分ずつ電気的特性検査を行わせる被検査体の検査用プログラムであって、
    上記コンピュータを駆動させて、
    上記載置台を介して上記被検査体を複数個のデバイス分ずつ移動させて、上記被検査体と上記プローブカードとを電気的に接触させて上記デバイスの電気的特性検査を複数個分ずつ行う第1の工程と、
    上記全てのデバイスの検査を終了した後、上記複数のプローブが接触するデバイスのうち、特定のデバイス毎に検査不良が発生しているか否かを検出する第2の工程と、
    上記特定のデバイス毎に検査不良が発生している場合には再検査を実施する第3の工程と、を実行させ、
    第3の工程では、
    上記被検査体と上記プローブカードとが最初に接触する位置を、前回の検査での最初の接触位置から少なくとも一つのデバイス分だけずらせる工程と、
    今回の最初の接触位置から上記デバイスの電気的特性検査を複数個分ずつ行う工程と、を実行させる
    ことを特徴とする被検査体の検査プログラム。
JP2008198023A 2008-07-31 2008-07-31 被検査体の検査方法及び被検査体の検査用プログラム Active JP5260172B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008198023A JP5260172B2 (ja) 2008-07-31 2008-07-31 被検査体の検査方法及び被検査体の検査用プログラム
TW98125696A TWI471960B (zh) 2008-07-31 2009-07-30 The examination method of the specimen to be inspected, and the inspection procedure of the subject
KR1020090070209A KR101302914B1 (ko) 2008-07-31 2009-07-30 피검사체의 검사 방법 및 피검사체의 검사용 프로그램
US12/512,448 US8947114B2 (en) 2008-07-31 2009-07-30 Inspecting method and program for object to be inspected
CN2009101609675A CN101639509B (zh) 2008-07-31 2009-07-31 被检查体的检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008198023A JP5260172B2 (ja) 2008-07-31 2008-07-31 被検査体の検査方法及び被検査体の検査用プログラム

Publications (3)

Publication Number Publication Date
JP2010038547A true JP2010038547A (ja) 2010-02-18
JP2010038547A5 JP2010038547A5 (ja) 2011-07-28
JP5260172B2 JP5260172B2 (ja) 2013-08-14

Family

ID=41607671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198023A Active JP5260172B2 (ja) 2008-07-31 2008-07-31 被検査体の検査方法及び被検査体の検査用プログラム

Country Status (5)

Country Link
US (1) US8947114B2 (ja)
JP (1) JP5260172B2 (ja)
KR (1) KR101302914B1 (ja)
CN (1) CN101639509B (ja)
TW (1) TWI471960B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150022776A (ko) * 2012-05-23 2015-03-04 도쿄엘렉트론가부시키가이샤 프로브 장치 및 프로브 장치용 웨이퍼 재치대
WO2023209904A1 (ja) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 ダイシング装置、半導体チップの製造方法および半導体チップ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860448B2 (en) * 2011-07-15 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test schemes and apparatus for passive interposers
JP6520356B2 (ja) 2015-04-28 2019-05-29 新東工業株式会社 検査装置および検査方法
JP6758229B2 (ja) * 2017-03-16 2020-09-23 東京エレクトロン株式会社 検査装置の診断方法および検査システム
JP6804353B2 (ja) * 2017-03-22 2020-12-23 東京エレクトロン株式会社 ウエハ検査装置及びウエハ検査装置の診断方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法
JP7302886B2 (ja) 2020-12-24 2023-07-04 Necプラットフォームズ株式会社 導通試験装置、導通試験方法、及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276639A (ja) * 1991-03-05 1992-10-01 Nec Kyushu Ltd Icチップのテスト方法
JP2004055837A (ja) * 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5773987A (en) * 1996-02-26 1998-06-30 Motorola, Inc. Method for probing a semiconductor wafer using a motor controlled scrub process
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
DE10056882C2 (de) * 2000-11-16 2003-06-05 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
JP3795373B2 (ja) 2001-10-29 2006-07-12 松下電器産業株式会社 半導体装置の検査装置および検査方法
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
KR100651359B1 (ko) * 2002-09-02 2006-11-30 가부시끼가이샤 오크테크 프로브 방법 및 프로브 장치
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits
US7319341B1 (en) * 2003-08-28 2008-01-15 Altera Corporation Method of maintaining signal integrity across a capacitive coupled solder bump
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
US7148716B2 (en) * 2004-06-10 2006-12-12 Texas Instruments Incorporated System and method for the probing of a wafer
US7492179B2 (en) * 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies
US7532024B2 (en) * 2006-07-05 2009-05-12 Optimaltest Ltd. Methods and systems for semiconductor testing using reference dice
JP2008014847A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd ハンドラとこのハンドラを使用した半導体デバイスの検査方法
JP2008122362A (ja) * 2006-10-20 2008-05-29 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査手法
US7453261B1 (en) * 2006-10-27 2008-11-18 Xilinx, Inc. Method of and system for monitoring the functionality of a wafer probe site
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
JP2009021397A (ja) * 2007-07-12 2009-01-29 Seiko Epson Corp マルチカードの位置ズレ補正方法及び、回路素子の検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276639A (ja) * 1991-03-05 1992-10-01 Nec Kyushu Ltd Icチップのテスト方法
JP2004055837A (ja) * 2002-07-19 2004-02-19 Nec Kyushu Ltd プローバ装置及び半導体装置の検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150022776A (ko) * 2012-05-23 2015-03-04 도쿄엘렉트론가부시키가이샤 프로브 장치 및 프로브 장치용 웨이퍼 재치대
KR101725267B1 (ko) 2012-05-23 2017-04-10 도쿄엘렉트론가부시키가이샤 프로브 장치 및 프로브 장치용 웨이퍼 재치대
WO2023209904A1 (ja) * 2022-04-27 2023-11-02 ヤマハ発動機株式会社 ダイシング装置、半導体チップの製造方法および半導体チップ

Also Published As

Publication number Publication date
US20100026328A1 (en) 2010-02-04
CN101639509A (zh) 2010-02-03
KR101302914B1 (ko) 2013-09-06
CN101639509B (zh) 2012-05-02
TW201015651A (en) 2010-04-16
TWI471960B (zh) 2015-02-01
KR20100014162A (ko) 2010-02-10
JP5260172B2 (ja) 2013-08-14
US8947114B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
JP5260172B2 (ja) 被検査体の検査方法及び被検査体の検査用プログラム
US7701236B2 (en) Each inspection units of a probe apparatus is provided with an imaging unit to take an image of a wafer
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
US7741837B2 (en) Probe apparatus
US20130249581A1 (en) Probe apparatus
JP3238246B2 (ja) 半導体ウエハの検査リペア装置及びバーンイン検査装置
JP2011208972A (ja) 基板検査システム
JP2011205019A (ja) ウエハチャックの傾き補正方法及びプローブ装置
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
KR20040069584A (ko) 프로브 침 클리닝장치 및 방법
JP2008117897A (ja) プローバ及びプロービング検査方法
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
JP3016992B2 (ja) 半導体ウエハの検査リペア装置及びバーンイン検査装置
TWI460431B (zh) 設有彈簧針(pogo pin)之探針單元及利用其之基板修復裝置
JP2006049599A (ja) ウェハプローバ及び半導体装置の製造方法、半導体試験装置
WO2007138831A1 (ja) 基板検査方法及び基板検査装置
JP2002107417A (ja) 半導体集積回路の試験装置及びその管理方法
JP3169900B2 (ja) プローバ
JP2007165598A (ja) プローバ、プローブ接触方法及びそのためのプログラム
JP2008177231A (ja) オートプローブ検査方法及びオートプローブ検査装置
KR101415276B1 (ko) 웨이퍼 표면 검사가 가능한 웨이퍼 프로버 시스템
KR101361817B1 (ko) 웨이퍼 검사 장치
JP2006128451A (ja) プローバー装置及びその探針メンテナンス方法、半導体装置の製造方法
JPS6018929A (ja) 探針位置検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5260172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250