TWI447789B - 場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備 - Google Patents

場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備 Download PDF

Info

Publication number
TWI447789B
TWI447789B TW101106093A TW101106093A TWI447789B TW I447789 B TWI447789 B TW I447789B TW 101106093 A TW101106093 A TW 101106093A TW 101106093 A TW101106093 A TW 101106093A TW I447789 B TWI447789 B TW I447789B
Authority
TW
Taiwan
Prior art keywords
fin region
effect transistor
field effect
region
gate electrode
Prior art date
Application number
TW101106093A
Other languages
English (en)
Other versions
TW201246315A (en
Inventor
Shinichi Yoshida
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201246315A publication Critical patent/TW201246315A/zh
Application granted granted Critical
Publication of TWI447789B publication Critical patent/TWI447789B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備
本發明係關於場效電晶體、場效電晶體製造方法、固態成像裝置及電子設備。
近年來已見證半導體製造技術之漸進改進。歸因於被稱作普通平坦型電晶體結構中之短通道效應的效應，此情形必然伴有增加斷電流之問題。作為對抗此問題之對策，已進行研究以實施所謂之多閘極結構。此為經設計以使用三維通道區抑制短通道效應之結構，該等通道區增強閘極電極之靜電控制性能。下文參看圖17至圖18B解釋平坦型電晶體結構與多閘極結構之間的主要差異。圖17展示典型平坦型場效電晶體，且圖18A及圖18B指示具有鰭狀結構之場效電晶體，該鰭狀結構為多閘極結構之一實例。
圖17中所展示之平坦型場效電晶體包括：矽基板330；形成於矽基板330上之閘極電極332，其中閘極絕緣薄膜331介入於閘極電極332與矽基板330之間；及形成於矽基板330上之源極區333及汲極區334，其中閘極電極332介入於源極區333與汲極區334之間。
當自平坦型場效電晶體之閘極電極332施加電場時，對應於所施加電場之量值的電流流動電晶體。
圖18A為鰭狀結構場效電晶體之透視圖，且圖18B為此鰭狀結構場效電晶體之橫截面圖。
鰭狀結構場效電晶體一般具有形成於基板(未圖示)上之 絕緣層340，及在絕緣層340上之具有形成有鰭狀區343之源極區341及汲極區342的SOI層，鰭狀區343介入於源極區341與汲極區342之間。此外，鰭狀結構場效電晶體具有閘極電極344，閘極電極344以包圍鰭狀區343之方式形成以使得可在如圖18B中所展示之兩個方向上對鰭狀區343施加電場。
上文之鰭狀結構場效電晶體抑制短通道效應，此係因為其提供比平坦型場效電晶體更好地控制電流之能力，平坦型場效電晶體具有僅在一個方向上施加至其之電場。
除了上文所概述之鰭狀結構之外，如藉由S.Bangsaruntip等人之IEDM Tech.Dig.第297頁(2009)所揭示，多閘極結構之實例亦包括在三個方向上施加電場的三閘極結構及鰭狀區係藉由閘極電極完全覆蓋的奈米線結構。
平坦型場效電晶體具有其在平坦表面上所形成之閘極電極，而多閘極結構場效電晶體具有其在由基板及鰭狀區構成之凹凸表面上所形成的閘極電極。凹凸表面之存在使得難以精細地製造多閘極結構場效電晶體之閘極電極。
已鑒於以上環境進行本發明，且本發明提供一種場效電晶體，該場效電晶體經設計以使得精細地製造其閘極電極，且提供一種用於製造此電晶體之方法。
本發明亦提供一種配備有此場效電晶體之固態成像裝置，及一種陳設有此固態成像裝置之電子設備。
根據本發明之一實施例，提供一種場效電晶體，其包 括：一基板；一半導體層，其經組態以形成於該基板上且具有形成於該基板上之一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處；及一閘極電極，其經組態以具有與該鰭狀區之至少兩個面部分地接觸的一凸起部分。
因為該閘極電極具有該凸起部分，所以有可能進一步使與該鰭狀區接觸之該閘極電極小型化。
根據本發明之另一實施例，提供一種場效電晶體製造方法，其包括：製造一半導體層，其具有形成於一基板上之一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處；製造一薄膜，其具有關於該半導體層之一蝕刻選擇比率，使得該薄膜與該鰭狀區之至少兩個面接觸；製造一開口，使得部分地曝露該薄膜之該鰭狀區之至少兩個面；及製造與該鰭狀區接觸之一閘極電極，其中該薄膜介入於該閘極電極與該鰭狀區之間。
根據本發明之另一實施例，提供一種固態成像裝置，其包括：一像素部分，其經組態以藉由使入射光被接收且經受光電轉換而產生一信號電荷；及一周邊電路，其經組態以輸出該信號電荷；其中至少該像素部分抑或該周邊電路具有該上文所概述之場效電晶體。
根據本發明之甚至另一實施例，提供一種電子設備，其包括該上文所概述之固態成像裝置、一光學透鏡及一信號處理電路。
根據如上文所概述而體現之本發明，有可能進一步使具有多閘極結構之場效電晶體的閘極電極小型化。
 (第一實施例)
圖1A、圖1B及圖1C為展示作為本發明之第一實施例之場效電晶體1的示意圖。接著解釋具有作為多閘極結構之一實例之奈米線結構的場效電晶體1。
圖1A為場效電晶體1之平面圖。圖1B為沿著圖1A中之線段A-A'所截取之橫截面圖。圖1C為沿著圖1A中之線段B-B'所截取之橫截面圖。
圖1A至圖1C中所展示之場效電晶體1係由SOI基板10、絕緣薄膜(BOX層)11及SOI層12構成，SOI基板10、絕緣薄膜(BOX層)11及SOI層12係以彼次序堆疊。
SOI層12為具有鰭狀區13之半導體層，其中源極區14及汲極區15形成於鰭狀區13之兩端處。
閘極電極17與鰭狀區13部分地接觸，其中閘極絕緣薄膜16介入於閘極電極17與鰭狀區13之間，使得鰭狀區13之至少兩個面(在此實例中為4個面)係藉由閘極電極17包圍。
SOI層12之鰭狀區13具有奈米線結構，該奈米線結構在線厚度上小於源極區14或汲極區15。鰭狀區13具有：與閘極電極17接觸之第一導線部分131，其中閘極絕緣薄膜16介入於第一導線部分131與閘極電極17之間；及具有距閘極電極17之間隙且不與閘極電極17接觸的第二導線部分132。第一導線部分131在厚度上小於第二導線部分132。
與閘極電極17接觸之鰭狀區13的部分(亦即，第一導線部分131)被稱作通道區。通道區之通道長度實質上等於第 一導線部分131。
絕緣薄膜11具有對應於鰭狀區13之底面所形成之凹入部分121。閘極電極17亦可以包圍鰭狀區13之方式形成於凹入部分121內。閘極電極17具有包圍鰭狀區13之圓形內周邊。
閘極電極17具有與鰭狀區13之第一導線部分131接觸的凸起部分171，其中閘極絕緣薄膜16介入於凸起部分171與第一導線部分131之間。凸起部分171在包圍鰭狀區13之整個內周邊之上以向內突出的方式(亦即，朝向內周邊之圓形截面形狀的中心)在第一導線部分131之線方向上大致定位於第一導線部分131之中間(在圖B中交叉)。
凸起部分171具有大致錐形形狀，其中第一導線部分131之側上(亦即，內部)的寬度小於閘極電極17之側上的寬度。亦即，閘極電極17具有錐形形狀，使得與鰭狀區13之第一導線部分131接觸的閘極電極17之第一面之寬度L1小於與第一面相反的閘極電極17之第二面之寬度L2(L1<L2)。在凸起部分171在適當位置之情況下，閘極電極17在窄於閘極電極17之線厚度的區域中與鰭狀區13接觸。
下文參看圖2A至圖7C解釋用於製造場效電晶體1之方法。圖2A、圖3A、圖4A、圖5A、圖6A及圖7A為製造場效電晶體1之製程之平面圖。圖2B、圖3B、圖4B、圖5B、圖6B及圖7B為沿著圖1A中之線段A-A'所截取之橫截面圖。圖2C、圖3C、圖4C、圖5C、圖6C及圖7C為沿著圖1A中之 線段B-B'所截取之橫截面圖。
首先，如圖2A、圖2B及圖2C中所展示，絕緣薄膜11形成於SOI層10上。接著，使用光微影/乾式蝕刻技術來形成SOI層12，SOI層12在絕緣薄膜11上具有經形成以具有與第二導線部分132實質上相同之寬度的矩形鰭狀區13，且源極區14及汲極區15形成於鰭狀區13之兩端處。
如圖3A、圖3B及圖3C中所展示，使用DHF(稀氫氟酸)藉由各向同性蝕刻移除與鰭狀區13接觸之絕緣薄膜11，藉此在絕緣薄膜11中形成凹入部分121。此製程曝露鰭狀區13之周邊。儘管關於第一實施例，此處使用利用DHF之濕式蝕刻製程作為形成凹入部分121之一種方式，但此情形不限制本發明。作為另一實例，可採用在各向同性蝕刻條件下之乾式蝕刻製程以形成凹入部分121。
如圖4A、圖4B及圖4C中所展示，由SiN製成之薄膜18(在下文被稱作SiN薄膜)形成於SOI層12之曝露表面上。儘管關於第一實施例，此處SiN被引用為藉以形成薄膜18之材料，但此情形不限制本發明。可利用具有關於矽(諸如，SOI層12)之適當蝕刻選擇比率之其他合適材料，諸如SiO或SiON。此外，SiN薄膜18無需為單一層；薄膜18可為藉由SiN及SiO層所形成之薄膜，SiN及SiO層堆疊於薄膜中。
可通常在使用氣體(諸如，SiH4、NH3及H2)、RF功率在自100 W至3000 W之範圍內及壓力在自0.001托至50托之範圍內的條件下形成SiN薄膜18。當在控制薄膜應力時觀測 載流子遷移通過鰭狀區13。特定言之，若SOI層之Si表面為Si(100)表面且若場效電晶體1為N型電晶體，則以與電流方向平行地將張應力施加至鰭狀區13之方式形成SiN薄膜18。若場效電晶體1為P型電晶體，則形成SiN薄膜18以使得與電流方向平行地將壓縮應力施加至鰭狀區13。
具有如圖5A、圖5B及圖5C中所展示之開口的光阻19接著形成於SiN薄膜18上。使用光阻19作為遮罩，SiN薄膜18經乾式蝕刻以形成曝露鰭狀區13之周邊的開口部分20(見圖5B)。可在有益於產生沈積物之條件(諸如，至少100毫托之高壓力及在自0 W至50 W之範圍內的低偏壓)下使用(例如)CHxFy、NFx及O2執行此光阻乾式蝕刻製程。
下文參看圖8A至圖8E解釋開口部分20形成於SiN薄膜18中之詳細製程。圖8A為在形成開口部分20之前有效的場效電晶體1之平面圖。圖8B為沿著圖1A中之線段A-A'所截取之橫截面圖。圖8C至圖8E為各自沿著圖1A中之線段B-B'所截取且展示乾式蝕刻製程之橫截面圖。
如圖8A至圖8C中所展示，形成光阻19，在提供開口部分20之處除外。因為不可將在鰭狀區13正下方之光阻19曝露至光，所以使絕緣薄膜11上之光阻19不被移除。
儘管光阻19保留在絕緣薄膜11與鰭狀區13之間，但在乾式蝕刻製程期間藉由側面蝕刻在於鰭狀區13正下方的SiN薄膜18中形成開口部分20，如圖8D及圖8E中所展示。
返回至圖5A至圖5C，藉由上文所解釋之製程所形成的開口部分20具有朝向鰭狀區13變窄之錐形形狀，如圖5B之 橫截面圖中所展示。開口部分20之形狀判定場效電晶體1之通道長度。稍後將詳細論述通道長度。
接著移除光阻19，如圖6A至圖6C中所展示。此後，執行氫退火製程及氧化處理以部分地使鰭狀區13之周邊平滑，藉此部分地使鰭狀區13在厚度上較小。鰭狀區13之薄化部分變成第一導線部分131，且其餘部分變成第二導線部分132。
舉例而言，可在氫氛圍中在800℃下執行氫退火製程。舉例而言，可在氧氛圍中在1000℃下執行氧化處理。替代於採取上文所提及之技術，可使用低損壞濕式製程或CDE(化學乾式蝕刻)薄化鰭狀區13。
如圖7A至7C中所展示，閘極絕緣薄膜16及閘極電極17形成於SiN薄膜18及第一導線部分131之表面上。因為在開口部分20形成於SiN薄膜18中時判定通道長度，所以在製造閘極後即不需要精細圖案。
用於製成閘極絕緣薄膜16之材料可為諸如Si(矽)、Hf(鉿)、Ta(鉭)、Ti(鈦)、Zr(鋯)、La(鑭)及Al(鋁)之氧化物。用於形成閘極電極17之材料可為諸如多晶矽、TiN(氮化鈦)及TaN(氮化鉭)之金屬。可使用以良好覆蓋為特徵之ALD(原子層沈積)或CVD(化學氣相沈積)形成閘極電極17。
接著移除SiN薄膜18。此情形提供圖1A至圖1C中所展示之場效電晶體1。用於形成接點及導線之製程與傳統製造中之彼等製程相同且由此將不在下文中論述。
下文參看圖9詳細解釋通道長度。圖9為圖5B中所指示之開口部分20的放大視圖。
若假定LPR 代表藉由光阻19所判定之線厚度(亦即，光阻19之開口的寬度)，LCHN 代表通道長度，且α(°)代表SiN薄膜中之開口部分20的錐角(taper angle)，則以下表達式(1)保持成立：LCHN =LPR -2×(SiN薄膜18之薄膜厚度/tanα)………(1)
如上文所解釋，當錐形形狀之開口部分20形成於SiN薄膜18中時，有可能使通道長度LCHN 小於藉由光阻19所判定之線厚度LPR 。舉例而言，若SiN薄膜之薄膜厚度為100 nm且錐角α為80°，則在藉由光阻19所判定之線厚度經放大高達43.3 nm時使通道長度LCHN 為10 nm。亦即，即使當光阻19之開口為寬的時，仍可使通道長度LCHN 小於之前的通道長度。
根據上文所描述之第一實施例的場效電晶體，可藉由使閘極電極17之部分形成至凸起部分171中而使與鰭狀區13接觸的閘極電極17較小。
又，當形成閘極電極17時，用SiN薄膜18覆蓋鰭狀區13。此情形使鰭狀區13耐蝕刻損壞，此幫助抑制可歸因於蝕刻損壞之電流洩漏及界面狀態的增加。當用SiN薄膜18覆蓋時，保護鰭狀區13以免受圖案破壞，諸如導線之斷裂。此外，形成鰭狀區13，以使得與閘極電極17接觸之第一導線部分131在厚度上小於第二導線部分132。換言之， 形成奈米線結構中之鰭狀區13，以使得在導線部分之線方向上部分地陳設在厚度上小於第二導線部分132的第一導線部分131。此情形又減小鰭狀區13之經極度地小型化的彼等部分，藉此抑制鰭狀區13之圖案破壞。
關於上文所描述之第一實施例，SiN薄膜18經展示成在已形成閘極電極17之後被移除。或者，可使SiN薄膜18保留不被移除。若使SiN薄膜18保留為完整的，則可控制SiN薄膜18之薄膜應力以便將應力施加至通道區，藉此促進載流子之遷移。
(第一變化)
關於上文之第一實施例，用於在SiN薄膜18中提供開口部分20之方法經展示成光阻乾式蝕刻。或者，可利用涉及低溫氧化物薄膜之使用的防縮技術。下文參看圖10A至圖10E解釋應用此技術之方式。
用於在SiN薄膜18上形成光阻19之製程(如圖10A中所展示)與圖5A至圖5C中所指示之彼等製程相同。關於此第一變化，氧化物薄膜21在低溫下形成於光阻19上(圖10B)。接著回蝕氧化物薄膜21以形成小於光阻19之開口的開口部分22(圖10C)。
使用光阻19及氧化物薄膜21作為遮罩，SiN薄膜18經乾式蝕刻以於其中形成開口部分20(圖10D)。因為不可將在鰭狀區13正下方之光阻19曝露至光(如圖10B及圖10C中所展示)，所以在絕緣薄膜11上之光阻19中不存在開口。因此，既不形成氧化物薄膜21亦不形成開口部分22。然而， 如上文所解釋，使用在乾式蝕刻製程期間的側面蝕刻以在於鰭狀區13正下方之SiN薄膜18中形成開口部分20。
儘管在形狀上並非錐形，但由於氧化物薄膜21之使用，SiN薄膜18之開口部分20可以小於光阻19之開口的方式形成於SiN薄膜18中。
(第二實施例)
接著解釋作為本發明之第二實施例之場效電晶體2。第二實施例之場效電晶體2具有不同於第一實施例之奈米線結構的鰭狀結構。在隨後描述中，藉由相同參考數字指明與第一實施例之彼等組件實質上相同的組件，且省略其解釋。
圖11A為作為第二實施例之場效電晶體2之平面圖。圖11B為沿著圖11A中之線段A-A'所截取之場效電晶體2的橫截面圖。圖11C為沿著圖11A中之線段B-B'所截取之場效電晶體2的橫截面圖。
場效電晶體2具有矽基板23及形成於矽基板23上之SOI層24。SOI層24為具有鰭狀區25之半導體層，且源極區14及汲極區15形成於鰭狀區25之兩端處。
場效電晶體2包括閘極電極17，閘極電極17具有與鰭狀區25之至少兩個面部分地接觸之凸起部分172，其中閘極絕緣薄膜16介入於凸起部分172與鰭狀區25之該至少兩個面之間。凸起部分172為在SOI層24之側上的向下逐漸變小之突起。
因為場效電晶體2具有鰭狀結構，所以如上文所提及， 在至少兩個方向上對場效電晶體2施加電場。因此，閘極電極17與電場所施加至之鰭狀區25之至少兩個面接觸，其中閘極絕緣薄膜16介入於閘極電極17與鰭狀區25之該至少兩個面之間。關於第二實施例，閘極電極17與鰭狀區25之三個面接觸，其中閘極絕緣薄膜16介入於閘極電極17與鰭狀區25之該三個面之間，鰭狀區25的與矽基板23接觸之底面係例外。
關於第二實施例，閘極電極17之凸起部分172與鰭狀區25接觸。彼情形意謂閘極電極17在小於源極區14與汲極區15之間的寬度之部分處與鰭狀區25接觸。亦即，凸起部分172之錐形形狀尖端具有小於源極區14與汲極區15之間的尺寸之大小。特定言之，閘極電極17之凸起部分172為錐形的，使得與鰭狀區13接觸之閘極電極17之第一面的寬度L1小於與第一面相反的閘極電極17之第二面之寬度L2(L1<L2)。閘極電極17以其凸起部分172與SOI層24中之介入於源極區14與汲極區15之間的鰭狀區25部分地接觸。
下文參看圖12A至圖14C解釋用於製造場效電晶體2之製程。圖12A、圖13A及圖14A為經處理之場效電晶體2之平面圖。圖12B、圖13B及圖14B為各自沿著圖11A中之線段A-A'所截取之橫截面圖。圖12C、圖13C及圖14C為各自沿著圖11A中之線段B-B'所截取之橫截面圖。
在矽基板23上，如圖12A至圖12C中所展示，以包括矩形鰭狀區25以及形成於鰭狀區25之兩端處的源極區14及汲 極區15的方式使用光微影/乾式蝕刻技術形成SOI層24。
如圖13A至13C中所展示，SiN薄膜18形成於鰭狀區25上。接著，具有開口之光阻19形成於SiN薄膜18上。使用光阻19作為遮罩，SiN薄膜18經乾式蝕刻來以部分地曝露鰭狀區25之至少兩個面的方式形成開口部分20。如同第一實施例，開口部分20為錐形形狀的。
在移除光阻19之後，形成閘極絕緣薄膜16及閘極電極17。因為錐形形狀之開口部分20形成於SiN薄膜18中，所以閘極電極17具有對應於開口部分20之形狀所形成的錐形凸起部分172。在形成閘極電極17之後，移除SiN薄膜18以提供圖11A至圖11C中所展示之場效電晶體2。
根據第二實施例之場效電晶體，如上文所解釋，閘極電極17部分地形成為凸起部分172。即使是在鰭狀結構之場效電晶體上，此配置仍使與鰭狀區25接觸之閘極電極17小型化。
儘管對於第二實施例，SiN薄膜18經展示成在已形成閘極電極17之後被移除，但此情形不限制本發明。或者，可使SiN薄膜18不被移除。若使SiN薄膜為完整的，則可控制SiN薄膜18之薄膜應力以便將應力施加至通道區，藉此可觀地促進載流子之遷移。
儘管場效電晶體2之基板在圖11A至圖11C中經展示成矽基板23，但SOI基板可替換矽基板23。在此狀況下，絕緣薄膜形成於SOI基板與SOI層之間。
(第三實施例)
下文作為第三實施例解釋場效電晶體1之應用。圖15為展示固態成像裝置100之示意圖，固態成像裝置100使用圖1A至圖1C中所指示之場效電晶體1。圖15中之固態成像裝置100係由由矽製成之基板111、具有在基板111上排成陣列之複數個像素112的像素部分113、垂直驅動電路114、行信號處理電路115、水平驅動電路116、輸出電路117及控制電路118構成。除了像素部分113以外，諸如垂直驅動電路114、行信號處理電路115、水平驅動電路116、輸出電路117及控制電路118之電路可一般被稱作周邊電路。像素部分113使入射光被接收且經受光電轉換以便產生信號電荷。周邊電路輸出藉由像素部分113所產生之信號電荷。
像素部分113具有規則地配置成二維陣列之複數個像素112。像素部分113係由兩個區構成：有效像素區，其實際上接收入射光、經由光電轉換將入射光轉成信號電荷、放大由此所產生之信號電荷，且將經放大信號電荷轉遞至行信號處理電路115；及黑基準像素區(未圖示)，其輸出充當黑位準基準之光學黑光。通常沿著有效像素區之圓周形成黑基準像素區。
每一像素112可通常藉由光電轉換元件(例如，未圖示之光電二極體)及複數個像素電晶體(未圖示)構成。複數個像素112在基板11上規則地配置成二維陣列。多個像素電晶體可由四個電晶體構成，該四個電晶體係由轉移電晶體、重設電晶體、選擇電晶體及放大器電晶體組成；或由三個 電晶體構成，該三個電晶體係由該四個減去選擇電晶體構成。使用圖1A至圖1C中所展示之奈米線結構的場效電晶體1作為此等電晶體中之每一者。
基於垂直同步信號、水平同步信號及主控時脈信號，控制電路118產生充當針對垂直驅動電路114、行信號處理電路115及水平驅動電路116之基準的時脈及控制信號以對其操作。使用時脈及控制信號，控制電路118控制垂直驅動電路114、行信號處理電路115及水平驅動電路116。
通常由移位暫存器構成之垂直驅動電路114選擇性地及依序地在垂直方向上以線遞增掃描像素112。垂直驅動電路114經由垂直信號線119將基於與藉由每一像素112之光電轉換元件所接收之光的量成比例地產生之信號電荷的像素信號饋至對應的行信號處理電路115。
舉例而言，可針對像素112之每一行定位行信號處理電路115。因而，行信號處理電路115對以來自黑基準像素區之信號為基準的每像素行自像素112之每一列所輸出的信號執行諸如雜訊移除及信號放大的信號處理程序。在每一行信號處理電路115之輸出級中，在電路115與水平信號線120之間提供水平選擇開關(未圖示)。
舉例而言，水平驅動電路116可由移位暫存器構成。水平驅動電路116藉由依序地輸出水平掃描脈衝相繼選擇一行信號處理電路115。以此方式，水平驅動電路116使得每一行信號處理電路115將其像素信號輸出至水平信號線120上。
輸出電路117對自行信號處理電路115經由水平信號線120依序地供應之像素信號執行信號處理，且將經處理像素信號輸出至外部設備(未圖示)。
藉由周邊電路之至少部分(諸如，水平選擇開關及水平驅動電路116)所擁有的電晶體各自由圖1中所展示之奈米線結構的場效電晶體1構成。
如上文所描述，固態成像裝置100具有其由圖1中所展示之場效電晶體1構成的電路。因為電路係由場效電晶體構成，該等場效電晶體之閘極電極比之前小，所以有可能增強電流控制性能及場效電晶體所給予之其他特徵。彼情形又改良固態成像裝置100之效能。
上文將CMOS固態成像裝置解釋為固態成像裝置100之實例。或者，顯而易見，亦可使用圖1A至圖1C中所展示之場效電晶體1有效地實施CCD固態成像裝置的電路。
前述實例展示待陳設有第一實施例之場效電晶體1的固態成像裝置100。或者，固態成像裝置100可具備第一變化或第二實施例之場效電晶體。
(第四實施例)
接下來參看圖16解釋作為本發明之第四實施例之固態成像裝置100的應用。圖16展示將固態成像裝置100應用於電子設備400之方式。電子設備400之實例包括數位靜態相機、附接至行動電話或其他攜帶型裝置之相機、掃描儀及監控相機。在隨後解釋中，假定電子設備400為數位靜態相機。
作為第四實施例之電子設備400係由固態成像裝置100、光學透鏡210、快門裝置211、驅動電路212及信號處理電路213構成。
光學透鏡210使得來自物件之光(入射光)在固態成像裝置100之成像平面上形成影像。此情形允許固態成像裝置100在預定時段內內部地積聚信號電荷。
快門裝置211控制固態成像裝置100之曝光時間及光阻斷時間。驅動電路212供應驅動信號以用於控制固態成像裝置100之轉移操作及快門裝置211之快門操作。
基於驅動信號，固態成像裝置100輸出積聚於光電轉換元件PD中之信號電荷作為電信號。
信號處理電路213執行各種信號處理程序。亦即，信號處理電路213處理自固態成像裝置100所輸出之電信號以產生圖像信號且將所產生的信號輸出至諸如記憶體之儲存媒體或監視器或其類似者(未圖示)。
如上文所解釋，陳設有第一實施例之固態成像裝置100的第四實施例之電子設備400增強光學敏感性且藉此改良圖像信號之圖像品質。
儘管前述實例展示待配備有第三實施例之固態成像裝置100的電子設備400，但此情形不限制本發明。或者，電子設備400可陳設有併有第一變化或第二實施例之場效電晶體的固態成像裝置。
儘管前述描述展示待具備場效電晶體1之固態成像裝置100，但此情形不限制本發明。或者，電子設備400之其他 電路(諸如，信號處理電路213)可併有第一實施例、第二實施例或第一變化之場效電晶體。
熟習此項技術者應理解，可取決於設計要求及其他因素而發生各種修改、組合、子組合及變更，只要該等修改、組合、子組合及變更在所附申請專利範圍或其等效物之範疇內即可。
本技術含有與於2011年3月11日在日本專利局申請之日本優先權專利申請案JP 2011-054467中所揭示之標的物有關的標的物，該案之全部內容特此以引用的方式併入。
1‧‧‧場效電晶體
2‧‧‧場效電晶體
10‧‧‧SOI基板
11‧‧‧絕緣薄膜(BOX層)
12‧‧‧SOI層
13‧‧‧鰭狀區
14‧‧‧源極區
15‧‧‧汲極區
16‧‧‧閘極絕緣薄膜
17‧‧‧閘極電極
18‧‧‧SiN薄膜
19‧‧‧光阻
20‧‧‧開口部分
21‧‧‧氧化物薄膜
22‧‧‧開口部分
23‧‧‧矽基板
24‧‧‧SOI層
25‧‧‧鰭狀區
100‧‧‧固態成像裝置
111‧‧‧基板
112‧‧‧像素
113‧‧‧像素部分
114‧‧‧垂直驅動電路
115‧‧‧行信號處理電路
116‧‧‧水平驅動電路
117‧‧‧輸出電路
118‧‧‧控制電路
119‧‧‧垂直信號線
120‧‧‧水平信號線
121‧‧‧凹入部分
131‧‧‧第一導線部分
132‧‧‧第二導線部分
171‧‧‧凸起部分
172‧‧‧凸起部分
210‧‧‧光學透鏡
211‧‧‧快門裝置
212‧‧‧驅動電路
213‧‧‧信號處理電路
330‧‧‧矽基板
331‧‧‧閘極絕緣薄膜
332‧‧‧閘極電極
333‧‧‧源極區
334‧‧‧汲極區
340‧‧‧絕緣層
341‧‧‧源極區
342‧‧‧汲極區
343‧‧‧鰭狀區
344‧‧‧閘極電極
400‧‧‧電子設備
L1‧‧‧寬度
L2‧‧‧寬度
LCHN ‧‧‧通道長度
LPR ‧‧‧藉由光阻19所判定之線厚度
PD‧‧‧光電轉換元件
α‧‧‧錐角
圖1A、圖1B及圖1C為展示作為本發明之第一實施例之場效電晶體的示意圖；圖2A、圖2B及圖2C為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖3A、圖3B及圖3C為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖4A、圖4B及圖4C為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖5A、圖5B及圖5C為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖6A、圖6B及圖6C為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖7A、圖7B及圖7C為展示製造作為第一實施例之場效 電晶體之製程的示意圖；圖8A、圖8B、圖8C、圖8D及圖8E為展示製造作為第一實施例之場效電晶體之製程的示意圖；圖9為作為第一實施例之場效電晶體之放大視圖；圖10A、圖10B、圖10C、圖10D及圖10E為展示製造併有第一實施例之第一變化的固態成像裝置之製程之示意圖；圖11A、圖11B及圖11C為展示作為本發明之第二實施例之場效電晶體的示意圖；圖12A、圖12B及圖12C為展示製造作為第二實施例之場效電晶體之製程的示意圖；圖13A、圖13B及圖13C為展示製造作為第二實施例之場效電晶體之製程的示意圖；圖14A、圖14B及圖14C為展示製造作為第二實施例之場效電晶體之製程的示意圖；圖15為展示作為本發明之第三實施例之固態成像裝置的示意圖；圖16為展示作為本發明之第四實施例之電子設備的示意圖；圖17為展示平坦型場效電晶體之示意圖；及圖18A及圖18B為展示鰭狀結構場效電晶體之示意圖。
10‧‧‧SOI基板
11‧‧‧絕緣薄膜(BOX層)
13‧‧‧鰭狀區
14‧‧‧源極區
15‧‧‧汲極區
18‧‧‧SiN薄膜
19‧‧‧光阻
20‧‧‧開口部分
121‧‧‧凹入部分
LCHN ‧‧‧通道長度
LPR ‧‧‧藉由光阻19所判定之線厚度
α‧‧‧錐角

Claims (9)

  1. 一種場效電晶體，其包含：一基板；一半導體層，其經組態以形成於該基板上且具有一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處；及一閘極電極，其經組態以具有與該鰭狀區之至少兩個面部分地接觸的一凸起部分。
  2. 如請求項1之場效電晶體，其中該閘極電極之該凸起部分經形成以包圍該鰭狀區且與該鰭狀區部分地接觸，其中一閘極絕緣薄膜介入於該閘極電極之該凸起部分與該鰭狀區之間；且該鰭狀區具有一奈米線結構，該奈米線結構包括與該閘極電極之該凸起部分接觸的一第一導線部分及不與該閘極電極之該凸起部分接觸的一第二導線部分，該第一導線部分在直徑上小於該第二導線部分。
  3. 如請求項1之場效電晶體，其中該閘極電極之該凸起部分具有一錐形形狀，使得該凸起部分的與該鰭狀區接觸之一第一面在寬度上小於該凸起部分的與該第一面相反之一第二面。
  4. 一種場效電晶體製造方法，其包含：製造一半導體層，其具有形成於一基板上之一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處； 製造一薄膜，其具有關於該半導體層之一蝕刻選擇比率，使得該薄膜與該鰭狀區之至少兩個面接觸；製造一開口，使得部分地曝露該薄膜之該鰭狀區之至少兩個面；及製造與該鰭狀區接觸之一閘極電極，其中該薄膜介入於該閘極電極與該鰭狀區之間。
  5. 如請求項4之場效電晶體製造方法，其進一步包含：藉由蝕刻而移除與該鰭狀區接觸之該基板，使得該鰭狀區之一周邊在該半導體層已被製造之後曝露；及使用具有該開口之該薄膜作為一遮罩部分地蝕刻該鰭狀區之該周邊；其中該薄膜經製造以便與該鰭狀區之曝露面接觸，且該開口經製造，使得部分地曝露該鰭狀區之該周邊。
  6. 如請求項4之場效電晶體製造方法，其中該開口經製造以具有一錐形形狀，使得該開口的與該鰭狀區接觸之一第一面在寬度上小於該開口的與該第一面相反之一第二面。
  7. 如請求項4之場效電晶體製造方法，其進一步包含移除該薄膜。
  8. 一種固態成像裝置，其包含：一像素部分，其經組態以藉由使入射光被接收且經受光電轉換而產生一信號電荷；及一周邊電路，其經組態以輸出該信號電荷；其中至少該像素部分抑或該周邊電路具有一場效電晶 體，該場效電晶體包括：一基板，一半導體層，其經組態以形成於該基板上且具有一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處，及一閘極電極，其經組態以具有與該鰭狀區之至少兩個面部分地接觸的一凸起部分。
  9. 一種電子設備，其包含：一固態成像裝置，其包括一像素部分，其經組態以藉由使入射光被接收且經受一光電轉換而產生一信號電荷，及一周邊電路，其經組態以輸出該信號電荷，其中至少該像素部分抑或該周邊電路具有一場效電晶體，該場效電晶體包括一基板，一半導體層，其經組態以形成於該基板上且具有一鰭狀區，其中一源極區及一汲極區形成於該鰭狀區之兩端處，及一閘極電極，其經組態以具有與該鰭狀區之至少兩個面部分地接觸的一凸起部分；一光學透鏡，其經組態以將該入射光導引至該光電轉換部分；及一信號處理電路，其經組態以處理一電信號。
TW101106093A 2011-03-11 2012-02-23 場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備 TWI447789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054467A JP2012191060A (ja) 2011-03-11 2011-03-11 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器

Publications (2)

Publication Number Publication Date
TW201246315A TW201246315A (en) 2012-11-16
TWI447789B true TWI447789B (zh) 2014-08-01

Family

ID=46794746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106093A TWI447789B (zh) 2011-03-11 2012-02-23 場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備

Country Status (5)

Country Link
US (1) US8604528B2 (zh)
JP (1) JP2012191060A (zh)
KR (3) KR101861857B1 (zh)
CN (2) CN102683410B (zh)
TW (1) TWI447789B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
CN103928486B (zh) * 2014-05-08 2017-02-15 格科微电子（上海）有限公司 图像传感器及其形成方法
US9748394B2 (en) * 2015-05-20 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a multi-portioned gate stack
KR101834049B1 (ko) * 2015-12-29 2018-04-13 전자부품연구원 나노와이어를 이용한 이미지 센서 및 그의 제조방법
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子（上海）有限公司 Cmos图像传感器的双鳍形场效应晶体管
US11405575B2 (en) * 2017-12-26 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging element, comparator, and electronic device
JP7399105B2 (ja) * 2018-12-13 2023-12-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および映像記録装置
CN111613583B (zh) 2019-02-25 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11658199B2 (en) * 2020-08-20 2023-05-23 Omnivision Technologies, Inc. Image sensor with through silicon fin transfer gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057440A1 (en) * 2001-09-27 2003-03-27 Murata Manufacturing Co., Ltd. Heterojunction field effect transistor
US20090045438A1 (en) * 2005-12-28 2009-02-19 Takashi Inoue Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US20090289304A1 (en) * 2006-04-07 2009-11-26 Koninklijke Philips Electronics Nv Co-integration of multi-gate fet with other fet devices in cmos technology

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174373A (ja) * 1984-09-19 1986-04-16 Nec Corp 微細電極形成方法
DE69841968D1 (de) * 1997-08-15 2010-12-09 Sony Corp Festkörper-Bildaufnahmevorrichtung und Steuerverfahren dafür
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
US7319252B2 (en) * 2004-06-28 2008-01-15 Intel Corporation Methods for forming semiconductor wires and resulting devices
KR100822443B1 (ko) * 2004-06-28 2008-04-16 인텔 코포레이션 반도체 선을 형성하는 방법, 반도체 구조, 장치, 시스템 및메모리
KR100680291B1 (ko) * 2005-04-22 2007-02-07 한국과학기술원 Ｈ자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법
US7859065B2 (en) * 2005-06-07 2010-12-28 Nec Corporation Fin-type field effect transistor and semiconductor device
US7402875B2 (en) * 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
KR100773565B1 (ko) * 2006-11-15 2007-11-07 삼성전자주식회사 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057440A1 (en) * 2001-09-27 2003-03-27 Murata Manufacturing Co., Ltd. Heterojunction field effect transistor
US20090045438A1 (en) * 2005-12-28 2009-02-19 Takashi Inoue Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US20090289304A1 (en) * 2006-04-07 2009-11-26 Koninklijke Philips Electronics Nv Co-integration of multi-gate fet with other fet devices in cmos technology

Also Published As

Publication number Publication date
TW201246315A (en) 2012-11-16
KR20190020713A (ko) 2019-03-04
CN107180842B (zh) 2021-02-05
KR20180053613A (ko) 2018-05-23
JP2012191060A (ja) 2012-10-04
CN102683410B (zh) 2017-06-09
CN102683410A (zh) 2012-09-19
KR101952072B1 (ko) 2019-02-25
KR20120104093A (ko) 2012-09-20
CN107180842A (zh) 2017-09-19
KR101861857B1 (ko) 2018-05-28
US8604528B2 (en) 2013-12-10
US20120228682A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI447789B (zh) 場效電晶體，場效電晶體製造方法，固態成像裝置及電子設備
JP5306294B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP4130211B2 (ja) 撮像装置
US9087757B2 (en) Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2008060356A (ja) 光電変換装置及び撮像システム
TWI414063B (zh) 製造固態成像器件之方法及固態成像器件
TW201712856A (zh) 包括垂直傳輸門的圖像感測器
US20180175088A1 (en) Solid state imaging device, manufacturing method of solid state imaging device, and imaging system
TWI396279B (zh) 固態影像擷取裝置、固態影像擷取裝置之製造方法及影像擷取設備
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP2006024934A (ja) Ｃｍｏｓイメージセンサーの製造方法
JP2011014751A (ja) 固体撮像素子、トランジスタ、トランジスタの製造方法、および電子機器
US11569279B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
JP2010056245A (ja) 半導体撮像素子及びその製造方法、電子機器
JP2009105146A (ja) 固体撮像装置及びその製造方法
JP2009302103A (ja) 固体撮像装置およびその製造方法および撮像装置
KR100943488B1 (ko) 씨모스 이미지 센서의 제조방법
JP2006253480A (ja) 固体撮像素子およびその製造方法
JP2005228821A (ja) 半導体装置及び撮像装置並びにその製造方法
JP2006253479A (ja) 固体撮像素子およびその製造方法
JP2006253478A (ja) 固体撮像素子およびその製造方法
TW201030959A (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
JP2004335800A (ja) 固体撮像素子の製造方法
JP2005260160A (ja) 固体撮像素子の製造方法、タングステン層のエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees