KR100773565B1 - 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 - Google Patents
보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 Download PDFInfo
- Publication number
- KR100773565B1 KR100773565B1 KR1020060113043A KR20060113043A KR100773565B1 KR 100773565 B1 KR100773565 B1 KR 100773565B1 KR 1020060113043 A KR1020060113043 A KR 1020060113043A KR 20060113043 A KR20060113043 A KR 20060113043A KR 100773565 B1 KR100773565 B1 KR 100773565B1
- Authority
- KR
- South Korea
- Prior art keywords
- fins
- pair
- layers
- forming
- spacer insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000011800 void material Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims description 39
- 238000002955 isolation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 191
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
읽기 동작의 장애를 줄이고, 단채널 효과를 개선시킬 수 있는 비휘발성 메모리 소자 및 그 제조 방법이 제공된다. 반도체 소자에 따르면, 반도체 기판은 몸체 및 상기 몸체로부터 각각 돌출된 한 쌍의 핀들을 포함한다. 내부 스페이서 절연막들은 한 쌍의 핀들 사이의 입구 폭을 줄이도록, 한 쌍의 핀들의 상부에 형성되고 서로 이격된다. 게이트 전극은 내부 스페이서 절연막들 반대편의 한 쌍의 핀들의 외측면들의 일부분을 덮고 내부 스페이서 절연막들 상을 가로질러 신장하고, 한 쌍의 핀들 사이에 보이드를 한정한다. 그리고, 게이트 절연막들은 게이트 전극 및 상기 한 쌍의 핀들 사이에 개재된다.
Description
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 보여주는 단면도이고;
도 2 내지 도 10은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 보여주는 단면도들이고;
도 11은 본 발명의 다른 실시예에 따른 반도체 소자를 보여주는 단면도이고;
도 12 및 도 13은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 보여주는 단면도들이고; 그리고
도 14는 본 발명의 또 다른 실시예에 따른 반도체 소자를 보여주는 단면도이다.
<도면의 주요부호에 대한 간략한 설명>
110...반도체 기판 115...패드 절연막
120...하드 마스크막 125...제 1 트렌치
130...소자분리막 140...제 2 트렌치
135...상부 스페이서 절연막 155, 155a...내부 스페이서 절연막
160...보이드 165...게이트 절연막
175, 175a...스토리지 노드막 180, 180a...블로킹 절연막
170, 185...게이트 전극
본 발명은 비휘발성 메모리 소자에 관한 것으로서, 특히 핀-타입 채널 영역을 구비하는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 반도체 제품에 사용되는 비휘발성 메모리 소자의 동작 속도를 높이고 집적도를 높이기 위한 방법이 연구되고 있다. 예를 들어, 핀-펫(Fin-FET)을 이용하여 집적도를 높인 반도체 소자는 채널 면적을 넓혀서 동작 속도를 높일 수 있고, 동시에 핀의 폭을 감소시켜 집적도를 높일 수 있다. 나아가, 실리콘-온-절연체(silicon-on-insulator; SOI) 기판을 이용한 핀-펫은 단채널 효과를 더욱 개선시킬 수 있는 것으로 기대되고 있다.
예를 들어, David M. Fried등에 의한 미국등록특허 US 6,664,582호는 핀-펫 및 핀 메모리 셀에 대해서 개시하고 있다. 다른 예로, Bin Yu 등에 의한 미국등록특허 US 6,876,042호는 SOI 기판을 이용한 핀-펫에 대해서 개시하고 있다.
하지만, SOI 기판은 매우 비싸다는 단점이 있어서, 벌크 반도체 기판을 이용하여 SOI 기판과 유사한 특성을 갖는 핀-펫 또는 핀 메모리 셀을 형성하고자 하는 시도가 행해지고 있다. 하지만, 이 경우에도, 반도체 소자의 집적도가 더욱 증가함 에 따라서 핀들 사이의 간격이 더욱 가까워지고, 그 결과 근접한 핀들 사이에서 읽기 동작의 장애가 일어날 수 있다. 나아가, SOI 기판을 이용하는 경우에도, 절연체의 유전 특성 정도에 따라서 단채널 효과, 예컨대 DIBL(drain induced barrier lowering)이 문제될 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 전술한 문제점을 극복하기 위한 것으로서, 읽기 동작의 장애를 줄이고, 단채널 효과를 개선시킬 수 있는 비휘발성 메모리 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 읽기 동작의 장애를 줄이고 단채널 효과를 개선시킬 수 있는 비휘발성 메모리 소자의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 소자는, 반도체 기판, 내부 스페이서 절연막들, 게이트 전극 및 게이트 절연막들을 포함한다. 상기 반도체 기판은 몸체 및 상기 몸체로부터 각각 돌출된 한 쌍의 핀들을 포함한다. 상기 내부 스페이서 절연막들은 상기 한 쌍의 핀들 사이의 입구 폭을 줄이도록, 상기 한 쌍의 핀들의 상부에 형성되고 서로 이격된다. 상기 게이트 전극은 상기 내부 스페이서 절연막들 반대편의 상기 한 쌍의 핀들의 외측면들의 일부분을 덮고 상기 내부 스페이서 절연막들 상을 가로질러 신장하고, 상기 한 쌍의 핀들 사이에 보이드를 한정한다. 그리고, 상기 게이트 절연막들은 상기 게이트 전극 및 상 기 한 쌍의 핀들 사이에 개재된다.
상기 본 발명의 일 측면에 따르면, 상기 반도체 소자는 상기 한 쌍의 핀들의 상면 및 상기 게이트 전극 사이에 개재된 상부 스페이서 절연막들을 더 포함할 수 있다.
상기 본 발명의 다른 측면에 따르면, 상기 반도체 소자는 상기 게이트 절연막들을 덮는 스토리지 노드막들; 및 상기 스토리지 노드막 및 상기 게이트 전극 사이에 개재되고, 상기 내부 스페이서 절연막들을 가로질러 신장하는 블로킹 절연막을 더 포함할 수 있다. 그리고, 상기 보이드는 상기 블로킹 절연막에 의해 더 한정 될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 비휘발성 메모리 소자의 제조 방법이 제공된다. 반도체 기판을 식각하여, 몸체 및 상기 몸체로부터 각각 돌출된 한 쌍의 핀들을 한정한다. 상기 한 쌍의 핀들 사이의 입구 폭을 줄이도록 상기 한 쌍의 핀들 상부에 형성되고 서로 이격된 내부 스페이서 절연막들을 형성한다. 상기 내부 스페이서 절연막들 반대편의 한 쌍의 핀들의 외측면들의 일부분을 덮는 게이트 절연막들을 형성한다. 그리고, 상기 게이트 절연막들을 덮고 상기 내부 스페이서 절연막들 상을 가로질러 신장하고, 상기 한 쌍의 핀들 사이에 보이드를 한정하는 게이트 전극을 형성한다.
상기 본 발명의 일 측면에 따르면, 상기 내부 스페이서 절연막들을 형성하는 단계는, 상기 한 쌍의 핀들 사이에 상기 한 쌍의 핀들의 상부를 노출하도록 매립 절연막을 형성하는 단계; 상기 매립 절연막 및 상기 한 쌍의 핀들의 상부를 덮는 절연층을 형성하는 단계; 및 상기 절연층을 이방성 식각하여, 상기 한 쌍의 핀들의 상부에 내부 스페이서 절연막들을 형성하는 단계를 포함할 수 있다. 나아가, 상기 게이트 절연막을 형성하기 전에, 상기 내부 스페이서 절연막들 사이의 공간을 통해서 상기 매립 절연막을 식각할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 보여주는 단면도이다.
도 1을 참조하면, 반도체 소자는 반도체 기판(110), 게이트 절연막(165) 및 게이트 전극(170)을 포함한다. 게이트 전극(170)을 제어함으로써, 반도체 기판(110)을 통한 전류의 흐름을 제어할 수 있다. 따라서, 이 실시예의 반도체 소자는 스위칭 소자로 이용될 수 있고, 예컨대 트랜지스터로 불릴 수도 있다. 이하에서는 보다 구체적으로 반도체 소자의 구성을 설명한다.
반도체 기판(110)은 몸체(102) 및 한 쌍의 핀들(105a, 105b)을 포함한다. 예를 들어, 핀들(105a, 105b)은 몸체(102)로부터 상향 돌출되고 이격되게 배치될 수 있다. 예를 들어, 반도체 기판(110)은 벌크 반도체 웨이퍼, 예컨대 벌크 실리콘 웨이퍼, 벌크 실리콘-게르마늄 웨이퍼를 식각하여 형성될 수 있다. 즉, 핀들(105a, 105b)은 몸체(102)와 같은 물질로 형성될 수 있다. 다른 예로, 핀들(105a, 105b)은 몸체(102) 상의 반도체 에피층으로 한정될 수도 있다.
핀들(105a, 105b)의 상부에는 내부 스페이서 절연막들(155)이 제공된다. 예를 들어, 내부 스페이서 절연막들(155)은 핀들(105a, 105b) 사이의 입구 폭을 줄이도록 핀들(105a, 105b)의 상부로부터 서로 근접하는 방향으로 신장한다. 하지만, 내부 스페이서 절연막들(155)은 핀들(105a, 105b) 사이의 입구를 바로 막지 않도록 서로 이격된다. 따라서, 내부 스페이서 절연막들(155) 아래의 공간은 비어 있으므로, 따라서 내부 스페이서 절연막들(155) 사이의 공간, 즉 핀들(105a, 105b) 사이의 입구를 막음으로써, 핀들(105a, 105b) 사이에 보이드(160)가 한정할 수 있다.
내부 스페이서 절연막들(155)의 이격 거리는 후술하는 바와 같이 핀들(105a, 105b)의 입구를 용이하게 막을 수 있도록 충분히 작은 것이 바람직하다. 하지만, 내부 스페이서 절연막들(155) 사이로 식각액이 침투해야 하므로, 내부 스페이서 절연막들(155)은 서로 직접 연결되지 않는다.
게이트 전극(170)은 핀들(105a, 105b)의 외측면들의 일부분을 덮고 내부 스페이서 절연막들(155)을 가로질러 신장한다. 이에 따라, 보이드(160)는 게이트 전극(170) 아래의 핀들(105a, 105b) 사이에 한정될 수 있다. 핀들(105a, 105b)의 외측면은 내부 스페이서 절연막들(155)의 반대편의 측면을 지칭하고, 핀들(105a, 105b)의 내측면은 내부 스페이서 절연막들(155)이 있는 측면을 지칭한다.
예를 들어, 게이트 전극(170)은 내부 스페이서 절연막들(155) 사이의 공간을 직접 막도록, 내부 스페이서 절연막들(155) 바로 위에 형성될 수 있다. 이 경우, 보이드(160)는 게이트 전극(170) 및 내부 스페이서 절연막들(155) 아래의 핀들(105a, 105b) 사이에 한정될 수 있다.
게이트 절연막들(165)은 게이트 전극(170) 및 핀들(105a, 105b)의 사이에 개재된다. 하지만, 이 실시예의 변형된 예에서, 게이트 절연막들(165)은 핀들(105a, 105b)의 외측면에서 내부 스페이서 절연막들(155)을 가로질러 신장하여 연결되도록 형성될 수도 있다. 이 경우, 내부 스페이서 절연막들(155) 사이의 공간은 게이트 절연막들(165)에 의해 막히고, 게이트 전극(170)은 이러한 게이트 절연막들(165) 상에 형성될 수 있다.
이 실시예의 다른 변형된 예에서, 내부 스페이서 절연막들(155) 및 게이트 전극(170) 사이에, 내부 스페이서 절연막들(155) 사이의 공간을 막는 다른 절연막(미도시) 더 개재될 수도 있다. 따라서, 보이드(160)는 게이트 전극(170)에 의해서 한정될 뿐만 아니라, 게이트 절연막(165) 및/또는 다른 절연막들에 의해서 더 한정될 수도 있다.
게이트 전극(170)은 몸체(102)와 절연된다. 예를 들어, 소자분리막(130)은 핀들(105a, 105b)의 외측면 하부를 덮도록 형성되고, 게이트 전극(170) 및 몸체(102) 사이에 개재될 수 있다. 이 경우, 게이트 절연막들(165)은 소자분리막(130)으로부터 노출된 핀들(105a, 105b)의 상부를 덮도록 형성된다. 소자분리막(130)의 높이는 적절하게 선택될 수 있고, 이에 따라 핀들(105a, 105b)의 상부 및 하부의 높이가 조절될 수 있다.
핀들(105a, 105b)의 상면 및 게이트 전극(170) 사이에는 상부 스페이서 절연 막들(135)이 개재될 수 있다. 상부 스페이서 절연막들(135)은 핀들(105a, 105b)의 폭을 제어하기 위해 제공될 수 있다. 나아가, 상부 스페이서 절연막들(135) 및 핀들(105a, 105b)의 상면 사이에는 패드 절연막(115)이 더 개재될 수 있다. 패드 절연막(115)은 상부 스페이서 절연막들(135) 및 핀들(105a, 105b) 사이의 스트레스를 완화시키기 위해 개재될 수 있다. 하지만, 이 실시예의 변형된 예에서, 상부 스페이서 절연막들(135) 및/또는 패드 절연막(115)은 생략되거나 다른 적절한 구조로 대체될 수 있다.
보이드(160) 내부의 핀들(105a, 105b)의 내측면 표면상에는 보호막(145)이 구비될 수 있다. 보호막(145)은 핀들(105a, 105b) 및 내부 스페이서 절연막들(155) 사이로 더 신장될 수 있다. 보호막(145) 및 핀들(105a, 105b) 사이에는 버퍼 절연막(143)이 더 제공될 수 있다. 하지만, 이 실시예의 변형된 예에서, 보호막(145) 및/또는 버퍼 절연막(143)은 생략되거나 다른 적절한 구조로 대체될 수 있다.
본 발명의 이 실시예에 따른 반도체 소자에서, 핀들(105a, 105b)은 채널 영역들로 이용될 수 있다. 게이트 전극(170)은 핀들(105a, 105b)을 공통으로 제어할 수 있다. 따라서, 이 실시예의 반도체 소자는 게이트 전극(170)을 공유하는 두 트랜지스터들을 나타낼 수 있다. 이 경우, 핀들(105a, 105b)을 통한 신호의 간섭은 보이드(160)에 의해 크게 감소될 수 있다. 왜냐하면, 보이드(160)는 어느 절연층보다 낮은 유전 상수를 갖기 때문이다.
또한, 핀들(105a, 105b)에 형성되는 공핍 영역(depletion region)은 제한될 수 있다. 특히, 핀들(105a, 105b)의 폭이 얇을수록 공핍 영역은 더욱 제한될 수 있 다. 보다 구체적으로 보면, 공핍 영역은 핀들(105a, 105b)의 폭 방향으로는 보이드(160)의 존재로 인해 매우 제한 될 것이고, 다만 높이 방향을 따라서만 형성될 수 있다. 하지만, 핀들(105a, 105b)의 폭이 작아지면 높이 방향을 따라서 형성된 공핍 영역의 영향은 매우 축소될 것이다.
본 발명의 실시예에 따른 반도체 소자는 SOI(silicon-on-insulator) 구조에 대비해서, SOV(silicon-on-void) 구조를 갖는다. 다만, 이러한 SOV 구조는 수평 방향을 기준으로 한 것이라는 점에서 수직 방향의 SOV 구조와는 대비될 수 있다. 나아가, 본 발명의 실시예에 따른 SOV 구조에서, 핀들(105a, 105b)은 몸체(102)로부터 완전히 플로팅 되지는 않는다.
이러한 SOV 구조는, 공핍 영역의 확장에 의해서 발생할 수 있는 단채널 효과의 개선에 기여할 수 있다. 예를 들어, 오프-전류 및 접합 누설 전류가 감소되고, DIBL(drain induced barrier lowering) 효과가 개선될 수 있다. 그럼에도 불구하고, 몸체(102)에 전압을 인가함으로써 핀들(105a, 105b)에 바디-바이어스를 인가할 수 있는 장점은 유지된다.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 보여주는 단면도들이다. 예를 들어, 도 2 내지 도 10은 도 1의 반도체 소자를 제조하기 위한 방법을 예시적으로 보여준다.
도 2를 참조하면, 반도체 기판(110) 내에 적어도 한 쌍의 제 1 트렌치들(125)을 형성한다. 예를 들어, 반도체 기판(110) 상에 하드 마스크막(120)을 형성한다. 이어서, 하드 마스크막(120)을 식각 마스크로 하여 반도체 기판(110)의 노 출된 부분을 식각하여 제 1 트렌치들(153)을 형성할 수 있다. 선택적으로, 하드 마스크막(120)을 형성하기 전에 패드 절연막(115)을 형성할 수 있다. 예를 들어, 하드 마스크막(120)은 반도체 기판(110)에 대해서 식각 선택비를 갖도록 질화막을 포함하고, 패드 절연막(115)은 산화막을 포함할 수 있다.
도 3을 참조하면, 제 1 트렌치들(125)을 매립하는 소자분리막(130)을 형성한다. 예를 들어, 제 1 트렌치들(125)을 충분히 매립하도록 소자분리막(130)을 형성하고 하드 마스크막(120)이 노출될 때까지 소자분리막(130)을 평탄화한다. 이에 따라, 소자분리막(130)은 제 1 트렌치들(125)을 매립하고 반도체 기판(110) 상으로 돌출된다. 예를 들어, 소자분리막(130)은 산화막을 포함할 수 있다.
도 4를 참조하면, 하드 마스크막(120)을 제거하고, 반도체 기판(110) 상으로 돌출된 소자분리막(130)의 측벽에 상부 스페이서 절연막들(135)을 형성한다. 상부 스페이서 절연막들(135)은 그 사이에 반도체 기판(110)의 일부분을 노출하도록 그 폭을 제어한다. 예를 들어, 상부 스페이서 절연막들(135)은 소정의 절연층을 증착한 후 이를 이방성 식각함으로써 형성할 수 있다. 이에 따라, 패드 절연막(115)은 상부 스페이서 절연막들(135) 및 반도체 기판(110) 사이에 잔류한다. 하지만, 이 실시예의 변형된 예에서, 하드 마스크막(120) 제거 시, 패드 절연막(115)이 제거될 수도 있다. 예를 들어, 상부 스페이서 절연막들(135)은 반도체 기판(110)에 대해서 식각 선택비를 갖도록 질화막을 포함할 수 있다.
도 5를 참조하면, 상부 스페이서 절연막들(135)을 식각 마스크로 하여, 상부 스페이서 졀연막들(135)로부터 노출된 반도체 기판(110)을 식각하여 제 2 트렌 치(140)를 형성한다. 이에 따라, 반도체 기판(110)의 몸체(102) 상에 돌출된 한 쌍의 핀들(105a, 105b)이 한정된다. 제 1 및 제 2 트렌치들(125, 140)은 동일한 깊이 또는 서로 다른 깊이를 가질 수 있다.
상부 스페이서 절연막들(135)은 핀들(105a, 105b)의 폭을 한정할 수 있다. 즉, 상부 스페이서 절연막들(135)을 이용함으로써, 포토리소그래피를 이용한 경우보다 핀들(105a, 105b)의 폭을 감소시킬 수 있다. 하지만, 핀들(105a, 105b)의 형성 방법이 이러한 예에 의해서 제한되는 것은 아니다.
이 실시예의 변형된 예에서, 핀들(105a, 105b)은 상부 스페이서 절연막들(135)을 형성하지 않고, 포토리소그래피 및 식각 방법에 의해서 제 1 및 제 2 트렌치들(125, 140)을 형성함으로써 몸체(102) 상에 한정할 수도 있다.
도 6을 참조하면, 핀들(105a, 105b) 사이의 제 2 트렌치(140)를 매립하도록 매립 절연막(150)을 형성한다. 예를 들어, 매립 절연막(150)은 산화막을 포함할 수 있고, 다만 매립 절연막(150)은 소자분리막(130)보다 식각 속도가 크도록 그 밀도가 적절하게 선택될 수 있다. 선택적으로, 매립 절연막(150)의 형성 전에, 버퍼 절연막(143) 및 보호막(145)을 형성할 수 있다. 예를 들어, 버퍼 절연막(143)은 핀들(105a, 105b)의 표면을 산화시켜 형성하고, 보호막(145)은 화학기상증착(CVD)법으로 형성할 수 있다. 보호막(145)은 소자분리막(130) 및 매립 절연막(150)에 대해서 식각 선택비를 갖도록 질화막을 포함할 수 있고, 버퍼 절연막(143)은 산화막을 포함할 수 있다.
도 7을 참조하면, 매립 절연막(150)을 소정 깊이 만큼 식각하여 핀들(105a, 105b)의 상부를 노출한다. 이 경우, 보호막(145)은 패드 절연막(115) 및 소자분리막(130)이 식각되는 것을 막아줄 수 있다.
하지만, 이 실시예의 변형된 예에서 보호막(145) 및 패드 절연막(115)은 생략될 수도 있다. 이 경우, 매립 절연막(150)의 식각 시에, 소자분리막(130)도 식각될 수 있다. 하지만, 매립 절연막(150) 보다 소자분리막(130)의 밀도를 높게 선정함으로써, 소자분리막(130)의 식각 속도를 매립 절연막(150) 보다 크게 낮출 수 있다.
도 8을 참조하면, 핀들(105a, 105b)의 내측면 상부에서 제 2 트렌치(140)의 가운데 방향으로 신장하고 서로 이격된 내부 스페이서 절연막들(155)을 형성한다. 예를 들어, 매립 절연막(150) 및 핀들(105a, 105b)의 상부를 덮는 절연층, 예컨대 질화막을 형성하고, 이를 이방성 식각함으로써, 내부 스페이서 절연막들(155)을 형성할 수 있다.
내부 스페이서 절연막들(155)은 핀들(105a, 105b) 사이의 입구 폭을 크게 감소시킬 수 있다. 내부 스페이서 절연막들(155) 사이의 공간, 즉, 핀들(105a, 105b)의 입구는 절연층의 두께를 조절하여 제어할 수 있다. 내부 스페이서 절연막들(155)이 서로 연결되어 핀들(105a, 105b)의 입구를 직접 막지 않기 위해서는, 절연층은 핀들(105a, 105b) 사이의 거리의 반 이하인 것이 바람직하다.
도 9를 참조하면, 내부 스페이서 절연막들(155) 사이의 공간을 통해서 매립 절연막(150)을 식각하여 제거한다. 이에 따라서, 내부 스페이서 절연막들(155) 아래의 핀들(105a, 105b) 사이에 빈 공간이 형성된다. 예를 들어, 내부 스페이서 절 연막들(155)의 식각은 습식 식각을 이용할 수 있다. 이 경우, 내부 스페이서 절연막들(155) 사이의 공간은 식각액의 침투를 허용할 수 있어야 한다. 보호막(145)은 식각되지 않고 잔류할 수 있다.
매립 절연막(150)의 식각과 동시에, 소자분리막(130)은 핀들(105a, 105b)의 상부를 노출하도록 소정 깊이만큼 식각될 수 있다. 하지만, 이 실시예의 변형된 예에서, 소자분리막(130)은 매립 절연막(150)의 식각 전 또는 후에 식각될 수도 있다.
도 10을 참조하면, 핀들(105a, 105b)의 외측면 상부를 덮는 게이트 절연막들(165)을 형성한다. 예를 들어, 게이트 절연막들(165)은 핀들(105a, 105b)을 산화시켜 형성할 수 있다. 이어서, 게이트 절연막(165) 상에 게이트 전극(170)을 형성한다. 예를 들어, 게이트 전극(170)은 폴리실리콘, 금속 및/또는 포함하여 형성할 수 있다. 이에 따라, 보이드(160)는 게이트 전극(170) 및 내부 스페이서 절연막들(155) 아래의 핀들(105a, 105b) 사이에 한정될 수 있다.
하지만, 이 실시예의 변형된 예에서, 게이트 절연막들(165)은 화학기상증착(CVD)법에 의해서 형성할 수 있고, 이 경우 게이트 절연막들(165)들은 내부 스페이서 절연막들(155)을 가로질러 신장하고 서로 연결될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 반도체 소자를 보여주는 단면도이다.
도 11을 참조하면, 반도체 소자는 반도체 기판(110), 게이트 절연막들(165), 스토리지 노드막들(175), 블로킹 절연막(180) 및 게이트 전극(185)을 포함한다. 이 실시예의 반도체 소자에 따르면, 게이트 전극(185)을 제어함으로써, 스토리지 노드막들(175)에 전하를 저장하거나 또는 저장된 전하를 제거할 수 있다. 따라서, 이 실시예의 반도체 소자는 데이터를 저장할 수 있는 비휘발성 메모리 소자로 이용될 수 있다. 예를 들어, 이 실시예의 반도체 소자는 플래시 메모리 소자로 이용될 수 있다.
이하에서는 보다 구체적으로 이 실시예의 반도체 소자를 설명한다. 이 실시예의 반도체 소자의 일부 구성은 도 1의 반도체 소자의 구성과 유사하고, 두 실시예들에서 따라서 중복된 설명은 생략된다. 예를 들어, 반도체 기판(110), 소자분리막(130), 상부 스페이서 절연막들(135), 내부 스페이서 절연막들(155), 보호막(145) 등의 구성은 도 1의 설명을 참조할 수 있다.
게이트 절연막(165)은 전하의 이동 통로가 된다는 점에서 터널링 절연막으로 불릴 수도 있고, 도 1의 설명을 참조할 수 있다. 게이트 전극(185)은 스토리지 노드막들(175)에 데이터를 저장하거나 소거할 수 있다는 점에서 제어 게이트 전극으로 불릴 수도 있다. 게이트 전극(185)의 구성에 대해서는 도 1의 게이트 전극(170)을 참조할 수 있다.
스토리지 노드막들(175)은 게이트 절연막들(165)을 덮도록 형성될 수 있다. 예를 들어, 스토리지 노드막들(175)은 게이트 절연막들(165)을 덮고 내부 스페이서 절연막들(155)을 덮도록 신장할 수 있다. 이 경우, 게이트 절연막들(165)을 각각 덮고 있는 스토리지 노드막들(175)은 서로 하나로 연결될 수 있다. 따라서, 내부 스페이서 절연막들(155) 사이의 공간은 스토리지 노드막들(175)에 의해서 막힐 수 있다. 이에 따라, 보이드(160)는 게이트 전극(185) 뿐만 아니라 스토리지 노드막들(175)에 의해서 더 한정될 수 있다.
예를 들어, 스토리지 노드막들(175)은 폴리실리콘, 실리콘 또는 금속의 도트, 실리콘 또는 금속의 나노 크리스탈 또는 실리콘 질화막을 포함할 수 있다. 폴리실리콘을 포함하는 스토리지 노드막들(175)은 플로팅 게이트로 이용될 수 있다. 실리콘 또는 금속의 도트, 실리콘 또는 금속의 나노 크리스탈 또는 실리콘 질화막을 포함하는 스토리지 노드막들(175)은 전하 트랩층으로 이용될 수 있다.
블로킹 절연막(180)은 스토리지 노드막들(175) 및 게이트 전극(185) 사이에 개재되고, 내부 스페이서 절연막들(155)을 가로질러 신장한다. 블로킹 절연막(180)은 스토리지 노드막들(175) 및 게이트 전극(185) 사이의 전하의 터널링을 억제하는 역할을 할 수 있다.
이 실시예에 따른 반도체 소자에서, 게이트 전극(185)은 워드 라인의 일부로 이용되고, 핀들(105a, 105b)은 비트 라인의 일부로 이용될 수 있다. 따라서, 핀들(105a, 105b)을 별도의 비트 라인으로 연결하면, 단일 레벨 동작 방식에서도 2 비트의 데이터를 처리할 수 있다. 이 경우, 스토리지 노드막들(175)은 국부적인 전하 트랩층으로 이용되는 것이 바람직하다. 2 비트의 데이터를 처리하는 데 있어서, 핀들(105a, 105b)을 각각 덮고 있는 스토리지 노드막들(175)에 저장된 전하는 서로 반대편 핀들(105a, 105b)의 포텐셜에 영향을 미칠 수 있다.
하지만, 이 실시예에 따른 반도체 소자에서, 핀들(105a, 105b)은 보이드(160)에 의해 이격되어 있기 때문에, 그 유전 커플링(dielectric coupling)이 크 게 감소될 수 있다. 왜냐하면, 보이드(160)는 어느 절연층보다 낮은 유전 상수를 갖기 때문이다. 따라서, 핀들(105a, 105b) 사이의 커플링에 의한, 문턱 전압의 변화를 방지할 수 있고, 이에 따라 읽기 장애(reading disturbance) 발생이 억제될 수 있다.
나아가, 이 실시예의 반도체 소자는 도 1에서 설명한 바와 같이, SOV 구조를 가질 수 있고, 그에 따른 효과는 도 1에서 설명한 바와 같다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 보여주는 단면도들이다.
이 실시예에 따른 반도체 소자의 제조 방법의 일부 단계는 도 2 내지 도 10의 반도체 소자의 제조 방법을 참조할 수 있다. 따라서, 두 실시예들에서 중복된 설명은 생략된다.
예를 들어, 도 2 내지 10을 참조하여, 게이트 절연막들(165)의 형성 단계까지 수행한다.
도 12를 참조하면, 게이트 절연막들(165)을 덮는 스토리지 노드막들(175)을 형성한다. 예를 들어, 스토리지 노드막들(175)은 핀들(105a, 105b)을 각각 덮고, 내부 스페이서 절연막들(155)을 가로질러 신장하도록 형성할 수 있다. 이에 따라, 내부 스페이서 절연막들(155) 사이의 공간은 스토리지 노드막들(175)에 의해서 막히고, 보이드(160)가 핀들(105a, 105b) 사이에 한정될 수 있다.
도 13을 참조하면, 스토리지 노드막들(175)을 덮고, 내부 스페이서 절연막들(155)을 가로질러 신장하는 블로킹 절연막(180)을 형성한다. 예를 들어, 블로킹 절연막(80)은 산화막, 질화막, 또는 고유전율막을 화학기상증착법을 이용하여 형성할 수 있다.
이어서, 블로킹 절연막(180)을 덮는 게이트 전극(185)을 형성한다. 게이트 전극(185)은 내부 스페이서 절연막들(155)을 가로질러 신장하고 핀들(105a, 105b)의 외측면의 상부를 덮도록 배치될 수 있다. 이에 따라, 보이드(160)는 게이트 전극(185) 아래에 한정되고, 스토리지 노드막들(175)에 의해서 더 한정될 수 있다. 예를 들어, 게이트 전극(185)은 폴리실리콘, 금속 및/또는 금속 실리사이드을 포함하여 형성할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법을 보여주는 단면도들이다. 이 실시예의 반도체 소자는 도 11의 반도체 소자의 변형된 예이다. 따라서, 두 실시예들에서 중복된 설명은 생략하고, 그 차이점만 설명한다.
도 14를 참조하면, 스토리지 노드막들(175a)은 도 11의 스토리지 노드막들(175)과는 달리, 하나로 연결되지 않는다. 핀들(105a, 105b)의 외측면 상부를 덮는 스토리지 노드막들(175a)은 내부 스페이서 절연막들(155a)의 상부를 덮고 있지만, 내부 스페이서 절연막들(155a) 사이의 공간에서 분리될 수 있다. 따라서, 내부 스페이서 절연막들(155a) 사이의 이격 거리는 도 11의 내부 스페이서 절연막들(155)의 이격 거리보다 클 수 있다.
이 실시예의 변형된 예에서, 스토리지 노드막들(175a)은 핀들(105a, 105b)의 외측면을 덮는 스페이서 형태로 형성될 수 있다. 이 경우, 스토리지 노드막들(175a)은 핀들(105a, 105b)에 나란한 형태로 게이트 절연막들(165)을 덮도록 배 치될 수 있다.
블로킹 절연막(180a)은 스토리지 노드막들(175a)을 덮고, 내부 스페이서 절연막들(155a)을 가로질러 신장할 수 있다. 따라서, 내부 스페이서 절연막들(155a) 사이의 공간은 블로킹 절연막(180a)에 의해서 막힐 수 있다. 이에 따라 보이드(160)가 블로킹 절연막(180a) 및 내부 스페이서 절연막들(155a) 아래의 핀들(105a, 105b) 사이에 한정될 수 있다.
이 실시예에 따른 반도체 소자에서, 핀들(105a, 105b)을 덮는 스토리지 노드막들(175a)은 서로 독립적인 전하 저장층으로 이용될 수 있다. 따라서, 스토리지 노드막들(175a)을 통한 전하의 이동이 방지될 수 있고, 데이터 판독 에러를 감소시킬 수 있다.
이 실시예에 따른 반도체 소자의 제조 방법은 대부분 도 2 내지 도 10의 반도체 소자의 제조 방법 및 도 12 및 도 13의 반도체 소자의 제조 방법들을 참조할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 따른 반도체 소자는, SOV 구조를 갖고, 개선된 단채널 효과를 갖는다. 예를 들어, 오프-전류 및 접합 누설 전류가 감소되고, 온-전류가 증가되고, DIBL 값이 낮아질 수 있다. 그럼에도 불구하고, 몸체에 전압을 인가함으로써 핀들에 바디-바이어스를 인가할 수 있는 장점은 유지된다.
또한, 본 발명에 따른 반도체 소자는, 종래의 SOI 구조보다 읽기 동작의 장애를 줄일 수 있어 높은 읽기 신뢰성을 가질 수 있다.
Claims (25)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기판을 식각하여, 몸체 및 상기 몸체로부터 각각 돌출된 한 쌍의 핀들을 한정하는 단계;상기 한 쌍의 핀들 사이의 입구 폭을 줄이도록 상기 한 쌍의 핀들 상부에 형성되고 서로 이격된 내부 스페이서 절연막들을 형성하는 단계;상기 내부 스페이서 절연막들 반대편의 한 쌍의 핀들의 외측면들의 일부분을 덮는 게이트 절연막들을 형성하는 단계; 및상기 게이트 절연막들을 덮고 상기 내부 스페이서 절연막들 상을 가로질러 신장하고, 상기 한 쌍의 핀들 사이에 보이드를 한정하는 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 13 항에 있어서, 상기 게이트 전극은 상기 내부 스페이서 절연막들 상을 덮고, 상기 내부 스페이서 절연막들 사이의 공간을 막도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 13 항에 있어서, 상기 내부 스페이서 절연막들을 형성하는 단계는,상기 한 쌍의 핀들 사이에 상기 한 쌍의 핀들의 상부를 노출하도록 매립 절연막을 형성하는 단계;상기 매립 절연막 및 상기 한 쌍의 핀들의 상부를 덮는 절연층을 형성하는 단계; 및상기 절연층을 이방성 식각하여, 상기 한 쌍의 핀들의 상부에 내부 스페이서 절연막들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 절연층은 상기 내부 스페이서 절연막들이 서로 이 격되도록 상기 한 쌍의 핀들 사이의 거리의 반 이하의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 게이트 절연막을 형성하기 전에,상기 내부 스페이서 절연막들 사이의 공간을 통해서 상기 매립 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 매립 절연막을 식각하는 단계는 습식 식각을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 15 항에 있어서, 상기 몸체 및 상기 한 쌍의 핀들을 한정하는 단계는,상기 반도체 기판 내에 한 쌍의 제 1 트렌치들을 형성하는 단계;상기 제 1 트렌치들을 매립하고 상기 반도체 기판 상으로 돌출된 소자분리막을 형성하는 단계;상기 소자분리막의 돌출된 측벽들에 상부 스페이서 절연막들을 형성하는 단계; 및상기 상부 스페이서 절연막들로부터 노출된 상기 반도체 기판을 식각하여 상기 몸체 상으로 돌출된 한 쌍의 핀들을 한정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 19 항에 있어서, 상기 매립 절연막을 형성하기 전에,상기 한 쌍의 핀들 및 상기 소자분리막을 덮는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 19 항에 있어서, 상기 게이트 절연막을 형성하기 전에,상기 내부 스페이서 절연막들 사이의 공간을 통해서 상기 매립 절연막을 식각하고, 그와 동시에 상기 소자분리막을 소정 깊이만큼 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 13 항에 있어서, 상기 게이트 전극을 형성하기 전에,상기 게이트 절연막들을 덮는 스토리지 노드막들을 형성하는 단계; 및상기 스토리지 노드막들 상에 상기 내부 스페이서 절연막들을 가로질러 신장하는 블로킹 절연막을 형성하는 단계를 더 포함하고,상기 게이트 전극은 상기 스토리지 노드막 상에 형성되고, 상기 보이드는 상기 블로킹 절연막에 의해 더 한정된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 22 항에 있어서, 상기 스토리지 노드막들은 상기 보이드 내에서 서로 분리된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 23 항에 있어서, 상기 블로킹 절연막은 상기 분리된 스토리지 노드막들 사이의 공간을 막도록 형성하고, 상기 보이드는 상기 블로킹 절연막 아래의 상기 한 쌍의 핀들 사이에 한정된 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 22 항에 있어서, 상기 스토리지 노드막들은 상기 내부 스페이서 절연막들사이의 공간을 막도록 상기 내부 스페이서 절연막들 상으로 신장되도록 형성하고, 상기 보이드는 상기 스토리지 노드막들에 의해 더 한정된 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113043A KR100773565B1 (ko) | 2006-11-15 | 2006-11-15 | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 |
US11/976,004 US7560344B2 (en) | 2006-11-15 | 2007-10-19 | Semiconductor device having a pair of fins and method of manufacturing the same |
EP07120149A EP1923908A3 (en) | 2006-11-15 | 2007-11-07 | Fin-FET device with a void between pairs of fins and method of manufacturing the same |
CNA2007101669978A CN101183678A (zh) | 2006-11-15 | 2007-11-14 | 具有一对鳍的半导体器件及其制造方法 |
JP2007297211A JP2008124478A (ja) | 2006-11-15 | 2007-11-15 | ボイドの限定された一対のフィンを有する半導体素子及びその製造方法 |
US12/457,366 US7833890B2 (en) | 2006-11-15 | 2009-06-09 | Semiconductor device having a pair of fins and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113043A KR100773565B1 (ko) | 2006-11-15 | 2006-11-15 | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070094900A Division KR100803223B1 (ko) | 2006-11-15 | 2007-09-18 | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100773565B1 true KR100773565B1 (ko) | 2007-11-07 |
Family
ID=39060920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060113043A KR100773565B1 (ko) | 2006-11-15 | 2006-11-15 | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100773565B1 (ko) |
CN (1) | CN101183678A (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102420232B (zh) | 2010-09-28 | 2014-08-13 | 中国科学院微电子研究所 | 一种闪存器件及其形成方法 |
JP5395828B2 (ja) * | 2011-02-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2012191060A (ja) * | 2011-03-11 | 2012-10-04 | Sony Corp | 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器 |
CN102956496B (zh) * | 2011-08-30 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制造方法、鳍式场效应晶体管 |
CN103000688B (zh) * | 2011-09-16 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及形成方法 |
CN103021850B (zh) * | 2011-09-20 | 2015-04-15 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
CN103137545B (zh) * | 2011-11-25 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US9577036B1 (en) * | 2015-11-12 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET isolation structure and method for fabricating the same |
US10164169B2 (en) * | 2016-09-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319638A (ja) | 2001-04-23 | 2002-10-31 | Toshiba Corp | 半導体記憶装置 |
KR20040060324A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
KR20050066968A (ko) * | 2003-12-26 | 2005-06-30 | 한국전자통신연구원 | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
KR20050107090A (ko) * | 2004-05-07 | 2005-11-11 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터를 갖는 반도체 소자의 형성 방법 |
-
2006
- 2006-11-15 KR KR1020060113043A patent/KR100773565B1/ko not_active IP Right Cessation
-
2007
- 2007-11-14 CN CNA2007101669978A patent/CN101183678A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319638A (ja) | 2001-04-23 | 2002-10-31 | Toshiba Corp | 半導体記憶装置 |
KR20040060324A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
KR20050066968A (ko) * | 2003-12-26 | 2005-06-30 | 한국전자통신연구원 | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
KR20050107090A (ko) * | 2004-05-07 | 2005-11-11 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터를 갖는 반도체 소자의 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101183678A (zh) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008124478A (ja) | ボイドの限定された一対のフィンを有する半導体素子及びその製造方法 | |
KR100773565B1 (ko) | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 | |
KR100773564B1 (ko) | 보이드가 한정된 한 쌍의 핀들을 갖는 비휘발성 메모리소자 및 그 제조 방법 | |
US10608012B2 (en) | Memory devices including memory cells and related methods | |
KR101225641B1 (ko) | 반도체 소자 및 그 제조 방법 | |
EP1835530A2 (en) | Non-volatile memory device and method of manufacturing the same | |
KR101073643B1 (ko) | 고성능 단일 트랜지스터 플로팅 바디 dram 소자 및 그 제조 방법 | |
KR101051571B1 (ko) | 반도체 기억 소자 및 그 제조방법 | |
US8274111B2 (en) | Method for fabricating a semiconductor memory device having a buried word line structure | |
KR20090017041A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
KR20110117988A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100740612B1 (ko) | 반도체 장치 및 그 형성 방법 | |
US11653498B2 (en) | Memory device with improved data retention | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
US10991710B2 (en) | Non-volatile memory device with vertical state transistor and vertical selection transistor | |
KR100785018B1 (ko) | 핀들에 비스듬한 각도로 신장하는 제어 게이트 전극을 갖는비휘발성 메모리 소자 | |
KR101150601B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20230020173A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
KR100803223B1 (ko) | 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법 | |
TW201501307A (zh) | 半導體裝置 | |
KR20130048624A (ko) | 반도체 소자의 제조 방법 | |
US20060186447A1 (en) | Semiconductor memory and method for fabricating the same | |
KR100753103B1 (ko) | 새들형 핀 트랜지스터 제조방법 | |
US11316043B2 (en) | Semiconductor transistor device and method of manufacturing the same | |
CN110556378A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |