KR102692675B1 - 고체 촬상 소자 및 영상 기록 장치 - Google Patents

고체 촬상 소자 및 영상 기록 장치 Download PDF

Info

Publication number
KR102692675B1
KR102692675B1 KR1020217015504A KR20217015504A KR102692675B1 KR 102692675 B1 KR102692675 B1 KR 102692675B1 KR 1020217015504 A KR1020217015504 A KR 1020217015504A KR 20217015504 A KR20217015504 A KR 20217015504A KR 102692675 B1 KR102692675 B1 KR 102692675B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
transistor
solid
state imaging
imaging device
Prior art date
Application number
KR1020217015504A
Other languages
English (en)
Other versions
KR20210101212A (ko
Inventor
아키코 혼조
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210101212A publication Critical patent/KR20210101212A/ko
Application granted granted Critical
Publication of KR102692675B1 publication Critical patent/KR102692675B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 개시에 관한 고체 촬상 소자(100)는, 광전 변환 소자(203)로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전(221)을 갖는 제1 반도체 기판(201)과, 제1 반도체 기판(201)에 대향하는 제2 반도체 기판(301)을 구비하고, 제2 반도체 기판(301)은, 제2 반도체 기판(301)의 두께 방향으로 늘어나는 채널(315)과, 제2 반도체 기판(301)의 두께 방향으로 늘어나고, 채널(315)을 끼워 넣는 멀티 게이트(313)를 구비하는 제1 트랜지스터(310)를 제1 반도체 기판(201)에 대향하는 측에 구비하고, 제1 트랜지스터(310)의 멀티 게이트(313)는 플로팅 디퓨전(221)에 접속되어 있다.

Description

고체 촬상 소자 및 영상 기록 장치
본 개시는, 고체 촬상 소자 및 영상 기록 장치에 관한 것이다.
복수의 반도체 기판을 적층하는 3차원 실장 기술이 있다. 예를 들어 고체 촬상 소자에서는, 화소 영역이 형성된 제1 반도체 기판과, 로직 회로가 형성된 제2 반도체 기판이 적층되는 구성이 알려져 있다(예를 들어 특허 문헌 1 참조).
특허 문헌 1: 일본 특개2010-245506호 공보
특허 문헌 1에 개시된 고체 촬상 소자에서는, 화소 트랜지스터를 배치하는 스페이스를 충분히 확보할 수 없다. 그래서, 예를 들어 광전 변환 소자가 형성되는 기판과, 화소 트랜지스터가 형성되는 기판을 더욱 나누어서 적층하는 것을 생각할 수 있다
그렇지만, 이와 같은 구성에서는, 광전 변환 소자가 형성되는 기판과, 화소 트랜지스터가 형성되는 기판을 접속하는 배선이 길어져 버려, 광전 변환 소자의 광전 변환 효율이 작아져 버리는 일이 있다.
그래서, 본 개시에서는, 적층 기판 사이의 배선 길이를 삭감하여 광전 변환 소자의 광전 변환 효율을 향상시킬 수 있는 고체 촬상 소자 및 영상 기록 장치를 제안한다.
본 개시에 관한 고체 촬상 소자는, 광전 변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전을 갖는 제1 반도체 기판과, 제1 반도체 기판에 대향하는 제2 반도체 기판을 구비하고, 상기 제2 반도체 기판은, 상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과, 상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제1 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고, 상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 플로팅 디퓨전에 접속되어 있다.
도 1은 본 개시의 각 실시 형태에 적용되는 고체 촬상 소자의 개략 구성의 한 예를 도시하는 도.
도 2는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 3은 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 4는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 5는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 6은 복수의 판독 회로와 복수의 수직 신호선의 접속 양태의 한 예를 도시하는 도.
도 7은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 8은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 9는 도 1의 고체 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 10은 도 1의 고체 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 11은 도 1의 고체 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 12는 도 1의 고체 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 13은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 14는 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 15은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 16은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 17은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 18은 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 19는 도 1의 고체 촬상 소자의 수평 방향의 단면 구성의 한 변형례를 도시하는 도.
도 20은 도 1의 구성 및 그 변형례에 관한 고체 촬상 소자의 회로 구성의 한 변형례를 도시하는 도.
도 21은 도 20의 고체 촬상 소자를 3개의 기판을 적층하여 구성한 예를 도시하는 도.
도 22는 로직 회로를 센서 화소가 마련된 기판과, 판독 회로가 마련된 기판으로 나누어서 형성한 예를 도시하는 도.
도 23은 로직 회로를 제3 기판에 형성한 예를 도시하는 도.
도 24는 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 단면의 일부를 도시하는 도.
도 25는 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 적층체의 맞붙임 위치 근방을 도시하는 모식도.
도 26은 본 개시의 실시 형태 1에 관한 증폭 트랜지스터의 구성을 도시하는 모식도.
도 27은 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 제조 처리의 순서의 한 예를 도시하는 플로우도.
도 28은 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 제조 처리의 순서의 한 예를 도시하는 플로우도.
도 29는 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 제조 처리의 순서의 한 예를 도시하는 플로우도.
도 30은 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 제조 처리의 순서의 한 예를 도시하는 플로우도.
도 31은 본 개시의 실시 형태 1에 관한 고체 촬상 소자의 제조 처리의 순서의 한 예를 도시하는 플로우도.
도 32는 본 개시의 비교례에 관한 고체 촬상 소자를 도시하는 모식도.
도 33은 본 개시의 실시 형태 1의 변형례 1에 관한 고체 촬상 소자의 증폭 트랜지스터의 구성을 도시하는 모식도.
도 34는 본 개시의 실시 형태 1의 변형례 2에 관한 고체 촬상 소자의 단면의 일부를 도시하는 도.
도 35는 본 개시의 실시 형태 1의 변형례 3에 관한 고체 촬상 소자의 단면의 일부를 도시하는 도.
도 36은 본 개시의 실시 형태 2에 관한 고체 촬상 소자의 적층체의 맞붙임 위치 근방을 도시하는 모식도.
도 37은 상기 고체 촬상 소자를 구비한 촬상 시스템의 개략 구성의 한 예를 도시하는 도.
도 38은 도 37의 촬상 시스템에서의 촬상 순서의 한 예를 도시하는 도.
도 39는 상기 고체 촬상 소자를 구비한 변형례의 촬상 시스템의 개략 구성의 한 예를 도시하는 도.
도 40은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 41은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 42는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도.
도 43은 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
이하에 본 개시의 실시 형태에 관해 도면에 의거하여 상세히 설명한다. 또한, 이하의 각 실시 형태에서, 동일한 부위에는 동일한 부호를 붙임에 의해 중복되는 설명을 생략한다.
[고체 촬상 소자의 개략 구성례]
도 1∼도 19를 이용하여 고체 촬상 소자의 개략 구성례에 관해 설명한다.
(고체 촬상 소자의 회로 구성례)
도 1은, 본 개시의 각 실시 형태에 적용되는 고체 촬상 소자(1)의 개략 구성의 한 예를 도시하는 도면이다. 고체 촬상 소자(1)는, 수광한 광을 전기 신호로 변환하여 화소 신호로서 출력한다. 이 예에서는, 고체 촬상 소자(1)는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로서 구성되어 있다.
도 1에 도시하는 바와 같이 고체 촬상 소자(1)는, 제1 기판(10), 제2 기판(20) 및 제3 기판(30)의 3개의 기판을 구비하고 있다. 고체 촬상 소자(1)는, 이들의 3개의 기판을 맞붙여서 구성된 3차원 구조의 촬상 장치이다. 제1 기판(10), 제2 기판(20) 및 제3 기판(30)은, 이 순서로 적층되어 있다.
제1 기판(10)은, 반도체 기판(11)에 광전 변환을 행하는 복수의 센서 화소(12)를 가지고 있다. 복수의 센서 화소(12)는, 제1 기판(10)에서의 화소 영역(13) 내에 행렬형상으로 마련되어 있다. 제2 기판(20)은, 반도체 기판(21)에 센서 화소(12)로부터 출력된 전하에 의거하는 화소 신호를 출력하는 판독 회로(22)를 4개의 센서 화소(12)마다 1개씩 가지고 있다. 제2 기판(20)은, 행방향으로 연재되는 복수의 화소 구동선(23)과, 열방향으로 연재되는 복수의 수직 신호선(24)을 가지고 있다. 제3 기판(30)은, 반도체 기판(31)에 화소 신호를 처리하는 로직 회로(32)를 가지고 있다. 로직 회로(32)는, 예를 들면, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 수평 구동 회로(35) 및 시스템 제어 회로(36)를 가지고 있다. 로직 회로(32), 보다 구체적으로는 수평 구동 회로(35)는, 센서 화소(12)마다의 출력 전압(Vout)을 외부에 출력한다. 로직 회로(32)에서는, 예를 들면, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 자기 정합 실리사이드(SALICIDE: Self Aligned Silicide) 프로세스를 이용하여 형성된 CoSi2나 NiSi 등의 실리사이드로 이루어지는 저저항 영역이 형성되어 있어도 좋다.
수직 구동 회로(33)는, 예를 들면, 복수의 센서 화소(12)를 행 단위로 순차적으로 선택한다. 칼럼 신호 처리 회로(34)는, 예를 들면, 수직 구동 회로(33)에 의해 선택된 행의 각 센서 화소(12)로부터 출력되는 화소 신호에 대해, 상관 이중 샘플링(CDS: Correlated Double Sampling) 처리를 시행한다. 칼럼 신호 처리 회로(34)는, 예를 들면, CDS 처리를 시행함에 의해, 화소 신호의 신호 레벨을 추출하고, 각 센서 화소(12)의 수광량에 응한 화소 데이터를 유지한다. 수평 구동 회로(35)는, 예를 들면, 칼럼 신호 처리 회로(34)에 유지되어 있는 화소 데이터를 순차적으로 외부에 출력한다. 시스템 제어 회로(36)는, 예를 들면, 로직 회로(32) 내의 수직 구동 회로(33), 칼럼 신호 처리 회로(34) 및 수평 구동 회로(35)의 각 블록의 구동을 제어한다.
도 2∼도 5는, 센서 화소(12) 및 판독 회로(22)의 한 예를 도시한 도면이다. 이하에서는, 4개의 센서 화소(12)가 1개의 판독 회로(22)를 공유하고 있는 경우에 관해 설명한다. 여기서, 「공유」란, 4개의 센서 화소(12)의 출력이 공통의 판독 회로(22)에 입력되는 것을 가리키고 있다. 단, 공유 단위는 화소수를 묻지 않는다. 예를 들어 1개의 센서 화소(12)의 출력이 1개의 판독 회로(22)에 입력되어도 좋다. 또한, 본 예와 마찬가지로 4개의 센서 화소(12)의 출력이 1개의 판독 회로(22)에 입력되어도 좋다.
도 2에 도시하는 바와 같이 각 센서 화소(12)는, 서로 공통의 구성 요소를 가지고 있다. 도 2에는, 각 센서 화소(12)의 구성 요소를 서로 구별하기 위해, 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호 1, 2, 3, 4가 부여되어 있다. 이하에서는, 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 있는 경우에는 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호를 부여한다. 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 없는 경우에는 각 센서 화소(12)의 구성 요소의 부호의 말미의 식별 번호를 생략한다.
각 센서 화소(12)는, 예를 들면, 포토 다이오드(PD)와, 포토 다이오드(PD)에 전기적으로 접속된 전송 트랜지스터(TR)와, 전송 트랜지스터(TR)를 통하여 포토 다이오드(PD)로부터 출력된 전하를 일시적으로 유지하는 플로팅 디퓨전(FD)을 가지고 있다. 포토 다이오드(PD)는, 본 개시의 「광전 변환 소자」의 한 구체례에 상당한다. 포토 다이오드(PD)는, 광전 변환을 행하여 수광량에 응한 전하를 발생한다. 포토 다이오드(PD)의 캐소드는 전송 트랜지스터(TR)의 소스에 전기적으로 접속되어 있고, 포토 다이오드(PD)의 애노드는 접지선(GND) 등의 기준 전위선에 전기적으로 접속되어 있다. 전송 트랜지스터(TR)의 드레인은 플로팅 디퓨전(FD)에 전기적으로 접속되고, 전송 트랜지스터(TR)의 게이트는 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다. 전송 트랜지스터(TR)는 예를 들어 CMOS 트랜지스터이다.
1개의 판독 회로(22)를 공유하는 각 센서 화소(12)의 플로팅 디퓨전(FD)은, 서로 전기적으로 접속됨과 함께, 공통의 판독 회로(22)의 입력단에 전기적으로 접속되어 있다. 판독 회로(22)는, 예를 들면, 리셋 트랜지스터(RST)와, 선택 트랜지스터(SEL)와, 증폭 트랜지스터(AMP)를 가지고 있다. 또한, 선택 트랜지스터(SEL)는, 필요에 응하여 생략해도 좋다. 판독 회로(22)의 입력단인 리셋 트랜지스터(RST)의 소스는 플로팅 디퓨전(FD)에 전기적으로 접속되어 있고, 리셋 트랜지스터(RST)의 드레인은 전원선(VDD) 및 증폭 트랜지스터(AMP)의 드레인에 전기적으로 접속되어 있다. 리셋 트랜지스터(RST)의 게이트는 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다. 증폭 트랜지스터(AMP)의 소스는 선택 트랜지스터(SEL)의 드레인에 전기적으로 접속되어 있고, 증폭 트랜지스터(AMP)의 게이트는 리셋 트랜지스터(RST)의 소스에 전기적으로 접속되어 있다. 판독 회로(22)의 출력단인 선택 트랜지스터(SEL)의 소스는 수직 신호선(24)에 전기적으로 접속되어 있고, 선택 트랜지스터(SEL)의 게이트는 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다.
전송 트랜지스터(TR)가 온 상태가 되면, 포토 다이오드(PD)의 전하가 플로팅 디퓨전(FD)에 전송된다. 리셋 트랜지스터(RST)는, 플로팅 디퓨전(FD)의 전위를 소정의 전위로 리셋한다. 리셋 트랜지스터(RST)가 온 상태가 되면, 플로팅 디퓨전(FD)의 전위가 전원선(VDD)의 전위로 리셋된다. 선택 트랜지스터(SEL)는, 판독 회로(22)로부터의 화소 신호의 출력 타이밍을 제어한다. 증폭 트랜지스터(AMP)는 화소 신호로서, 플로팅 디퓨전(FD)에 유지된 전하의 레벨에 응한 전압의 신호를 생성한다. 증폭 트랜지스터(AMP)는, 소스 팔로워형의 앰프를 구성하고 있고, 포토 다이오드(PD)에서 발생한 전하의 레벨에 응한 전압의 화소 신호를 출력한다. 증폭 트랜지스터(AMP)는, 선택 트랜지스터(SEL)가 온 상태가 되면, 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 수직 신호선(24)을 통하여 칼럼 신호 처리 회로(34)에 출력한다. 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)는 예를 들어 CMOS 트랜지스터이다.
또한, 도 3에 도시하는 바와 같이 선택 트랜지스터(SEL)가 전원선(VDD)과 증폭 트랜지스터(AMP) 사이에 마련되어 있어도 좋다. 이 경우, 리셋 트랜지스터(RST)의 드레인이 전원선(VDD) 및 선택 트랜지스터(SEL)의 드레인에 전기적으로 접속되어 있다. 선택 트랜지스터(SEL)의 소스는 증폭 트랜지스터(AMP)의 드레인에 전기적으로 접속되어 있고, 선택 트랜지스터(SEL)의 게이트는 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다. 판독 회로(22)의 출력단인 증폭 트랜지스터(AMP)의 소스는 수직 신호선(24)에 전기적으로 접속되어 있고, 증폭 트랜지스터(AMP)의 게이트는 리셋 트랜지스터(RST)의 소스에 전기적으로 접속되어 있다.
또한, 도 4 및 도 5에 도시하는 바와 같이 FD 전송 트랜지스터(FDG)가 리셋 트랜지스터(RST)의 소스와 증폭 트랜지스터(AMP)의 게이트 사이에 마련되어 있어도 좋다. FD 전송 트랜지스터(FDG)는, 변환 효율을 전환할 때에 이용된다. 일반적으로 어두운 장소에서의 촬영 시에는 화소 신호가 작다. Q=CV에 의거하여 전하 전압 변환을 행할 때에 플로팅 디퓨전(FD)의 용량(C)이 크면, 증폭 트랜지스터(AMP)에서 변환했을 때의 전압(V)이 작아져 버린다. 한편, 밝은 장소에서는, 화소 신호가 커지기 때문에 FD 용량(C)이 크지 않으면, 플로팅 디퓨전(FD)에서, 포토 다이오드(PD)의 전하를 완전히 받을 수 없다. 또한, 증폭 트랜지스터(AMP)에서 변환했을 때의 전압(V)이 너무 커지지 않도록, FD 용량(C)이 커져 있을 필요가 있다. 이들에 입각하면, FD 전송 트랜지스터(FDG)를 온으로 했을 때에는, FD 전송 트랜지스터(FDG) 분의 게이트 용량이 늘어나기 때문에 전체의 FD 용량(C)이 커진다. 한편, FD 전송 트랜지스터(FDG)를 오프로 했을 때에는, 전체의 FD 용량(C)이 작아진다. 이와 같이 FD 전송 트랜지스터(FDG)를 온/오프 전환함으로써, FD 용량(C)을 가변으로 하여 변환 효율을 전환할 수 있다.
도 6은, 복수의 판독 회로(22)와, 복수의 수직 신호선(24)의 접속 양태의 한 예를 도시하는 도면이다. 복수의 판독 회로(22)가 수직 신호선(24)의 연재 방향인 열방향으로 나란히 배치되어 있는 경우, 복수의 수직 신호선(24)은, 판독 회로(22)마다 1개씩 할당되어 있어도 좋다. 예를 들면, 도 6에 도시하는 바와 같이 4개의 판독 회로(22)가 수직 신호선(24)의 연재 방향으로 나란히 배치되어 있는 경우, 4개의 수직 신호선(24)이 판독 회로(22)마다 1개씩 할당되어 있어도 좋다. 또한, 도 6에서는, 각 수직 신호선(24)을 구별하기 위해, 각 수직 신호선(24)의 부호의 말미에 식별 번호 1, 2, 3, 4가 부여되어 있다.
(고체 촬상 소자의 물리 구성례)
도 7 및 도 8은, 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 도면이다. 도 7 및 도 8의 상측의 도면은, 도 1의 제1 기판(10)의 수평 방향에서의 단면 구성의 한 예를 도시하는 도면이다. 도 7 및 도 8의 하측의 도면은, 도 1의 제2 기판(20)의 수평 방향에서의 단면 구성의 한 예를 도시하는 도면이다. 도 7에는, 2×2의 4개의 센서 화소(12)를 2조, 제2 방향(H)으로 나열한 구성이 예시되어 있고, 도 8에는, 2×2의 4개의 센서 화소(12)를 4조, 제1 방향(V) 및 제2 방향(H)으로 나열한 구성이 예시되어 있다. 또한, 도 7 및 도 8의 상측의 단면도에서는, 도 1의 제1 기판(10)의 수평 방향에서의 단면 구성의 한 예를 도시하는 도면에 반도체 기판(11)의 표면 구성의 한 예를 도시하는 도면이 맞겹쳐져 있다. 또한, 도 7 및 도 8의 하측의 단면도에서는, 도 1의 제2 기판(20)의 수평 방향에서의 단면 구성의 한 예를 도시하는 도면에 반도체 기판(21)의 표면 구성의 한 예를 도시하는 도면이 맞겹쳐져 있다.
도 7 및 도 8에 도시하는 바와 같이 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)은, 제1 기판(10)의 면내에서, 도 7의 상하 방향인 제1 방향(V), 또는, 도 8의 좌우 방향인 제2 방향(H)으로 띠형상으로 나란히 배치되어 있다. 또한, 도 7 및 도 8에는, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)이 제1 방향(V) 또는 제2 방향(H)으로 2열로 나란히 배치되어 있는 경우가 예시되어 있다. 제1 방향(V) 또는 제2 방향(H)은, 매트릭스형상으로 배치된 복수의 센서 화소(12)의 2개의 배열 방향인 행방향 및 열방향 중, 예를 들어 일방의 배열 방향인 열방향과 평행으로 되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 플로팅 디퓨전(FD)은, 예를 들면, 화소 분리부(43)를 통하여 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 전송 트랜지스터(TR)의 게이트 전극(TG)은, 4개의 플로팅 디퓨전(FD)을 둘러싸도록 배치되어 있고, 예를 들면, 4개의 게이트 전극(TG)에 의해 원환 형상으로 되어 있다.
상술한 반도체 기판(21) 중 복수의 관통 배선(54)이 관통하는 부분에 존재하는 절연층(53)은, 제1 방향(V) 또는 제2 방향(H)으로 연재되는 복수의 블록으로 구성되어 있다. 반도체 기판(21)은, 제1 방향(V) 또는 제2 방향(H)으로 연재됨과 함께, 상기 절연층(53)을 통하여 서로 직교하는 제1 방향(V) 또는 제2 방향(H)으로 나란히 배치된 복수의 섬형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들면, 복수조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 4개의 센서 화소(12)와 대향하는 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 상기 절연층(53)의 왼쪽 옆의 블록(21A) 내의 증폭 트랜지스터(AMP)와, 상기 절연층(53)의 오른쪽 옆의 블록(21A) 내의 리셋 트랜지스터(RST) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다.
도 9∼도 12는, 고체 촬상 소자(1)의 수평면 내에서의 배선 레이아웃의 한 예를 도시한 도면이다. 도 9∼도 12에는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)가 4개의 센서 화소(12)와 대향하는 영역 내에 마련되어 있는 경우가 예시되어 있다. 도 9∼도 12에 기재된 배선은, 예를 들면, 상술한 화소 트랜지스터상에 마련된 도시하지 않는 배선층에서 서로 다른 층 내에 마련되어 있다. 배선층은, 예를 들어 복수의 화소 구동선(23) 및 복수의 수직 신호선(24), 배선층의 표면에 노출하고, 제2 기판(20)과 제3 기판(30)의 전기적인 접속에 이용되는 도시하지 않는 패드 전극 등을 가지고 있다.
서로 인접하는 4개의 관통 배선(54)은, 예를 들면, 도 9에 도시하는 바와 같이 접속 배선(55)과 전기적으로 접속되어 있다. 서로 인접하는 4개의 관통 배선(54)은, 또한, 예를 들면, 접속 배선(55) 및 접속부(59)를 통하여 절연층(53)의 왼쪽 옆의 블록(21A)에 포함되는 증폭 트랜지스터(AMP)의 게이트와, 절연층(53)의 오른쪽 옆의 블록(21A)에 포함되는 리셋 트랜지스터(RST)의 게이트에 전기적으로 접속되어 있다.
전원선(VDD)은, 예를 들면, 도 10에 도시하는 바와 같이 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 전원선(VDD)은, 예를 들면, 접속부(59)를 통하여 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)의 증폭 트랜지스터(AMP)의 드레인 및 리셋 트랜지스터(RST)의 드레인에 전기적으로 접속되어 있다. 2개의 화소 구동선(23)이 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 일방의 화소 구동선(23)은, 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)의 리셋 트랜지스터(RST)의 게이트에 전기적으로 접속된 배선(RSTG)이다. 타방의 화소 구동선(23)은, 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)의 선택 트랜지스터(SEL)의 게이트에 전기적으로 접속된 배선(SELG)이다. 각 판독 회로(22)에서, 증폭 트랜지스터(AMP)의 소스와, 선택 트랜지스터(SEL)의 드레인이 예를 들면, 배선(25)을 통하여 서로 전기적으로 접속되어 있다.
도 11에 도시하는 바와 같이 2개의 전원선(VSS)은, 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 각 전원선(VSS)은, 예를 들면, 제2 방향(H)으로 나란히 배치된 각 센서 화소(12)와 대향하는 위치에서, 복수의 관통 배선(47)에 전기적으로 접속되어 있다. 4개의 화소 구동선(23)이 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 4개의 화소 구동선(23)의 각각은 예를 들면, 제2 방향(H)으로 나란히 배치된 각 판독 회로(22)에 대응하는 4개의 센서 화소(12) 중의 1개의 센서 화소(12)의 관통 배선(48)에 전기적으로 접속된 배선(TRG)이다. 즉, 제어선으로서 기능하는 4개의 화소 구동선(23)은, 제2 방향(H)으로 나란히 배치된 각 센서 화소(12)의 전송 트랜지스터(TR)의 게이트 전극(TG)에 전기적으로 접속되어 있다. 도 11에서는, 각 배선(TRG)을 구별하기 위해, 각 배선(TRG)의 말미에 식별자(1, 2, 3, 4)가 부여되어 있다.
도 12에 도시하는 바와 같이 수직 신호선(24)은, 예를 들면, 제1 방향(V)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 출력선으로서 기능하는 수직 신호선(24)은, 예를 들면, 제1 방향(V)으로 나란히 배치된 각 판독 회로(22)의 출력단인 증폭 트랜지스터(AMP)의 소스에 전기적으로 접속되어 있다.
(변형례 1)
도 13 및 도 14는, 상기 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 도면이다. 도 13 및 도 14의 상측의 도면은, 도 1의 제1 기판(10)의 수평 방향에서의 단면 구성의 한 변형례이고, 도 13의 하측의 도면은, 도 1의 제2 기판(20)의 수평 방향에서의 단면 구성의 한 변형례이다. 또한, 도 13 및 도 14의 상측의 단면도에서는, 도 1의 제1 기판(10)의 수평 방향에서의 단면 구성의 한 변형례를 도시하는 도면에 도 1의 반도체 기판(11)의 표면 구성의 한 변형례를 도시하는 도면이 맞겹쳐져 있다. 또한, 도 13 및 도 14의 하측의 단면도에서는, 도 1의 제2 기판(20)의 수평 방향에서의 단면 구성의 한 변형례를 도시하는 도면에 반도체 기판(21)의 표면 구성의 한 변형례를 도시하는 도면이 맞겹쳐져 있다.
도 13 및 도 14에 도시하는 바와 같이 도면 중의 행렬형상으로 배치된 복수의 도트로서 나타나는, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)은, 제1 기판(10)의 면내에서, 도 13 및 도 14의 좌우 방향인 제1 방향(H)으로 띠형상으로 나란히 배치되어 있다. 또한, 도 13 및 도 14에는, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)이 제2 방향(H)으로 2열로 나란히 배치되어 있는 경우가 예시되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 플로팅 디퓨전(FD)은, 예를 들면, 화소 분리부(43)를 통하여 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 전송 게이트(TG1, TG2, TG3, TG4)는, 4개의 플로팅 디퓨전(FD)을 둘러싸도록 배치되어 있고, 예를 들면, 4개의 전송 게이트(TG)에 의해 원환 형상으로 되어 있다.
절연층(53)은, 제2 방향(H)으로 연재되는 복수의 블록으로 구성되어 있다. 반도체 기판(21)은, 제2 방향(H)으로 연재됨과 함께, 절연층(53)을 통하여 제2 방향(H)과 직교하는 제1 방향(V)으로 나란히 배치된 복수의 섬형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들면, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되어 있지 않고, 제1 방향(V)으로 어긋나서 배치되어 있다.
도 13에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 제2 기판(20)에서, 4개의 센서 화소(12)와 대향하는 영역을 제1 방향(V)으로 어긋나게 한 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 1개의 블록(21A) 내의 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다.
도 14에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 제2 기판(20)에서, 4개의 센서 화소(12)와 대향하는 영역을 제1 방향(V)으로 어긋나게 한 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL) 및 FD 전송 트랜지스터(FDG)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 1개의 블록(21A) 내의 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 선택 트랜지스터(SEL) 및 FD 전송 트랜지스터(FDG)에 의해 구성되어 있다.
본 변형례에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되어 있지 않고, 4개의 센서 화소(12)와 정면으로 대하는 위치로부터 제1 방향(V)으로 어긋나서 배치되어 있다. 이와 같이 한 경우에는 배선(25)(도 10 참조)울 짧게 할 수 있고, 또는, 배선(25)을 생략하여 증폭 트랜지스터(AMP)의 소스와, 선택 트랜지스터(SEL)의 드레인을 공통의 불순물 영역에서 구성할 수도 있다. 그 결과, 판독 회로(22)의 사이즈를 작게 하거나, 판독 회로(22) 내의 다른 개소의 사이즈를 크게 하거나 할 수 있다.
(변형례 2)
도 15는, 상기 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 도면이다. 도 15에는, 도 7의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는, 반도체 기판(21)이 절연층(53)을 통하여 제1 방향(V) 및 제2 방향(H)으로 나란히 배치된 복수의 섬형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들면, 한 조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 이와 같이 한 경우에는 서로 인접하는 판독 회로(22)끼리의 크로스토크를 절연층(53)에 의해 억제할 수 있고, 재생 화상상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
(변형례 3)
도 16은, 상기 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 도면이다. 도 16에는, 도 15의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)가 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되어 있지 않고, 제1 방향(V)으로 어긋나서 배치되어 있다. 본 변형례에서는, 또한, 변형례 2와 마찬가지로 반도체 기판(21)이 절연층(53)을 통하여 제1 방향(V) 및 제2 방향(H)으로 나란히 배치된 복수의 섬형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들면, 한 조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 본 변형례에서는, 또한, 복수의 관통 배선(47) 및 복수의 관통 배선(54)이 제2 방향(H)으로도 배열되어 있다. 구체적으로는, 복수의 관통 배선(47)이 어떤 판독 회로(22)를 공유하는 4개의 관통 배선(54)과, 그 판독 회로(22)의 제2 방향(H)으로 인접하는 다른 판독 회로(22)를 공유하는 4개의 관통 배선(54) 사이에 배치되어 있다. 이와 같이 한 경우에는 서로 인접하는 판독 회로(22)끼리의 크로스토크를 절연층(53) 및 관통 배선(47)에 의해 억제할 수 있고, 재생 화상상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
(변형례 4)
도 17은, 상기 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 도면이다. 도 17에는 도 7의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는, 제1 기판(10)은, 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 따라서, 본 변형례에서는, 4개의 센서 화소(12)마다 1개의 관통 배선(54)이 마련되어 있다.
매트릭스형상으로 배치된 복수의 센서 화소(12)에서, 1개의 플로팅 디퓨전(FD)을 공유하는 4개의 센서 화소(12)에 대응하는 단위 영역을 1개의 센서 화소(12) 분만큼 제1 방향(V)으로 어긋나게 함에 의해 얻어지는 영역에 대응하는 4개의 센서 화소(12)를 편의적으로 4개의 센서 화소(12A)라고 칭하기로 한다. 이때, 본 변형례에서는, 제1 기판(10)은, 관통 배선(47)을 4개의 센서 화소(12A)마다 공유하고 있다. 따라서, 본 변형례에서는, 4개의 센서 화소(12A)마다 1개의 관통 배선(47)이 마련되어 있다.
본 변형례에서는, 제1 기판(10)은, 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(43)를 가지고 있다. 화소 분리부(43)는, 반도체 기판(11)의 법선 방향에서 보아, 센서 화소(12)를 완전히는 둘러싸고 있지 않고, 플로팅 디퓨전(FD)에 접속되는 관통 배선(54)의 근방과, 관통 배선(47)의 근방에 미형성 영역인 간극을 가지고 있다. 그리고, 그 간극에 의해, 4개의 센서 화소(12)에 의한 1개의 관통 배선(54)의 공유나, 4개의 센서 화소(12A)에 의한 1개의 관통 배선(47)의 공유를 가능하도록 하고 있다. 본 변형례에서는, 제2 기판(20)은, 플로팅 디퓨전(FD)을 공유하는 4개의 센서 화소(12)마다 판독 회로(22)를 가지고 있다.
도 18은, 본 변형례에 관한 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 도면이다. 도 18에는, 도 15의 단면 구성의 한 변형례가 도시되어 있다. 본 변형례에서는, 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은, 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(43)를 가지고 있다.
도 19는, 본 변형례에 관한 고체 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 도면이다. 도 19에는, 도 16의 단면 구성의 한 변형례가 도시되어 있다. 본 변형례에서는, 제1 기판(10)은, 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은, 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(43)를 가지고 있다.
(변형례 5)
도 20은, 변형례에 관한 고체 촬상 소자(1)의 회로 구성의 한 예를 도시한 도면이다. 본 변형례에 관한 고체 촬상 소자(1)는, 열 병렬 ADC 탑재의 CMOS 이미지 센서이다.
도 20에 도시하는 바와 같이 본 변형례에 관한 고체 촬상 소자(1)는, 광전 변환 소자를 포함하는 복수의 센서 화소(12)가 행렬형상으로 2차원 배치되어 이루어지는 화소 영역(13)에 더하여 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)를 갖는 구성으로 되어 있다.
이 시스템 구성에서, 시스템 제어 회로(36)는, 마스터 클록(MCK)에 의거하여 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성하고, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등에 대해 준다.
또한, 수직 구동 회로(33)는, 화소 영역(13)의 각 센서 화소(12)와 함께, 제1 기판(10)에 형성되어 있고, 또한, 판독 회로(22)가 형성되어 있는 제2 기판(20)에도 형성된다. 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)는 제3 기판(30)에 형성된다.
센서 화소(12)로서는, 여기서는 도시를 생략하지만, 예를 들면, 포토 다이오드(PD) 외에 포토 다이오드(PD)에서 광전 변환하여 얻어지는 전하를 플로팅 디퓨전(FD)에 전송하는 전송 트랜지스터(TR)를 갖는 구성을 이용할 수 있다. 또한, 판독 회로(22)로서는, 여기서는 도시를 생략하지만, 예를 들면, 플로팅 디퓨전(FD)의 전위를 제어하는 리셋 트랜지스터(RST)와, 플로팅 디퓨전(FD)의 전위에 응한 신호를 출력하는 증폭 트랜지스터(AMP)와, 화소 선택을 행하기 위한 선택 트랜지스터(SEL)를 갖는 3 트랜지스터 구성인 것을 이용할 수 있다.
화소 영역(13)에는, 센서 화소(12)가 2차원 배치됨과 함께, 이 m행 n열의 화소 배치에 대해 행마다 화소 구동선(23)이 배선되고, 열마다 수직 신호선(24)이 배선되어 있다. 복수의 화소 구동선(23)의 각 일단은, 수직 구동 회로(33)의 각 행에 대응한 각 출력단에 접속되어 있다. 수직 구동 회로(33)는, 시프트 레지스터 등에 의해 구성되고, 복수의 화소 구동선(23)을 통하여 화소 영역(13)의 행 어드레스나 행 주사의 제어를 행한다.
칼럼 신호 처리 회로(34)는, 예를 들면, 화소 영역(13)의 화소 열마다 즉, 수직 신호선(24)마다 마련된 ADC(아날로그-디지털 변환 회로)(34-1∼34-m)를 가지고, 화소 영역(13)의 각 센서 화소(12)로부터 열마다 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
참조 전압 공급부(38)는, 시간이 경과함에 따라 레벨이 경사형상으로 변화하는, 이른바 램프(RAMP) 파형의 참조 전압(Vref)을 생성하는 수법으로서, 예를 들어 DAC(디지털-아날로그 변환 회로)(38A)를 가지고 있다. 또한, 램프 파형의 참조 전압(Vref)을 생성하는 수법으로서는 DAC(38A)로 한정되지 않는다.
DAC(38A)는, 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS1)에 의한 제어하에 당해 시스템 제어 회로(36)로부터 주어지는 클록(CK)에 의거하여 램프 파형의 참조 전압(Vref)을 생성하여 칼럼 처리부(15)의 ADC(34-1∼34-m)에 대해 공급한다.
또한, ADC(34-1∼34-m)의 각각은 센서 화소(12)의 모든 정보를 판독하는 프로그래시브 주사 방식으로의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드시에 비해, 센서 화소(12)의 노광 시간을 1/N로 설정하여 프레임 레이트를 N배, 예를 들어 2배로 올리는 고속 프레임 레이트 모드의 각 동작 모드에 대응한 AD 변환 동작을 선택적으로 행할 수 있는 구성으로 되어 있다. 이 동작 모드의 전환은, 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS2, CS3)에 의한 제어에 의해 실행된다. 또한, 시스템 제어 회로(36)에 대해서는, 외부의 시스템 컨트롤러(도시 생략)로부터, 통상 프레임 레이트 모드와 고속 프레임 레이트 모드의 각 동작 모드를 전환하기 위한 지시 정보가 주어진다.
ADC(34-1∼34-m)는 전부 같은 구성이 되어 있고, 여기서는, ADC(34-m)를 예로 들어 설명한다. ADC(34-m)는, 비교기(34A), 계수 수단인 예를 들어 업/다운 카운터(U/DCNT)(34B), 전송 스위치(34C) 및 메모리 장치(34D)를 갖는 구성으로 되어 있다.
비교기(34A)는, 화소 영역(13)의 n열째의 각 센서 화소(12)로부터 출력되는 신호에 응한 수직 신호선(24)의 신호 전압(Vx)과, 참조 전압 공급부(38)로부터 공급되는 램프 파형의 참조 전압(Vref)을 비교하고, 예를 들면, 참조 전압(Vref)이 신호 전압(Vx)보다도 커질 때에 출력(Vco)이 “H"레벨이 되고, 참조 전압(Vref)이 신호 전압(Vx) 이하일 때에 출력(Vco)이 “L"레벨이 된다.
업/다운 카운터(34B)는 비동기 카운터이고, 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS2)에 의한 제어하에 시스템 제어 회로(36)로부터 클록(CK)이 DAC(18A)와 동시에 주어지고, 당해 클록(CK)에 동기하여 다운(DOWN) 카운트 또는 업(UP) 카운트를 행함에 의해, 비교기(34A)에서의 비교 동작의 시작부터 비교 동작의 종료까지의 비교 기간을 계측한다.
구체적으로는, 통상 프레임 레이트 모드에서는, 1개의 센서 화소(12)로부터의 신호의 판독 동작에서, 1회째의 판독 동작시에 다운 카운트를 행함에 의해 1회째의 판독시의 비교 시간을 계측하고, 2회째의 판독 동작시에 업 카운트를 행함에 의해 2회째의 판독시의 비교 시간을 계측한다.
한편, 고속 프레임 레이트 모드에서는, 어떤 행의 센서 화소(12)에 관한 카운트 결과를 그대로 유지해 두고, 이어서, 다음 행의 센서 화소(12)에 관해, 전회의 카운트 결과로부터 1회째의 판독 동작시에 다운 카운트를 행함으로써 1회째의 판독시의 비교 시간을 계측하고, 2회째의 판독 동작시에 업 카운트를 행함으로써 2회째의 판독시의 비교 시간을 계측한다.
전송 스위치(34C)는, 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS3)에 의한 제어하에 통상 프레임 레이트 모드에서는, 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 온(폐) 상태가 되어 당해 업/다운 카운터(34B)의 카운트 결과를 메모리 장치(34D)에 전송한다.
한편, 예를 들어 N=2의 고속 프레임 레이트에서는, 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 오프(개) 상태인 채이고, 이어서, 다음 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 온 상태가 되어 당해 업/다운 카운터(34B)의 수직 2화소 분에 관한 카운트 결과를 메모리 장치(34D)에 전송한다.
이와 같이 하여 화소 영역(13)의 각 센서 화소(12)로부터 수직 신호선(24)을 경유하여 열마다 공급되는 아날로그 신호가 ADC(34-1∼34-m)에서의 비교기(34A) 및 업/다운 카운터(34B)의 각 동작에 의해, N비트의 디지털 신호로 변환되어 메모리 장치(34D)에 격납된다.
수평 구동 회로(35)는, 시프트 레지스터 등에 의해 구성되고, 칼럼 신호 처리 회로(34)에서의 ADC(34-1∼34-m)의 열 어드레스나 열 주사의 제어를 행한다. 이 수평 구동 회로(35)에 의한 제어하에 ADC(34-1∼34-m)의 각각에서 AD 변환된 N비트의 디지털 신호는 순차적으로 수평 출력선(37)에 판독되고, 당해 수평 출력선(37)을 경유하여 촬상 데이터로서 출력된다.
또한, 본 개시에는 직접 관련되지 않기 때문에 특히 도시하지 않지만, 수평 출력선(37)을 경유하여 출력되는 촬상 데이터에 대해 각종의 신호 처리를 시행하는 회로 등을 상기 구성 요소 이외에 마련하는 것도 가능하다.
상기 구성의 본 변형례에 관한 열 병렬 ADC 탑재의 고체 촬상 소자(1)에서는, 업/다운 카운터(34B)의 카운트 결과를 전송 스위치(34C)를 통하여 선택적으로 메모리 장치(34D)에 전송할 수 있기 때문에 업/다운 카운터(34B)의 카운트 동작과, 당해 업/다운 카운터(34B)의 카운트 결과의 수평 출력선(37)에의 판독 동작을 독립하여 제어하는 것이 가능하다.
도 21은, 도 20의 고체 촬상 소자(1)를 제1 기판(10), 제2 기판(20), 제3 기판(30)의 3개의 기판을 적층하여 구성한 예를 도시한다.
본 변형례에서는, 제1 기판(10)에서, 중앙 부분에 복수의 센서 화소(12)를 포함하는 화소 영역(13)이 형성되어 있고, 화소 영역(13)의 주위에 수직 구동 회로(33)가 형성되어 있다.
또한, 제2 기판(20)에서, 중앙 부분에 복수의 판독 회로(22)를 포함하는 판독 회로 영역(15)이 형성되어 있고, 판독 회로 영역(15)의 주위에 수직 구동 회로(33)가 형성되어 있다.
또한, 제3 기판(30)에서, 칼럼 신호 처리 회로(34), 수평 구동 회로(35), 시스템 제어 회로(36), 수평 출력선(37) 및 참조 전압 공급부(38)가 형성되어 있다.
상기 구성에 의해, 상기 도 1의 구성 및 그 변형례와 마찬가지로 기판끼리를 전기적으로 접속하는 구조에 기인하여 칩 사이즈가 커지거나, 1화소당의 면적의 미세화를 저해하거나 하는 일이 없다. 그 결과, 지금까지와 동등한 칩 사이즈로 1화소당의 면적의 미세화를 저해하는 일이 없는 3층 구조의 고체 촬상 소자(1)를 제공할 수 있다. 또한, 수직 구동 회로(33)는, 제1 기판(10)에만 형성되어도, 제2 기판(20)에만 형성되어도 좋다.
(변형례 6)
도 22는, 본 변형례에 관한 고체 촬상 소자(1)의 단면 구성의 한 변형례를 도시한다. 상기 도 1의 구성 및 그 변형례에서는, 고체 촬상 소자(1)는, 제1 기판(10), 제2 기판(20), 제3 기판(30)의 3개의 기판을 적층하여 구성되어 있었다. 그러나, 상기 도 1의 구성 및 그 변형례에서, 고체 촬상 소자(1)가 제1 기판(10), 제2 기판(20)의 2개의 기판을 적층하여 구성되어 있어도 좋다.
이때, 로직 회로(32)는, 예를 들면, 도 22에 도시하는 바와 같이 제1 기판(10)과, 제2 기판(20)으로 나누어서 형성되어 있다. 여기서, 로직 회로(32) 중, 제1 기판(10)측에 마련된 회로(32A)에서는, 고온 프로세스에 견딜 수 있는 재료(예를 들면, high-k)로 이루어지는 고유전율막과 메탈 게이트 전극이 적층된 게이트 구조를 갖는 트랜지스터가 마련되어 있다. 한편, 제2 기판(20)측에 마련된 회로(32B)에서는, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 자기 정합 실리사이드(SALICIDE: Self Aligned Silicide) 프로세스를 이용하여 형성된 CoSi2나 NiSi 등의 실리사이드로 이루어지는 저저항 영역이 형성되어 있다. 실리사이드로 이루어지는 저저항 영역은, 이와 같이 반도체 기판의 재료와 금속의 화합물로 형성되어 있다.
이에 의해, 센서 화소(12)를 형성할 때에 열산화 등의 고온 프로세스를 이용할 수 있다. 또한, 로직 회로(32) 중, 제2 기판(20)측에 마련된 회로(32B)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 실리사이드로 이루어지는 저저항 영역(26)을 마련한 경우에는 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
도 23은, 상기 도 1의 구성 및 그 변형례에 관한 고체 촬상 소자(1)의 단면 구성의 한 변형례를 도시한다. 상기 도 1의 구성 및 그 변형례에 관한 제3 기판(30)의 로직 회로(32)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 자기 정합 실리사이드(SALICIDE: Self Aligned Silicide) 프로세스를 이용하여 형성된 CoSi2나 NiSi 등의 실리사이드로 이루어지는 저저항 영역(37)이 형성되어 있어도 좋다. 이에 의해, 센서 화소(12)를 형성할 때에 열산화 등의 고온 프로세스를 이용할 수 있다. 또한, 로직 회로(32)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 실리사이드로 이루어지는 저저항 영역(37)을 마련한 경우에는 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
[실시 형태 1]
도 24∼도 33을 이용하여 실시 형태 1의 고체 촬상 소자에 관해 설명한다.
(고체 촬상 소자의 전체 구성례)
도 24는, 본 개시의 실시 형태 1에 관한 고체 촬상 소자(100)의 단면의 일부를 도시하는 도면이다. 도 24에 도시하는 바와 같이 고체 촬상 소자(100)는, 적층체(200)와, 적층체(300)와, 적층체(400)가 맞붙임된 구조를 구비한다. 도 24에 도시하는 면(230)은, 적층체(200)와 적층체(300)가 맞붙임되는 면을 나타낸다. 또한, 도 24에 도시하는 면(340)은, 적층체(300)와 적층체(400)가 맞붙임되는 면을 나타낸다. 이들의 적층체(200∼400)는 서로 전기적으로 접속되어 있다.
적층체(200∼400)의 하방, 즉, 적층체(200)의 하단에는, 컬러 필터(211)가 배치된다. 컬러 필터(211)의 아래에는 온 칩 렌즈(212)가 배치된다. 온 칩 렌즈(212)는, 조사된 광을 집광한다. 집광된 광은 컬러 필터(211)를 통하여 적층체(200)가 구비하는 광전 변환 소자(203)에 유도된다.
적층체(200)는, 트랜지스터 등을 구성하는 복수의 막이 기판(201)에 적층된 구성을 가진다. 기판(201)은, 예를 들어 N형의 실리콘 기판 등의 반도체 기판이다. 기판(200)에는, 예를 들어 P형의 반도체 영역(202)(P웰)이 형성된다. 반도체 영역(202) 내에는 N형의 반도체 영역이 형성되고, 이에 의해, PN 접합을 갖는 포토 다이오드 등인 광전 변환 소자(203)가 구성된다. 광전 변환 소자(203)는 광전 변환에 의해, 수광한 광을 수광한 광량에 응한 전기 신호로 변환한다.
광전 변환 소자(203)의 상방에는, P+형의 반도체 영역인 HAD(Hole Accumulation Diode)(204)가 형성되어 있다. HAD(204)는, 정공 축적층으로서 기능하고, N형의 포토 다이오드인 광전 변환 소자(203)의 표면으로부터 발생하는 암전류를 억제한다.
기판(201)상에는, N형의 전송 트랜지스터(220)가 배치되어 있다. 전송 트랜지스터(220)는, N형의 소스 영역인 플로팅 디퓨전(FD)(221)을 포함한다. 전송 트랜지스터(220)는, 광전 변환 소자(203)로부터 출력되는 전기 신호를 화소 트랜지스터에 전송한다. FD(221)는, 광전 변환 소자(203)로부터 출력되는 전기 신호를 일시적으로 유지한다.
FD(221)를 포함하는 전송 트랜지스터(220) 및 HAD(204)는 절연막(250)으로 덮여 있다.
적층체(300)는, 트랜지스터 등을 구성하는 복수의 막이 기판(301)에 적층된 구성을 가진다. 기판(301)은, 예를 들어 P형의 실리콘 기판 등의 반도체 기판이다. 적층체(300)는 상하가 반전되어 적층체(200)의 절연막(250)상에 맞붙임된다.
기판(301)상, 즉, 기판(301)의 기판(201)과 대향하는 측에는, N형의 증폭 트랜지스터(310), N형의 리셋 트랜지스터(320) 및 도시하지 않는 N형의 선택 트랜지스터 등의 화소 트랜지스터가 배치되어 있다. 화소 트랜지스터는, 광전 변환 소자(203)에서 수광한 광량에 응한 전기 신호를 판독하는 처리를 행한다.
증폭 트랜지스터(310)의 게이트 전극(313)에는 배선(313d)이 접속된다. 배선(313d)은, 리셋 트랜지스터(320)의 소스 영역(321)에 접속된다. 또한, 배선(313d)은, 콘택트(221c)를 통하여 전송 트랜지스터(320)의 FD(221)에 접속된다.
증폭 트랜지스터(310) 및 리셋 트랜지스터(320) 등의 화소 트랜지스터는 절연막(350)으로 덮여 있다. 즉, 적층체(200)와 적층체(300)가 맞붙임되는 면(230)에서, 절연막(250)과 절연막(350)이 접합된다.
기판(301)의 하면, 즉, 화소 트랜지스터가 배치되는 측과는 반대측에는, 4층에 걸쳐 배선(D1∼D4)이 형성되어 있다. 배선(D1)은 제1층째의 최하층에 형성되는 배선이다. 배선(D4)은 제4층째의 최상층에 형성되는 배선이다. 또한, 배선의 층수는 4개로 한정되지 않고, 설계 조건 등에 응하여 임의로 변경 가능하다.
배선(D1∼D4)은 절연막(360)으로 덮여 있다.
적층체(400)는, 트랜지스터 등을 구성하는 복수의 막이 기판(401)에 적층된 구성을 가진다. 기판(401)은, 예를 들어 실리콘 기판 등의 반도체 기판이다. 적층체(400)는, 상하가 반전되어, 적층체(300)의 배선(D4)상에 접합된다. 도 24의 예에서는, 배선(D4)과 적층체(400)의 배선의 접합점(402)은 화소가 배치되는 화소 영역에 중첩한다.
적층체(400)의 배선에는, 기판(401)상, 즉, 기판(401)의 기판(301)과 대향하는 측에 배치된 복수의 로직 트랜지스터(Tr)가 접속된다. 적층체(400)의 배선 및 로직 트랜지스터(Tr)는 절연막(450)에 덮여 있다. 적층체(400)의 배선 및 로직 트랜지스터(Tr)에 의해 로직 회로가 구성된다. 로직 회로는, 광전 변환 소자(203)에서 생성된 전기 신호 등을 처리하는 고체 촬상 소자(100)의 주변 회로에 해당된다.
(고체 촬상 소자의 상세 구성례)
다음으로 도 25를 이용하여 실시 형태 1의 고체 촬상 소자(100)의 상세 구성례에 관해 설명한다. 도 25는, 본 개시의 실시 형태 1에 관한 고체 촬상 소자(100)의 적층체(200, 300)의 맞붙임 위치 근방을 도시하는 모식도이다. 도 25(a)는 적층체(300)의 화소 트랜지스터가 형성된 측의 상면도이고, (b)∼(d)는 적층체(200, 300)의 맞붙임 위치 근방을 도시하는 단면도이고, (b)는 (a)의 A-A'선 단면도이고, (c)는 (a)의 B-B'선 단면도이고, (d)는 (a)의 C-C'선 단면도이다. 또한, 도 25(a)에서, 절연막(350) 및 콘택트(221c)는 생략되어 있다. 또한, 도 25(b)에서, 콘택트(223c)의 위치는 어긋나게 되어 있다.
도 25(c)에 도시하는 바와 같이 고체 촬상 소자(100)는, 광전 변환 소자(203)로부터 출력되는 전기 신호를 일시적으로 유지하는 FD(221)를 갖는 제1 반도체 기판으로서의 기판(201)을 구비한다. 광전 변환 소자(203)상에는 HAD(204)가 배치된다. HAD(204)에는, 상층 배선에 접속되는 콘택트(204c)가 접속된다. 콘택트(204c)는, 상층 배선을 통하여 접지되고, 기판(201)의 기판 전위를 0V로 고정한다. FD(221)는, 전송 트랜지스터(220)의 소스 영역이다. 전송 트랜지스터(220)는 기판(201)상에 배치되는 게이트 절연막(224) 및 게이트 절연막(224)상에 배치되는 게이트 전극(223)을 구비한다. 게이트 전극(223)에는, 상층 배선에 접속되는 콘택트(223c)가 접속된다. 콘택트(223c)는, 상층 배선, 적층체(400)의 배선을 통하여 로직 트랜지스터(Tr)를 포함하는 주변 회로에 접속된다. 전송 트랜지스터(220)는 광전 변환 소자(203)로부터 출력되는 전기 신호를 증폭 트랜지스터(310)에 전송한다.
고체 촬상 소자(100)는, 기판(201)에 대향하는 제2 반도체 기판으로서의 기판(301)을 구비한다. 기판(301)은, 제1 트랜지스터로서의 증폭 트랜지스터(310)를 기판(201)에 대향하는 측에 구비한다. 증폭 트랜지스터(310)는, 기판(301)의 두께 방향으로 늘어나는 채널(315)과, 기판(301)의 두께 방향으로 늘어나고, 채널(315)을 끼워 넣는 멀티 게이트로서의 게이트 전극(313)을 구비한다. 채널(315)은, 기판(301)의 일부로 구성되어 있고, 게이트 전극(313)에 전압이 인가됨으로써, 후술하는 소스 영역(311) 및 드레인 영역(312) 사이의 전류 경로가 된다. 채널(315)과 게이트 전극(313) 사이에는 게이트 절연막(314)이 개재된다. 증폭 트랜지스터(310)는, 예를 들면, 게이트 전극(313)이 게이트 절연막(314)을 통하여 채널(315)에 3면에서 접속하는 트라이 게이트 트랜지스터로서 구성되어 있다. 증폭 트랜지스터(310)는, 전송 트랜지스터(220)에 의해 광전 변환 소자(203)로부터 전송된 전기 신호를 증폭하여 출력한다.
도 25(d)에 도시하는 바와 같이 기판(301)은, 기판(201)에 대향하는 측에 소스 영역(322)을 포함하는 제2 트랜지스터로서의 리셋 트랜지스터(320)를 구비한다. 리셋 트랜지스터(320)는, 기판(301)의 두께 방향으로 늘어나는 채널(325)과, 기판(301)의 두께 방향으로 늘어나고, 채널(325)을 끼워 넣는 멀티 게이트로서의 게이트 전극(323)을 구비한다. 채널(325)은, 기판(301)의 일부로 구성되어 있고, 게이트 전극(313)에 전압이 인가됨으로써, 후술하는 소스 영역(321) 및 드레인 영역(322) 사이의 전류 경로가 된다. 채널(325)과 게이트 전극(323) 사이에는 게이트 절연막(324)이 개재된다. 리셋 트랜지스터(320)는, 예를 들면, 게이트 전극(323)이 게이트 절연막(324)을 통하여 채널(325)에 3면에서 접속하는 트라이 게이트 트랜지스터로서 구성되어 있다. 리셋 트랜지스터(320)는, 증폭 트랜지스터(310)의 게이트 전극(313)의 전위를 전원 전위에 리셋(초기화)한다. 리셋 트랜지스터(320)는 FD(221)의 전위를 리셋하는 트랜지스터이기도 한다.
리셋 트랜지스터(320)의 게이트 전극(323)은, 기판(301)의 기판(201)과 대향하는 면과는 반대의 면측부터 전기 신호를 전송하는 신호선으로서의 배선(D1∼D4)에 접속되어 있다. 구체적으로는, 게이트 전극(323)은, 콘택트(323c)를 통하여 배선(D1∼D4)에 접속된다. 배선(D1∼D4)은, 적층체(400)의 배선을 통하여 로직 트랜지스터(Tr)를 포함하는 주변 회로에 접속되고, 전기 신호의 수수(授受)를 행한다.
도 25(b)에 도시하는 바와 같이 기판(301)은, 기판(201)에 대향하는 측에 선택 트랜지스터(330)를 구비한다. 선택 트랜지스터(330)는, 기판(301)의 두께 방향으로 늘어나는 채널(335)과, 기판(301)의 두께 방향으로 늘어나고, 채널(335)을 끼워 넣는 멀티 게이트로서의 게이트 전극(333)을 구비한다. 채널(335)은, 기판(301)의 일부로 구성되어 있고, 게이트 전극(313)에 전압이 인가됨으로써, 후술하는 소스 영역(331) 및 드레인 영역(332) 사이의 전류 경로가 된다. 채널(335)과 게이트 전극(333) 사이에는 게이트 절연막(334)이 개재된다. 선택 트랜지스터(330)는, 예를 들면, 게이트 전극(333)이 게이트 절연막(334)을 통하여 채널(335)에 3면에서 접속하는 트라이 게이트 트랜지스터로서 구성되어 있다. 선택 트랜지스터(330)는, 증폭 트랜지스터(310)에서 증폭된 전기 신호를 처리하기 위해, 상층의 배선(D1∼D4)에 전기 신호를 전송하는지의 여부를 선택한다.
도 25(a)에 도시하는 바와 같이 증폭 트랜지스터(310)의 게이트 전극(313)과 선택 트랜지스터(330)의 게이트 전극(333)은 병렬로 배치된다. 선택 트랜지스터(330)의 게이트 전극(333)과 리셋 트랜지스터(320)의 게이트 전극(323)은 직교하도록 배치된다.
도 25(c)에 도시하는 바와 같이 증폭 트랜지스터(310)의 게이트 전극(313)은 FD(221)에 접속되어 있다. 구체적으로는, 고체 촬상 소자(100)는, 게이트 전극(313)과 FD(221)의 대향면끼리를 접속하는 콘택트(221c)를 구비한다. 즉, 도 25의 예에서는, 기판(301)의 두께 방향으로 기판(201)을 향하여 늘어나는 게이트 전극(313) 중의 기판(201)에 가장 근접한 면과, 기판(201)의 표층에 배치되는 FD(221) 중의 기판(201)의 최표면이 폴리실리콘 등의 콘택트(221c)에 의해 접속된다. 환언하면, 콘택트(221c)는, 게이트 전극(313)과 FD(221)를 최단 거리에서 접속한다.
증폭 트랜지스터(310)의 게이트 전극(313)은 리셋 트랜지스터(320)의 소스 영역(321)에 접속되어 있다. 구체적으로는, 증폭 트랜지스터(310)의 게이트 전극(313)은, 리셋 트랜지스터(320)의 방향으로 연재되어 배선(313d)을 구성한다. 증폭 트랜지스터(310)의 게이트 전극(313)과 리셋 트랜지스터(320)의 소스 영역(321)은, 배선(313d)에 의해 접속된다.
도 25(b)에 도시하는 바와 같이 기판(301)은, 기판(301)의 일방의 면측부터 타방의 면측에 도달하는 소스 영역(311, 331)과, 기판(301)의 일방의 면측부터 타방의 면측에 도달하는 드레인 영역(312, 322, 333)을 구비한다. 소스 영역(311)과 드레인 영역(312)은, 예를 들어 1×1018cm-3 이상의 불순물 농도의 N형의 도전형을 가지고, 증폭 트랜지스터(310)에 포함된다. 소스 영역(331)과 드레인 영역(332)은, 예를 들어 1×1018cm-3 이상의 불순물 농도의 N형의 도전형을 가지고, 선택 트랜지스터(330)에 포함된다. 선택 트랜지스터(330)의 드레인 영역(332)는, 증폭 트랜지스터(310)의 소스 영역(311)에 접속된다. 드레인 영역(322)은, 예를 들어 1×1018cm-3 이상의 불순물 농도의 N형의 도전형을 가지고, 리셋 트랜지스터(320)에 포함된다.
여기서, 리셋 트랜지스터(320)의 소스 영역(321)도 N형의 도전형을 가진다. 단, 리셋 트랜지스터(320)의 소스 영역(321)은, 기판(301)의 기판(201)에 대향하는 면측의 표층 부분에만 형성되고, 기판(301)의 반대측의 면에는 달하고 있지 않다. FD(221)로부터, 콘택트(221c), 증폭 트랜지스터(310)의 게이트 전극(313) 및 배선(313d)을 통하여 리셋 트랜지스터(320)의 소스 영역(321)에 이르기까지의 영역은, 플로팅 디퓨전으로서 기능하는 FD 영역이다. 소스 영역(321)을 다른 것보다 작게 형성하는 것은, FD 용량이 커지는 것을 피하기 위해서이다.
소스 영역(311, 331)은, 기판(301)의 기판(201)과 대향하는 면과는 반대의 면측부터 전기 신호를 전송하는 신호선으로서의 배선(D1∼D4)에 접속되어 있다. 구체적으로는, 소스 영역(311)은, 콘택트(311c)를 통하여 배선(D1∼D4)에 접속된다. 소스 영역(331)은, 콘택트(331c)를 통하여 배선(D1∼D4)에 접속된다. 배선(D1∼D4)은, 적층체(400)의 배선을 통하여 로직 트랜지스터(Tr)를 포함하는 주변 회로에 접속되고, 전기 신호의 수수를 행한다.
드레인 영역(312, 322, 333)은, 기판(301)의 기판(201)과 대향하는 면과는 반대의 면측부터 전원 전위에 접속되어 있다. 구체적으로는, 드레인 영역(312)은, 콘택트(312c)를 통하여 배선(D1∼D4)에 접속된다. 드레인 영역(322)은, 콘택트(322c)를 통하여 배선(D1∼D4)에 접속된다. 드레인 영역(332)은, 콘택트(332c)를 통하여 배선(D1∼D4)에 접속된다. 배선(D1∼D4)은 전원 전위에 접속된다.
(게이트 전극의 상세 구성례)
상술한 바와 같이 기판(301)에 배치되는 화소 트랜지스터는, 예를 들어 트라이 게이트 트랜지스터로서 구성된다. 여기서, 도 26을 이용하여 트라이 게이트 트랜지스터의 구성에 관해, 증폭 트랜지스터(310)를 예로 들어 더욱 상세히 설명한다. 리셋 트랜지스터(320) 및 선택 트랜지스터(330)도, 이하에 설명하는 증폭 트랜지스터(310)와 마찬가지로 구성된다.
도 26은, 본 개시의 실시 형태 1에 관한 증폭 트랜지스터(310)의 구성을 도시하는 모식도이다. 도 26(a)는, 증폭 트랜지스터(310)의 분해 사시도이고, (b)는 증폭 트랜지스터(310)의 사시도이다.
도 26에 도시하는 바와 같이 소스 영역(311), 드레인 영역(312) 및 이들에 끼이는 채널(314)은, 적층체(300)의 적층 방향(SD)을 따라 직립한 판형상으로 구성된다.
소스 영역(311)의 일부, 채널(314)의 전부 및 드레인 영역(312)의 일부는, 게이트 절연막(314)에 의해 덮여 있다. 게이트 절연막(314)은, 예를 들어 Al2O3, TiO2, Ta2O5, HfO2, HfSiON, HfSiO4, ZrO2, ZrSiO4, La2O3, Y2O3 등의 High-k 재료 등으로 구성된다.
게이트 절연막(314)은, 게이트 전극(313)에 의해 덮여 있다. 게이트 전극(313)은, 예를 들어 폴리실리콘 등으로 구성된다. 증폭 트랜지스터(313)는, 게이트 전극(313)이 TaCx, W, WNx, TiN 등의 금속계 재료로 구성된 메탈 게이트 트랜지스터라도 좋다.
트라이 게이트 트랜지스터로서 구성되는 증폭 트랜지스터(310)에서는, 판형상의 채널의 폭(판의 두께)과 높이×2를 모두 합친 길이가 게이트 폭이 된다.
이와 같이 증폭 트랜지스터(310)는, N형의 소스 영역(311), N형의 드레인 영역(312) 및 이들의 영역에 끼인 P형의 채널(315)을 가진다. 그리고, 증폭 트랜지스터(310)의 이 NPN 구조의 바디의 바로 아래에 절연막(360)이 배치되어 있다. 즉, 증폭 트랜지스터(310)는, 완전 공핍형 실리콘 온 인슐레이터(FD-SOI) 구조를 가진다.
(고체 촬상 소자의 제조 처리의 예)
다음으로 도 27∼도 31을 이용하여 실시 형태 1의 고체 촬상 소자(100)의 제조 처리의 예에 관해 설명한다. 도 27∼도 31은, 본 개시의 실시 형태 1에 관한 고체 촬상 소자(100)의 제조 처리의 순서의 한 예를 도시하는 플로우도이다. 또한, 도 27∼도 31의 좌측 도면은, 고체 촬상 소자(100)의 제조 처리에서의 도 25(a)의 A-A'선 단면도이다. 도 27∼도 31의 중앙도는, 고체 촬상 소자(100)의 제조 처리에서의 도 25(a)의 B-B'선 단면도이다. 도 27∼도 31의 우측 도면은, 고체 촬상 소자(100)의 제조 처리에서의 도 25(a)의 C-C'선 단면도이다.
도 27의 (a1), (b1), (c1)에 도시하는 바와 같이 P형의 실리콘 기판 등인 기판(301)에 소자 분리를 시행한 후, 트렌치(TR)를 형성함으로써 채널(315, 325)을 형성한다. 도시는 되지 않지만, 이때 채널(335)도 형성된다.
도 27의 (a2), (b2), (c2)에 도시하는 바와 같이 채널(315, 325, 335)을 덮도록 게이트 절연막(314, 324, 334)을 형성한다. 또한, 게이트 절연막(314, 324, 334)을 덮도록, 게이트 전극(313, 323, 333)을 형성한다.
그 후, 게이트 전극(313, 323, 333)의 양측의 기판(301)에 1×1018cm-3 이상의 불순물 농도가 되도록, N형의 소스 영역(311, 321, 331) 및 N형의 드레인 영역(312, 322, 332)을 형성한다. 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)은, 트렌치(TR) 깊이까지 형성한다. 소스 영역(321)은, 다른 소스 영역(311, 331)보다도 얕게 형성한다.
도 27의 (a3), (b3), (c3)에 도시하는 바와 같이 기판(301)상에 각 구성을 덮는 절연막(350)을 적층해 가면서, 게이트 전극(313)과 소스 영역(321)을 접속하는 배선(313d)을 형성한다. 절연막(350)은, 배선(313d)을 포함하는 전체의 구성이 파묻힐 때까지 적층된다.
도 28의 (a1), (b1), (c1)에 도시하는 바와 같이 N형의 실리콘 기판 등인 기판(201)에 P형의 반도체 영역(202)을 형성하고, N형의 포토 다이오드 등인 광전 변환 소자(203)를 형성하고, P +형의 반도체 영역인 HAD(204)를 형성한다.
또한, 기판(201)상에 게이트 절연막(224)을 형성하고, 게이트 절연막(224)상에 게이트 전극(223)을 형성한다. 그리고, 게이트 전극(223) 근방의 기판(201)에 N형의 소스 영역으로서의 FD(221)를 형성한다.
그 후, 기판(201)상에 각 구성을 덮도록 절연막(250)을 형성한다. 각 구성이 형성된 기판(201)에 상술한 기판(301)을 반전시키고, 화소 트랜지스터가 형성된 면을 기판(201)에 대향시켜서 배치한다.
도 28의 (a2), (b2), (c2)에 도시하는 바와 같이 기판(201)과 기판(301)을 맞붙임시킨다. 이때, 기판(201)상에 형성된 절연막(250)과, 기판(301)상에 형성된 절연막(350)이 접합된다.
이에 의해, 기판(201)상의 전송 트랜지스터(220)와, 기판(301)상의 화소 트랜지스터가 마주보게 된다. 또한, 기판(201)상의 FD(221)의 바로 위에 게이트 전극(313)으로부터 연신된 배선(313d)이 배치되게 된다.
도 29의 (a1), (b1), (c1)에 도시하는 바와 같이 기판(301)의 화소 트랜지스터가 형성된 측과 반대측의 면을 연삭하고, 기판(301)을 박막화한다. 기판(301)은 예를 들면, 벌크의 기판(301)이 소실하고, 채널(315, 325, 335)의 게이트 전극(313, 323, 333) 등에 덮인 측과 반대측의 단부, 게이트 절연막(314, 324, 334)의 U자형의 양단부 및 게이트 전극(313, 323, 333)의 U자형의 양단부가 노출할 때까지 박막화한다. 단, 벌크의 기판(301)을 남긴 상태로 해도 좋다. 도 29의 (a1), (b1), (c1)에 도시하는 바와 같이 벌크의 기판(301)을 소실시킨 경우에는 각각의 화소 트랜지스터는 FD-SOI 구조가 된다.
또한, 각각의 화소 트랜지스터의 주위에는, 연삭된 기판(301)의 일부가 분단된 상태에서 남지만, 이후의 도면에서는 이러한 기판(301)의 도시를 생략한다.
도 29의 (a2), (b2), (c2)에 도시하는 바와 같이 기판(301)의 화소 트랜지스터가 형성된 측과 반대측의 면으로부터, 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)에 대응하는 위치에 1×1018cm-3 이상의 불순물 농도가 되도록 이온 주입 등을 행한다. 이에 의해, 기판(301)의 일방의 면측부터 타방의 면측에 도달하는 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)이 얻어진다.
도 30의 (a1), (b1), (c1)에 도시하는 바와 같이 기판(301)상에 각 구성을 덮는 절연막(360)을 형성한다. 그리고, 절연막(360, 350, 250) 및 배선(313d)을 관통하고, 기판(201)의 FD(221)까지 도달하는 관통 구멍(TH)을 형성한다.
도 30의 (a2), (b2), (c2)에 도시하는 바와 같이 관통 구멍(TH)에 배선(313d)의 높이까지 폴리실리콘 등의 도전재를 충전하고, 배선(313d)과 FD(221)를 접속하는 콘택트(221c)를 형성한다.
도 31의 (a1), (b1), (c1)에 도시하는 바와 같이 배선(313d)보다 상방의 절연막(350, 360)을 SiO2 등의 절연재로 다시 메운다.
도 31의 (a2), (b2), (c2)에 도시하는 바와 같이 게이트 전극(223)상에 콘택트(223c)를 형성하여 상층 배선에 접속한다. HAD(204)상에 콘택트(204c)를 형성하여 상층 배선에 접속한다.
또한, 게이트 전극(323)상에 콘택트(323c)를 형성하여 배선(D1∼D4)에 접속한다. 도시는 되지 않지만, 게이트 전극(333)상에도 콘택트(333c)를 형성하여 배선(D1∼D4)에 접속한다.
또한, 소스 영역(311, 331)상에 콘택트(311c, 331c)를 형성하여 배선(D1∼D4)에 접속한다. 드레인 영역(312, 322, 332)상에 콘택트(312c, 322c, 332c)를 형성하여 배선(D1∼D4)에 접속한다.
그 후, 로직 트랜지스터(Tr)를 포함하는 주변 회로 및 배선 등이 형성된 적층체(400)를 적층체(300)에 맞붙임시킨다. 이때, 적층체(400)의 절연막(450)과, 적층체(300)의 절연막(360)이 접합된다. 또한, 적층체(400)의 배선과, 적층체(300)의 배선(D4)이 접속된다. 이에 의해, 배선(D1∼D4)이 적절히, 적층체(400)의 주변 회로, 접지선 및 전원 전위 등에 접속되게 된다.
이상에 의해, 실시 형태 1의 고체 촬상 소자(100)의 제조 처리가 종료된다.
(비교례)
다음으로 도 32를 이용하여 비교례의 구성과 실시 형태 1의 구성을 비교한다. 도 32는 본 개시의 비교례에 관한 고체 촬상 소자를 도시하는 모식도이다.
특허 문헌 1의 고체 촬상 소자에서는, 화소 영역이 형성된 반도체 기판과, 로직 회로가 형성된 반도체 기판이 접합된다. 즉, 광전 변환 소자와 화소 트랜지스터가 동일한 반도체 기판에 형성되어 있다. 그렇지만, 이와 같은 구성에서는, 화소 트랜지스터를 배치하는 스페이스를 충분히 확보할 수 없다. 화소 트랜지스터 중, 예를 들어 증폭 트랜지스터의 사이즈가 작으면, 상호 컨덕턴스(gm)를 높이거나, 노이즈를 충분히 저감하거나 하는 것이 곤란하다.
그래서, 예를 들어 광전 변환 소자가 형성되는 기판과, 화소 트랜지스터가 형성되는 기판을 나누고, 그것들을 접합하는 것을 생각할 수 있다. 이와 같은 구성을 비교례로서 도 32에 도시한다.
도 32에 도시하는 바와 같이 비교례의 고체 촬상 소자는, 광전 변환 소자(203') 및 HAD(204')를 갖는 기판(201')상에 FD(221')를 구비하는 전송 트랜지스터(220')를 가진다. 기판(201')의 상방에는 기판(301')이 배치된다. 기판(301')의 상면, 즉, 기판(201')과 반대측의 면에는, 증폭 트랜지스터(310'), 리셋 트랜지스터(320') 및 선택 트랜지스터(330')가 배치된다. 이러한 화소 트랜지스터는 평면 트랜지스터이다. 또한, 증폭 트랜지스터(310')의 게이트 전극, 리셋 트랜지스터(320')의 소스 영역 및 FD(221')가 콘택트(221c') 및 배선(D1')을 통하여 접속된다.
그렇지만, 이와 같은 구성에서는, 콘택트(221c')를 배선(D1')의 계층까지 연장시키지 않으면 안되고, 전체의 배선 길이가 길어져 버린다. 또한, 증폭 트랜지스터(310')의 게이트 전극, 리셋 트랜지스터(320')의 소스 영역 및 FD(221')를 접속하는 구성이 복잡하게 되어 버린다. 이 때문에 FD(221')에 관한 배선의 용량이 늘어나고, FD 영역 전체의 용량도 증가해 버린다. 따라서, 광전 변환 소자(203')의 광전 변환 효율이 저하되어 버린다.
실시 형태 1의 고체 촬상 소자(100)에 의하면, 각각의 화소 트랜지스터를 트라이 게이트 트랜지스터로서 구성하고, 기판(201)에 대향하도록 배치하고 있다. 이에 의해, 증폭 트랜지스터(310)의 게이트 전극(313)과 FD(221)를 근접시킬 수 있다. 또한, 리셋 트랜지스터(320)의 소스 영역(321)과 FD(221)를 근접시킬 수 있다. 이 때문에 FD(221)에 관한 전체의 배선, 즉, 콘택트(221c) 및 배선(313d)의 길이를 삭감하여 광전 변환 소자(203)의 광전 변환 효율을 향상시킬 수 있다.
실시 형태 1의 고체 촬상 소자(100)에 의하면, 각각의 화소 트랜지스터를 트라이 게이트 트랜지스터로서 구성하고 있다. 이 때문에 증폭 트랜지스터(310)를 기판(201)측에 대향시키면서, 리셋 트랜지스터(320)의 게이트 전극(323)의 U자형의 양단부는 배선(D1∼D4)측에 대향시킬 수 있다. 이에 의해, 게이트 전극(323)의 배선(D1∼D4)에의 접속은, 기판(301)의 배선(D1∼D4)에 면하는 측부터 행할 수 있다.
실시 형태 1의 고체 촬상 소자(100)에 의하면, 각각의 화소 트랜지스터를 트라이 게이트 트랜지스터로서 구성하고 있다. 이에 의해, 기판(301)에 대한 점유 면적을 증대시키는 일 없이 화소 트랜지스터의 게이트 폭을 기판(301) 표면에 대해 수직 방향으로 확장할 수 있어, 한층 더 저노이즈화 및 상호 컨덕턴스(gm)의 향상을 도모할 수 있다.
실시 형태 1의 고체 촬상 소자(100)에 의하면, 각각의 화소 트랜지스터를 FD-SOI 구조로 하고 있다. 이에 의해, 화소 트랜지스터의 미세화를 도모할 수 있고, 또한, 기생 용량을 억제하여 고속의 화소 트랜지스터를 얻을 수 있다.
실시 형태 1의 고체 촬상 소자(100)에 의하면, 기판(301)의 두께 방향의 전체에 걸쳐 분포하는 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)을 구비한다. 이에 의해, 화소 트랜지스터를 기판(201)측에 대향시키면서, 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)의 배선(D1∼D4)에의 접속은, 기판(301)의 배선(D1∼D4)에 면하는 측부터 행할 수 있다. 이 때문에 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)과 배선(D1∼D4)의 접속 형태가 복잡해져 버리는 일이 없다. 또한, 각각의 화소 트랜지스터를 트라이 게이트 트랜지스터로 하고 있기 때문에 채널(315, 325, 335)에 대한 게이트 전극(313, 323, 333)의 제어성이 높다. 따라서, 고 불순물 농도의 소스 영역(311, 331) 및 드레인 영역(312, 322, 332)이 기판(301)의 하면으로부터 상면에 걸쳐 분포하고 있어도, 소스 영역(311, 321, 331) 및 드레인 영역(312, 322, 332) 사이에서 단락해 버리는 것을 억제할 수 있다.
이상과 같은 구성에 의해, 실시 형태 1의 고체 촬상 소자(100)에서는, 광전 변환 소자(203)와 화소 트랜지스터를 다른 기판(201, 301)으로 나눈 것의 메리트를 충분히 활용할 수 있다. 즉, 광전 변환 소자와 화소 트랜지스터를 동일 기판에 배치하는 경우보다도, 광전 변환 소자(203) 및 화소 트랜지스터의 모든 면적을 확대할 수 있다. 또한, 단위 면적당의 화소수를 증가시킬 수 있다.
또한, 실시 형태 1의 고체 촬상 소자(100)에서는, 기판(201)과 기판(301)을 콘택트(221c)를 통하여 접속하고 있다. 또한, 기판(301)과 기판(401)을 기판(301)의 배선(D3)과 기판(401)의 배선에서 접속하고 있다. 이러한 구성에 의해, 예를 들어 각 기판 사이를 기판의 주변 영역에 마련한 실리콘 관통 비아(TSV: Through Silicon Via)로 접속한 경우에 비해, 기판간 접속에 필요한 면적이 작아도 된다. 따라서, 고체 촬상 소자(100)의 칩 사이즈를 축소할 수 있다. 또는, 같은 칩 사이즈로 화소 영역을 확대할 수 있다.
덧붙여, 실시 형태 1의 고체 촬상 소자(100)에서는, 콘택트(221c) 및 기판(301)의 배선(D3)과 기판(401)의 배선의 접합점(402)을 화소 영역 내에 배치하고 있다. 이에 의해, 보다 더 칩 사이즈를 축소하고 또는 화소 영역을 확대할 수 있다.
(변형례 1)
다음으로 도 33을 이용하여 실시 형태 1의 변형례 1의 고체 촬상 소자에 관해 설명한다. 도 33은, 본 개시의 실시 형태 1의 변형례 1에 관한 고체 촬상 소자의 증폭 트랜지스터의 구성을 도시하는 모식도이다. 변형례 1의 증폭 트랜지스터는, 실시 형태 1과는 다른 타입의 멀티 게이트 트랜지스터이다. 변형례 1의 리셋 트랜지스터 및 변형례 1의 선택 트랜지스터도, 이하에 설명하는 증폭 트랜지스터와 마찬가지로 구성된다.
도 33(a)에 도시하는 바와 같이 변형례 1의 증폭 트랜지스터(310a)는, 게이트 전극(313a)이 게이트 절연막(314a)을 통하여 채널에 2면에서 접속하는 더블 게이트 트랜지스터로서 구성되어 있다. 즉, 증폭 트랜지스터(310a)는, N형의 소스 영역(311a), 도시하지 않는 N형의 드레인 영역 및 이들에 끼이는 도시하지 않는 P형의 채널을 구비한다.
소스 영역(311a)의 일부의 양측면, 채널의 모든 양측면 및 드레인 영역의 일부의 양측면은, 게이트 절연막(314a)에 의해 덮여 있다. 게이트 절연막(314a)은, 실시 형태 1과 마찬가지로 High-k 재료 등으로 구성된다. 도면 중에서의 소스 영역(311a)의 일부의 하단부, 채널의 모든 하단부 및 드레인 영역의 일부의 하단부는, 절연막(316in)으로 덮여 있다.
게이트 절연막(314a) 및 절연막(316in)은, 게이트 전극(313a)에 의해 덮여 있다. 게이트 전극(313a)으로부터는, 리셋 트랜지스터의 소스 영역 등에 접속되는 배선(313da)이 늘어난다. 게이트 전극(313a) 및 배선(313da)은, 실시 형태 1과 마찬가지로 폴리실리콘 또는 금속계 재료 등으로 구성된다.
더블 게이트 트랜지스터로서 구성되는 증폭 트랜지스터(310a)에서는, 판형상의 채널의 높이의 2배분의 길이가 게이트 폭이 된다.
변형례 1의 증폭 트랜지스터(310a)도 또한, NPN 구조의 바디의 바로 아래에 절연막(360)이 배치된 FD-SOI 구조의 트랜지스터로서 구성될 수 있다.
도 33(b)에 도시하는 바와 같이 변형례 1의 증폭 트랜지스터(310b)는, 게이트 전극(313b)이 게이트 절연막(314b)을 통하여 채널에 4면에서 접속하는 게이트 올 어라운드(GAA) 구조를 취하는 전둘레 트랜지스터로서 구성되어 있다. 즉, 증폭 트랜지스터(310b)는, N형의 소스 영역(311b), 도시하지 않는 N형의 드레인 영역 및 이들에 끼이는 도시하지 않는 P형의 채널을 구비한다.
소스 영역(311b), 채널 및 드레인 영역은, 절연막(360)에 대해 직립한 판형상이다. 소스 영역(311b)은, V자형으로 굴곡하고, 절연막(360)과 접하는 날개부(311w)를 구비한다. 드레인 영역은, V자형으로 굴곡하고, 절연막(360)과 접하는 날개부(도시 생략)를 구비한다.
소스 영역(311b)의 일부의 전둘레, 채널의 모든 전둘레 및 드레인 영역의 일부의 전둘레는, 게이트 절연막(314b)에 의해 덮여 있다. 게이트 절연막(314b)은 실시 형태 1과 마찬가지로 High-k 재료 등으로 구성된다.
게이트 절연막(314b)은, 게이트 전극(313b)에 의해 덮여 있다. 게이트 전극(313b)으로부터는, 리셋 트랜지스터의 소스 영역 등에 접속되는 배선(313db)이 늘어난다. 게이트 전극(313b) 및 배선(313db)은, 실시 형태 1과 마찬가지로 폴리실리콘 또는 금속계 재료 등으로 구성된다.
전둘레 트랜지스터로서 구성되는 증폭 트랜지스터(310b)에서는, 판형상의 채널의 전둘레의 길이가 게이트 폭이 된다.
변형례 1의 증폭 트랜지스터(310b)도 또한, NPN 구조의 바디의 바로 아래에 절연막(360)이 배치된 FD-SOI 구조의 트랜지스터로서 구성될 수 있다.
이상과 같이 화소 트랜지스터의 예로서, 실시 형태 1에서는 트라이 게이트 트랜지스터를 변형례 1에서는 더블 게이트 트랜지스터 및 전둘레 트랜지스터를 나타냈지만, 화소 트랜지스터의 구성은 이들로 한정되지 않는다. 화소 트랜지스터는 다양한 타입의 멀티 게이트 트랜지스터 중에서 임의로 선택될 수 있다.
이에 의해, 광전 변환 소자가 형성되는 기판측 및 화소 트랜지스터의 상층 배선측의 어느 것에 대해서도 콘택트를 취할 수 있는 화소 트랜지스터를 구성할 수 있다.
또한, 이에 의해, 화소 트랜지스터의 채널에 대한 제어성이 높아진다. 따라서, 소스 영역 및 드레인 영역 사이의 단락을 억제하면서, 광전 변환 소자가 형성되는 기판측 및 화소 트랜지스터의 상층 배선측의 어느 것에 대해서도 콘택트를 취할 수 있는 소스 영역 및 드레인 영역을 구성할 수 있다.
(변형례 2)
다음으로 도 34를 이용하여 실시 형태 1의 변형례 2의 고체 촬상 소자(110)에 관해 설명한다. 도 34는, 본 개시의 실시 형태 1의 변형례 2에 관한 고체 촬상 소자(110)의 단면의 일부를 도시하는 도면이다.
도 34에 도시하는 바와 같이 변형례 2의 고체 촬상 소자(110)에서는, 전송 트랜지스터(220)의 게이트 전극(223x)이 포토 다이오드(203)까지 연결되어 있다. 즉, 전송 트랜지스터(220)가 종형의 전송 게이트로서의 게이트 전극(223x)을 갖는 형태라도 좋다.
(변형례 3)
다음으로 도 35를 이용하여 실시 형태 1의 변형례 3의 고체 촬상 소자(120)에 관해 설명한다. 도 35는, 본 개시의 실시 형태 1의 변형례 3에 관한 고체 촬상 소자(120)의 단면의 일부를 도시하는 도면이다.
도 35에 도시하는 바와 같이 변형례 3의 고체 촬상 소자(120)에서는, 적층체(300)와 적층체(400)의 전기적인 접속이 적층체(200)에서의 주변 영역(14)과 대향하는 영역에서 이루어지고 있다. 주변 영역(14)은, 적층체(200)의 액자 영역에 상당하고 있고, 화소 영역(13)의 주연에 마련되어 있다. 적층체(300)는, 주변 영역(14)과 대향하는 영역에 복수의 패드 전극(58)을 가지고 있고, 적층체(400)는, 주변 영역(14)과 대향하는 영역에 복수의 패드 전극(64)을 가지고 있다. 적층체(300) 및 적층체(400)는, 주변 영역(14)과 대향하는 영역에 마련된 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다.
이와 같이 적층체(300) 및 적층체(400)가 패드 전극(58, 64)끼리의 접합에 의해 접속되기 때문에 예를 들어 각 적층체 사이를 적층체의 주변 영역에 마련한 TSV로 접속한 경우에 비해, 칩 사이즈를 축소하고, 또는, 화소 영역을 확대할 수 있다.
[실시 형태 2]
다음으로 도 36을 이용하여 실시 형태 2의 고체 촬상 소자에 관해 설명한다. 도 36은, 본 개시의 실시 형태 2에 관한 고체 촬상 소자의 적층체의 맞붙임 위치 근방을 도시하는 모식도이다. 실시 형태 2의 고체 촬상 소자에서는, 선택 트랜지스터(530)가 증폭 트랜지스터(310e) 등과는 다른 기판(501)에 배치되는 점이 상술한 실시 형태 1과는 다르다.
또한, 도 36(a)는, 인용하는 도 25(a)의 A-A'선 단면도이고, (b)는 도 25(a)의 B-B'선 단면도이고, (c)는 도 25(a)의 C-C'선 단면도이다.
도 36에 도시하는 바와 같이 실시 형태 2의 고체 촬상 소자는, 적층체(200), 적층체(200)에 맞붙임된 적층체(300e) 및 적층체(300e)에 맞붙임된 적층체(500)를 구비한다.
적층체(300e)의 기판(301e)은, 선택 트랜지스터를 가지지 않는다. 즉, P형의 실리콘 기판 등인 기판(301e)은, 증폭 트랜지스터(310e) 및 리셋 트랜지스터(320)를 구비한다.
증폭 트랜지스터(310e)는, 예를 들면, N형의 소스 영역(311e), N형의 드레인 영역(312e), P형의 채널(315e), 게이트 절연막(314e) 및 게이트 전극(313e)을 갖는 트라이 게이트 트랜지스터이다. 단, 증폭 트랜지스터(310e)는, 더블 게이트 트랜지스터, 전둘레 게이트 트랜지스터 등의 다른 멀티 게이트 트랜지스터라도 좋다. 증폭 트랜지스터(310e)는, 기판(301e)에 선택 트랜지스터가 배치되지 않는 분, 예를 들면, 실시 형태 1의 증폭 트랜지스터(310)보다도 크게 형성된다.
실시 형태 2의 고체 촬상 소자는, 제2 반도체 기판으로서의 기판(301e)과 대향하도록, 제1 반도체 기판으로서의 기판(201)과는 반대측에 배치되는 제3 반도체 기판으로서의 기판(501)을 구비한다. 즉, 적층체(300e)와, 기판(501)을 포함하는 적층체(500)가 기판(301e)을 덮는 절연막(360)과 기판(501)을 덮는 절연막(550)에 있어서 면(355)에서 접합된다.
P형의 실리콘 기판 등인 기판(501)은, 증폭 트랜지스터(510e)에서 증폭된 전기 신호를 신호선으로서의 배선(D1∼D4)에 전송하는지의 여부를 선택하는 선택 트랜지스터(530)를 구비한다. 선택 트랜지스터(530)는, 기판(301e)에 대향하는 측과는 반대측의 면에 배치되어 있다. 선택 트랜지스터(530)는, 예를 들면, 기판(501)의 표층에 마련된 소스 영역(531), 채널(535) 및 드레인 영역(532)을 구비하고, 기판(501)상의 게이트 절연막(534), 게이트 절연막(534)상의 게이트 전극(533)을 구비하는 평면 트랜지스터로서 구성되어 있다.
선택 트랜지스터(530)의 드레인 영역(532)은, 콘택트(532c), 배선(D2) 및 콘택트(311c)를 통하여 증폭 트랜지스터(510)의 소스 영역(311e)과 접속된다. 선택 트랜지스터(530)의 소스 영역(531)은, 콘택트(531c)를 통하여 상층 배선과 접속된다.
실시 형태 2의 고체 촬상 소자에 의하면, 선택 트랜지스터(530)를 기판(301e)과는 다른 기판(501)에 배치한다. 이에 의해, 기판(301e)상의 증폭 트랜지스터(310e)를 더욱 크게 구성할 수 있고, 보다 더 저노이즈화 및 상호 컨덕턴스(gm) 향상을 도모할 수 있다.
또한, 실시 형태 2의 구성에서, 선택 트랜지스터(530)는 평면 트랜지스터라고 했지만, 이것으로 한정되지 않는다. 선택 트랜지스터를 실시 형태 1 등과 마찬가지로 트라이 게이트 트랜지스터 등의 멀티 게이트 트랜지스터로서 구성해도 좋다. 이에 의해, 선택 트랜지스터의 소스 영역 및 드레인 영역을 선택 트랜지스터가 형성되는 기판의 두께 방향의 전체에 걸쳐 분포시킬 수 있다. 따라서, 드레인 영역과, 증폭 트랜지스터(310e)의 소스 영역(311e)을 대향면끼리 접속할 수 있다. 또한, 소스 영역과 상층 배선을 대향면끼리 접속할 수 있다. 이때, 선택 트랜지스터의 상하 방향은 묻지 않는다.
[실시 형태 3]
도 37은, 실시 형태 1, 2 및 그들의 변형례의 고체 촬상 소자의 어느 하나를 구비한 촬상 시스템(2)의 개략 구성의 한 예를 도시한 도면이다. 즉, 촬상 시스템(2)에는, 상술한 실시 형태 1, 2 및 그들의 변형례의 고체 촬상 소자의 어느 것이라도 탑재할 수 있다. 이하의 설명에서는, 실시 형태 1의 고체 촬상 소자(100)를 탑재한 촬상 시스템(2)을 예로 든다.
영상 기록 장치로서의 촬상 시스템(2)은, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 스마트폰이나 태블릿형 단말 등의 휴대 단말 장치 등의 전자 기기이다. 촬상 시스템(2)은, 예를 들면, 실시 형태 1의 고체 촬상 소자(100), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144), 조작부(145) 및 전원부(146)를 구비하고 있다. 촬상 시스템(2)에서, 고체 촬상 소자(100), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144), 조작부(145) 및 전원부(146)는, 버스 라인(147)을 통하여 서로 접속되어 있다.
고체 촬상 소자(100)는, 입사광에 응한 화상 데이터를 출력한다. DSP 회로(141)는, 고체 촬상 소자(100)로부터 출력되는 신호인 화상 데이터를 처리하는 신호 처리 회로이다. 프레임 메모리(142)는, DSP 회로(141)에 의해 처리된 화상 데이터를 프레임 단위로 일시적으로 유지한다. 표시부(143)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(100)에서 촬상된 동화 또는 정지화를 표시한다. 기억부(144)는, 고체 촬상 소자(100)에서 촬상된 동화 또는 정지화의 화상 데이터를 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다. 조작부(145)는, 유저에 의한 조작에 응하여 촬상 시스템(2)이 갖는 각종의 기능에 관한 조작 지령을 발한다. 전원부(146)는, 고체 촬상 소자(100), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144) 및 조작부(145)의 동작 전원이 되는 각종의 전원을 이들 공급 대상에 대해 적절히 공급한다.
다음으로 촬상 시스템(2)에서의 촬상 순서에 관해 설명한다.
도 38은, 촬상 시스템(2)에서의 촬상 동작의 플로우차트의 한 예를 도시한다. 유저에 의한 조작부(145)의 조작 등에 의해, 촬상 시스템(2)은 촬상 시작을 접수한다(스텝 S101). 그러면, 조작부(145)는, 촬상 지령을 촬상 소자(1)에 송신한다(스텝 S102). 촬상 소자(100)의 시스템 제어 회로(도 1의 시스템 제어 회로(36) 등 참조)는, 촬상 지령을 받으면, 소정의 촬상 방식으로의 촬상을 실행한다(스텝 S103).
고체 촬상 소자(100)는, 촬상에 의해 얻어진 화상 데이터를 DSP 회로(141)에 출력한다. 여기서, 화상 데이터란, 플로팅 디퓨전(FD)에 일시적으로 유지된 전하에 의거하여 생성된 화소 신호의 전 화소분의 데이터이다. DSP 회로(141)는, 고체 촬상 소자(100)로부터 입력된 화상 데이터에 의거하여 예를 들어 노이즈 저감 처리 등의 소정의 신호 처리를 행한다(스텝 S104). DSP 회로(141)는, 소정의 신호 처리가 이루어진 화상 데이터를 프레임 메모리(142)에 유지시키고, 프레임 메모리(142)는, 화상 데이터를 기억부(144)에 기억시킨다(스텝 S105). 이와 같이 하여 촬상 시스템(2)에서의 촬상이 행해진다.
촬상 시스템(2)에는, 소형화 또는 고정밀화된 고체 촬상 소자(100)가 탑재되어 있기 때문에 소형 또는 고정밀 촬상 시스템(2)을 제공할 수 있다.
(변형례)
도 39는, 실시 형태 1, 2 및 그들의 변형례의 고체 촬상 소자의 어느 하나를 구비한 변형례의 촬상 시스템(201)의 개략 구성의 한 예를 도시한 도면이다. 즉, 촬상 시스템(201)는, 상술한 촬상 시스템(2)의 변형례이다. 이하의 설명에서는, 실시 형태 1의 고체 촬상 소자(100)를 탑재한 촬상 시스템(201)을 예로 든다.
도 39에 도시하는 바와 같이 촬상 장치(201)는, 광학계(202), 셔터 장치(203), 고체 촬상 소자(100), 제어 회로(205), 신호 처리 회로(206), 모니터(207) 및 메모리(208)를 구비하여 구성되고, 정지 화상 및 동화상을 촬상 가능하다.
광학계(202)는, 1장 또는 복수 장의 렌즈를 가지고 구성되고, 피사체로부터의 광(입사광)을 고체 촬상 소자(100)에 유도하고, 고체 촬상 소자(100)의 수광면에 결상시킨다.
셔터 장치(203)는, 광학계(202) 및 고체 촬상 소자(100) 사이에 배치되고, 제어 회로(205)의 제어에 따라, 고체 촬상 소자(100)에의 광조사 기간 및 차광 기간을 제어한다.
고체 촬상 소자(100)는, 광학계(202) 및 셔터 장치(203)를 통하여 수광면에 결상되는 광에 응하여 일정 기간, 신호 전하를 축적한다. 고체 촬상 소자(100)에 축적된 신호 전하는, 제어 회로(205)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
제어 회로(205)는, 고체 촬상 소자(100)의 전송 동작 및, 셔터 장치(203)의 셔터 동작을 제어하는 구동 신호를 출력하여 고체 촬상 소자(100) 및 셔터 장치(203)를 구동한다.
신호 처리 회로(206)는, 고체 촬상 소자(100)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(206)가 신호 처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(207)에 공급되어 표시되거나, 메모리(208)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 시스템(201)에서도, 고체 촬상 소자(100)를 적용함에 의해, 전 화소에서 저 노이즈에 의한 촬상을 실현시키는 것이 가능해진다.
(응용례 1)
본 개시에 관한 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 40은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 40에 도시하는 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하고, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리, 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리 측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 의거하여 운전자의 피로 정도, 또는 집중 정도를 산출해도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 40의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 41은, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 41에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 가진다.
촬상부(12101∼12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득되는 전방의 화상은, 주로 선행 차량, 보행자, 장애물, 신호기, 교통 표지, 또는 차선 등의 검출에 이용된다.
또한, 도 41에는, 촬상부(12101∼12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101∼12104)에서 촬상된 화상 데이터가 맞겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101∼12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101∼12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101∼12104)로부터 얻어진 거리 정보를 기초로 촬상 범위(12111∼12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화, 즉, 차량(12100)에 대한 상대 속도를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로 차량(12100)과 개략 동일 방향으로 소정의 속도, 예를 들어 0㎞/h 이상으로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내 차와의 사이에 미리 확보해야 할 차간 거리를 설정하고, 추종 정지 제어를 포함하는 자동 브레이크 제어나, 추종 발진 제어를 포함하는 자동 가속 제어 등을 행할 수 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101∼12104)로부터 얻어진 거리 정보를 기초로 입체물에 관한 입체물 데이터를 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101∼12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101∼12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101∼12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가 촬상부(12101∼12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 상기 실시 형태 1, 2 및 그들의 변형례에 관한 고체 촬상 소자는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해, 노이즈가 적은 고정밀 촬영 화상을 얻을 수 있기 때문에 이동체 제어 시스템에서 촬영 화상을 이용한 고정밀의 제어를 행할 수 있다.
(응용례 2)
도 42는, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 42에서는, 의사 등의 수술자(11131)가 내시경 수술 시스템(11000)을 이용하여 진찰대(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의 그 외의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있는데, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 이 광원 장치(11203)에 의해 생성된 광이 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 경통(11101)의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 상술한 실시 형태 1, 2 및 그들의 변형례의 고체 촬상 소자의 어느 하나가 마련되어 있고, 관찰 대상으로부터의 반사광, 즉, 관찰광은 당해 광학계에 의해 당해 고체 촬상 소자에 집광된다. 당해 고체 촬상 소자에 의해 관찰광이 광전 변환되고, 관찰광에 대응하는 전기 신호, 즉, 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들어 현상 처리(디모자이크 처리) 등의 당해 화상 신호에 의거하는 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(Light Emitting Diode) 등의 광원으로 구성되고, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들면, 유저는, 내시경(11100)에 의한 조사광의 종류, 배율 및 초점 거리 등의 촬상 조건을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술자(11131)의 작업 공간의 확보의 목적으로 환자(11132)의 체강을 팽창시키기 위해, 기복 튜브(11111)를 통하여 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저광원, 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는 각 색에서의 각 파장의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는 RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상으로 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 고체 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 수법에 의하면, 고체 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 고체 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고 다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여 통상의 관찰 시에서의 조사광인 백색광에 비해 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행해진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하고, 체조직으로부터의 형광을 관찰하는 자가 형광 관찰, 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하고 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및 여기광의 적어도 어느 하나를 공급 가능하게 구성될 수 있다.
도 43은, 도 42에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 가진다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 가진다. 카메라 헤드(11102)와 CCU(11201)은, 전송 케이블(11400)에 의해 서로 통신 가능하도록 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 취입된 관찰광은, 카메라 헤드(11102)까지 도광되어 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 고체 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 고체 촬상 소자는, 이른바 단판식의 1개라도 좋고, 이른바 다판식의 복수라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는 예를 들어 각 고체 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그것들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 1쌍의 고체 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행해짐에 의해, 수술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는 각 고체 촬상 소자에 대응하여 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 이와 같은 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출치를 지정하는 취지의 정보, 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등 촬상 조건에 관한 정보가 포함된다.
또한, 상기 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자의 경우에는 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있는 것으로 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및, 수술부 등의 촬상에 의해 얻을 수 있는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식해도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자(鉗子) 등의 수술구(11110), 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에 그 인식 결과를 이용하여 각종의 수술 지원 정보를 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 수술자(11131)에 제시됨에 의해, 수술자(11131)의 부담을 경감하는 것이나, 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있었는데, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행해져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 내시경(11100)의 카메라 헤드(11102)에 마련된 촬상부(11402)에 알맞게 적용될 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함에 의해, 촬상부(11402)를 소형화 또는 고정밀화할 수 있기 때문에 소형 또는 고정밀 내시경(11100)을 제공할 수 있다.
[그 외의 실시 형태]
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것은 아니고, 또한 다른 효과가 있어도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 광전 변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전을 갖는 제1 반도체 기판과,
제1 반도체 기판에 대향하는 제2 반도체 기판을 구비하고,
상기 제2 반도체 기판은,
상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제1 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 플로팅 디퓨전에 접속되어 있는 고체 촬상 소자.
(2) 상기 멀티 게이트와 상기 플로팅 디퓨전의 대향면끼리를 접속하는 콘택트를 구비하는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 제2 반도체 기판은,
상기 제1 반도체 기판에 대향하는 측에 소스 영역을 포함하는 제2 트랜지스터를 구비하고,
상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 제2 트랜지스터의 상기 소스 영역에 접속되어 있는 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4) 상기 제2 반도체 기판은,
상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 소스 영역과,
상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 드레인 영역을 구비하고,
상기 소스 영역은,
상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 상기 전기 신호를 전송하는 신호선에 접속되어 있고,
상기 드레인 영역은,
상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 전원 전위에 접속되어 있는 상기 (1)∼(3) 중 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 제2 반도체 기판은,
상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제2 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
상기 제2 트랜지스터의 상기 멀티 게이트는,
상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 상기 전기 신호를 전송하는 신호선에 접속되어 있는 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(6) 상기 제1 트랜지스터는, 상기 광전 변환 소자로부터 출력되는 상기 전기 신호를 증폭하는 증폭 트랜지스터이고,
상기 제2 트랜지스터는, 상기 증폭 트랜지스터의 상기 멀티 게이트의 전위를 전원 전위로 리셋하는 리셋 트랜지스터인 상기 (5)에 기재된 고체 촬상 소자.
(7) 상기 제2 반도체 기판은,
상기 증폭 트랜지스터에서 증폭된 상기 전기 신호를 상기 신호선에 전송하는지의 여부를 선택하는 선택 트랜지스터를 구비하는 상기 (6)에 기재된 고체 촬상 소자.
(8) 상기 제2 반도체 기판과 대향하도록 상기 제1 반도체 기판과는 반대측에 배치되는 제3 반도체 기판을 구비하고,
상기 제3 반도체 기판은,
상기 증폭 트랜지스터에서 증폭된 상기 전기 신호를 상기 신호선에 전송하는지의 여부를 선택하는 선택 트랜지스터를 구비하는 상기 (6)에 기재된 고체 촬상 소자.
(9) 상기 제1 반도체 기판은,
상기 광전 변환 소자로부터 출력되는 상기 전기 신호를 상기 증폭 트랜지스터에 전송하는 전송 트랜지스터를 구비하는 상기 (6)∼(8) 중 어느 하나에 기재된 고체 촬상 소자.
(10) 고체 촬상 소자와,
피사체로부터의 입사광을 취입하여 상기 고체 촬상 소자의 촬상면상에 결상시키는 광학계와,
상기 고체 촬상 소자로부터의 출력 신호에 대해 처리를 행하는 신호 처리 회로를 구비하고,
상기 고체 촬상 소자는,
광전 변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전을 갖는 제1 반도체 기판과,
제1 반도체 기판에 대향하는 제2 반도체 기판을 구비하고,
상기 제2 반도체 기판은,
상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제1 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 플로팅 디퓨전에 접속되어 있는 영상 기록 장치.
100: 고체 촬상 소자 200, 300, 400: 적층체
201, 301, 401: 기판 203: 광전 변환 소자
204: HAD 220: 전송 트랜지스터
221: FD 221c, 312c, 322c, 323c, 331c: 콘택트
310: 증폭 트랜지스터 311, 321, 331: 소스 영역
312, 322, 332: 드레인 영역 313: 게이트 전극
313d: 배선 320: 리셋 트랜지스터
330: 선택 트랜지스터

Claims (10)

  1. 광전 변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전을 갖는 제1 반도체 기판과,
    상기 제1 반도체 기판에 대향하는 제2 반도체 기판을 구비하고,
    상기 제2 반도체 기판은,
    상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
    상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제1 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
    상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 플로팅 디퓨전에 접속되어 있고,
    상기 제2 반도체 기판은,
    상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 소스 영역과,
    상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 드레인 영역을 구비하고,
    상기 소스 영역은,
    상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 상기 전기 신호를 전송하는 신호선에 접속되어 있고,
    상기 드레인 영역은,
    상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 전원 전위에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 멀티 게이트와 상기 플로팅 디퓨전의 대향면끼리를 접속하는 콘택트를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  3. 제1항에 있어서,
    상기 제2 반도체 기판은,
    상기 제1 반도체 기판에 대향하는 측에 소스 영역을 포함하는 제2 트랜지스터를 구비하고,
    상기 제1 트랜지스터의 상기 멀티 게이트는, 상기 제2 트랜지스터의 상기 소스 영역에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 반도체 기판은,
    상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
    상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제2 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
    상기 제2 트랜지스터의 상기 멀티 게이트는,
    상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 상기 전기 신호를 전송하는 신호선에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제5항에 있어서,
    상기 제1 트랜지스터는, 상기 광전 변환 소자로부터 출력되는 상기 전기 신호를 증폭하는 증폭 트랜지스터이고,
    상기 제2 트랜지스터는, 상기 증폭 트랜지스터의 상기 멀티 게이트의 전위를 전원 전위로 리셋하는 리셋 트랜지스터인 것을 특징으로 하는 고체 촬상 소자.
  7. 제6항에 있어서,
    상기 제2 반도체 기판은,
    상기 증폭 트랜지스터에서 증폭된 상기 전기 신호를 상기 신호선에 전송하는지의 여부를 선택하는 선택 트랜지스터를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  8. 제6항에 있어서,
    상기 제2 반도체 기판과 대향하도록 상기 제1 반도체 기판과는 반대측에 배치되는 제3 반도체 기판을 구비하고,
    상기 제3 반도체 기판은,
    상기 증폭 트랜지스터에서 증폭된 상기 전기 신호를 상기 신호선에 전송하는지의 여부를 선택하는 선택 트랜지스터를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  9. 제6항에 있어서,
    상기 제1 반도체 기판은,
    상기 광전 변환 소자로부터 출력되는 상기 전기 신호를 상기 증폭 트랜지스터에 전송하는 전송 트랜지스터를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  10. 고체 촬상 소자와,
    피사체로부터의 입사광을 취입하여 상기 고체 촬상 소자의 촬상면상에 결상시키는 광학계와,
    상기 고체 촬상 소자로부터의 출력 신호에 대해 처리를 행하는 신호 처리 회로를 구비하고,
    상기 고체 촬상 소자는,
    광전 변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전을 갖는 제1 반도체 기판과,
    제1 반도체 기판에 대향하는 제2 반도체 기판을 구비하고,
    상기 제2 반도체 기판은,
    상기 제2 반도체 기판의 두께 방향으로 늘어나는 채널과,
    상기 제2 반도체 기판의 두께 방향으로 늘어나고, 상기 채널을 끼워 넣는 멀티 게이트를 구비하는 제1 트랜지스터를 상기 제1 반도체 기판에 대향하는 측에 구비하고,
    상기 제1 트랜지스터의 상기 멀티 게이트는 상기 플로팅 디퓨전에 접속되어 있고,
    상기 제2 반도체 기판은,
    상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 소스 영역과,
    상기 제2 반도체 기판의 일방의 면측부터 타방의 면측에 도달하는 드레인 영역을 구비하고,
    상기 소스 영역은,
    상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 상기 전기 신호를 전송하는 신호선에 접속되어 있고,
    상기 드레인 영역은,
    상기 제2 반도체 기판의 상기 제1 반도체 기판과 대향하는 면과는 반대의 면측부터 전원 전위에 접속되어 있는 것을 특징으로 하는 영상 기록 장치.
KR1020217015504A 2018-12-13 2019-11-14 고체 촬상 소자 및 영상 기록 장치 KR102692675B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018233437 2018-12-13
JPJP-P-2018-233437 2018-12-13
PCT/JP2019/044659 WO2020121725A1 (ja) 2018-12-13 2019-11-14 固体撮像素子および映像記録装置

Publications (2)

Publication Number Publication Date
KR20210101212A KR20210101212A (ko) 2021-08-18
KR102692675B1 true KR102692675B1 (ko) 2024-08-07

Family

ID=71076870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015504A KR102692675B1 (ko) 2018-12-13 2019-11-14 고체 촬상 소자 및 영상 기록 장치

Country Status (6)

Country Link
US (2) US11984466B2 (ko)
EP (1) EP3896723A4 (ko)
JP (1) JP7399105B2 (ko)
KR (1) KR102692675B1 (ko)
CN (1) CN112889147A (ko)
WO (1) WO2020121725A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116057687A (zh) * 2020-10-16 2023-05-02 索尼半导体解决方案公司 成像装置和电子设备
US20230411429A1 (en) * 2020-10-23 2023-12-21 Sony Semiconductor Solutions Corporation Imaging device and light-receiving element
WO2022107512A1 (ja) * 2020-11-17 2022-05-27 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
CN114792701A (zh) * 2021-01-24 2022-07-26 张葳葳 一种主动驱动无机发光二极管显示和照明器件及其制作方法
WO2022163346A1 (ja) * 2021-01-26 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2023030996A (ja) * 2021-08-24 2023-03-08 ソニーセミコンダクタソリューションズ株式会社 情報処理装置
WO2024004431A1 (ja) * 2022-06-29 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
EP3955303A3 (en) * 2009-12-26 2022-05-11 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP2012191060A (ja) * 2011-03-11 2012-10-04 Sony Corp 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器
TWI577001B (zh) 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR20140113633A (ko) * 2011-12-19 2014-09-24 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2015032687A (ja) 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
US9443900B2 (en) * 2014-08-25 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Pixel with multigate structure for charge storage or charge transfer
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9812555B2 (en) * 2015-05-28 2017-11-07 Semiconductor Components Industries, Llc Bottom-gate thin-body transistors for stacked wafer integrated circuits
KR20170084519A (ko) 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서
US11044387B2 (en) 2017-03-24 2021-06-22 Sony Semiconductor Solutions Corporation Stacked imaging device and solid-state imaging apparatus
JP2018185749A (ja) 2017-04-27 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
CN108878462B (zh) * 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机系统
US10574912B2 (en) * 2018-03-22 2020-02-25 Semiconductor Components Industries, Llc Method and apparatus for an image sensor capable of simultaneous integration of electrons and holes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器

Also Published As

Publication number Publication date
EP3896723A1 (en) 2021-10-20
US20220059595A1 (en) 2022-02-24
JP7399105B2 (ja) 2023-12-15
US20240258355A1 (en) 2024-08-01
TW202029488A (zh) 2020-08-01
WO2020121725A1 (ja) 2020-06-18
US11984466B2 (en) 2024-05-14
KR20210101212A (ko) 2021-08-18
CN112889147A (zh) 2021-06-01
JPWO2020121725A1 (ja) 2021-11-04
EP3896723A4 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
KR102692675B1 (ko) 고체 촬상 소자 및 영상 기록 장치
TWI806909B (zh) 攝像裝置
CN112655198B (zh) 摄像装置和电子设备
JP7472032B2 (ja) 撮像素子および電子機器
WO2020189534A1 (ja) 撮像素子および半導体素子
WO2020100577A1 (ja) 固体撮像装置および電子機器
JP7541971B2 (ja) 撮像装置
CN112868102A (zh) 固态摄像元件和摄像装置
WO2020179494A1 (ja) 半導体装置および撮像装置
KR20230138460A (ko) 광전 변환 소자 및 전자 기기
CN113228230A (zh) 摄像装置
KR102720386B1 (ko) 촬상 소자 및 전자 기기
TWI852956B (zh) 固體攝像元件及影像記錄裝置
TWI853847B (zh) 固態攝像裝置及電子機器
KR20240155373A (ko) 촬상 소자 및 전자 기기
KR20240088707A (ko) 광 검출 소자 및 광 검출 장치
CN113940058A (zh) 摄像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right