CN107180842A - 场效应晶体管及其制造方法、固态成像装置和电子设备 - Google Patents

场效应晶体管及其制造方法、固态成像装置和电子设备 Download PDF

Info

Publication number
CN107180842A
CN107180842A CN201710337810.XA CN201710337810A CN107180842A CN 107180842 A CN107180842 A CN 107180842A CN 201710337810 A CN201710337810 A CN 201710337810A CN 107180842 A CN107180842 A CN 107180842A
Authority
CN
China
Prior art keywords
fin area
effect transistor
gate electrode
field
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710337810.XA
Other languages
English (en)
Other versions
CN107180842B (zh
Inventor
吉田慎
吉田慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107180842A publication Critical patent/CN107180842A/zh
Application granted granted Critical
Publication of CN107180842B publication Critical patent/CN107180842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根据本公开，可将场效应晶体管的栅电极进一步微细化。所述场效应晶体管包括：基板；构造成形成在所述基板上且具有鳍区的半导体层，而源区和漏区形成在所述鳍区的两端处；和构造成具有凸部的栅电极，所述凸部局部地接触所述鳍区的至少两面。

Description

场效应晶体管及其制造方法、固态成像装置和电子设备
本申请是申请日为2012年3月12日、申请号为201210063615.X且发明名称为“场效应晶体管及其制造方法、固态成像装置和电子设备”的发明申请的分案申请。
技术领域
本公开涉及场效应晶体管、场效应晶体管制造方法、固态成像装置和电子设备。
背景技术
近年来，半导体制造技术的不断改进有目共睹。由于在普通的平面型晶体管结构中所已知的短沟道效应，这已引起渐增的截止电流(off-current)的问题。作为对于此问题的对策，已着手研究实现所谓的多栅结构。这是设计成利用增强栅电极的静电控制能力的三维沟道区从而抑制所述短沟道效应的一种结构。下面参考图17至图18B说明平面型晶体管结构与所述多栅结构之间的主要差别。图17示出一种典型的平面型场效应晶体管，图18A和图18B示出一种具有鳍结构的场效应晶体管，该鳍结构是所述多栅结构的一个示例。
图17所示的平面型场效应晶体管包括：硅基板330；形成在硅基板330上的栅电极332，而栅绝缘膜331夹置在该两者之间；和形成在硅基板330上的源区333和漏区334，而栅电极332夹置在该两者之间。
当电场施加自平面型场效应晶体管的栅电极332时，与所施加电场的幅值相对应的电流流过该晶体管。
图18A是鳍结构场效应晶体管的透视图，图18B是此鳍结构场效应晶体管的截面图。
该鳍结构场效应晶体管大体具有：形成在基板(未示出)上的绝缘层340；和具有源区341和漏区342的SOI层，而鳍区343夹置在该两者之间在绝缘层340上。此外，该鳍结构场效应晶体管具有以包围鳍区343的方式形成的栅电极344，使得电场可沿两个方向施加到该栅电极，如图18B所示。
以上的鳍结构场效应晶体管，因为提供比仅沿一个方向施予电场的平面型场效应晶体管更好的控制电流的能力，所以可抑制短沟道效应。
除以上概述的鳍结构之外，所述多栅结构的示例包括：三栅结构，其中，沿三个方向施加电场；以及纳米线(nanowire)结构，其中鳍区被完全覆以栅电极，如S.Bangsaruntip等人在IEDM Tech.Dig.,p.297,(2009)中所公开的。
发明内容
平面型场效应晶体管具有它的形成在平面型表面上的栅电极，而多栅结构场效应晶体管具有它的形成在由基板和鳍区所构成的凹凸表面上的栅电极。所述凹凸表面的存在使得多栅结构场效应晶体管的栅电极难以被精细地制造。
本公开鉴于以上情形而进行，并且本公开提供一种设计成使得它的栅电极可被精细地制造的场效应晶体管，以及这种晶体管的制造方法。
本公开还提供一种配备有这种场效应晶体管的固态成像装置，以及一种装备有这种固态成像装置的电子设备。
根据本公开一个实施例，提供一种场效应晶体管，包括：基板；半导体层，构造成形成在该基板上且具有在基板上形成的鳍区，而源区和漏区形成在所述鳍区的两端处；和构造成具有凸部的栅电极，所述凸部局部地接触所述鳍区的至少两面。
因为所述栅电极具有所述凸部，所以可进一步微细化与所述鳍区接触的所述栅电极。
根据本公开另一实施例，提供一种场效应晶体管，包括：基板；半导体层，构造成形成在所述基板上且具有鳍区，在所述鳍区的两端处形成源区和漏区；和栅电极，构造成具有凸部，其中，所述栅电极的所述凸部局部地接触所述鳍区的除与基板接触的底面之外的三面，而栅绝缘膜夹置在所述凸部与所述鳍区之间。
根据本公开另外一个实施例，提供一种场效应晶体管制造方法，包括：制造半导体层，所述半导体层具有形成在基板上的鳍区，而源区和漏区形成在所述鳍区的两端处；制造关于所述半导体层具有蚀刻选择比的膜，使得所述膜接触所述鳍区的至少两面；制造开口，使得所述膜的所述鳍区的至少两面被局部暴露；和制造与所述鳍区接触的栅电极，而所述膜夹置在该两者之间。
根据本公开另外一个实施例，提供一种场效应晶体管制造方法，包括：制造形成在基板上的半导体层，所述半导体层具有鳍区，而源区和漏区形成在所述鳍区的两端处；制造关于所述半导体层具有蚀刻选择比的膜，使得所述膜接触所述鳍区的除与基板接触的底面之外的三面；制造开口，使得所述鳍区的除与基板接触的底面之外的三面被局部暴露；和制造与所述鳍区接触的栅电极，而所述膜夹置在所述鳍区与所述栅电极之间。
根据本公开又一实施例，提供一种固态成像装置，包括：构造成通过接收入射光和进行光电变换从而产生信号电荷的像素部；和构造成输出所述信号电荷的外围电路；其中，所述像素部和所述外围电路两者中的至少任一者具有以上概述的场效应晶体管。
根据本公开再一实施例，提供一种电子设备，包括：以上概述的固态成像装置、光学透镜和信号处理电路。
根据如以上概述而实施的本公开，可进一步微细化具有所述多栅结构的场效应晶体管的栅电极。
附图说明
图1A、图1B和图1C是示出作为本公开第一实施例的场效应晶体管的示意视图；
图2A、图2B和图2C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图3A、图3B和图3C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图4A、图4B和图4C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图5A、图5B和图5C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图6A、图6B和图6C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图7A、图7B和图7C是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图8A、图8B、图8C、图8D和图8E是示出作为第一实施例的场效应晶体管的制造过程的示意视图；
图9是作为第一实施例的场效应晶体管的放大视图；
图10A、图10B、图10C、图10D和图10E是示出结合了第一实施例的第一变形例的一种固态成像装置的制造过程的示意视图：
图11A，11B和11C是示出作为本公开第二实施例的场效应晶体管的示意视图；
图12A、图12B和图12C是示出作为第二实施例的场效应晶体管的制造过程的示意视图；
图13A、图13B和图13C是示出作为第二实施例的场效应晶体管的制造过程的示意视图；
图14A、图14B和图14C是示出作为第二实施例的场效应晶体管的制造过程的示意视图；
图15是示出作为本公开第三实施例的固态成像装置的示意视图；
图16是示出作为本公开第四实施例的电子设备的示意视图；
图17是示出平面型场效应晶体管的示意视图；和
图18A和图18B是示出鳍结构场效应晶体管的示意视图。
具体实施方式
(第一实施例)
图1A、图1B和图1C是示出作为本公开第一实施例的场效应晶体管1的示意视图。以下是作为所述多栅结构的一个示例的具有纳米线结构的场效应晶体管1的说明。
图1A是场效应晶体管1的平面视图。图1B是沿图1A中分割线A-A’取得的截面图。图1C是沿图1A中分割线B-B’取得的截面图。
图1A至1C示出的场效应晶体管1由SOI基板10、绝缘膜(BOX层)11和SOI层12依此顺序层叠而构成。
SOI层12是具有鳍区13、而源区14和漏区15形成在该鳍区的两端处的半导体层。
栅电极17局部地接触鳍区13，而栅绝缘膜16夹置在该两者之间，使得鳍区13的至少两面(在此示例中为4个面)被栅电极17包围。
SOI层12的鳍区13具有比源区14或漏区15在行厚度(line thickness)上较小的纳米线结构。鳍区13具有第一接线部(wire portion)131和第二接线部132，所述第一接线部131接触栅电极17，而栅绝缘膜16夹置在该两者之间，所述第二接线部132离栅电极17有间隙且不与之接触。第一接线部131比第二接线部132的厚度小。
与栅电极17相接触的鳍区13的区域，即，第一接线部131，称为沟道区。该沟道区的沟道长度大致等于第一接线部131。
绝缘膜11具有对应于鳍区13的下侧而形成的凹部121。栅电极17也可按包围鳍区13的方式形成在凹部121内。栅电极17具有包围鳍区13的圆形内周边。
栅电极17具有与鳍区13的第一接线部131接触的凸部171，而栅绝缘膜16夹置在该两者之间。凸部171定位成在包围鳍区13的整个内周边上以向内侧突起的方式(即向该内周边的圆形截面形状的中心)沿它的行方向(line direction)(图B中横向)近似在第一接线部131的中间处。
凸部171具有近似渐细的形状，该渐细形状在第一接线部131侧(即内侧)的宽度小于在栅电极17侧的宽度。即，栅电极17具有渐细的形状，使得它与鳍区13的第一接线部131接触的第一面的宽度L1小于对立于该第一面的它的第二面的宽度L2(L1<L2)。通过使凸部171布置在位，栅电极17与鳍区13接触在比栅电极17的行厚度更窄的区域中。
以下参考图2A至图7C说明场效应晶体管1的制造方法。图2A、图3A、图4A、图5A、图6A和图7A是场效应晶体管1的制造过程的平面视图。图2B、图3B、图4B、图5B、图6B和图7B是沿图1A中分割线A-A’取得的截面图。图2C、图3C、图4C、图5C、图6C和图7C是沿图1A中分割线B-B’取得的截面图。
首先，如图2A、图2B和图2C所示，在SOI层10上形成绝缘膜11。然后，使用光刻/干蚀刻技术以形成SOI层12，该SOI层12具有在绝缘膜11上形成的、宽度大致相同于第二接线部132的宽度的矩形鳍区13，并且源区14和漏区15形成在鳍区13的两端处。
如图3A、图3B和图3C所示，通过使用稀释的氢氟酸(DHF)进行等向蚀刻从而去除与鳍区13接触的绝缘膜11，由此在绝缘膜11中形成凹部121。此处理暴露鳍区13的周边。虽然运用DHF的湿蚀刻处理在此被用作形成与第一实施例有关的凹部121的一种方式，但是这在本公开中不是限制性的。如另外一个示例，可采用在等向蚀刻条件下的干蚀刻以形成该凹部121。
如图4A、图4B和图4C所示，在SOI层12的被暴露表面上形成由SiN制成的膜18(下文称为SiN膜)。虽然SiN在此引用为用以形成与第一实施例有关的膜18的材料，但是这在本公开中不是限制性的。也可采用关于硅例如SOI层12具有适当的蚀刻选择比的其它适合的材料，例如SiO或SiON。此外，SiN膜18无需是单层；膜18可以是由在该处层叠的SiN和SiO层形成的膜。
SiN膜18可典型地形成在以下条件下：采用气体例如SiH4、NH3和H2，RF功率范围从100W至3000W，并且压力范围从0.001托(Torr)至50托。当这些膜成形条件在控制膜应力中得以遵行时，应力可被施加到鳍区13以便有助于载流子迁移经过鳍区13。具体地，如果该SOI层的Si表面是Si(100)表面并且如果场效应晶体管1是N型晶体管，则SiN膜18以使得拉伸应力沿平行于电流方向施加到鳍区13的这种方式形成。如果场效应晶体管1是P型晶体管，则SiN膜18以使得压缩应力沿平行于电流方向施加到鳍区13的这种方式形成。
然后，如图5A、图5B和图5C所示，在SiN膜18上形成具有开口的光致抗蚀剂19。利用光致抗蚀剂19作为掩模，干蚀刻SiN膜18以形成暴露鳍区13的周边的开口部20(见图5B)。此光致抗蚀剂干蚀刻处理可利用例如CHxFy、NFx和O2在有益于产生沉积的条件下例如至少100mTorr的高压和从0W至50W范围的低偏压(bias)条件下执行。
以下参考图8A至图8E说明在SiN膜18中形成开口部20的详细过程。图8A是在形成开口部20之前生效的场效应晶体管1的平面视图。图8B是沿图1A中分割线A-A’取得的截面图。图8C至图8E沿图1A中分割线B-B’取得的截面图且示出干蚀刻过程。
如图8A至图8C所示，光致抗蚀剂19得以形成，而设置开口部20的所在处除外。因为紧接鳍区13下方的光致抗蚀剂19无法暴露于光，所以绝缘膜11上的光致抗蚀剂19被保留而不去除。
虽然光致抗蚀剂19余留在绝缘膜11与鳍区13之间，但是在该干蚀刻处理期间通过侧蚀刻在紧接鳍区13下方的SiN膜18中形成开口部20，如图8D和图8E所示。
返回到图5A至图5C，通过以上说明的过程而形成的开口部20具有向鳍区13变得较窄的渐细形状，如图5B的截面图所示。开口部20的形状确定场效应晶体管1的沟道长度。该沟道长度将在后面详细讨论。
于是，光致抗蚀剂19被去除，如图6A至图6C所示。此后，执行氢气中退火处理和氧化处理以局部地光滑鳍区13的周边，由此鳍区13在厚度上局部制成较小。鳍区13的薄化部分成为第一接线部131，而余下的成为第二接线部132。
该氢退火处理例如可在800℃在氢气环境中施行。该氧化处理例如可在1000℃在氧气环境中执行。也可不诉诸于上述技术，而利用低损伤湿处理或化学干蚀刻(CDE)薄化鳍区13。
栅绝缘膜16和栅电极17形成在SiN膜18的表面上和第一接线部131的表面上，如图7A至图7C所示。因为当开口部20形成在SiN膜18中时沟道长度被确定，所以在制造该栅时不要求精细的图案。
用于制造栅绝缘膜16的材料可以是氧化物例如硅、铪、钽、钛、锆、镧和铝。用于形成栅电极17的材料可以是金属例如多晶硅、氮化钛和氮化钽。栅电极17可利用以良好的覆盖性为特征的化学气相沉积(CVD)或原子层沉积(ALD)而形成。
SiN膜18然后被去除。这提供图1A至图1C所示的场效应晶体管1。用于形成触头和接线的过程与传统制造中的那些相同，因此下文将不讨论。
以下参考图9详细说明沟道长度。图9是图5B中所示出的开口部20的放大视图。
如果假定：LPR代表光致抗蚀剂19所确定的行厚度(即，光致抗蚀剂19的开口的宽度)，LCHN代表沟道长度，以及α(°)代表SiN膜中开口部20的渐细角度，则以下表达式(1)属实：
LCHN＝LPR-2×(SiN膜18的膜厚度/tanα)…(1)
如上所说明，当渐细状开口部20形成在SiN膜18中时，可使得沟道长度LCHN小于光致抗蚀剂19所确定的行厚度LPR。例如，如果SiN膜的膜厚度是100nm并且圆锥角α是80°，则当光致抗蚀剂19所确定的线厚度扩大到43.3nm时沟道长度LCHN制得为10nm。即，即使当光致抗蚀剂19的开口宽时，沟道长度LCHN也能制成比以前较小。
根据上述第一实施例的场效应晶体管，通过将栅电极17的一部分形成在凸部171中，从而与鳍区13接触的栅电极17能制成较小。
另外，当形成栅电极17时，鳍区13被覆以SiN膜18。这可赋予鳍区13抵抗蚀刻损伤，这帮助抑制电流泄漏和可归因于蚀刻损伤的界面态的增加。当覆以SiN膜18时，鳍区13受到保护而免于诸如接线被断开等图案化破坏。此外，鳍区13形成为使得与栅电极17接触的第一接线部131比第二接线部132在厚度上较小。换句话说，所述纳米线结构中的鳍区13形成为使得，沿所述接线部的行方向局部地配备厚度小于第二接线部132的第一接线部131。这转而使得被微细化到极致的鳍区13的那些部分得以减小，由此鳍区13的图案化破坏得以抑制。
关于上述第一实施例，示出SiN膜18在栅电极17已形成之后被去除。或者SiN膜18可被保留而不去除。如果SiN膜18被完好地保留，则SiN膜18的膜应力可被控制以便将应力施加到所述沟道区，由此促进载流子的迁移。
(第一变形例)
利用以上第一实施例，用于在SiN膜18中提供开口部20的方法示出为光致抗蚀剂干蚀刻。或者，可采用涉及使用低温氧化膜的抗收缩技术。下面参考图10A至图10E说明如何应用此技术。
如图10A所示的、用于在SiN膜18上形成光致抗蚀剂19的过程与图5A至图5C所表示的那些相同。利用此第一变形例，在低温下在光致抗蚀剂19上形成氧化膜21(图10B)。该氧化膜21然后被深蚀刻(etch back)以形成比光致抗蚀剂19的开口小的开口部22(图10C)。
利用光致抗蚀剂19和氧化膜21作为掩模，干蚀刻该SiN膜18以在其中形成开口部20(图10D)。因为紧接鳍区13下方的光致抗蚀剂19无法暴露于光，如图10B和图10C所示，所以绝缘膜11上的光致抗蚀剂19中没有开口。因此，不形成氧化膜21或开口部22。然而，如上所说明的，在所述干蚀刻处理期间采用侧蚀刻以在紧接鳍区13下方的SiN膜18中形成开口部20。
虽然在形状上不是渐细的，但是，由于氧化膜21的使用，所以SiN膜18的开口部20可按小于光致抗蚀剂19的开口的这一方式形成在SiN膜18中。
(第二实施例)
以下是作为本公开第二实施例的场效应晶体管2的说明。第二实施例的场效应晶体管2具有与第一实施例的纳米线结构不同的鳍结构。在后续的描述中，大致相同于第一实施例的部件以相同的附图标记指定，并且省略对它们的说明。
图11A是作为第二实施例的场效应晶体管2的平面视图。图11B是沿图11A中分割线A-A’取得的场效应晶体管2的截面图。图11C是沿图11A中分割线B-B’取得的场效应晶体管2的截面图。
场效应晶体管2具有硅基板23和形成在硅基板23上的SOI层24。SOI层24是具有鳍区25、并且源区14和漏区15形成在该鳍区25的两端处的半导体层。
场效应晶体管2包括具有凸部172的栅电极17，该凸部172局部地接触鳍区25的至少两面，而栅绝缘膜16夹置在该两者之间。凸部172是制造成在SOI层24侧上的向下逐渐减小的突起。
因为场效应晶体管2具有所述鳍结构，所以电场如上述地沿至少两个方向施加到所述鳍结构。因此，栅电极17接触电场所施加到的鳍区25的至少两面，而栅绝缘膜16夹置在该两者之间。利用第二实施例，栅电极17接触鳍区25的三面，而栅绝缘膜16夹置在该两者之间，而与硅基板23接触的鳍区25的底面除外。
利用第二实施例，栅电极17的凸部172接触鳍区25。这意味着栅电极17与鳍区25接触在比源区14与漏区15之间的宽度更小的部分处。即，凸部172的渐细状顶端具有比源区14与漏区15之间的尺度更小的尺寸。具体地，栅电极17的凸部172被逐渐细化使得它与鳍区13接触的第一面的宽度L1小于对立于该第一面的它的第二面的宽度L2(L1<L2)。栅电极17以它的凸部172局部地接触SOI层24中的夹置在源区14与漏区15之间的鳍区25。
以下参考图12A至图14C说明用于制造场效应晶体管2的过程。图12A、图13A和图14A是在处理中的场效应晶体管2的平面视图。图12B、图13B和图14B是各自沿图11A中分割线A-A’取得的截面图。图12C、图13C和图14C各自沿图11A中分割线B-B’取得的截面图。
在硅基板23上，如图12A至图12C所示，利用光刻/干蚀刻技术以这样一种方式形成SOI层24，使得它包括矩形的鳍区25以及形成在该鳍区25的两端处的源区14和漏区15。
如图13A至图13C所示，SiN膜18形成在鳍区25上。然后，在SiN膜18上形成具有开口的光致抗蚀剂19。利用光致抗蚀剂19作为掩模，以使得鳍区25的至少两面被局部暴露的这种方式干蚀刻SiN膜18以形成开口部20。与第一实施例一样，开口部20是渐细状的。
在光致抗蚀剂19被去除之后，形成栅绝缘膜16和栅电极17。因为渐细状开口部20形成在SiN膜18中，所以栅电极17具有对应于开口部20的形状所形成的渐细的凸部172。在栅电极17形成之后，SiN膜18被去除以提供图11A至图11C所示的场效应晶体管2。
根据第二实施例的场效应晶体管，如以上说明的，栅电极17局部地形成为凸部172。甚至在具有所述鳍结构的场效应晶体管上，此配置也可将与鳍区25接触的栅电极17微细化。
虽然对于第二实施例，示出SiN膜18在栅电极17已形成之后被去除，但这在本公开中不是限制性的。或者，SiN膜18可被保留而不去除。如果该SiN膜被完好地保留，则SiN膜18的膜应力可被控制以便将应力施加到沟道区，由此略微地促进载流子的迁移。
虽然在图11A至图11C中场效应晶体管2的基板示出为硅基板23，但是SOI基板可取代硅基板23。在此情况下，绝缘膜形成在SOI基板与SOI层之间。
(第三实施例)
下面将场效应晶体管1的一种应用作为第三实施例进行说明。图15是示出利用图1A至图1C所示的场效应晶体管1的一种固态成像装置100的示意视图。图15中的固态成像装置100构成如下：由硅制成的基板111、具有排列在基板111上的多个像素112的像素部113、垂直驱动电路114、列信号处理电路115、水平驱动电路116、输出电路117和控制电路118。除像素部113外，所述电路例如垂直驱动电路114、列信号处理电路115、水平驱动电路116、输出电路117和控制电路118可统称为外围电路。像素部113接收入射光并且进行光电变换以产生信号电荷。该外围电路输出由像素部113产生的信号电荷。
像素部113具有呈二维阵列规则配置的多个像素112。像素部113由两个区构成：有效像素区，实际地接收入射光、经由光电变换将之转变成信号电荷、放大以此产生的信号电荷、并且将放大的信号电荷转送到列信号处理电路115；和黑基准像素区(未示出)，输出用作黑电平基准的光学黑。该黑基准像素区通常沿该有效像素区的外周形成。
各像素112可通常地由光电变换元件(例如光电二极管，未示出)和多个像素晶体管(未示出)构成。多个像素112呈二维阵列规则地配置在基板11上。该多像素晶体管可由转移晶体管、复位晶体管、选择晶体管和放大器晶体管所组成的四个晶体管构成；或者可由所述四个晶体管减去选择晶体管所组成的三个晶体管构成。具有图1A至图1C所示的纳米线结构的场效应晶体管1用作这些晶体管的每一个。
基于垂直同步信号、水平同步信号和主时钟信号，控制电路118产生时钟和控制信号，从而用作垂直驱动电路114、列信号处理电路115和水平驱动电路116进行工作的基准。利用该时钟和控制信号，控制电路118控制垂直驱动电路114、列信号处理电路115和水平驱动电路116。
垂直驱动电路114，通常由移位寄存器所构成，沿垂直方向顺序地且选择性地按行增量的方向对像素112进行扫描。垂直驱动电路114基于与各像素112的光电变换元件所接收的光量成比例地产生的信号电荷，从而将像素信号经由垂直信号线119供给到对应的列信号处理电路115。
列信号处理电路115可为例如像素112的各列安置。这样，列信号处理电路115根据来自黑基准像素区的信号，把按像素列从各行像素112输出的信号执行这种信号处理例如去噪和信号放大。在各列信号处理电路115的输出级中，将水平选择开关(未示出)设置在电路115与水平信号线120之间。
水平驱动电路116可例如由构成。水平驱动电路116通过顺序地输出水平扫描脉冲从而一列接一列地选择列信号处理电路115。以此方式，水平驱动电路116使各列信号处理电路115将它的像素信号输出到水平信号线120上。
输出电路117对从列信号处理电路115经由水平信号线120顺序供给的像素信号执行信号处理，并且将处理后的像素信号输出到外部设备(未示出)。
所述外围电路的至少一部分例如水平选择开关和水平驱动电路116所拥有的晶体管各由图1所示的具有纳米线结构的场效应晶体管1构成。
如上述，固态成像装置100具有由图1所示场效应晶体管1构成的电路。因为所述电路由所包含的栅电极被制造得比以前更小的场效应晶体管构成，所以可增强电路控制能力和场效应晶体管可提供的其它特征。这转而改善固态成像装置100的性能。
以上将一种CMOS固态成像装置作为固态成像装置100的一个示例进行了说明。或者，显然地，CCD固态成像装置的电路也可利用图1A至图1C所示的场效应晶体管1而有效地实现。
前面的示例示出固态成像装置100配备有第一实施例的场效应晶体管1。或者，固态成像装置100可设置有第二实施例的或第一变形例的场效应晶体管。
(第四实施例)
接下来参考图16将固态成像装置100的一种应用作为本公开第四实施例进行说明。图16示出固态成像装置100如何应用于电子设备400。电子设备400的示例包括数字静态相机、与移动电话或其它便携装置附接的相机、扫描器和观测相机。在后续的说明中，假定电子设备400是数字静态相机。
作为第四实施例的电子设备400的构成如下：固态成像装置100、光学透镜210、快栅装置211、驱动电路212和信号处理电路213。
光学透镜210使来自物体的光(入射光)在固态成像装置100的成像平面上形成图像。这使得固态成像装置100能够在预定时间段中在内部积累信号电荷。
快栅装置211控制固态成像装置100的曝光时间和遮光时间。驱动电路212供给驱动信号用于控制固态成像装置100的转送操作和快栅装置211的快门操作。
基于驱动信号，固态成像装置100将光电变换元件PD中积累的信号电荷输出为电信号。
信号处理电路213执行各种信号处理。即，信号处理电路213处理从固态成像装置100输出的电信号以产生图像信号，并且将所产生的信号输出到存储介质例如存储器或者输出到监视器等(未示出)。
如上所说明的，装备有第一实施例固态成像装置100的第四实施例的电子设备400，增强了光敏性并且由此改善图像信号的图像质量。
虽然前面的示例示出电子设备400配备有第三实施例固态成像装置100，但这在本公开中不是限制性的。替代地，电子设备400可装备有结合了第二实施例的或第一变形例的场效应晶体管的固态成像装置。
虽然前面的描述示出固态成像装置100设置有场效应晶体管1，但这在本公开中不是限制性的。替代地，电子设备400的其它电路例如信号处理电路213可结合第一实施例的、第二实施例的或第一变形例的场效应晶体管。
本领域技术人员应理解，在随附权利要求或其等同技术方案的范围内，根据设计要求和其它因素，可进行各种变型、组合、子组合和变更。
本技术包括于2011年3月11日在日本专利局提交的日本优先权专利申请JP 2011-054467中公开内容所涉及的主题，其全部内容通过引用结合于此。

Claims (8)

1.一种场效应晶体管，包括：
基板；
半导体层，构造成形成在所述基板上且具有鳍区，在所述鳍区的两端处形成源区和漏区；和
栅电极，构造成具有凸部，
其中，所述栅电极的所述凸部局部地接触所述鳍区的除与基板接触的底面之外的三面，而栅绝缘膜夹置在所述凸部与所述鳍区之间。
2.如权利要求1所述的场效应晶体管，其中，所述栅电极的所述凸部具有渐细的形状，使得与所述鳍区接触的所述凸部的第一面比对立于所述第一面的所述凸部的第二面在宽度上小。
3.一种场效应晶体管制造方法，包括：
制造形成在基板上的半导体层，所述半导体层具有鳍区，而源区和漏区形成在所述鳍区的两端处；
制造关于所述半导体层具有蚀刻选择比的膜，使得所述膜接触所述鳍区的除与基板接触的底面之外的三面；
制造开口，使得所述鳍区的除与基板接触的底面之外的三面被局部暴露；和
制造与所述鳍区接触的栅电极，而所述膜夹置在所述鳍区与所述栅电极之间。
4.如权利要求3所述的场效应晶体管制造方法，还包括：
在所述半导体层已被制造之后，通过蚀刻与所述鳍区接触的所述基板进行去除，使得所述鳍区的周边被暴露；和
利用具有所述开口的所述膜作为掩模，局部地蚀刻所述鳍区的所述周边；
其中，所述开口被制造成使得所述鳍区的所述周边被局部暴露。
5.如权利要求3所述的场效应晶体管制造方法，其中，所述开口制造成具有渐细的形状，使得与所述鳍区接触的所述开口的第一面比对立于所述第一面的所述开口的第二面在宽度上小。
6.如权利要求3所述的场效应晶体管制造方法，还包括：
在制造所述栅电极之后，将所述膜全部去除。
7.一种固态成像装置，包括：
构造成通过接收入射光和进行光电变换从而产生信号电荷的像素部；和
构造成输出所述信号电荷的外围电路；
其中，所述像素部和所述外围电路两者中的至少任一者具有场效应晶体管，所述场效应晶体管包括：
基板，
构造成形成在所述基板上且具有鳍区的半导体层，而源区和漏区形成在所述鳍区的两端处，
构造成具有凸部的栅电极，
所述栅电极的所述凸部局部地接触所述鳍区的除与基板接触的底面之外的三面，而栅绝缘膜夹置在所述凸部与所述鳍区之间。
8.一种电子设备，包括：
固态成像装置，包括：
构造成通过接收入射光和进行光电变换从而产生信号电荷的像素部，和
构造成输出所述信号电荷的外围电路，
其中，所述像素部和所述外围电路两者中的至少任一者具有场效应晶体管，所述场效应晶体管包括：
基板，
构造成形成在所述基板上且具有鳍区的半导体层，而源区和漏区形成在所述鳍区的两端处，
构造成具有凸部的栅电极，
所述栅电极的所述凸部局部地接触所述鳍区的除与基板接触的底面之外的三面，而栅绝缘膜夹置在所述凸部与所述鳍区之间；
构造成将所述入射光引导到所述光电变换部的光学透镜；和
构造成处理电信号的信号处理电路。
CN201710337810.XA 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备 Active CN107180842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2011-054467 2011-03-11
JP2011054467A JP2012191060A (ja) 2011-03-11 2011-03-11 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器
CN201210063615.XA CN102683410B (zh) 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210063615.XA Division CN102683410B (zh) 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备

Publications (2)

Publication Number Publication Date
CN107180842A true CN107180842A (zh) 2017-09-19
CN107180842B CN107180842B (zh) 2021-02-05

Family

ID=46794746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710337810.XA Active CN107180842B (zh) 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备
CN201210063615.XA Active CN102683410B (zh) 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210063615.XA Active CN102683410B (zh) 2011-03-11 2012-03-12 场效应晶体管及其制造方法、固态成像装置和电子设备

Country Status (5)

Country Link
US (1) US8604528B2 (zh)
JP (1) JP2012191060A (zh)
KR (3) KR101861857B1 (zh)
CN (2) CN107180842B (zh)
TW (1) TWI447789B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078896A (zh) * 2020-08-20 2022-02-22 豪威科技股份有限公司 具有穿硅鳍片转移门的图像传感器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
CN103928486B (zh) * 2014-05-08 2017-02-15 格科微电子（上海）有限公司 图像传感器及其形成方法
US9748394B2 (en) * 2015-05-20 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a multi-portioned gate stack
KR101834049B1 (ko) 2015-12-29 2018-04-13 전자부품연구원 나노와이어를 이용한 이미지 센서 및 그의 제조방법
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子（上海）有限公司 Cmos图像传感器的双鳍形场效应晶体管
WO2019130963A1 (ja) * 2017-12-26 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、コンパレータ、及び、電子機器
KR102692675B1 (ko) * 2018-12-13 2024-08-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 영상 기록 장치
CN111613583B (zh) 2019-02-25 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
WO2024166562A1 (ja) * 2023-02-10 2024-08-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275010A1 (en) * 2004-06-10 2005-12-15 Hung-Wei Chen Semiconductor nano-wire devices and methods of fabrication
US20050285149A1 (en) * 2004-06-28 2005-12-29 Chang Peter L Methods for forming semiconductor wires and resulting devices
CN1851903A (zh) * 2005-04-22 2006-10-25 韩国科学技术院 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法
US20080188041A1 (en) * 2005-08-17 2008-08-07 Suman Datta Lateral undercut of metal gate in SOI device
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
US20090134454A1 (en) * 2005-06-07 2009-05-28 Nec Corporation Fin-type field effect transistor, semiconductor device and manufacturing process therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174373A (ja) * 1984-09-19 1986-04-16 Nec Corp 微細電極形成方法
EP1711002A3 (en) * 1997-08-15 2011-06-08 Sony Corporation Solid-state image sensor and method of driving same
JP2003174039A (ja) * 2001-09-27 2003-06-20 Murata Mfg Co Ltd ヘテロ接合電界効果トランジスタ
KR100822443B1 (ko) * 2004-06-28 2008-04-16 인텔 코포레이션 반도체 선을 형성하는 방법, 반도체 구조, 장치, 시스템 및메모리
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US20090289304A1 (en) * 2006-04-07 2009-11-26 Koninklijke Philips Electronics Nv Co-integration of multi-gate fet with other fet devices in cmos technology
KR100773565B1 (ko) * 2006-11-15 2007-11-07 삼성전자주식회사 보이드가 한정된 한 쌍의 핀들을 갖는 반도체 소자 및 그제조 방법
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275010A1 (en) * 2004-06-10 2005-12-15 Hung-Wei Chen Semiconductor nano-wire devices and methods of fabrication
US20050285149A1 (en) * 2004-06-28 2005-12-29 Chang Peter L Methods for forming semiconductor wires and resulting devices
CN1851903A (zh) * 2005-04-22 2006-10-25 韩国科学技术院 具有双栅的多位非易失性存储器及其制造方法，以及多位单元操作方法
US20090134454A1 (en) * 2005-06-07 2009-05-28 Nec Corporation Fin-type field effect transistor, semiconductor device and manufacturing process therefor
US20080188041A1 (en) * 2005-08-17 2008-08-07 Suman Datta Lateral undercut of metal gate in SOI device
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078896A (zh) * 2020-08-20 2022-02-22 豪威科技股份有限公司 具有穿硅鳍片转移门的图像传感器
CN114078896B (zh) * 2020-08-20 2023-09-22 豪威科技股份有限公司 具有穿硅鳍片转移门的图像传感器

Also Published As

Publication number Publication date
CN107180842B (zh) 2021-02-05
KR20190020713A (ko) 2019-03-04
KR20180053613A (ko) 2018-05-23
US20120228682A1 (en) 2012-09-13
CN102683410A (zh) 2012-09-19
CN102683410B (zh) 2017-06-09
KR101952072B1 (ko) 2019-02-25
TWI447789B (zh) 2014-08-01
JP2012191060A (ja) 2012-10-04
KR101861857B1 (ko) 2018-05-28
TW201246315A (en) 2012-11-16
US8604528B2 (en) 2013-12-10
KR20120104093A (ko) 2012-09-20

Similar Documents

Publication Publication Date Title
CN102683410B (zh) 场效应晶体管及其制造方法、固态成像装置和电子设备
CN101855725B (zh) 固态摄像组件
US20170309661A1 (en) Solid-state imaging device, method of manufacturing the same, and imaging apparatus
US7405437B2 (en) CMOS image sensor and method for fabricating the same
CN100466279C (zh) Cmos图像传感器及其制造方法
JP2011159758A (ja) 固体撮像装置とその製造方法、並びに電子機器
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
US20080035940A1 (en) Selective smile formation under transfer gate in a CMOS image sensor pixel
US20230246043A1 (en) Semiconductor device and imaging apparatus
US7602034B2 (en) Image sensor and method for forming the same
US20090090943A1 (en) Solid-state imaging device and manufacturing method of the same
JP2011014751A (ja) 固体撮像素子、トランジスタ、トランジスタの製造方法、および電子機器
US7732245B2 (en) Photodiode of CMOS image sensor and method for manufacturing the same
TWI556423B (zh) 影像感測裝置及半導體結構
US9000500B2 (en) Image sensor with doped transfer gate
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
CN217306507U (zh) 像素结构、图像传感器、电子设备
KR100718780B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100943488B1 (ko) 씨모스 이미지 센서의 제조방법
JP2023075602A (ja) 撮像装置及び半導体装置
US20070161144A1 (en) Method for Manufacturing CMOS Image Sensor
CN116936583A (zh) 像素结构及制备方法、图像传感器、电子设备
KR20100032166A (ko) 씨모스 이미지 센서의 제조방법
JP2008300428A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant