TWI420577B - 可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路 - Google Patents

可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路 Download PDF

Info

Publication number
TWI420577B
TWI420577B TW098124470A TW98124470A TWI420577B TW I420577 B TWI420577 B TW I420577B TW 098124470 A TW098124470 A TW 098124470A TW 98124470 A TW98124470 A TW 98124470A TW I420577 B TWI420577 B TW I420577B
Authority
TW
Taiwan
Prior art keywords
gate
electrode
opening
conductor
layer
Prior art date
Application number
TW098124470A
Other languages
English (en)
Other versions
TW201011816A (en
Inventor
Greg Munson Yeric
Marlin Wayne Frederick
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201011816A publication Critical patent/TW201011816A/zh
Application granted granted Critical
Publication of TWI420577B publication Critical patent/TWI420577B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路
本發明係關於積體電路之領域。尤其係本發明更關於製造積體電路之方法及使用局部互連導體的積體電路。
製造及提供由涉及微影、沈積、蝕刻、植入等等之多階段的製程所形成之積體電路係為人已知。在此等製程中之進展已允許裝置幾何尺寸減少從而增加可達到的電路密度及減少成本。近來生產之幾何尺寸已使用具有45nm之特徵大小的裝置。突出之特徵裝置係預期具有32nm繼而為22nm的大小。隨著此等裝置幾何尺寸變小，日漸難以在需要產生所需電路元件之製造期間於積體電路上形成圖案。尤其係，若需要產生包括非直線的形狀之微影形狀(圖案)，則使用其可產生此等形狀之精度及可靠性在生產此等積體電路時係明顯困難。直線的形狀係易於可靠地形成。然而，當產生一用於形成積體電路之電路胞資料庫(circuit cell library)時係難以僅使用直線的形狀製造所需連接及電路。
限制電路元件可在一積體電路上形成之密度的另一因素係參考附圖之第1及2圖說明。第1圖說明一使用在一基材5內之一擴散區域4形成的電晶體2，基材5上係形成藉由一閘極絕緣體層8與擴散區域4分開之一閘極電極6(多晶矽通道)。一源極連接導體10及一汲極連 接導體12作用提供接觸擴散區域4之一源極電極及一汲極電極。閘極電極6係設置有一閘極連接導體14。源極連接導體10、汲極連接導體12及閘極連接導體14皆延伸穿過一絕緣體層16朝向金屬層連接18、20、22。
當製造第1圖中所說明之電晶體2時，正常係在基材5中形成擴散區域4，且接著在擴散區域4上沈積閘極絕緣體層8及閘極電極6。然後，在一源極開口被蝕刻穿過絕緣層16延伸至(reaching)擴散區域4來提供源極接取(access)，在一汲極開口被蝕刻延伸至擴散區域4來提供汲極接取，並在一閘極開口被蝕刻延伸至閘極電極6之上表面以提供閘極接取之前，形成絕緣體層16以覆蓋閘極電極6及擴散區域4。源極開口、汲極開口及閘極開口係接著在一沈積步驟中用連接導體材料(諸如鎢)填充。其後，金屬1(Metal 1)連接18、20、22係在源極連接導體10、汲極連接導體12及閘極連接導體14上形成，以致提供電連接至所關注之積體電路的其他部分。
如第1圖中所說明，為了蝕刻源極開口及汲極開口所需之蝕刻深度係明顯大於蝕刻閘極開口所需之蝕刻深度。用以蝕刻穿過絕緣層16之蝕刻製程將會移除絕緣體層之材料，但將不會移除閘極電極6至任何明顯程度。因此，若閘極開口之對準係精確地在閘極電極6上，則當閘極開口之蝕刻延伸至(reaching)閘極電極6的上表面時其將停止。源極開口及汲極開口之蝕刻將持續直到延伸至擴散區域4之表面。然而，若閘極開口之蝕刻的對 準不足夠精確，則可能閘極開口可持續向下延伸至閘極電極6之側面及延伸至擴散區域4。在此情況下，當閘極連接導體14係接著在閘極開口中沈積時，其將會產生一通過閘極絕緣體層呈現電晶體2不操作之短路。應瞭解到，在一含有數百萬電晶體之現代積體電路中，若僅此等電晶體中少數係不正確地形成，則整體積體電路可能不正確地作用。因此，閘極電極6上之閘極開口的對準係一失效的來源，其習知地藉由第2圖中說明之配置加以克服。第2圖說明第1圖中所示之電晶體2之一平面圖。如第2圖中所說明，閘極開口及其後形成之閘極連接導體14係偏移以致其不覆蓋擴散區域4。因此，閘極開口之蝕刻中的任何失準可能造成形成過度深的閘極開口，但此閘極開口將不被蝕刻延伸至擴散區域4且因此不可能產生一通過閘極絕緣層8之短路。因此，當形成用於積體電路之電路胞(circuit cell)時的一共同設計規則係其中將形成閘極連接之閘極開口必須不覆蓋擴散區域4。雖然此方法避免以上討論的短路問題，但其減少對於最後積體電路內之電路元件的可達到密度。
自一態樣檢視，本發明提供一種製造積體電路之方法，該方法包含以下步驟：在一半導體基材之一擴散區域上形成一閘極電極，其係藉由一閘極絕緣體層與該擴散區域隔開；及至少一局 部互連導體，各局部互連導體分別地形成一源極電極及一汲極電極之一者；在該擴散區域、該閘極電極及該至少一局部互連導體上沈積一上絕緣體層；穿過該上絕緣體層，蝕刻至少一電極開口延伸至該等局部互連導體之一的一上表面；及蝕刻一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少一上表面，該閘極開口之蝕刻係使得該閘極開口具有一不足以達到該擴散區域之最大深度；及沈積一電極連接導體進入至該至少一電極開口之各者及一閘極連接導體進入至該閘極開口。
本技術認知使用一局部互連導體以在一閘極上與形成電極連接導體分開地形成源極及汲極電極之一或兩者具有一些明顯的優點。一第一優點係此配置允許在電路中之純直線的形式的一多更多使用。此等直線的形式係較易於依小幾何尺寸精確地及可靠地製造。此外，需要蝕刻穿過絕緣體層以達到局部互連導體之上表面的電極開口係較淺且深度可與閘極開口的深度相比。此允許各種技術待用於閘極開口及電極開口之蝕刻，使得閘極開口具有一不足以達到電晶體的擴散區域之最大蝕刻深度。依此方法可避免閘極絕緣體層之可能短路且可移除不在擴散層上置放閘極連接的限制。此允許可達到的明顯較高電路密度。
應瞭解到，一形成有一閘極電極之電路元件可依照其 通過絕緣體層以造成一電連接的需要而包含一可變數目的其他電極。在一獨立電晶體之情況下，一源極電極及一汲極電極兩者可能均須被提供具有通過該絕緣體層的連接且因此各自的開口將會穿過該絕緣體層而設置。在諸如雙堆疊電晶體(如兩輸入NAND閘極或兩輸入OR閘極)之其他電路配置中，除了穿過絕緣體層提供至閘極電極之連接以外，在此等元件中之一個別電晶體可能僅需要一具有通過絕緣體層的連接之電極。應瞭解到，對於一些裝置及製造技術，可能需求進一步之接觸，諸如一基材接觸。本技術包含此等其他裝置及製造技術。
閘極電極可佈置在該源極局部互連導體及該汲極局部互連導體間的擴散區域上。此等局部互連導體可用以依改進所關注裝置之速率的方式(如，增加電子移動率)在結構中賦予一應變(如，由於在局部互連導體區域等等中產生之壓縮或拉伸應力)。當閘極電極係佈置在一源極局部互連導體及一汲極局部互連導體間之擴散區域上時此方法運作良好。
雖然不一定需要，但一些具體實施例將提供一或多數電極開口以致覆蓋該擴散區域，因為此亦將傾向於允許達到較高電路密度。
該至少一局部互連導體及該閘極電極可形成為實質上平行之直線的本體(body)以致易於製造。
該至少一局部互連導體可具有一長寬比以致在一實質上平行於該基材之平面中測量，其長度係至少三倍大於 其寬度。
應瞭解到，閘極電極可由各種材料形成。將多晶矽用於閘極電極在許多具體實施例中係合宜。在其他製程中，諸如氮化鈦之材料可用於形成該閘極電極。
依一類似方法，局部互連導體可由各種不同材料形成且鎢係一供使用的合宜材料。在一些具體實施例中，諸如氮化鈦或鉭之材料可用來在絕緣層中將開口加襯層以致提供一擴散阻障。
應瞭解到該絕緣層可由複數異質材料層構成。例如，該絕緣層可含有二氧化矽層加上一富含氮之應力襯層，或額外之一低k聚合物層。
用於閘極電極及源極與汲極電極之一或兩者的開口之蝕刻可依各種不同方法控制。在一第一技術中，局部互連導體及閘極電極可形成在基材上，且接著一下絕緣體層形成在頂部上。此下絕緣體層可接著用一蝕刻停止層覆蓋，其係形成(如經受進一步處理步驟)以致其覆蓋圍繞係欲蝕刻之閘極開口該處的下絕緣體層，且不覆蓋欲製成一電連接之閘極電極的上表面。此可依各種不同方法達到。閘極開口之蝕刻可接著用參數執行使得該蝕刻將會蝕刻穿過絕緣層但將不蝕刻穿過係圍繞閘極電極之蝕刻停止層(但不覆蓋其上表面)。
蝕刻停止層可延伸以覆蓋局部互連導體之上表面且電極開口的蝕刻可用參數執行使得其將蝕刻穿過此等蝕刻停止層，以致允許造成一電接觸穿過電極開口至局部互 連導體。電極開口之此蝕刻將因此在閘極開口之蝕刻的一分開步驟中執行。
視需要光阻可用來於目標不在此等開口之蝕刻步驟期間保護一些開口。
在另一具體實施例中，用於蝕刻閘極開口及電極開口之分開蝕刻步驟可配合該蝕刻之參數(如，持續時間、強度，...)使用，所使用係有關該閘極開口，使得即使有失準，可延伸的最大蝕刻深度亦將不足以延伸至擴散層。閘極開口可在源極及/或汲極電極開口之蝕刻期間藉由一光阻層覆蓋。此方法可使用雙圖案化技術。
在另一具體實施例中，可能同時蝕刻電極開口及閘極開口而維持低於一最大可能蝕刻深度，在該處若所需開口之深度係皆足夠靠近在一起時閘極電極的一短路可能產生。
在另一技術中，於一先前處理級處之基材及閘極電極可用一蝕刻停止層覆蓋且接著蝕刻停止層可自閘極電極之上表面移除。此防止閘極開口之蝕刻延伸至擴散區域。
一第一金屬連接層可沈積在至少一電極連接導體及閘極連接導體上，以致將電晶體連接至積體電路之其他部分。此第一金屬連接層可形成為一雙重鑲嵌層，其中至少一電極連接導體及閘極連接導體成為一單一製程。此等雙重鑲嵌層協助放鬆對準限制及減少製程步驟的數目。
第一金屬層可由基於實質上垂直於局部互連導體及閘 極電極之主軸的直線的導體形成。此係有用於增加其中連接可自第一金屬層製成進入至下方區域內之位置的密度。
然而應瞭解到當個別地考慮時本技術產生係能有一高堆積密度之電路組件，藉由形成具有所有純直線的形狀之組件，當此形式之電路元件係遍及積體電路整體(或在大多數電路胞中)使用時可達到增加優點。可能一積體電路可含有一相對較小數目之非直線的形狀，但本技術確實允許大多數直線的形狀透過一積體電路使用。即使堆積密度不明顯地增加，主要直線的形狀的使用易於製造因而增加產量及減少成本。
應理解局部互連導體以及係用來在擴散層上形成一電極亦可加以延伸以提供一至其他相鄰近或附近電路元件的連接而無須穿過絕緣體層中之一開口經由金屬一層的一連接。此更增加連接位置的可用性、可達到密度及易於製造。
自另一態樣檢視，本發明提供一種積體電路，其包含：一擴散區域，其形成在一半導體基材上；至少一局部互連導體，其形成在該擴散區域上，各局部互連導體分別地形成一源極電極及一汲極電極之一者；一閘極電極，其形成在該擴散區域上，該閘極電極係藉由一閘極絕緣體層與該擴散區域隔開；一絕緣體層，其形成在該擴散區域上且具有至少一電 極開口延伸至該至少一局部互連導體之一的至少一上表面；及一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少一上表面，該閘極開口具有一不足以延伸至該擴散區域之最大深度；一電極連接導體，其係沈積於各該電極開口內；及一閘極連接導體，其係沈積於該閘極開口內。
自另一態樣檢視，本發明提供一種製造積體電路之方法，該方法包含以下步驟：在一半導體基材之一擴散區域上形成一閘極電極，其係藉由一閘極絕緣體層與該擴散區域隔開；在該擴散區域及該閘極電極上沈積一絕緣體層；在使用形成在該絕緣體層上之分開圖案的分開蝕刻步驟中，穿過該絕緣體層蝕刻至少一電極開口，蝕刻延伸至(reaching)用於形成一電極之擴散區域的一上表面；及蝕刻一閘極開口延伸至覆蓋該擴散區域並蝕刻延伸至該閘極電極之至少一上表面，該閘極開口之蝕刻係使得該閘極開口具有一不足以延伸該擴散區域之最大深度；及沈積一電極連接導體進入至該至少一電極開口之各者中，及一閘極連接導體進入至該閘極開口。
此技術利用兩級之蝕刻圖案化，其為了特徵尺寸原因係可能已需用以額外地允許閘極開口之蝕刻的分開控制，因而允許閘極接觸被定位在允許電路密度中之增加的擴散區域上。
自另一態樣檢視，本發明提供一種積體電路，其包含： 一擴散區域，其係形成在一半導體基材上；一閘極電極，其係形成在該擴散區域上，該閘極電極係藉由一閘極絕緣體層與該擴散區域隔開；一絕緣體層，其係形成在該擴散區域上且具有至少一電極開口延伸至該擴散區域的至少一上表面；及一覆蓋該擴散區域之閘極開口延伸至到該閘極電極之至少一上表面，該閘極開口具有一不足以達到該擴散區域之最大深度；一電極連接導體，其係沈積於各該電極開口內；及一閘極連接導體，其係沈積於該閘極開口內。
本發明之以上及其他目的、特徵及優點將可自以下結合附圖讀取之說明性具體實施例的實施方式瞭解。
第3圖係一電晶體24的側投影圖。一基材26係設有一擴散區域28。擴散區域28可(例如)藉由使用熟習此項技術領域人士所熟悉之技術的摻雜劑植入形成。在擴散區域28上係接著形成一源極局部互連導體30及一汲極局部互連導體32。此兩者可由鎢形成且具有一延伸離開第3圖之平面的純直線的形狀。源極局部互連導體30及汲極局部互連導體32之形成可使用習知微影技術。此等微影技術係藉由源極局部互連導體30及汲極局部互連導體32之純直線的形狀協助。當在一實質上平行於基材26之平面中測量時，此等純直線的形狀係使得源極局部 互連導體30及汲極局部互連導體32之長度L係至少三倍大於其寬度W。長度L及寬度W係在第4圖中說明。
一閘極絕緣體34係形成在擴散區域28上且一閘極電極36係形成在閘極絕緣體34上。再次，可使用習知光微影技術。閘極電極36可由多晶矽形成。
應瞭解到係有各種可用以形成源極局部互連導體30、汲極局部互連導體32、閘極絕緣體34及閘極電極36之不同技術。此等技術包括定位、蝕刻、光微影、化學機械平坦化及其他技術。其中形成此等電極之次序可變化。
一絕緣體層38係形成在基材26、擴散區域28、源極局部互連導體30、汲極局部互連導體32、閘極絕緣體34及閘極電極36上。此絕緣體層38(其在此實例中可視為上層)具有之一厚度大於形成電極之下方結構的高度。一待藉由一源極連接導體40填充之源極開口，一待藉由一汲極連接導體42填充之汲極開口，且一待藉由一閘極連接導體44填充之閘極開口係接著藉由一或多數蝕刻步驟形成。
在一技術中，源極開口、汲極開口及閘極開口可皆在一蝕刻步驟中用該蝕刻步驟之蝕刻參數(如，持續時間、密度、蝕刻劑等等)同時地形成，蝕刻參數經選定以致所達到之最大蝕刻深度將不足以完全地貫穿絕緣層38，因而若有在閘極電極36上之閘極開口的失準或若閘極開口係實質上大於閘極時提供一旁通閘極絕緣體層34之可能短路。應瞭解因為源極開口、汲極開口及閘極開口 由於源極局部互連導體30及汲極局部互連導體32之存在而皆具有大略類似之深度，故可能以一不足以貫穿整個絕緣體層38的最大蝕刻率同時蝕刻。源極開口、汲極開口及閘極開口無須具有確切相同深度，因為其嘗試延伸至的結構係分開地形成，然而與第3圖相比將見到不再需要源極開口及汲極開口應完全貫穿絕緣體層38，以便可製成一至電晶體24之源極及汲極的電接觸。源極開口、汲極開口及閘極開口可接著使用一沈積步驟用源極連接導體40、汲極連接導體42及閘極連接導體44填充。接著可進一步沈積一連接至此等連接導體40、42、44的金屬1連接層46、48、50。應瞭解到，亦可能形成金屬1層及源極連接導體40、汲極連接導體42及閘極連接導體44成為一雙重鑲嵌層之沈積的部分。此減少處理步驟及協助具有增加對於失準之抗性的良好接觸。
在形成第3圖中所示電晶體之方法的另一變化中，源極開口及汲極開口之蝕刻可在一蝕刻步驟中執行且閘極開口的蝕刻可在一分開蝕刻步驟中形成。源極開口及汲極開口之蝕刻不具有導入一不希望短路之可能，因為對於擴散區域28之一直接連接在任何情況下皆需要。因此，可能源極開口及汲極開口可用一相對較侵蝕性之蝕刻製程執行，其係快速且無須依照一尋求控制最大蝕刻深度之方式仔細地控制。在此一與閘極開口分開之源極開口及汲極開口的蝕刻期間，對應於其中待形成閘極開口之區域的絕緣體層38可用一使用一種光微影技術形 成之光阻層保護。此光阻層可接著移除且使用一其中最大蝕刻深度將不延伸至擴散區域28之技術蝕刻閘極開口。應理解分開之蝕刻製程可依不同次序執行且熟習此項技術領域人士將瞭解各種替代例。此等替代例係包含在本技術中，其將局部互連導體30、32之存在用於提供電極予擴散區域28，該電極延伸至一在擴散區域28上可與閘極電極36之高度相比的高度，且允許一用於欲達到之電極開口的更可靠蝕刻製程。此等技術依可能考慮到以小幾何尺寸印刷圖案之困難性而已需要的方式將雙圖案化用於形成待蝕刻之開口的形狀。
第4圖概要地說明一依據以上有關第3圖描述之技術所產生之一電晶體24的實例之平面圖。應注意閘極連接導體44覆蓋擴散區域28。相較於第3圖中所說明之配置此允許達到一較高電路密度。亦應注意電晶體24係由純直線的組件(多晶矽通道、局部互連連接導體、金屬層連接等等)之一集合形成。此等純直線的組件係易於以小幾何尺寸形成(印刷)，其係已明顯低於被使用之照明輻射的波長。
第5圖係一依據有關第3圖描述之技術所產生且具有一較小擴散區域28之替代電晶體24的平面圖。閘極連接導體44仍覆蓋擴散區域28，儘管此時其僅部分覆蓋擴散區域28。然而，係可達到增加電路密度。在此情況下之限制因素可為所形成的電極開口間之最小間距(最小接針間距)。
第5圖中依一點線說明的係一對於局部互連導體30之延伸，其可製成以連接至一積體電路內之其他裝置(如相鄰及/或局部/接近之其他裝置)。依此方式之局部互連導體30的使用增加可達到的電路密度。
第4圖及第5圖亦顯示源極連接導體40及汲極連接導體42亦覆蓋擴散區域28。然而，當局部互連導體30係如藉由第5圖中點線所示在擴散區域上延伸時，其變得可將源極及/或汲極導體40及/或42置於沿局部互連形狀之任何處，無須在擴散區域本身上。此更增加可達到之電路密度。
第6圖說明依據本技術形成之另一電晶體實例。在此實例中，與第3圖中所說明者相似之元件已用相同參考數字提供。第6圖之實例與第3圖的實例間之主要差異係一形成在一下絕緣體層54上及一上絕緣體層56下的蝕刻停止層52的存在。實際上，下絕緣體層54連同源極局部互連導體30、汲極局部互連導體32、閘極絕緣體層34及閘極電極36，可皆使用熟習此項領域人士所熟悉的沈積、蝕刻及其他技術形成。蝕刻停止層52可接著沈積於下絕緣體層54之頂部上。如所示，閘極電極36係高於源極局部互連導體30與汲極局部互連導體32。因此，一諸如化學機械平坦化之機械切割技術可用來切割穿過蝕刻停止層52，直至閘極電極36之上表面曝露出。蝕刻停止層52可或可不仍然覆蓋源極局部互連導體30與汲極局部互連導體32的上表面。第6圖中所示之 實例的幾何形狀係使得蝕刻停止層52將持續覆蓋源極局部互連導體30與汲極局部互連導體32。
此時可沈積上絕緣體層56。一第一蝕刻製程可接著執行。此第一蝕刻製程可具有選定之參數使得其將不蝕刻穿過蝕刻停止層52。因此，因為即使有閘極開口相較於閘極電極36之失準，蝕刻停止層52亦圍繞閘極電極36，故閘極開口將不延伸通過蝕刻停止層52且因此閘極開口將不太深且向下延伸至擴散層28。源極開口及汲極開口可使其置於上絕緣體層56之部分在此蝕刻步驟期間移除。或者，若使用雙圖案化，則源極開口及汲極開口之蝕刻可在任何情況下皆分開地執行。當完成閘極開口之蝕刻時，閘極開口可用一光阻保護且接著可執行蝕刻穿過蝕刻停止層52以延伸至源極局部互連導體30與汲極局部互連導體32之上表面。此蝕刻穿過蝕刻停止層52將會用具有不同於用以蝕刻閘極開口之參數的蝕刻處理執行，因為閘極開口之蝕刻係刻意不預期能蝕刻穿過蝕刻停止層52。
其後源極連接導體40、汲極連接導體42及閘極連接導體44可形成於源極開口、汲極開口及閘極開口內。金屬1層46、48、50亦可接著形成。自上文中將瞭解係有其中一蝕刻停止層52可結合將局部互連導體30、32用於提供電極至擴散區域28之本技術使用的各種不同方法。此等替代技術係包含於本文中。
第7圖說明一基材58如何可用一擴散區域60、一閘 極絕緣體層62及其上之一閘極電極64形成。一蝕刻停止層66接著可如所示形成於基材58、擴散區域60、閘極絕緣體層62及閘極電極64上。閘極電極64之上表面可用一種諸如沈積一絕緣體層且接著使用化學機械平坦化以向下切割穿過蝕刻停止層66至所需深度之技術曝露。
第8及9圖說明第7圖之基材58、閘極絕緣體層62、閘極電極64及蝕刻停止層66如何可配合一兩階段蝕刻製程(使用雙圖案化)使用，以首先用不足以貫穿蝕刻停止層66之蝕刻參數蝕刻閘極開口，因而保證將不會有閘極絕緣體層62之短路。此係第8圖中所說明之蝕刻-此首先蝕刻係非ESL貫穿且因此圍繞閘極電極64之蝕刻停止層66將避免閘極開口變成太深。此首先蝕刻係基於所印刷之光阻的第一圖案成為一雙圖案化製程中的第一階段。
一分開之第二蝕刻可接著如第9圖中所示執行，其將貫穿蝕刻停止層66以致形成源極開口及汲極開口。閘極開口可在此第二蝕刻之前用閘極連接導體填充。一光阻之第二圖案亦將印刷以便定義其中源極開口及汲極開口待蝕刻之絕緣體16的區域。與閘極開口分開蝕刻源極開口及汲極開口之需求係一額外負擔，但提供在擴散區域60上可靠地定位閘極開口以導致增加電路密度的能力。此外，小幾何尺寸及蝕刻光之波長(以及諸如蝕刻系統之數值孔徑的光學參數)可實際上已需求該圖案化在具有 各自不同圖案之兩階段中執行，因為不可能全部一起印刷全圖案，即該系統可能已需求雙圖案化。可使用第7、8及9圖之此技術而無須局部互連導體，儘管此將具有使其難以一高比例之純或直線的形狀於形成電路胞的缺點。閘極開口、源極開口及汲極開口係皆在其被形成後用電極連接導體材料填充以允許對於一金屬1層之任何必要連接。
第10圖概要地說明另一實例具體實施例。在此具體實施例中，未提供蝕刻停止層。具有分開印刷及定義閘極開口(第一蝕刻)及源極開口及汲極開口(第二蝕刻)之圖案的蝕刻之雙圖案化係執行。第一蝕刻係用選定之蝕刻參數(持續時間、強度、蝕刻劑等等)執行，使得最大蝕刻深度將不足以延伸至擴散區域4且造成一短路。閘極開口可接著用閘極連接導體或光阻填充(或依一些保護防止蝕刻之其他方式)，同時第二蝕刻係使用一定義源極開口及汲極開口之第二印刷圖案執行。此第二蝕刻可用足以確保蝕刻深度將正確地向下延伸至擴散區域4以便允許形成一源極接觸及汲極接觸的更侵蝕性蝕刻參數執行。
應瞭解到第8、9及10圖中已描述閘極開口係於源極開口及汲極開口前形成，但此僅係一實例且其他次序係可能且藉由利用雙圖案化之此等技術(具有或不具有蝕刻停止層)包含。
第11圖概要地說明一由複數電路胞70形成的積體電 路。此類型之技術對於熟習設計及佈局積體電路之相關技術領域者將係熟悉。電路胞70典型地含有許多裝置，諸如先前討論之電晶體。當大多數或所有電路胞在其形式中利用純直線的結構時可達到改進易於製造。
第12圖概要地說明一由各具有一各自之閘極的電晶體所形成之堆疊裝置的實例。一電晶體係設有一利用先前所述局部互連導體技術的源極電極。此源極電極具有一附接至金屬1層之相關源極連接導體。其他電晶體係設有一使用一汲極局部互連導體所形成之汲極電極。在此情況下，汲極局部互連導體連接至其他裝置且無須一至金屬1層之連接。然而，在第12圖中所示之裝置中，本技術之使用允許需用於金屬1連接之閘極開口依增加電路密度之方式設置於擴散區域上。
雖然本文中已參考附圖詳述本發明之說明性具體實施例，但應理解本發明不受限於該等精確具體實施例，且各種改變及修改可藉由熟習此項技術人士產生效用而不脫離如藉由隨附申請專利範圍所定義之本發明的範疇及精神。
2‧‧‧電晶體
4‧‧‧擴散區域
5‧‧‧基材
6‧‧‧閘極電極/多晶矽通道
8‧‧‧閘極絕緣體層
10‧‧‧源極連接導體
12‧‧‧汲極連接導體
14‧‧‧閘極連接導體
16‧‧‧絕緣體層
18‧‧‧金屬層連接
20‧‧‧金屬層連接
22‧‧‧金屬層連接
24‧‧‧電晶體
26‧‧‧基材
28‧‧‧擴散區域
30‧‧‧源極局部互連導體
32‧‧‧汲極局部互連導體
34‧‧‧閘極絕緣體
36‧‧‧閘極電極
38‧‧‧絕緣體層
40‧‧‧源極連接導體
42‧‧‧汲極連接導體
44‧‧‧閘極連接導體
46‧‧‧金屬1連接層
48‧‧‧金屬1連接層
50‧‧‧金屬1連接層
52‧‧‧蝕刻停止層
54‧‧‧下絕緣體層
56‧‧‧上絕緣體層
56‧‧‧基材
60‧‧‧擴散區域
62‧‧‧閘極絕緣體層
64‧‧‧閘極電極
66‧‧‧蝕刻停止層
68‧‧‧積體電路
70‧‧‧電路胞
第1圖在一側投影圖中概要地說明一先前技術電晶體；第2圖在一平面圖中概要地說明第1圖之先前技術電晶體； 第3圖概要地說明一使用一局部互連導體用於源極電極及汲極電極之第一實例電晶體的側投影圖；第4及5圖概要地說明使用與第3圖有關的描述之技術的電晶體之平面圖；第6圖概要地說明一使用作為源極及汲極電極之局部互連導體連同一用以控制閘極開口及電極開口的蝕刻之電晶體；第7圖概要地說明在一基材及一閘極電極上之一蝕刻停止層的提供；第8及9圖概要地說明一用於使用雙圖案化形成在一基材及一閘極電極上具有一蝕刻停止層的閘極開口之實例技術；第10圖概要地說明一用於使用雙圖案化形成電極開口之實例技術；第11圖概要地說明一由多電路胞構成之積體電路；及第12圖概要地說明一可視為具有兩閘極之兩電晶體的一電路元件之平面圖，各電晶體僅具有一單一另一電極，其係設有穿過絕緣層至金屬一層之連接。
24‧‧‧電晶體
26‧‧‧基材
28‧‧‧擴散區域
30‧‧‧源極局部互連導體
32‧‧‧汲極局部互連導體
34‧‧‧閘極絕緣體
36‧‧‧閘極電極
38‧‧‧絕緣體層
40‧‧‧源極連接導體
42‧‧‧汲極連接導體
44‧‧‧閘極連接導體
46‧‧‧金屬1連接層
48‧‧‧金屬1連接層
50‧‧‧金屬1連接層

Claims (50)

  1. 一種製造一積體電路之方法，該方法包含以下步驟：在一半導體基材之一擴散區域上形成一閘極電極，其係藉由一閘極絕緣體層與該擴散區域隔開；及至少一局部互連導體，各局部互連導體分別地形成一源極電極及一汲極電極之一者；在該擴散區域、該閘極電極及該至少一局部互連導體上沈積一上絕緣體層；穿過該上絕緣體層，蝕刻至少一電極開口延伸至(reaching)該等局部互連導體之一者的一上表面；及蝕刻一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少一上表面，該閘極開口之蝕刻係使得該閘極開口具有一不足以延伸至該擴散區域之最大深度；及沈積一電極連接導體進入至該至少一電極開口之各者及一閘極連接導體進入至該閘極開口。
  2. 如申請專利範圍第1項所述之方法，其中該至少一局部互連導體包含一汲極局部互連導體及一源極局部互連導體，一汲極開口延伸至該汲極局部互連導體之一上表面，及一源極開口延伸至該源極局部互連導體之一上表面。
  3. 如申請專利範圍第2項所述之方法，其中該閘極電極係佈置在該源極局部互連導體及該汲極局部互連導體間的擴散區域上。
  4. 如申請專利範圍第1項所述之方法，其中該一或多數電極開口覆蓋該擴散區域。
  5. 如申請專利範圍第1項所述之方法，其中該至少一局部互連導體及該閘極電極係實質上平行之直線的本體(body)。
  6. 如申請專利範圍第5項所述之方法，其中該至少一局部互連導體具有一長度L及一寬度W，兩者皆在一實質上平行於該基材之平面中測量，L係至少三倍大於W。
  7. 如申請專利範圍第1項所述之方法，其中該閘極電極係由多晶矽形成。
  8. 如申請專利範圍第1項所述之方法，其中該至少一局部互連導體係由鎢形成。
  9. 如申請專利範圍第1項所述之方法，其中該至少一局部互連導體及該閘極電極係形成於一下絕緣體層中之各自的開口內。
  10. 如申請專利範圍第9項所述之方法，其包含形成一蝕刻停止層之步驟，以致至少覆蓋圍繞係欲蝕刻之閘極開口該處的下絕緣體層，及不覆蓋該閘極電極的上表面，以及其中該閘極開口之蝕刻不蝕刻穿過該蝕刻停止層。
  11. 如申請專利範圍第10項所述之方法，其中該蝕刻停止層係形成以覆蓋該至少一局部互連導體之上表面，以及該電極開口的蝕刻確實蝕刻穿過該蝕刻停止層且 係在一與蝕刻該閘極開口分開之步驟中執行。
  12. 如申請專利範圍第1項所述之方法，其中該至少一電極開口之蝕刻係在一與該閘極開口之蝕刻分開的蝕刻步驟中執行，且該閘極開口之蝕刻係用經選定的參數執行以蝕刻至一不足以延伸至該擴散層之深度。
  13. 如申請專利範圍第12項所述之方法，其中該閘極開口在該至少一電極開口之蝕刻期間係藉由一光阻層來覆蓋。
  14. 如申請專利範圍第1項所述之方法，其中該至少一電極開口及該閘極開口之蝕刻係在一共同蝕刻步驟中使用經選定之蝕刻參數來執行以蝕刻至一不足以延伸至該擴散層之深度。
  15. 如申請專利範圍第1項所述之方法，包含：形成一蝕刻停止層以致至少覆蓋圍繞該閘極電極之基材及該閘極電極；及自該閘極電極之上表面移除該蝕刻停止層等步驟，以及其中該閘極開口之蝕刻不蝕刻穿過該蝕刻停止層。
  16. 如申請專利範圍第1項所述之方法，包含一沈積一第一金屬連接層於該至少一電極連接導體及該閘極連接導體上之步驟，以致將一包含該擴散層、該閘極電極及該至少一局部連接導體之電晶體連接至該積體電路之其他部分。
  17. 如申請專利範圍第16項所述之方法，其中該第一金屬連接層係一雙重鑲嵌層，其係形成具有該至少一電 極連接導體及該閘極連接導體。
  18. 如申請專利範圍第16項所述之方法，其中該第一金屬層係由直線的導體形成，其係佈置實質上垂直於該至少一局部互連導體及該閘極電極之一主軸。
  19. 如申請專利範圍第1項所述之方法，其中該積體電路係由複數電路胞(circuit cells)形成，且該複數電路胞之大多數係藉由沈積具有全部純(all pure)直線的形狀之組件形成。
  20. 如申請專利範圍第1項所述之方法，其中該至少一局部互連導體之至少一者將一包含該擴散層、該閘極電極及該至少一局部連接導體之電晶體連接至該積體電路之其他部分。
  21. 一種積體電路，包含：一擴散區域，其形成在一半導體基材上；至少一局部互連導體，其形成在該擴散區域上，各局部互連導體分別地形成一源極電極及一汲極電極之一者；一閘極電極，其形成在該擴散區域上，該閘極電極係藉由一閘極絕緣體層與該擴散區域隔開；一絕緣體層，其形成在該擴散區域上且具有至少一電極開口延伸至該至少一局部互連導體之一者的至少一上表面；及一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少一上表面，該閘極開口具有一不足以延伸至該擴散區域之最大深度； 一電極連接導體，其係沈積於各該電極開口內；及一閘極連接導體，其係沈積於該閘極開口內。
  22. 如申請專利範圍第21項所述之積體電路，其中該至少一局部互連導體包含一汲極局部互連導體及一源極局部互連導體，一汲極開口延伸至該汲極局部互連導體之上表面，及一源極開口延伸至該源極局部互連導體之上表面。
  23. 如申請專利範圍第22項所述之積體電路，其中該閘極電極係佈置在該源極局部互連導體及該汲極局部互連導體間的擴散區域上。
  24. 如申請專利範圍第21項所述之積體電路，其中該一或多數電極開口覆蓋該擴散區域。
  25. 如申請專利範圍第21項所述之積體電路，其中該至少一局部互連導體及該閘極電極係實質上平行之直線的本體(body)。
  26. 如申請專利範圍第25項所述之積體電路，其中該至少一局部互連導體具有一長度L及一寬度W，兩者皆在一實質上平行於該基材之平面中測量，L係至少三倍大於W。
  27. 如申請專利範圍第21項所述之積體電路，其中該閘極電極係由多晶矽形成。
  28. 如申請專利範圍第21項所述之積體電路，其中該至少一局部互連導體係由鎢形成。
  29. 如申請專利範圍第21項所述之積體電路，其中該至少一局部互連導體及該閘極電極係形成於一下絕緣體層中之各自的開口內。
  30. 如申請專利範圍第29項所述之積體電路，其包含一蝕刻停止層，該蝕刻停止層至少覆蓋圍繞該閘極開口之該下絕緣體層，及不覆蓋該閘極電極的該上表面。
  31. 如申請專利範圍第21項所述之積體電路，包含一蝕刻停止層，其覆蓋圍繞該閘極電極及該閘極電極之側壁的基材，及不覆蓋該閘極電極的上表面。
  32. 如申請專利範圍第21項所述之積體電路，包含一第一金屬連接層，其沈積在該至少一電極連接導體及該閘極連接導體上，以致將一包含該擴散層、該閘極電極及該至少一局部連接導體之電晶體連接至該積體電路之其他部分。
  33. 如申請專利範圍第32項所述之積體電路，其中該第一金屬連接層係一雙重鑲嵌層，其係形成具有該至少一電極連接導體及該閘極連接導體。
  34. 如申請專利範圍第32項所述之積體電路，其中該第一金屬層包含直線的導體，其係佈置實質上垂直於該至少一局部互連導體及該閘極電極之一主軸。
  35. 如申請專利範圍第21項所述之積體電路，其中該積體電路係由複數電路胞形成，且該複數電路胞之大多數係藉由沈積具有全部純直線的形狀之組件形成。
  36. 如申請專利範圍第21項所述之積體電路，其中該至 少一局部互連導體之至少一者將一包含該擴散層、該閘極電極及該至少一局部連接導體之電晶體連接至該積體電路之其他部分。
  37. 一種製造一積體電路之方法，該方法包含以下步驟：在一半導體基材之一擴散區域上形成一閘極電極，其係藉由一閘極絕緣體層與該擴散區域隔開；在該擴散區域及該閘極電極上沈積一絕緣體層；在使用形成在該絕緣體層上之分開圖案的分開蝕刻步驟中，穿過該絕緣體層，蝕刻至少一電極開口延伸至用於形成一電極之擴散區域的上表面；及蝕刻一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少一上表面，該閘極開口之蝕刻係使得該閘極開口具有一不足以延伸至該擴散區域之最大深度；及沈積一電極連接導體進入至該至少一電極開口之各者內，及一閘極連接導體進入至該閘極開口內。
  38. 如申請專利範圍第37項所述之方法，其中該至少一電極開口包含一源極開口及一汲極開口，其係用於形成一源極電極及一汲極電極。
  39. 如申請專利範圍第37項所述之方法，其中該一或多數電極開口覆蓋該擴散區域。
  40. 如申請專利範圍第38項所述之方法，其中該源極電極、該汲極電極及該閘極電極係實質上平行之直線的本體(body)。
  41. 如申請專利範圍第37項所述之方法，其中該電極具 有一長度L及一寬度W，兩者皆在一實質上平行於該基材之平面中測量，L係至少三倍大於W。
  42. 如申請專利範圍第37項所述之方法，其中該閘極電極係由多晶矽形成。
  43. 如申請專利範圍第37項所述之方法，其中該至少一電極係由鎢形成。
  44. 如申請專利範圍第37項所述之方法，其中該閘極開口在該至少一電極開口之蝕刻期間係藉由一光阻層來覆蓋。
  45. 如申請專利範圍第37項所述之方法，包含：形成一蝕刻停止層以致至少覆蓋圍繞該閘極電極之基材及該閘極電極；及自該閘極電極之上表面移除該蝕刻停止層等步驟，以及其中該閘極開口之蝕刻不蝕刻穿過該蝕刻停止層。
  46. 如申請專利範圍第37項所述之方法，包含一沈積一第一金屬連接層於該至少一電極連接導體及該閘極連接導體上之步驟，以致將一包含該擴散層、該閘極電極及該至少一電極之電晶體連接至該積體電路之其他部分。
  47. 如申請專利範圍第46項所述之方法，其中該第一金屬連接層係一雙重鑲嵌層，其係形成具有該至少一電極連接導體及該閘極連接導體。
  48. 如申請專利範圍第46項所述之方法，其中該第一金屬層係由直線的導體形成，其係佈置實質上垂直於該 閘極電極之一主軸。
  49. 如申請專利範圍第37項所述之方法，其中該積體電路係由複數電路胞形成，且該複數電路胞之大多數係藉由沈積具有全部純直線的形狀之組件形成。
  50. 一種積體電路，其包含：一擴散區域，其係形成在一半導體基材上；一閘極電極，其係形成在該擴散區域上，該閘極電極係藉由一閘極絕緣體層與該擴散區域隔開；一絕緣體層，其係形成在該擴散區域上且具有至少一電極開口延伸至該擴散區域的至少一上表面；及一覆蓋該擴散區域之閘極開口延伸至該閘極電極之至少上表面，該閘極開口具有一不足以延伸至該擴散區域之最大深度；一電極連接導體，其係沈積於各該電極開口內；及一閘極連接導體，其係沈積於該閘極開口內。
TW098124470A 2008-09-10 2009-07-20 可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路 TWI420577B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/232,107 US7745275B2 (en) 2008-09-10 2008-09-10 Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region

Publications (2)

Publication Number Publication Date
TW201011816A TW201011816A (en) 2010-03-16
TWI420577B true TWI420577B (zh) 2013-12-21

Family

ID=41798476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124470A TWI420577B (zh) 2008-09-10 2009-07-20 可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路

Country Status (3)

Country Link
US (1) US7745275B2 (zh)
CN (1) CN101685798B (zh)
TW (1) TWI420577B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004323B4 (de) * 2011-02-17 2016-02-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
US9024418B2 (en) 2013-03-14 2015-05-05 Qualcomm Incorporated Local interconnect structures for high density
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
KR102323733B1 (ko) * 2017-11-01 2021-11-09 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
US20190252408A1 (en) * 2018-02-13 2019-08-15 Qualcomm Incorporated Staggered self aligned gate contact
EP3867951A1 (en) * 2018-11-07 2021-08-25 Huawei Technologies Co., Ltd. Integrated circuit and standard cell thereof
US11972977B2 (en) 2021-09-08 2024-04-30 International Business Machines Corporation Fabrication of rigid close-pitch interconnects

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637315A (ja) * 1992-07-20 1994-02-10 Sharp Corp アクティブマトリクス基板の製造方法
JPH10326896A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体装置及びその製造方法
TW374212B (en) * 1995-08-11 1999-11-11 Mitsubishi Electric Corp Metal insulative semiconductor field effect transistor having a planar member and electrodes on its upper surface and method for manufacturing the same
US6072221A (en) * 1997-06-30 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor device having self-aligned contact plug and metallized gate electrode
TW513786B (en) * 2001-12-31 2002-12-11 Winbond Electronics Corp Semiconductor memory
TW546783B (en) * 2001-01-22 2003-08-11 Nec Electronics Corp Semiconductor memory device and manufacturing method thereof
JP2005032768A (ja) * 2003-07-07 2005-02-03 Renesas Technology Corp 半導体装置
US6946376B2 (en) * 2000-02-08 2005-09-20 International Business Machines Corporation Symmetric device with contacts self aligned to gate
US7115905B2 (en) * 2001-09-28 2006-10-03 Kabushiki Kaisha Toshiba Semiconductor device including forming an amorphous silicon layer over and reacting with a silicide layer
US7115974B2 (en) * 2004-04-27 2006-10-03 Taiwan Semiconductor Manfacturing Company, Ltd. Silicon oxycarbide and silicon carbonitride based materials for MOS devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804846A (en) * 1996-05-28 1998-09-08 Harris Corporation Process for forming a self-aligned raised source/drain MOS device and device therefrom
US6465294B1 (en) * 2001-03-16 2002-10-15 Taiwan Semiconductor Manufacturing Company Self-aligned process for a stacked gate RF MOSFET device
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
JP2003203973A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US6869850B1 (en) * 2002-12-20 2005-03-22 Cypress Semiconductor Corporation Self-aligned contact structure with raised source and drain
CN101110393B (zh) * 2007-07-05 2012-03-07 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法
US7547594B2 (en) * 2007-10-11 2009-06-16 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of forming the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637315A (ja) * 1992-07-20 1994-02-10 Sharp Corp アクティブマトリクス基板の製造方法
TW374212B (en) * 1995-08-11 1999-11-11 Mitsubishi Electric Corp Metal insulative semiconductor field effect transistor having a planar member and electrodes on its upper surface and method for manufacturing the same
JPH10326896A (ja) * 1997-03-25 1998-12-08 Toshiba Corp 半導体装置及びその製造方法
US6072221A (en) * 1997-06-30 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor device having self-aligned contact plug and metallized gate electrode
US6946376B2 (en) * 2000-02-08 2005-09-20 International Business Machines Corporation Symmetric device with contacts self aligned to gate
TW546783B (en) * 2001-01-22 2003-08-11 Nec Electronics Corp Semiconductor memory device and manufacturing method thereof
US7115905B2 (en) * 2001-09-28 2006-10-03 Kabushiki Kaisha Toshiba Semiconductor device including forming an amorphous silicon layer over and reacting with a silicide layer
TW513786B (en) * 2001-12-31 2002-12-11 Winbond Electronics Corp Semiconductor memory
JP2005032768A (ja) * 2003-07-07 2005-02-03 Renesas Technology Corp 半導体装置
US7115974B2 (en) * 2004-04-27 2006-10-03 Taiwan Semiconductor Manfacturing Company, Ltd. Silicon oxycarbide and silicon carbonitride based materials for MOS devices

Also Published As

Publication number Publication date
CN101685798B (zh) 2014-03-26
US7745275B2 (en) 2010-06-29
US20100059825A1 (en) 2010-03-11
CN101685798A (zh) 2010-03-31
TW201011816A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
TWI420577B (zh) 可以提供在擴散區域之上的閘極接觸之積體電路製造方法及積體電路
TWI683417B (zh) 三維記憶體元件及其製作方法
CN110088902B (zh) 提高三维存储器件之沟道孔均匀度的方法
KR100870178B1 (ko) 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들
US10460067B2 (en) Method of patterning target layer
US20080042268A1 (en) Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same
US10388602B2 (en) Local interconnect structure including non-eroded contact via trenches
US20090179332A1 (en) Semiconductor device and method of manufacturing the same
KR100596833B1 (ko) 반도체 소자의 제조 방법
KR102599668B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
TWI399835B (zh) 記憶體元件的製造方法
US8736058B2 (en) Low-resistance conductive pattern structures and methods of fabricating the same
JP4634180B2 (ja) 半導体装置及びその製造方法
US20140057432A1 (en) Semiconductor device including copper wiring and via wiring having length longer than width thereof and method of manufacturing the same
US9287162B2 (en) Forming vias and trenches for self-aligned contacts in a semiconductor structure
TWI713783B (zh) 製作半導體裝置的方法
CN110875279B (zh) 半导体装置
CN112750773B (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
US8765592B2 (en) Multi-landing contact etching
JP2010109183A (ja) 半導体装置およびその製造方法
US7432182B2 (en) Semiconductor device and method for manufacturing the same
KR20090068569A (ko) 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법
KR20060006597A (ko) 반도체 소자의 금속 콘택 형성방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR20050104086A (ko) 퓨즈를 구비한 반도체장치 및 그 제조 방법