CN101685798A - 在扩散区域上提供栅极接触的集成电路及其制造方法 - Google Patents
在扩散区域上提供栅极接触的集成电路及其制造方法 Download PDFInfo
- Publication number
- CN101685798A CN101685798A CN200910173677A CN200910173677A CN101685798A CN 101685798 A CN101685798 A CN 101685798A CN 200910173677 A CN200910173677 A CN 200910173677A CN 200910173677 A CN200910173677 A CN 200910173677A CN 101685798 A CN101685798 A CN 101685798A
- Authority
- CN
- China
- Prior art keywords
- electrode
- conductor
- etching
- gate
- local interlinkage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims abstract description 173
- 238000005530 etching Methods 0.000 claims abstract description 135
- 239000012212 insulator Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 102
- 238000005516 engineering process Methods 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000283984 Rodentia Species 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000017060 Arachis glabrata Nutrition 0.000 description 1
- 241001553178 Arachis glabrata Species 0.000 description 1
- 235000010777 Arachis hypogaea Nutrition 0.000 description 1
- 235000018262 Arachis monticola Nutrition 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 235000020232 peanut Nutrition 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种在扩散区域上提供栅极接触的集成电路及其制造方法。一种形成集成电路的方法，其在衬底的扩散区域上提供栅极电极。源极电极是藉由源极局部互连导体而提供的且漏极电极是藉由漏极局部互连导体而提供的。绝缘体层是形成在这些电极上且各自的电极开口是穿过绝缘体层形成以便提供至金属层的电连接。用于电极开口的蚀刻工艺受控制使得最大蚀刻深度不足以贯穿绝缘层而由此使在扩散区域与栅极电极间设置的栅极绝缘体层短路。因此，栅极开口可定位在扩散区域上。跟随有用于栅极开口及源极/漏极开口的分开的蚀刻步骤的双图案化，可用以控制栅极开口深度且允许栅极接触定位于该扩散区域之上。
Description
技术领域
本发明涉及集成电路的领域。更具体地，本发明涉及制造集成电路的方法及使用局部互连导体的集成电路。
背景技术
制造及提供由涉及光刻、沉积、蚀刻、注入(implantation)等等的多阶段的工艺所形成的集成电路是为人已知。在这些工艺中的进展已允许器件几何尺寸减少从而增加可达到的电路密度及减少成本。近来生产的几何尺寸已使用具有45nm的特征尺寸的器件。预计的未来器件是预期具有32nm继而为22nm的尺寸。随着这些器件几何尺寸变小，日渐难以在需要产生所需电路元件的制造期间在集成电路上形成图案。尤其是，若需要产生包括非直线的形状的光刻形状(图案)，则可产生这些形状所用的精度及可靠性在生产这些集成电路时是明显困难的。直线的形状是易于可靠地形成。然而，当产生用于形成集成电路的电路单元库(circuit cell library)时是难以仅使用直线的形状来制造所需连接及电路。
限制电路元件可在集成电路上形成的密度的另一因素是参考附图的图1及图2说明。图1说明使用在衬底5内的扩散区域4形成的晶体管2，衬底5上形成藉由栅极绝缘体层8与扩散区域4分开的栅极电极6(多晶硅通道)。源极连接导体10及漏极连接导体12用于提供接触扩散区域4的源极电极及漏极电极。栅极电极6设置有栅极连接导体14。源极连接导体10、漏极连接导体12与栅极连接导体14皆延伸穿过绝缘体层16朝向金属层连接18、20、22。
当制造图1中所说明的晶体管2时，正常是在衬底5中形成扩散区域4，且接着在扩散区域4上沉积栅极绝缘体层8与栅极电极6。然后，形成绝缘体层16以覆盖栅极电极6及扩散区域4，之后，源极开口被蚀刻穿过绝缘层16到达扩散区域4以提供源极通路(access)，漏极开口被蚀刻到达扩散区域4以提供漏极通路，栅极开口被蚀刻到达栅极电极6的上表面以提供栅极通路。源极开口、漏极开口与栅极开口接着在沉积步骤中用连接导体材料(诸如钨)填充。其后，在源极连接导体10、漏极连接导体12和栅极连接导体14上形成金属1(Metal1)连接18、20、22，以便提供到所关注的集成电路的其它部分的电连接。
如图1中所说明，为了蚀刻源极开口及漏极开口所需的蚀刻深度明显大于蚀刻栅极开口所需的蚀刻深度。用以蚀刻穿过绝缘层16的蚀刻工艺将会移除绝缘体层的材料，但将不会移除栅极电极6至任何明显程度。因此，若栅极开口的对准是精确地在栅极电极6上，则当栅极开口的蚀刻到达栅极电极6的上表面时将停止。源极开口及漏极开口的蚀刻将继续直到到达扩散区域4的表面。然而，若栅极开口的蚀刻的对准不足够精确，则可能栅极开口可继续沿着栅极电极6的侧面向下并到达扩散区域4。在此情况下，当栅极连接导体14接着沉积在栅极开口中时，其将会产生通过栅极绝缘体层的短路，导致晶体管2不操作。应了解到，在含有数百万晶体管的现代集成电路中，若仅这些晶体管中少数是不正确地形成，则整体集成电路可能不正确地工作。因此，栅极电极6上的栅极开口的对准是失效的来源，其公知地藉由图2中说明的配置加以克服。图2说明图1中所示的晶体管2的平面图。如图2中所说明，栅极开口及其后形成的栅极连接导体14偏移以致它们不在扩散区域4之上。因此，栅极开口的蚀刻中的任何错位(misalignment)可能造成形成过深的栅极开口，但此栅极开口将不到达扩散区域4且因此不可能产生通过栅极绝缘层8的短路。因此，当形成用于集成电路的电路单元时的共同设计规则是其中将形成栅极连接的栅极开口必须不在扩散区域4之上。虽然此方法避免以上讨论的短路问题，但其减少了对于最后集成电路内的电路元件的可达到密度。
发明内容
从一方面来看，本发明提供一种制造集成电路的方法，所述方法包含以下步骤：
在半导体衬底的扩散区域上形成栅极电极和至少一个局部互连导体，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开，每个局部互连导体分别形成源极电极及漏极电极之一；
在所述扩散区域、所述栅极电极及所述至少一个局部互连导体上沉积上绝缘体层；
穿过所述上绝缘体层，蚀刻至少一个电极开口以及栅极开口，所述至少一个电极开口到达所述局部互连导体之一的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口的蚀刻是使得所述栅极开口具有不足以到达所述扩散区域的最大深度；及
沉积电极连接导体进入至所述至少一个电极开口的每个中并且沉积栅极连接导体进入至所述栅极开口中。
本技术承认使用局部互连导体以在栅极上与形成电极连接导体分开地形成源极及漏极电极的一个或两者具有些明显的优点。第一优点是此配置允许在电路中更多使用纯直线的形式。这些直线的形式较易于依小几何尺寸精确地及可靠地制造。此外，需要蚀刻穿过绝缘体层以达到局部互连导体的上表面的电极开口是更浅且深度可与栅极开口的深度相比。这允许各种技术用于栅极开口及电极开口的蚀刻，使得栅极开口具有不足以达到晶体管的扩散区域的最大蚀刻深度。依此方法可避免栅极绝缘体层的可能短路且可移除不在扩散层上置放栅极连接的限制。这允许达到明显更高的电路密度。
应了解到，形成有栅极电极的电路元件可包含可变数量的其它电极，需要通过绝缘体层形成到所述其它电极的电连接。在独立晶体管的情况下，源极电极及漏极电极两者可能均须被设有通过该绝缘体层的连接且因此各自的开口将会穿过该绝缘体层而设置。在诸如双堆积(stack)晶体管(如两输入NAND门或两输入OR门)的其它电路配置中，除了穿过绝缘体层提供至栅极电极的连接以外，在这些元件中的各个晶体管可能仅需要一个电极具有通过绝缘体层的连接。应了解到，对于一些器件及制造技术，可能需求进一步的接触，诸如衬底接触。本技术包含这些其它器件及制造技术。
栅极电极可布置在该源极局部互连导体及该漏极局部互连导体间的扩散区域上。这些局部互连导体可用来依照改进所关注器件的速度的方式(如，增加电子移动率)在结构中赋予(impart)应变(如，由于在局部互连导体区域等等中产生的压缩或拉伸应力)。当栅极电极是布置在源极局部互连导体及漏极局部互连导体间的扩散区域上时此方法运作良好。
虽然不一定需要，但一些具体实施例将提供一个或多个电极开口以便覆盖在该扩散区域之上，因为这也将倾向于允许达到更高的电路密度。
该至少一个局部互连导体及该栅极电极可形成为基本上平行的直线体以致易于制造。
该至少一个局部互连导体可具有的长宽比使得在基本上平行于该衬底的平面中测量，其长度至少是其宽度的三倍。
应了解到，栅极电极可由各种材料形成。将多晶硅用于栅极电极在许多实施例中是方便的。在其它工艺中，诸如氮化钛的材料可用于形成该栅极电极。
依类似方法，局部互连导体可由各种不同材料形成且钨是供使用的方便的材料。在一些实施例中，诸如氮化钛或钽的材料可用来加衬里于(line)绝缘层中的开口以便提供扩散阻挡(barrier)。
应了解到该绝缘层可由多个异质材料层构成。例如，该绝缘层可含有二氧化硅层加上富含氮的应力衬层，或额外的低k聚合物层。
用于栅极电极及源极与漏极电极的一个或两者的开口的蚀刻可依各种不同方法控制。在第一技术中，局部互连导体与栅极电极可形成在衬底上，且接着下绝缘体层形成在顶部上。此下绝缘体层可接着用蚀刻停止层覆盖，其形成(如经受进一步处理步骤)以便其覆盖围绕欲被蚀刻的栅极开口处的下绝缘体层，且不覆盖欲形成电连接所到的栅极电极的上表面。此可依各种不同方法达到。栅极开口的蚀刻可接着用参数执行使得该蚀刻将会蚀刻穿过绝缘层但将不蚀刻穿过围绕栅极电极的蚀刻停止层(但不覆盖其上表面)。
蚀刻停止层可延伸以覆盖局部互连导体的上表面且电极开口的蚀刻可用参数执行使得其将蚀刻穿过这些蚀刻停止层，以便允许形成电接触穿过电极开口至局部互连导体。电极开口的此蚀刻将因此在栅极开口的蚀刻的分开的步骤中执行。
视需要，光致抗蚀剂可用来保护在蚀刻步骤期间目标不在那些开口的一些开口。
在另一实施例中，用于蚀刻栅极开口及电极开口的分开的蚀刻步骤可配合该蚀刻的参数(如，持续时间、强度，...)使用，所使用的参数是有关该栅极开口是使得即使有错位，可达到的最大蚀刻深度也将不足以到达扩散层。栅极开口可在源极及/或漏极电极开口的蚀刻期间藉由抗蚀剂层覆盖。此方法可使用双图案化技术。
在另一实施例中，可能同时蚀刻电极开口与栅极开口而维持最大可能蚀刻深度，在低于所述最大可能蚀刻深度的深度，若所需开口的深度皆足够靠近在一起时则可能产生栅极电极的短路。
在另一技术中，在先前处理阶段的衬底与栅极电极可用蚀刻停止层覆盖且接着蚀刻停止层可自栅极电极的上表面移除。这防止栅极开口的蚀刻到达扩散区域。
第一金属连接层可沉积在至少一个电极连接导体与栅极连接导体上，以便将晶体管连接至集成电路的其它部分。此第一金属连接层可作为单步工艺，形成为具有该至少一个电极连接导体与栅极连接导体的双大马士革层。这样的双大马士革层有助于放宽对准限制及减少工艺步骤的数目。
第一金属层可由基于基本上垂直于局部互连导体与栅极电极的主轴的直线导体形成。这在增加其中可自第一金属层形成进入至下方区域内的连接的位置的密度。
然而应了解到当单独考虑时，本技术产生能有高封装(packing)密度的电路部件，当此形式的电路元件遍及集成电路整体(或在大多数电路单元中)使用时，藉由形成具有所有纯直线的形状的元件获得增加的优点。可能的是：集成电路可含有相对较小数目的非直线的形状，但本技术确实允许大多数直线的形状自始至终在集成电路中使用。即使封装密度不明显地增加，主要为直线的形状的使用易于制造因而增加产量及减少成本。
应理解除了用来在扩散层上形成电极，局部互连导体也可加以延伸以提供至其它相邻或附近一个或多个电路元件的连接而无须穿过绝缘体层中的开口经由金属的一个层的连接。这更增加了连接位置的可用性、可达到的密度及制造的简易性。
从另一方面来看，本发明提供一种集成电路，其包含：
扩散区域，其形成在半导体衬底上；
至少一个局部互连导体，其形成在所述扩散区域上，每个局部互连导体分别形成源极电极及漏极电极之一；
栅极电极，其形成在所述扩散区域上，所述栅极电极藉由栅极绝缘体层与该扩散区域隔开；
绝缘体层，其形成在所述扩散区域上且具有至少一个电极开口以及栅极开口，所述至少一个电极开口至少到达所述至少一个局部互连导体之一的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口具有不足以到达所述扩散区域的最大深度；
电极连接导体，其沉积于每个所述电极开口内；及
栅极连接导体，其沉积于所述栅极开口内。
从另一方面来看，本发明提供一种制造集成电路的方法，所述方法包含以下步骤：
在半导体衬底的扩散区域上形成栅极电极，所述栅极电极是藉由栅极绝缘体层与所述扩散区域隔开的；
在所述扩散区域及所述栅极电极上沉积绝缘体层；
在分开的蚀刻步骤中，使用形成在所述绝缘体层上的分开的图案穿过所述绝缘体层蚀刻至少一个电极开口以及蚀刻栅极开口，所述至少一个电极开口到达用于形成电极的扩散区域的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口的蚀刻是使得所述栅极开口具有不足以到达所述扩散区域的最大深度；及
沉积电极连接导体进入至所述至少一个电极开口的每个内，以及沉积栅极连接导体进入至所述栅极开口内。
此技术利用两阶段的蚀刻图案化，其为了特征尺寸的原因可能已需用以额外地允许对栅极开口的蚀刻的分开的控制，因而允许栅极接触被定位在扩散区域上，从而允许增加电路密度。
从另一方面来看，本发明提供一种集成电路，其包含：
扩散区域，其形成在半导体衬底上；
栅极电极，其形成在所述扩散区域上，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开；
绝缘体层，其形成在所述扩散区域上且具有至少一个电极开口以及栅极开口，所述至少一个电极开口至少到达所述扩散区域的上表面，所述栅极开口位于所述扩散区域之上，并且至少到达所述栅极电极的上表面，所述栅极开口具有不足以到达所述扩散区域的最大深度；
电极连接导体，其沉积于每个所述电极开口内；及
栅极连接导体，其沉积于所述栅极开口内。
本发明的以上及其它目的、特征及优点将可自以下结合附图阅读的说明性实施例的详细描述了解。
附图说明
图1在侧投影图中概要地说明现有技术晶体管；
图2在平面图中概要地说明图1的现有技术晶体管；
图3概要地说明使用局部互连导体用于源极电极及漏极电极的第一实例晶体管的侧投影图；
图4及图5概要地说明使用关于图3所描述的技术的晶体管的平面图；
图6概要地说明使用作为源极及漏极电极的局部互连导体连同用以控制栅极开口及电极开口的蚀刻的蚀刻停止层的晶体管；
图7概要地说明在衬底及栅极电极上的蚀刻停止层的提供；
图8及图9概要地说明用于使用双图案化在衬底及栅极电极上形成具有蚀刻停止层的栅极开口的实例技术；
图10概要地说明用于使用双图案化形成电极开口的实例技术；
图11概要地说明由多电路单元构成的集成电路；及
图12概要地说明可视为具有两栅极的两晶体管的电路元件的平面图，各晶体管仅具有单个另外的电极，其是设有穿过绝缘层至金属的一层的连接。
具体实施方式
图3是晶体管24的侧投影图。衬底26设有扩散区域28。扩散区域28可例如藉由使用本领域技术人员所熟悉的技术的掺杂剂注入形成。在扩散区域28上接着形成源极局部互连导体30及漏极局部互连导体32。此两者可由钨形成且具有延伸出图3的平面的纯直线的形状。源极局部互连导体30及漏极局部互连导体32的形成可使用常规光刻技术。这些光刻技术藉由源极局部互连导体30及漏极局部互连导体32的纯直线的形状协助。当在基本上平行于衬底26的平面中测量时，这些纯直线的形状使得源极局部互连导体30及漏极局部互连导体32的长度L至少是其宽度W的三倍。长度L及宽度W是在图4中说明。
栅极绝缘体层34形成在扩散区域28上且栅极电极36形成在栅极绝缘体层34上。再次，可使用常规光刻技术。栅极电极36可由多晶硅形成。
应了解到是有各种可用以形成源极局部互连导体30、漏极局部互连导体32、栅极绝缘体层34与栅极电极36的不同技术。这些技术包括定位、蚀刻、光刻、化学机械平坦化及其它技术。其中形成这些电极的次序可变化。
绝缘体层38形成在衬底26、扩散区域28、源极局部互连导体30、漏极局部互连导体32、栅极绝缘体层34与栅极电极36上。此绝缘体层38(其在此实例中可视为上层)具有的厚度大于形成电极的底层结构的高度。待藉由源极连接导体40填充的源极开口，待藉由漏极连接导体42填充的漏极开口，以及待藉由栅极连接导体44填充的栅极开口接着藉由一个或多个蚀刻步骤形成。
在一种技术中，源极开口、漏极开口与栅极开口可皆在一个具有蚀刻参数(如，持续时间、强度、蚀刻剂等等)的蚀刻步骤中同时形成，该蚀刻步骤的蚀刻参数经选择以使得所达到的最大蚀刻深度将不足以完全地贯穿绝缘层38，因而若有在栅极电极36上的栅极开口的错位或若栅极开口显著大于栅极时提供旁通栅极绝缘体层34的可能短路。应了解因为源极开口、漏极开口与栅极开口由于源极局部互连导体30及漏极局部互连导体32的存在而皆具有大略类似的深度，故可能以不足以贯穿整个绝缘体层38的最大蚀刻率同时蚀刻。源极开口、漏极开口与栅极开口无须具有确切相同的深度，因为它们尝试达到的结构被分开地形成，然而尽管如此，与图3相比可见不再需要源极开口及漏极开口应完全贯穿绝缘体层38，以便可制成至晶体管24的源极及漏极的电接触。源极开口、漏极开口与栅极开口可接着使用沉积步骤用源极连接导体40、漏极连接导体42与栅极连接导体44填充。接着可进一步沉积连接至这些连接导体40、42、44的金属1连接层46、48、50。应了解到，也可能作为双大马士革层(dual damascene layer)的沉积的部分，形成金属1层及源极连接导体40、漏极连接导体42与栅极连接导体44。这减少了处理步骤并且有助于提供具有对于错位增加的抗性的良好接触。
在形成图3中所示晶体管的方法的另一变型中，源极开口及漏极开口的蚀刻可在一个蚀刻步骤中执行且栅极开口的蚀刻可在分开的蚀刻步骤中形成。源极开口及漏极开口的蚀刻不具有引入不希望的短路的可能性，因为对于扩散区域28的直接连接在任何情况下都是需要的。因此，可能源极开口及漏极开口可用相对侵蚀性的蚀刻工艺执行，其是快速且无须依照寻求控制最大蚀刻深度的方式仔细地控制。在此与栅极开口分开的源极开口及漏极开口的蚀刻期间，对应于其中待形成的栅极开口的区域的绝缘体层38可用使用种光刻技术形成的抗蚀剂层(resistlayer)保护。接着可以移除此抗蚀剂层并且使用其中最大蚀刻深度将不到达扩散区域28的技术执行栅极开口的蚀刻。应理解分开的蚀刻工艺可依不同次序执行且本领域技术人员熟悉各种替代例。这些替代例是包含在本技术中，其将局部互连导体30、32的存在用于向扩散区域28提供电极，该电极向上延伸到达在扩散区域28上方可与栅极电极36的高度相比的高度，且允许用于欲达到的电极开口的更可靠蚀刻工艺。这些技术依照考虑到以小几何尺寸印刷图案的困难性而可能已需要的方式将双图案化用于形成待蚀刻的开口的形状。
图4概要地说明依据以上有关图3描述的技术所产生的晶体管24的实例的平面图。应注意栅极连接导体44位于扩散区域28之上。相较于图2中所说明的配置，这允许达到更高的电路密度。也应注意晶体管24是由纯直线的部件(多晶硅信道、局部互连导体、金属层连接等等)的集合形成。这些纯直线的部件是易于以小几何尺寸形成(印刷)，该几何尺寸已明显低于被使用的照明辐射的波长。
图5是依据有关图3描述的技术所产生的且具有更小扩散区域28的替代晶体管24的平面图。栅极连接导体44仍位于扩散区域28之上，尽管此时其仅部分位于扩散区域28之上。然而，仍可达到增加的电路密度。在此情况下的限制因素可以是所形成的电极开口间的最小间距(最小管脚(pin)间距)。
图5中用点线说明的是对于局部互连导体30的延伸，其可被制成以连接至集成电路内的其它器件(如相邻及/或局部/接近的其它器件)。依此方式的局部互连导体30的使用增加了可达到的电路密度。
图4及图5也示出了源极连接导体40及漏极连接导体42也位于扩散区域28之上。然而，当如图5中点线所示，局部互连导体30延伸超过扩散区域时，其变得可将源极及/或漏极导体40及/或42置于沿局部互连形状的任何处，无须在扩散区域本身上。此更增加了可达到的电路密度。
图6说明依据本技术形成的另一晶体管实例。在此实例中，与图3中所说明者相似的元件已用相同参考数字提供。图6的实例与图3的实例间的主要差异是形成在下绝缘体层54上且在上绝缘体层56下的蚀刻停止层52的存在。实际上，下绝缘体层54连同源极局部互连导体30、漏极局部互连导体32、栅极绝缘体层34与栅极电极36，可皆使用本领域技术人员所熟悉的沉积、蚀刻及其它技术形成。蚀刻停止层52可接着沉积于下绝缘体层54的顶部上。如所示，栅极电极36高于源极局部互连导体30与漏极局部互连导体32。因此，诸如化学机械平坦化的机械切割技术可用来切割穿过蚀刻停止层52，直至曝露出栅极电极36的上表面。蚀刻停止层52仍可或可不覆盖源极局部互连导体30与漏极局部互连导体32的上表面。图6中所示的实例的几何形状是使得蚀刻停止层52将继续覆盖源极局部互连导体30与漏极局部互连导体32。
此时可沉积上绝缘体层56。第一蚀刻工艺可接着执行。此第一蚀刻工艺可具有选定的参数使得其将不蚀刻穿过蚀刻停止层52。因此，因为即使有栅极开口相较于栅极电极36的错位，蚀刻停止层52仍围绕栅极电极36，故栅极开口将不延伸通过蚀刻停止层52且因此栅极开口将不太深而向下到达扩散层28。源极开口及漏极开口可使它们的位于上绝缘体层56中的部分在此蚀刻步骤期间被移除。或者，若使用双图案化，则源极开口及漏极开口的蚀刻可在任何情况下皆分开地执行。当完成栅极开口的蚀刻时，栅极开口可用抗蚀剂保护且接着可执行蚀刻穿过蚀刻停止层52以到达源极局部互连导体30与漏极局部互连导体32的上表面。此蚀刻穿过蚀刻停止层52将会用具有不同于用以蚀刻栅极开口的参数的蚀刻处理执行，因为栅极开口的蚀刻无意刻意具有蚀刻穿过蚀刻停止层52的能力。
其后源极连接导体40、漏极连接导体42与栅极连接导体44可形成于源极开口、漏极开口与栅极开口内。金属1层46、48、50也可接着形成。自上文中将了解存在其中蚀刻停止层52可结合将局部互连导体30、32用于向扩散区域28提供电极的本技术使用的各种不同方法。这些替代技术包含于本文中。
图7说明衬底58如何可形成有扩散区域60、栅极绝缘体层62及其上的栅极电极64。蚀刻停止层66接着可如所示形成于衬底58、扩散区域60、栅极绝缘体层62与栅极电极64上。栅极电极64的上表面可用一种诸如沉积绝缘体层且接着使用化学机械平坦化以向下切割穿过蚀刻停止层66至所需深度的技术暴露。
图8及图9说明图7的衬底58、栅极绝缘体层62、栅极电极64及蚀刻停止层66如何可配合两阶段蚀刻工艺(使用双图案化)使用，以首先用不足以贯穿蚀刻停止层66的蚀刻参数蚀刻栅极开口，因而保证将不会有栅极绝缘体层62的短路。此是图8中所说明的蚀刻-此第一蚀刻是非ESL贯穿的且因此围绕栅极电极64的蚀刻停止层66将避免栅极开口变得太深。基于所印刷的抗蚀剂的第一图案执行作为双图案化工艺中的第一阶段的此第一蚀刻。
可接着如图9中所示执行分开的第二蚀刻，其将贯穿蚀刻停止层66以便形成源极开口及漏极开口。栅极开口可在此第二蚀刻之前用栅极连接导体填充。也将印刷抗蚀剂的第二图案以便定义其中源极开口及漏极开口待被蚀刻的绝缘体16的区域。与栅极开口分开蚀刻源极开口及漏极开口的要求是额外开销，但其提供在扩散区域60上可靠地定位栅极开口以导致增加的电路密度的能力。此外，小几何尺寸及蚀刻光的波长(以及诸如蚀刻系统的数值孔径的光学参数)可能实际上已要求在具有各自不同图案的两个阶段中执行该图案化，因为不可能同时印刷完整的图案，即该系统可能已要求双图案化。可使用图7、8及9的技术而无须局部互连导体，尽管这将具有更难利用高比例的纯或直线的形状来形成电路单元的缺点。栅极开口、源极开口及漏极开口是皆在其被形成后用电极连接导体材料填充以允许对于金属1层的任何必要连接。
图10概要地说明另一实例实施例。在此实施例中，未提供蚀刻停止层。执行具有对限定栅极开口(第一蚀刻)及源极开口和漏极开口(第二蚀刻)的图案的分开印刷及蚀刻的双图案化。第一蚀刻是用选定的蚀刻参数(持续时间、强度、蚀刻剂等等)执行，使得最大蚀刻深度将不足以到达扩散区域4而造成短路。栅极开口可接着用栅极连接导体或抗蚀剂填充(或依一些其它保护免受蚀刻的方式)，同时第二蚀刻使用限定源极开口及漏极开口的第二印刷图案执行。此第二蚀刻可用足以确保蚀刻深度将恰当地向下到达扩散区域4以便允许形成源极接触及漏极接触的更侵蚀性的蚀刻参数执行。
应了解到在图8、9及10中已描述栅极开口是在源极开口及漏极开口前形成的，但此仅是实例且其它次序是可能的且由利用双图案化的这些技术(具有或不具有蚀刻停止层)所包含。
图11概要地说明由多个电路单元70形成的集成电路68。此类型的技术对于相关技术领域中设计及布局集成电路的技术人员来说是熟知的。电路单元70典型地含有许多器件，诸如先前讨论的晶体管。当大多数或所有电路单元在其形式中利用纯直线的结构时可达到改进的制造简易性。
图12概要地说明由每个具有各自的栅极的两个晶体管所形成的堆积器件的实例。晶体管设有利用先前所述局部互连导体技术的源极电极。此源极电极具有附接至金属1层的相关源极连接导体。其它晶体管设有使用漏极局部互连导体所形成的漏极电极。在此情况下，漏极局部互连导体连接至其它器件且无须至金属1层的连接。然而，在图12中所示的器件中，本技术的使用允许所需用来获得金属1连接到栅极电极的栅极开口依照增加电路密度的方式设置于扩散区域上。
虽然本文中已参考附图详述了本发明的说明性实施例，但应理解本发明不受限于那些精确的实施例，在不背离由所附权利要求所限定的本发明的范畴及精神的情况下，本领域技术人员可以做出各种改变及修改。
Claims (50)
1.一种制造集成电路的方法，所述方法包含以下步骤：
在半导体衬底的扩散区域上形成栅极电极和至少一个局部互连导体，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开，每个局部互连导体分别形成源极电极及漏极电极之一；
在所述扩散区域、所述栅极电极及所述至少一个局部互连导体上沉积上绝缘体层；
穿过所述上绝缘体层，蚀刻至少一个电极开口以及栅极开口，所述至少一个电极开口到达所述局部互连导体之一的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口的蚀刻是使得所述栅极开口具有不足以到达所述扩散区域的最大深度；及
沉积电极连接导体进入至所述至少一个电极开口的每个中并且沉积栅极连接导体进入至所述栅极开口中。
2.如权利要求1所述的方法，其中所述至少一个局部互连导体包含漏极局部互连导体及源极局部互连导体，漏极开口到达所述漏极局部互连导体的上表面，源极开口到达所述源极局部互连导体的上表面。
3.如权利要求2所述的方法，其中所述栅极电极布置在所述源极局部互连导体及所述漏极局部互连导体间的扩散区域上。
4.如权利要求1所述的方法，其中所述一个或多个电极开口位于所述扩散区域之上。
5.如权利要求1所述的方法，其中所述至少一个局部互连导体及所述栅极电极是基本上平行的直线体。
6.如权利要求5所述的方法，其中所述至少一个局部互连导体具有长度L及宽度W，两者皆在基本上平行于所述衬底的平面中测量，L至少是W的三倍。
7.如权利要求1所述的方法，其中所述栅极电极由多晶硅形成。
8.如权利要求1所述的方法，其中所述至少一个局部互连导体由钨形成。
9.如权利要求1所述的方法，其中所述至少一个局部互连导体及所述栅极电极形成于下绝缘体层中的各自的开口内。
10.如权利要求9所述的方法，其包含形成蚀刻停止层的步骤，所述蚀刻停止层形成为至少覆盖围绕要蚀刻所述栅极开口处的所述下绝缘体层，以及不覆盖所述栅极电极的所述上表面，并且其中所述栅极开口的蚀刻不蚀刻穿过所述蚀刻停止层。
11.如权利要求10所述的方法，其中形成所述蚀刻停止层以覆盖所述至少一个局部互连导体的所述上表面，以及所述电极开口的蚀刻确实蚀刻穿过所述蚀刻停止层且是在与蚀刻所述栅极开口分开的步骤中执行。
12.如权利要求1所述的方法，其中所述至少一个电极开口的所述蚀刻是在与所述栅极开口的蚀刻分开的蚀刻步骤中执行，且所述栅极开口的蚀刻是用经选择以蚀刻至不足以到达所述扩散层的深度的参数来执行的。
13.如权利要求12所述的方法，其中所述栅极开口在所述至少一个电极开口的蚀刻期间藉由抗蚀剂层来覆盖。
14.如权利要求1所述的方法，其中所述至少一个电极开口及所述栅极开口的所述蚀刻是在共同蚀刻步骤中使用经选择以蚀刻至不足以到达所述扩散层的深度的蚀刻参数来执行的。
15.如权利要求1所述的方法，包含：形成蚀刻停止层以便至少覆盖围绕所述栅极电极的所述衬底及所述栅极电极的步骤；以及自所述栅极电极的所述上表面移除所述蚀刻停止层的步骤，并且其中所述栅极开口的蚀刻不蚀刻穿过所述蚀刻停止层。
16.如权利要求1所述的方法，包含在所述至少一个电极连接导体及所述栅极连接导体上沉积第一金属连接层的步骤，以便将包含所述扩散层、所述栅极电极及所述至少一个局部互连导体的晶体管连接至所述集成电路的其它部分。
17.如权利要求16所述的方法，其中所述第一金属连接层是与所述至少一个电极连接导体及所述栅极连接导体一起形成的双大马士革层。
18.如权利要求16所述的方法，其中所述第一金属层是由直线的导体形成的，所述直线的导体布置为基本上垂直于所述至少一个局部互连导体及所述栅极电极的主轴。
19.如权利要求1所述的方法，其中所述集成电路是由多个电路单元形成的，并且所述多个电路单元的大多数是藉由沉积具有全部纯直线形状的部件形成的。
20.如权利要求1所述的方法，其中所述至少一个局部互连导体的至少之一将包含所述扩散层、所述栅极电极及所述至少一个局部互连导体的晶体管连接至所述集成电路的其它部分。
21.一种集成电路，其包含：
扩散区域，其形成在半导体衬底上；
至少一个局部互连导体，其形成在所述扩散区域上，每个局部互连导体分别形成源极电极及漏极电极之一；
栅极电极，其形成在所述扩散区域上，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开；
绝缘体层，其形成在所述扩散区域上且具有至少一个电极开口以及栅极开口，所述至少一个电极开口至少到达所述至少一个局部互连导体之一的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口具有不足以到达所述扩散区域的最大深度；
电极连接导体，其沉积于每个所述电极开口内；及
栅极连接导体，其沉积于所述栅极开口内。
22.如权利要求21所述的集成电路，其中所述至少一个局部互连导体包含漏极局部互连导体及源极局部互连导体，漏极开口到达所述漏极局部互连导体的上表面，源极开口到达所述源极局部互连导体的上表面。
23.如权利要求22所述的集成电路，其中所述栅极电极布置在所述源极局部互连导体及所述漏极局部互连导体间的扩散区域上。
24.如权利要求21所述的集成电路，其中所述一个或多个电极开口位于所述扩散区域之上。
25.如权利要求21所述的集成电路，其中所述至少一个局部互连导体及所述栅极电极是基本上平行的直线体。
26.如权利要求25所述的集成电路，其中所述至少一个局部互连导体具有长度L及宽度W，两者皆在基本上平行于所述衬底的平面中测量，L至少是W的三倍。
27.如权利要求21所述的集成电路，其中所述栅极电极是由多晶硅形成的。
28.如权利要求21所述的集成电路，其中所述至少一个局部互连导体是由钨形成的。
29.如权利要求21所述的集成电路，其中所述至少一个局部互连导体及所述栅极电极形成于下绝缘体层中的各自的开口内。
30.如权利要求29所述的集成电路，其包含蚀刻停止层，所述蚀刻停止层至少覆盖围绕所述栅极开口的所述下绝缘体层，并且不覆盖所述栅极电极的所述上表面。
31.如权利要求21所述的集成电路，包含蚀刻停止层，其覆盖围绕所述栅极电极及所述栅极电极的侧壁的所述衬底，并且不覆盖所述栅极电极的所述上表面。
32.如权利要求21所述的集成电路，包含第一金属连接层，其沉积在所述至少一个电极连接导体及所述栅极连接导体上，以便将包含所述扩散层、所述栅极电极及所述至少一个局部互连导体的晶体管连接至所述集成电路的其它部分。
33.如权利要求32所述的集成电路，其中所述第一金属连接层是与所述至少一个电极连接导体及所述栅极连接导体一起形成的双大马士革层。
34.如权利要求32所述的集成电路，其中所述第一金属层包含直线的导体，所述直线的导体布置为基本上垂直于所述至少一个局部互连导体及所述栅极电极的主轴。
35.如权利要求21所述的集成电路，其中所述集成电路是由多个电路单元形成的，且所述多个电路单元的大多数是藉由沉积具有全部纯直线的形状的部件形成的。
36.如权利要求21所述的集成电路，其中所述至少一个局部互连导体的至少之一将包含所述扩散层、所述栅极电极及所述至少一个局部互连导体的晶体管连接至所述集成电路的其它部分。
37.一种制造集成电路的方法，所述方法包含以下步骤：
在半导体衬底的扩散区域上形成栅极电极，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开；
在所述扩散区域及所述栅极电极上沉积绝缘体层；
在分开的蚀刻步骤中，使用形成在所述绝缘体层上的分开的图案穿过所述绝缘体层蚀刻至少一个电极开口以及蚀刻栅极开口，所述至少一个电极开口到达用于形成电极的扩散区域的上表面，所述栅极开口位于所述扩散区域之上并且至少到达所述栅极电极的上表面，所述栅极开口的蚀刻是使得所述栅极开口具有不足以到达所述扩散区域的最大深度；及
沉积电极连接导体进入至所述至少一个电极开口的每个内，以及沉积栅极连接导体进入至所述栅极开口内。
38.如权利要求37所述的方法，其中所述至少电极开口包含源极开口及漏极开口，用于形成源极电极及漏极电极。
39.如权利要求37所述的方法，其中所述一个或多个电极开口位于所述扩散区域之上。
40.如权利要求38所述的方法，其中所述源极电极、所述漏极电极及所述栅极电极是基本上平行的直线体。
41.如权利要求37所述的方法，其中所述电极具有长度L及宽度W，两者皆在基本上平行于所述衬底的平面中测量，L至少是W的三倍。
42.如权利要求37所述的方法，其中所述栅极电极是由多晶硅形成的。
43.如权利要求37所述的方法，其中所述至少一个电极是由钨形成的。
44.如权利要求37所述的方法，其中所述栅极开口在所述至少一个电极开口的蚀刻期间藉由抗蚀剂层来覆盖。
45.如权利要求37所述的方法，包含：形成蚀刻停止层以便至少覆盖围绕所述栅极电极的所述衬底及所述栅极电极的步骤；以及自所述栅极电极的所述上表面移除所述蚀刻停止层的步骤，并且其中所述栅极开口的蚀刻不蚀刻穿过所述蚀刻停止层。
46.如权利要求37所述的方法，包含在所述至少一个电极连接导体及所述栅极连接导体上沉积第一金属连接层的步骤，以便将包含所述扩散层、所述栅极电极及所述至少一个电极的晶体管连接至所述集成电路的其它部分。
47.如权利要求46所述的方法，其中所述第一金属连接层是与所述至少一个电极连接导体及所述栅极连接导体一起形成的双大马士革层。
48.如权利要求46所述的方法，其中所述第一金属层是由直线的导体形成的，所述直线的导体布置为基本上垂直于所述栅极电极的主轴。
49.如权利要求37所述的方法，其中所述集成电路是由多个电路单元形成的，并且所述多个电路单元的大多数是藉由沉积具有全部纯直线的形状的部件形成的。
50.一种集成电路，其包含：
扩散区域，其形成在半导体衬底上；
栅极电极，其形成在所述扩散区域上，所述栅极电极藉由栅极绝缘体层与所述扩散区域隔开；
绝缘体层，其形成在所述扩散区域上且具有至少一个电极开口以及栅极开口，所述至少一个电极开口至少到达所述扩散区域的上表面，所述栅极开口位于所述扩散区域之上，并且至少到达所述栅极电极的上表面，所述栅极开口具有不足以到达所述扩散区域的最大深度；
电极连接导体，其沉积于每个所述电极开口内；及
栅极连接导体，其沉积于所述栅极开口内。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/232107 | 2008-09-10 | ||
| US12/232,107 US7745275B2 (en) | 2008-09-10 | 2008-09-10 | Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101685798A true CN101685798A (zh) | 2010-03-31 |
| CN101685798B CN101685798B (zh) | 2014-03-26 |
Family
ID=41798476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910173677.4A Active CN101685798B (zh) | 2008-09-10 | 2009-09-10 | 在扩散区域上提供栅极接触的集成电路及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7745275B2 (zh) |
| CN (1) | CN101685798B (zh) |
| TW (1) | TWI420577B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112970110A (zh) * | 2018-11-07 | 2021-06-15 | 华为技术有限公司 | 集成电路及其标准单元 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011004323B4 (de) | 2011-02-17 | 2016-02-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung |
| US9024418B2 (en) | 2013-03-14 | 2015-05-05 | Qualcomm Incorporated | Local interconnect structures for high density |
| US9318476B2 (en) | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | High performance standard cell with continuous oxide definition and characterized leakage current |
| US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
| KR102323733B1 (ko) * | 2017-11-01 | 2021-11-09 | 삼성전자주식회사 | 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법 |
| US20190252408A1 (en) * | 2018-02-13 | 2019-08-15 | Qualcomm Incorporated | Staggered self aligned gate contact |
| US11972977B2 (en) | 2021-09-08 | 2024-04-30 | International Business Machines Corporation | Fabrication of rigid close-pitch interconnects |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072221A (en) * | 1997-06-30 | 2000-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device having self-aligned contact plug and metallized gate electrode |
| US20030008450A1 (en) * | 2001-03-16 | 2003-01-09 | Taiwan Semiconductor Manufacturing Company | Self-aligned process for a stacked gate RF MOSFET device |
| US6544888B2 (en) * | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
| TW538502B (en) * | 2000-02-08 | 2003-06-21 | Ibm | Symmetric device with contacts self aligned to gate |
| CN1431710A (zh) * | 2002-01-08 | 2003-07-23 | 三菱电机株式会社 | 半导体装置 |
| CN101110393A (zh) * | 2007-07-05 | 2008-01-23 | 复旦大学 | 一种CuxO电阻存储器制备与铜互连工艺集成的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637315A (ja) * | 1992-07-20 | 1994-02-10 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JPH0955499A (ja) * | 1995-08-11 | 1997-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5804846A (en) * | 1996-05-28 | 1998-09-08 | Harris Corporation | Process for forming a self-aligned raised source/drain MOS device and device therefrom |
| JPH10326896A (ja) * | 1997-03-25 | 1998-12-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6900513B2 (en) * | 2001-01-22 | 2005-05-31 | Nec Electronics Corporation | Semiconductor memory device and manufacturing method thereof |
| JP3605062B2 (ja) * | 2001-09-28 | 2004-12-22 | 株式会社東芝 | 半導体装置の製造方法 |
| TW513786B (en) * | 2001-12-31 | 2002-12-11 | Winbond Electronics Corp | Semiconductor memory |
| US6869850B1 (en) * | 2002-12-20 | 2005-03-22 | Cypress Semiconductor Corporation | Self-aligned contact structure with raised source and drain |
| JP2005032768A (ja) * | 2003-07-07 | 2005-02-03 | Renesas Technology Corp | 半導体装置 |
| US7115974B2 (en) * | 2004-04-27 | 2006-10-03 | Taiwan Semiconductor Manfacturing Company, Ltd. | Silicon oxycarbide and silicon carbonitride based materials for MOS devices |
| US7547594B2 (en) * | 2007-10-11 | 2009-06-16 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of forming the same |
-
2008
- 2008-09-10 US US12/232,107 patent/US7745275B2/en active Active
-
2009
- 2009-07-20 TW TW098124470A patent/TWI420577B/zh active
- 2009-09-10 CN CN200910173677.4A patent/CN101685798B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072221A (en) * | 1997-06-30 | 2000-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device having self-aligned contact plug and metallized gate electrode |
| TW538502B (en) * | 2000-02-08 | 2003-06-21 | Ibm | Symmetric device with contacts self aligned to gate |
| US20030008450A1 (en) * | 2001-03-16 | 2003-01-09 | Taiwan Semiconductor Manufacturing Company | Self-aligned process for a stacked gate RF MOSFET device |
| US6544888B2 (en) * | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
| CN1431710A (zh) * | 2002-01-08 | 2003-07-23 | 三菱电机株式会社 | 半导体装置 |
| CN101110393A (zh) * | 2007-07-05 | 2008-01-23 | 复旦大学 | 一种CuxO电阻存储器制备与铜互连工艺集成的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112970110A (zh) * | 2018-11-07 | 2021-06-15 | 华为技术有限公司 | 集成电路及其标准单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101685798B (zh) | 2014-03-26 |
| TW201011816A (en) | 2010-03-16 |
| US20100059825A1 (en) | 2010-03-11 |
| TWI420577B (zh) | 2013-12-21 |
| US7745275B2 (en) | 2010-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101685798B (zh) | 在扩散区域上提供栅极接触的集成电路及其制造方法 | |
| CN104064554B (zh) | 半导体器件 | |
| US9076765B2 (en) | Semiconductor device comprising trench gate and buried source electrodes | |
| TWI512892B (zh) | 多層互連結構及用於積體電路的方法 | |
| US20030116852A1 (en) | Semiconductor device | |
| US11515205B2 (en) | Conductive structures for contacting a top electrode of an embedded memory device and methods of making such contact structures on an IC product | |
| KR20180036879A (ko) | 정렬 키를 포함하는 반도체 소자 | |
| KR100514673B1 (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100351687B1 (ko) | 반도체장치 및 그 제조방법 | |
| US9461038B2 (en) | Semiconductor device with resistance circuit | |
| US10388602B2 (en) | Local interconnect structure including non-eroded contact via trenches | |
| KR20060113543A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10319630B2 (en) | Encapsulated damascene interconnect structure for integrated circuits | |
| US20230247919A1 (en) | Interconnection structure of an integrated circuit | |
| KR100562675B1 (ko) | 반도체 소자의 제조방법 | |
| US7432182B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9142444B2 (en) | Semiconductor component and method for producing a semiconductor component | |
| US20240170328A1 (en) | Method for Forming an Interconnection Structure | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing | |
| KR20070007608A (ko) | 플래시 메모리 소자의 제조 방법 | |
| US7300745B2 (en) | Use of pedestals to fabricate contact openings | |
| KR20090068569A (ko) | 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법 | |
| KR20040019118A (ko) | 플래쉬 이피롬 셀 제조방법 | |
| CN107871746A (zh) | 用于制造具有存储器单元的集成电路的方法 | |
| JPH11111950A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |