TWI420121B - 經封裝積體電路以及用以測試裝置的方法及設備 - Google Patents

Description

經封裝積體電路以及用以測試裝置的方法及設備

本申請案和自動測試設備有關，且更明確地說，係關於用以測量來自積體電路之訊號的裝置。

在被稱為「封裝」的製程中，將積體電路(IC)中的組件組裝至封裝之中，並且對最終經封裝IC進行測試以驗證其功能。於封裝期間，通常將晶粒(也就是，從已完成之晶圓中切割下來的積體電路晶片)附接至基板或支撐結構(例如印刷電路板)，並且被封裝材料(例如環氧樹脂或塑膠)囊封。晶粒可以不同的排列方施行被組裝，就其它因素來說，其取決於設計的應用與規格。

舉例來說，覆晶係組裝類型，其中的晶粒被安裝於撓性電路板，該撓性電路板被折疊或「翻轉」以形成三維的封裝。某些覆晶組裝在主動表面上具有焊接凸塊，當該晶片被上下翻轉，該等焊接凸塊將電性連接提供至電路板。接著，覆晶通常經歷囊封製程，其利用保護材料來覆蓋該晶片的表面。覆晶封裝(例如其它類型的IC封裝)通常包含用以接收外部訊號的輸入接腳以及用以傳送該IC所產生之訊號的輸出接腳。

本申請案說明用於測試裝置(舉例來說，經封裝積體電 路)的系統與方法，其包含電腦程式產品。

一般來說，於一項觀點中，本申請案說明用於測試待測裝置的自動測試設備，在該待測裝置內部具有第一與第二互連晶片。該自動測試設備包含：測試探針；以及被通訊耦合至該待測裝置的測試裝置。該測試裝置包含電路系統，用以與該待測裝置交換訊號，該等訊號包括由被附接至該等第一晶片與第二晶片之間的通訊途徑的測試探針所取得的內部訊號，該內部訊號沿著該通訊途徑於該待測裝置內部行進並且無法從該裝置上的外部接腳來存取。該測試探針包含：第一導體部份，其被連接至該通訊途徑；第二導體部份，其被附接至該測試裝置；以及電阻性組件，其被耦合至該等第一導體部份與第二導體部份。該電阻性組件具有阻抗，用以：(1)於測試期間實質隔絕該測試裝置的負載與該裝置，該負載被通訊耦合至該測試探針；以及(2)實質隔絕傳播通過該測試探針之第二導體部份的訊號。

一般來說，於另一項觀點中，本申請案還說明用於測試裝置的方法與電腦程式產品，在該裝置內部具有第一與第二互連晶片。該方法包含：於該裝置內部在該等第一晶片與第二晶片之間內部訊號所行進的通訊途徑中選擇地點；以及將測試探針連接至該地點。該測試探針具有阻抗，用以：(1)於測試期間實質隔絕測試設備的負載與該裝置，該負載被通訊耦合至該測試探針；以及(2)於正常運作期間實質隔絕傳播通過該測試探針之導體部份的訊號與該裝置。

一般來說，於進一步觀點中，本申請案還說明經封裝積體電路，其包含：第一晶片與第二晶片，其具有可從該經封裝積體電路外部來存取的外部接腳；位於該等第一晶片與第二晶片之間的電性連接，該電性連接於該等第一晶片與第二晶片之間提供途徑，內部訊號沿著該途徑來傳播，該內部訊號無法從該等第一晶片與第二晶片上的外部接腳來存取；以及探針，其被配置成用以測量該內部訊號。該探針包含：第一導體部份，其被連接至該途徑；第二導體部份，其被配置成用以被附接至測試設備；以及電阻性組件，其被耦合至該等第一導體部份與第二導體部份。該電阻性組件具有阻抗，用以：(1)於測試期間實質隔絕該測試設備的負載與該電性連接，該負載被通訊耦合至該測試探針；以及(2)實質隔絕傳播通過該測試探針之第二導體部份的訊號。

本申請案的實施例可包含下面一或多項。該內部訊號可無法從該裝置的外部接腳來存取。可於該裝置的設計階段期間來實施地點的選擇。該測試探針的阻抗可大於100歐姆。該測試探針可於該裝置的製造期間被焊接至該地點。該測試探針中的該等導體部份之其中一者可被附接至自動測試設備。可使用該探針將測試訊號傳送至該地點處的該裝置。

該電阻性組件可包含電阻器及/或以電晶體施行的緩衝器。該測試探針可與該待測裝置的內部組件(舉例來說，該等第一晶片與第二晶片中其中一者)整合。該測試探針的該 第二導體部份可被配置成用以：接收來自該測試設備的測試訊號；以及將該測試訊號傳送至該等第一晶片與第二晶片中其中一者或兩者。該等第一晶片與第二晶片可被附接至撓性印刷電路板。

該自動測試設備可包含電路系統，用以分析接收自該測試探針的訊號。該自動測試設備可包含接點，其被配置成用以被電性耦合至該測試探針的該等第一導體部份與第二導體部份中其中一者。用以使用該測試探針將測試訊號傳送至該地點處的該裝置並且用以接收來自該測試探針的內部訊號的電路系統可被包含在該自動測試設備。

一或多個實施例可提供一或多項下面優點。可監視待測裝置(舉例來說，經封裝IC晶片)的內部地點處的訊號，而不影響該等訊號的完整性。提供存取經封裝晶片中無法從外部接腳處來存取的內部組件。可更有效地對經封裝晶片進行驗證與除錯。於測試期間，該測試設備的負載與該裝置隔絕；而於正常運作期間，該測試接腳及其上所產生的訊號與該裝置隔絕。使用探針可將測試訊號傳送至經封裝晶片中無法從該裝置的外部接腳處來存取的內部地點。

在附圖及下面的說明中提出一或多個實施例的細節。從說明、圖式、以及申請專利範圍中將明白其它特點、目的、以及優點。

本申請案係關於半導體裝置測試，其使用測試探針(稱 為「設計以測試(design－for－test，DFT)探針」)來測量已完成IC(亦稱為「經封裝晶片」)內部的訊號。經封裝晶片包含內部組件，其係由不同的晶圓所製成並且在封裝層級被相互連接。舉例來說，該等內部組件可包含多個晶粒，其其被組裝在撓性印刷電路板上並且被排列成覆晶組態。此等排列通常被稱為封裝中系統(System In Package，SiP)。經封裝晶片的範例包含晶片上系統(System On a Chip，SOC)以及特定應用IC(application specific integrated circuit，ASIC)。

圖1A所示的係經封裝晶片10的方塊圖，其包含位於封裝18內的第一內部晶片12以及第二內部晶片14。該等內部晶片12以及14被製作成兩個不同的晶粒，其係切割自相同的晶圓或不同的晶圓。倘若該等晶粒來自相同晶圓的話，可將其整合在單一晶片。常見地，多重晶片係來自不同的晶圓，因為其可利用不同的製程來製造其。於某些實施例中，該等內部晶片12以及14被安裝在撓性電路板。該等晶片12以及14中其中一者或兩者可包含敏感性被動組件，例如電感器、電容器、石英晶體以及表面聲波(surface acoustic wave，SAW)濾波器。該經封裝晶片10的封裝18還包含外部接腳16，其包含用以接收外部輸入訊號的輸入接腳以及用以於該經封裝晶片10的正常運作期間將輸出訊號傳送給一或多個外部裝置(圖中並未顯示)的輸出接腳。介於該等內部晶片12以及14之間的內部電性連接11在該等內部晶片12以及14之間提供途徑，內部訊號沿著 該途徑來傳播。於此範例中，該內部連接11無法從任何該等外部接腳16來存取該經封裝晶片10的外部。如下文所述，與該內部連接11直接連接可損及該訊號傳送的效能。

雖然藉由觀察在該等外部接腳16所產生的訊號能夠獲得關於該經封裝晶片10是否正確地實施的某洞察，不過，於特定的情況中必須測量位於該封裝內部的訊號，舉例來說，透過該內部連接11在該等內部晶片12以及14之間傳播的訊號，且通常更加實用。獲得內部訊號之存取經常係困難的，如由於封裝。

圖1B所示的係圖1A的經封裝晶片10，測試接腳9被連接至該內部連接11。雖然在製造期間可能將該測試接腳9納入該封裝18之中，用以提供從外部連接至該經封裝晶片10內部的地點，不過，該測試接腳9可產生干擾性反射、瑕疵、以及非所希的響應，尤其是運作於高頻期間。測試接腳9所造成的另一項問題係，當測試設備被連接至該接腳時，該測試設備為該裝置增加在正常運作下並不會出現的額外負載。該附加負載可影響在該測試設備所接收到的訊號並且偏斜該等測試結果。

於某些測試方案中，分開測試內部晶片並且在該等內部晶片被組裝至經封裝晶片之前驗證其是否適當地運作。因為已經通過測試的內部晶片稱為「已知優良晶粒(known－good die)」，該些類型的測試方案通常被稱為「已知優良晶粒」測試。即使內部晶片已經被驗證為係已知優良晶粒， 其可在被組裝至封裝之前在後續的製造/組裝製程(舉例來說，研磨製程)期間遭到破壞或毀損。於此等製程期間，該等晶粒可承受造成其無法適當運作的物理或電性破壞。舉例來說，該晶粒中的至少一部份可被過度加熱及/或電性連接可被中斷連接或是被短路。即使在已知優良晶粒測試程序期間已經驗證經封裝晶片中的所有組件適當運作，不過，在經過組裝之後，該經封裝晶片可有缺陷。

下文描述進一步細節，為解決至少一部份前面測試技術中的缺點，DFT探針使其能夠直接分析內部訊號(舉例來說，介於內部晶片之間的訊號)，同時於測試與正常運作期間保持該經封裝晶片內的訊號的完整性。

參考圖2A，經封裝晶片30被配置成用以能夠在其內部地點中的一或多個地點進行測試。該經封裝晶片30包含第一內部晶片13以及第二內部晶片15，其其被組裝在封裝19內部。例如，該封裝19可係覆晶封裝，其中，該等第一晶片13以及第二晶片15被安裝在撓性電路板。該經封裝晶片30的封裝19包含外部接腳17，其包含用以接收外部輸入訊號的輸入接腳以及用以於該經封裝晶片30的正常運作期間將輸出訊號傳送給一或多個外部裝置(圖中並未顯示)的輸出接腳。

該等第一內部晶片13以及第二內部晶片15被製作成兩個不同的晶粒，其係切割自相同的晶圓或不同的晶圓。於某些實施例中，該第一內部晶片13可係訊號發射器，而該第二內部晶片15可係訊號接收器。該等第一晶片13 以及第二晶片15中其中一者或兩者可係積體電路及/或包含電性敏感性組件，例如石英晶體以及SAW濾波器。該經封裝晶片30還包含DFT探針20，其被電性耦合至內部訊號途徑21，內部訊號在該內部訊號途徑於該等第一內部晶片13以及第二內部晶片15之間傳播。該內部訊號途徑21可包含一或多條電線以及其它組件(舉例來說，電阻器、電容器......等)，用以在該等第一內部晶片13以及第二內部晶片15之間來傳送內部訊號。

該DFT探針20提供連接，用以從該封裝19的內部(在該內部訊號途徑21中的地點處)連接至該封裝19的外部。該DFT探針包含電阻性組件22，其被耦合至第一導體組件24以及第二導體組件26(舉例來說，電線)。該第一導體組件24與該訊號途徑21進行電子通訊。舉例來說，該第一導體組件24可係被焊接至該訊號途徑21之上的地點處的電線。該第二導體組件26被電性耦合至該電阻性組件22並且包含用以提供存取該封裝19內之互連(舉例來說，電線)的外部測試接腳27。舉例來說，該第二導體組件26可係被連接至該電阻性組件22並且延伸穿過該封裝19之外殼以形成該測試接腳27的電線。

該測試接腳27被配置成用以被附接至外部測試設備32，其可包含下面一或多者：自動測試設備、示波器、頻譜分析儀、邏輯分析儀、雜訊分析儀、萬用表以及其它電子測試設備。該測試設備32具有接點34(例如探針)，其可被連接至該測試接腳27。該測試設備32經由該測試接 腳27來接收在該訊號途徑21中傳播的內部訊號並且將測試訊號傳送至與該訊號途徑21進行電性通訊的各種內部組件(舉例來說，內部晶片13以及15)。該DFT探針20係用來觀察各個內部訊號，其包含封裝內訊號(inter－package signal)(舉例來說，在該封裝內被製作成不同晶粒的組件之間傳送的訊號)。舉例來說，於該等內部晶片13以及15來自不同晶粒的實施例中，在該訊號途徑21中傳播的訊號係封裝內訊號。該DFT探針20還被用來將訊號引入該經封裝晶片30。

該電阻性組件22的阻抗在測試期間實質隔絕該測試設備32的負載與內部組件(舉例來說，內部晶片13以及15)。因此，該DFT探針20讓該測試設備32測量內部訊號，無該測試設備32阻抗對該等內部訊號造成任何顯著程度的影響。換言之，可從該測試設備32處所測得的內部訊號處取得所希的資訊。該電阻性組件22實質上還隔絕該經封裝晶片30的該等內部組件及該第二導體組件26，包含接腳27，因此在正常運作期間，傳播通過該導體組件26的任何訊號將對該等內部組件的運作造成極小的作用，甚至毫無任何作用。舉例來說，當該導體電阻性組件22衰減傳播通過該第二導體組件26的訊號而使得該經封裝晶片30的內部組件如預期般地運作時，可達成實質隔絕。

該電阻性組件22的阻抗通常大於一百歐姆。舉例來說，該阻抗的範圍可係從數百歐姆至數千歐姆。該電阻性組件22可係被動裝置，舉例來說，單一電阻器、分壓器、 或是電阻器、電容器以及其它被動電性組件之組合。該電阻性組件22亦可係以電晶體施行之緩衝器(舉例來說，射極隨動器)或是亦可包含被動式組件的以電晶體施行的緩衝器之組合。該DFT探針20可於製造階段期間被整合至該經封裝晶片30。

圖2B所示的係和圖2A的經封裝晶片30相同的經封裝晶片31，除了電阻性組件22係位於該內部晶片13的內部。該電阻性組件22可被設計且製造在該等內部晶片13以及15中其中一者的矽內部。舉例來說，圖2B的電阻性組件22可係電晶體施行緩衝器或是亦可包含被動組件的電晶體施行緩衝器之組合。於其它實施例中，該電阻性組件22被製造在分離的矽物件之上並且稍後被附接至介於該等內部晶片13以及15之間的互連。舉例來說，該電阻性組件22可能被附接至與該等內部晶片13以及15附接的撓性電路板。

參考圖3，所述的係用於製造與測試經封裝晶片(例如圖2中所示的經封裝晶片30)的過程40。於製造期間，選擇(42)內部測試地點。舉例來說，該內部測試地點可係於多個內部組件之間的訊號途徑(舉例來說，介於內部晶片12以及15之間的訊號途徑21)中的地點。DFT探針(舉例來說，圖2的DFT探針20)被連接至(44)該內部測試地點。於某些實施例中，該DFT探針中的導體被焊接至該測試地點。於其它實施例中，在設計階段期間來選擇該內部測試地點並且於該等內部組件中其中一者內製造該DFT探針。 該DFT探針在接點34處被連接至(46)該測試設備32。該測試設備32從該DFT探針處接收(48)傳播通過該內部測試地點的訊號並且分析該等訊號以驗證該經封裝晶片中的一或多個內部組件是否適當地運作。該測試設備32還可經由該DFT探針來傳送(50)測試訊號給該內部測試地點處的該經封裝晶片。於某些實施例中，將多個DFT探針整合至各個內部測試地點處的經封裝晶片。於該些實施例中，該等DFT探針的第一部份可被用來將內部訊號從該等內部測試地點傳送至該測試設備32，而該等DFT探針的第二部份可被用來將測試訊號從該測試設備32傳送至該等內部測試地點。舉例來說，該測試設備32可使用第一DFT探針來將測試訊號傳送至第一內部地點並且使用第二DFT探針來監視響應於該測試訊號而在第二測試地點處所產生的訊號。

該過程40與該測試設備32並不受限於本文所述的硬體與軟體來使用。該過程40與該測試設備32能施行於數位電子電路系統，或是施行於電腦硬體、韌體、軟體、或是其組合，舉例來說，可使用軟體來控制測試訊號的發送與接收以及該DFT探針的擺放。

該過程40與該測試設備32至少部份可透過電腦程式產品(也就是，可有形地具現在資訊載體中的電腦程式，舉例來說，具現在機器可讀取的儲存裝置或是具現在被傳播的訊號)來施行，用以由資料處理設備來執行或是用以控制資料處理設備的運作，舉例來說，該資料處理設備係可程 式的處理器、電腦、或是多部電腦。電腦程式可被寫成任何形式的程式化語言，其包含編譯或解譯語言；並且其可任何的形式來配置，其包含獨立程式或是模組、組件、子常式、或適合用在計算環境之中的其它單元。電腦程式可被配置成用以於一電腦執行；或是被配置成用以於單一地點或分散在多個地點且藉由通訊網路來互連的多部電腦之上來執行。

和施行該過程40與該測試設備32相關聯的動作可由一或多個可程式化處理器來實施，該等一或多個可程式化處理器執行一或多個電腦程式，用以實施該等過程的功能。所有或部份的過程40與測試設備32可被施行成特殊用途邏輯電路系統，舉例來說，FPGA(field programmable gate array，場可程式化閘陣列)及/或ASIC(application－specific integrated circuit，特定應用積體電路)。

藉由實例，適合用來執行電腦程式的處理器包含通用用途微處理器以及特殊用途微處理器以及任何類型之數位電腦的任何一或多個處理器。一般來說，處理器將接收來自唯讀記憶體或是隨機存取記憶體或是兩者的指令與資料。電腦的元件包含用以執行指令的處理器以及一或多個用以儲存指令與資料的記憶體裝置。

本文已經說明數種實施例。然而，應該瞭解的係，仍可進行各種修正。舉例來說，圖2的經封裝晶片30可被製造成用以包含被電性耦合至多個內部測試地點的多個DFT探針。該內部訊號途徑21可係任何通訊途徑，其包 含電線、匯流排......等。據此，其它實施例(包含本文中未明確說明的實施例)涵蓋在下面申請專利範圍的範疇內。

9‧‧‧測試接腳

10‧‧‧經封裝晶片

11‧‧‧內部電性連接線

12‧‧‧內部晶片

13‧‧‧內部晶片

14‧‧‧內部晶片

15‧‧‧內部晶片

16‧‧‧外部接腳

17‧‧‧外部接腳

18‧‧‧封裝

19‧‧‧封裝

20‧‧‧設計以測試探針

21‧‧‧內部訊號途徑

22‧‧‧電阻性組件

24‧‧‧導體組件

26‧‧‧導體組件

27‧‧‧外部測試接腳

30‧‧‧經封裝晶片

31‧‧‧經封裝晶片

32‧‧‧外部測試設備

34‧‧‧接點

圖1A與1B係待測裝置(device under test，DUT)的方塊圖。

圖2A與2B係其它DUT的方塊圖。

圖3係用於測試圖2A與2BDUT過程的流程圖。

13‧‧‧內部晶片

15‧‧‧內部晶片

17‧‧‧外部接腳

19‧‧‧封裝

20‧‧‧設計以測試探針

21‧‧‧內部訊號途徑

22‧‧‧電阻性組件

24‧‧‧導體組件

26‧‧‧導體組件

27‧‧‧外部測試接腳

30‧‧‧經封裝晶片

32‧‧‧外部測試設備

34‧‧‧接點

Claims (21)

1. 一種用以測試裝置的方法，於該裝置的內部具有第一與第二互連晶片，該方法包括：於該裝置內部在該等第一晶片與第二晶片之間內部訊號所行進的通訊途徑中選擇地點；將測試探針連接至該地點，該測試探針具有阻抗，用以：於測試期間實質隔絕測試設備的負載與該裝置，該負載被通訊耦合至該測試探針；以及於正常運作期間實質隔絕傳播通過該測試探針之導體部份的訊號與該裝置。
2. 如申請專利範圍第1項之方法，其中，該裝置係經封裝積體電路，並且無法從該裝置的外部接腳來存取該內部訊號。
3. 如申請專利範圍第1項之方法，其中，在該裝置的設計階段期間來實施地點選擇。
4. 如申請專利範圍第1項之方法，其中，該測試探針的阻抗大於100歐姆。
5. 如申請專利範圍第1項之方法，其中，連接測試探針包括將該測試探針焊接至該地點及使用厚膜或薄膜沉積來附接該測試探針之一或多者。
6. 如申請專利範圍第1項之方法，其進一步包括將該測試探針的該等導體部份的其中一者附接至自動測試設備。
7. 如申請專利範圍第1項之方法，其進一步包括使用該探針來將測試訊號傳送至該地點處的該裝置。
8. 如申請專利範圍第1項之方法，其中，在該裝置的製造期間來實施連接。
9. 一種經封裝積體電路，其包括：第一晶片與第二晶片，其具有可從該經封裝積體電路外部來存取的外部接腳；位於該等第一晶片與第二晶片之間的電性連接，該電性連接於該等第一晶片與第二晶片之間提供通訊途徑，內部訊號沿著該通訊途徑來傳播，該內部訊號無法從包含該等第一晶片與第二晶片的封裝上的外部接腳來存取；以及探針，其被配置成用以測量該內部訊號，該探針包括：第一導體部份，其被連接至該通訊途徑；第二導體部份，其被配置成用以被附接至測試設備；以及電阻性組件，其被耦合至該等第一導體部份與第二導體部份，該電阻性組件具有阻抗，用以：於測試期間實質隔絕該測試設備的負載與該電性連接，該負載被通訊耦合至該測試探針；以及實質隔絕傳播通過該測試探針之第二導體部份的訊號。
10. 如申請專利範圍第9項之經封裝積體電路，其中，該電阻性組件包括電阻器。
11. 如申請專利範圍第9項之經封裝積體電路，其中，該電阻性組件包括電晶體施行緩衝器。
12. 如申請專利範圍第9項之經封裝積體電路，其中，該測試探針與該等第一晶片與第二晶片中其中一者整合。
13. 如申請專利範圍第9項之經封裝積體電路，其中，該第二導體部份被配置成用以：接收來自該測試設備的測試訊號；以及將該測試訊號傳送至該等第一晶片與第二晶片中其中一者或兩者。
14. 如申請專利範圍第9項之經封裝積體電路，其中，第一晶片與第二晶片被附接至撓性印刷電路板。
15. 一種用於測試待測裝置的自動測試設備，在該待測裝置內部具有第一與第二互連晶片，該自動測試設備包括：測試探針；以及測試裝置，其被通訊耦合至該待測裝置，該測試裝置包括電路系統，用以與該待測裝置交換訊號，該等訊號包括由被附接至該等第一晶片與第二晶片之間的通訊途徑的測試探針所取得的內部訊號，該內部訊號沿著該通訊途徑於該待測裝置內部行進並且無法從該待測裝置上的外部接腳來存取，其中，該測試探針包括：第一導體部份，其被連接至該通訊途徑；第二導體部份，其被附接至該測試裝置；以及電阻性組件，其被耦合至該等第一導體部份與第 二導體部份，該電阻性組件具有阻抗，用以：於測試期間實質隔絕該測試裝置的負載與該裝置，該負載被通訊耦合至該測試探針；以及實質隔絕傳播通過該測試探針之第二導體部份的訊號。
16. 如申請專利範圍第15項之自動測試設備，其中，該電阻性組件具有大於100歐姆的阻抗。
17. 如申請專利範圍第15項之自動測試設備，其中，該測試探針與該待測裝置的內部組件整合。
18. 如申請專利範圍第15項之自動測試設備，其進一步包括電路系統，用以分析接收自該測試探針的訊號。
19. 如申請專利範圍第15項之自動測試設備，其進一步包括接點，其被配置成用以被電性耦合至該測試探針中的該等第一導體部份與第二導體部份中的其中一者。
20. 如申請專利範圍第15項之自動測試設備，其進一步包括：傳送電路系統，用以使用該測試探針來將測試訊號傳送至該地點處的該裝置；以及接收電路系統，用以接收來自該測試探針的內部訊號。
21. 如申請專利範圍第15項之自動測試設備，其中，該待測裝置係經封裝積體電路。