TWI383713B - 印刷電路板結構 - Google Patents

Description

印刷電路板結構

本發明係關於一種印刷電路板結構；特別是一種用於高頻電路之印刷電路板結構。

在現代電子工業中，印刷電路板已成為各種電子設備及產品中不可或缺之重要零組件。為了驗証所設計印刷電路板之效能及保証完成後的印刷電路板其線路功能正常，通常會針對印刷電路板上特定節點做測試以判斷其訊號品質。

以往許多需要使用離散的電子元件才能構成的電路，如今大多可使用高整合度的晶片來取代該等離散的電子元件。然而該等晶片之接腳數量多且細密，使得利用薄型小尺寸封裝技術(Thin Small Outline Package,TSOP)將晶片在接合在印刷電路板上之後，想要接觸量測該等接腳與印刷電路板接合之接點上之訊號實屬不易。更甚者，隨著半導體製程不斷的精進，晶片的功能也亦愈強大，在單顆晶片的接腳數目不斷增加的狀況下，目前的封裝製程更廣泛地採用了球閘陣列封裝技術(Ball Grid Array,BGA)或晶片級封裝技術(Chip Scale Package,CSP)將晶片封裝至印刷電路板上之一晶片接合區，並且在封裝完成後無外露之接點，因此更加難以直接量測該些接點處之訊號品質。

為解決此一問題，在目前印刷電路板之設計上，往往會由晶片接合區下方的印刷電路板內層處，相對於其原先設計之主要配線，另外設置一分岐配線。該分岐配線沿該內層自該主要配線延伸至一非晶片接合區，並經由通孔(Via)連接該印刷電路板之表面與該內層，且在該表面處形成一偵測節點，以方便檢測儀器量測此偵測節點以得到該主要配線上之訊號，亦即晶片與印刷電路板接點處之訊號。然而該分岐配線之線路都將額外佔據印刷電路板上一定之空間，此一情形在日益擁擠之印刷電路板配線上將造成設計及製造上更多的困難。

此外，分岐配線的存在會造成截線現象(Stub Effect)，亦即所欲量測訊號的其中一部分在進入該分岐配線後，會再反射回到主要配線，並與原始訊號重疊，進而干擾原始訊號。此一現象在非高頻電路中對訊號傳輸品質的影響尚不明顯，因此較常被忽視。然而在高頻電路中，截線現象即十分明顯，造成量測訊號的干擾，而有可能使得系統對於所傳輸的訊號產生誤判或處理上的延遲。

舉例而言，在一高頻電路中，當所接收到訊號在升壓過程中超過一預定之臨界電壓時，才視該訊號為已到達一高電壓狀態，通常該臨界電壓係預設為最大電壓之0.8倍。換言之，假設一高頻電路之最大電壓為1.8伏特，則其臨界電壓為1.44伏特，當一高頻訊號之電壓值需至少上升至1.44伏特時，才視其為達到一高電壓狀態。然而一具有由分岐配線形成偵測節點之高頻電路，則會因為被該分岐配線所反射之部分高頻訊號所干擾，而使整體之高頻訊號產生非預期的波形。

第1圖所示係為利用傳統分岐配線形成偵測節點之印刷電路板上之一高頻訊號波形圖。其中高頻訊號波形101係為由分岐配線偵測節點所量測到之電壓對時間波形圖，高電壓臨界區101a係代表訊號在升壓過程中到達高電壓之臨界區域，低電壓臨界區101b係代表訊號在降壓過程中到達低電壓之臨界區域。由圖中可看出，高頻訊號波形101在升壓過程中，於高電壓臨界區101a附近時，因為受到截線效應所影響，會有一不平順之升壓曲線；在降壓過程中於低電壓臨界區101b附近時，因為受到截線效應所影響，亦有一不平順之降壓曲線。相較於理想之電壓波形，該等不平順之電壓波形均有可能造成系統運行時之誤判或判斷延遲，使系統功能發生錯誤。

有鑑於此，提供一具有偵測節點之高頻印刷電路板，並同時能有效降低偵測節點對訊號傳輸品質影響，乃為此一業界亟待解決的問題。

本發明之一目的在於提供一種具有高頻偵測節點之印刷電路板結構，以用於一高頻電路系統。該高頻偵測節點係可用於量測印刷電路板上之一高頻訊號，同時不致對所欲量測之訊號產生截線效應之影響。

為達上述目的，本發明提供一種印刷電路板結構，該印刷電路板結構包含一非晶片接合區、一圖案化第一電路層、一圖案化第二電路層、二導電柱以及一導電段。該圖案化第一電路層，形成於該印刷電路板結構之一上表面，部分位於該非晶片接合區。該圖案化第二電路層，形成於該圖案化第一電路層之下方，部分位於該非晶片接合區，與該圖案化第一電路層，於該非晶片接合區共同定義二通孔(Via)，以貫穿該圖案化第一電路層以及該圖案化第二電路層。該二導電柱分別形成於該二通孔內，以電性連結該圖案化第一電路層以及該圖案化第二電路層。該導電段形成於該圖案化第一電路層，以於該非晶片接合區內，電性連結該二導電柱，並形成一高頻偵測節點。

為讓本發明之上述目的、技術特徵、和優點能更明顯易懂，下文係以較佳實施例配合所附圖式進行詳細說明。

請參閱第2圖及第3圖，第3圖所示乃本發明之第一實施例之部分印刷電路板結構之上視示意圖，第2圖所示乃第一實施例沿著AA’剖面線之剖面示意圖。印刷電路板1係為一具有複數電路層之印刷電路板，並且包含了至少一晶片接合區1a以及一非晶片接合區1b。舉例而言，晶片接合區1a可利用下列製程其中之一以接合晶片：薄型小尺寸封裝製程、球閘陣列封裝製程、以及晶片級封裝製程。

於此實施例中，印刷電路板1包含了二晶片接合區1a，分別用以接合一第一晶片31以及一第二晶片32。第一晶片31與印刷電路板1之上表面之間形成複數接合點，其中之一為第一接合點11a。第二晶片32與印刷電路板1之上表面之間亦形成複數接合點，其中之一為第二接合點11d。然而第一接合點11a以及第二接合點11d分別被該二晶片覆蓋而無法直接量測該些接合點上之訊號。以下將說明如何利用本發明之印刷電路板結構，在印刷電路板1之上表面形成一高頻偵測節點，以量測第一接合點11a以及第二接合點11d之間經由印刷電路板1內層所傳遞之一高頻訊號。

印刷電路板1具有一圖案化第一電路層11，其位於該印刷電路板結構之一上表面，以及一圖案化第二電路層12，形成於該圖案化第一電路層11之下方。印刷電路板1更包含第一中介層13a及第二中介層13b，設置於該圖案化第一電路層11以及該圖案化第二電路層12之間。在其他實施例中，圖案化第二電路層12可位於圖案化第一電路層11下方之印刷電路板1內部中之任何一層。同時中介層之數目亦可隨不同之設計而調整，該等中介層亦可包含一圖案化第三電路層。

承上所述，圖案化第一電路層11與圖案化第二電路層12於非晶片接合區1b內共同定義一第一通孔21及一第二通孔22。第一通孔21自該圖案化第一電路層11，貫穿第一中介層13a及第二中介層13b至圖案化第二電路層12。第二通孔22自該圖案化第一電路層11，貫穿第一中介層13a及第二中介層13b至圖案化第二電路層12。第一通孔21以及第二通孔22內分別形成有第一導電柱(pole)11b及第二導電柱11c，適以電性連接圖案化第一電路層11及圖案化第二電路層12。此外，一導電段(segment)23，形成於該圖案化第一電路層11上，以於該非晶片接合區1b內，電性連結第一導電柱11b及第二導電柱11c，並形成一高頻偵測節點。

請參考第3圖，部分圖案化第一電路層11在晶片接合區1a內具有複數接合點以分別與第一晶片31以及第二晶片32接合，其中第一接合點11a以及第二接合點11d由於被該些晶片遮蔽，因此圖未示出。另外部分圖案化第一電路層11位於非晶片接合區1b內具有導電段23，該導電段23係用以電性連接第一導電柱11b及第二導電柱11c，並且形成此一印刷電路板結構中之高頻偵測節點。

請參考第4圖，第4圖所示係為本實施例中圖案化第二電路層之上視示意圖。第一導電柱11b及第二導電柱11c分別經由第一通孔21及第二通孔22，連接至圖案化第二電路層12。因此，自第一晶片31傳遞出之一高頻訊號經由第一接合點11a進入印刷電路板1後，係經由第一電性接點12a進入圖案化第二電路層12，並且經由第一導電柱11b離開圖案化第二電路層12後通過導電段23，再經由第二導電柱11c進入圖案化第二電路層12，而後經由第二電性接點12d、第二接合點11d而傳至第二晶片32。

詳言之，藉前述設置，當一高頻訊號在印刷電路板1內之圖案化第二電路層12傳遞時，利用此印刷電路板結構，使其電路經過一非晶片接合區1b，並在該非晶片接合區1b利用第一通孔21之第一導電柱11b，使電路電性連接至表面之一導電段23之一端，並使導電段23形成一高頻偵測節點。然後由導電段23之另一端經由第二通孔22之第二導電柱11c，電性連接至圖案化第二電路層12。由於第一通孔21及第二通孔22在圖案化第二電路層12間並無連接，因此在高頻訊號之傳遞過程中，並無形成額外之分岐配線，同時仍於印刷電路板結構之一上表具有一高頻偵測節點。

第5圖所示係為本發明一實施例中之高頻訊號波形圖。其中實線所示之高頻訊號波形401係為利用本發明印刷電路板結構之偵測節點所量測到之一電壓對時間波形圖。由於並無利用分岐配線形成偵測節點，在無截線效應影響的情況下，在升壓至高電壓臨界區4a以及降壓至低電壓臨界區4b中，皆可維持平順之電壓變化，而不致影響系統之判斷。與虛線所示之傳統高頻印刷電路板結構所測得之高頻訊號波形101相較，即可清楚明瞭本發明之印刷電路板結構之功效。

為了方便使用檢測設備以測偵導電段23上之一高頻訊號，該導電段23之寬度較佳地係具有大於16密耳(mil)之一寬度。該導電段23之材料可以選自金、銀、銅或其組合等導電金屬，以設置在該印刷電路板結構之圖案化第一電路層11上。較佳地，該導電段23可利用於印刷電路板1上印製圖案化第一電路層11之同一印刷製程中所製造，只要使該導電段23自該印刷電路板1之表面層中露出即可發揮功效，如此並可節省為了製作該偵測節點之額外製程成本。

綜上所述，利用本發明之印刷電路板結構，可於一高頻印刷電路板中形成一高頻偵測節點。該高頻偵測節點適可用以偵測一介於1億赫茲(100M Hz)至3兆赫茲(3G Hz)頻率之高頻訊號，同時不會因截線效應而影響所傳輸之高頻訊號波形，並且可以節省習知技術形成偵測節點之分岐配線所額外佔用之印刷電路板空間。

需說明的是，本發明雖然是以印刷電路板1上之第一晶片31以及第二晶片32間所傳遞之一高頻訊號做說明，然而本發明之應用並不限於此實施態樣。對於欲測量在印刷電路板內層之一高頻電路訊號者，均可以利用本發明之印刷電路板結構，在印刷電路板結構之最上層形成一高頻偵測節點，同時不致形成分岐電路而影響高頻訊號量測結果。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

101．．．高頻訊號波形

101a．．．高電壓臨界區

101b．．．低電壓臨界區

1．．．印刷電路板

1a．．．晶片接合區

1b．．．非晶片接合區

11．．．圖案化第一電路層

11a．．．第一接合點

11b．．．第一導電柱

11c．．．第二導電柱

11d．．．第二接合點

12．．．圖案化第二電路層

12a．．．第一電性接點

12d．．．第二電性接點

13a．．．第一中介層

13b．．．第二中介層

21．．．第一通孔

22．．．第二通孔

23．．．導電段

31．．．第一晶片

32．．．第二晶片

4a．．．高電壓臨界區

4b．．．低電壓臨界區

401．．．高頻訊號波形

第1圖係為傳統印刷電路板中之一高頻訊號波形示意圖；

第2圖係為本發明印刷電路板結構之一實施例之剖面示意圖；

第3圖係為圖案化第一電路層之上視示意圖；

第4圖係為圖案化第二電路層之上視示意圖；以及

第5圖係為本發明印刷電路板結構之一實施例中之一高頻訊號波形示意圖。

1．．．印刷電路板

1a．．．晶片接合區

1b．．．非晶片接合區

11．．．圖案化第一電路層

11a．．．第一接合點

11b．．．第一導電柱

11c．．．第二導電柱

11d．．．第二接合點

12．．．圖案化第二電路層

12a．．．第一電性接點

12d．．．第二電性接點

13a．．．第一中介層

13b．．．第二中介層

21．．．第一通孔

22．．．第二通孔

23．．．導電段

Claims (8)

1. 一種印刷電路板結構，包含：一非晶片接合區；一圖案化第一電路層，形成於該印刷電路板結構之一上表面，部分位於該非晶片接合區；一圖案化第二電路層，形成於該圖案化第一電路層之下方，部分位於該非晶片接合區，與該圖案化第一電路層於該非晶片接合區共同定義二通孔，以貫穿該圖案化第一電路層以及該圖案化第二電路層，其中該二通孔為一第一通孔及一第二通孔，且該第一通孔及該第二通孔在該圖案化第二電路層間並無連接；二導電柱，分別形成於該第一通孔及該第二通孔內，以電性連結該圖案化第一電路層以及該圖案化第二電路層；以及一導電段，形成於該圖案化第一電路層上，以於該非晶片接合區內，電性連結該二導電柱，並形成一高頻偵測節點。
2. 如請求項1所述之印刷電路板結構，更包含至少一中介層，設置於該圖案化第一電路層以及該圖案化第二電路層之間，該第一通孔及該第二通孔適以貫穿該至少一中介層。
3. 如請求項2所述之印刷電路板結構，包含複數中介層，其中該複數中介層包含一圖案化第三電路層。
4. 如請求項1所述之印刷電路板結構，其中該高頻偵測節點適可用以偵測一高頻訊號，具有介於1億赫茲(100M Hz)至3兆赫茲(3G Hz)之間之一頻率。
5. 如請求項1所述之印刷電路板結構，其中該導電段具有大於16密耳之一寬度。
6. 如請求項1所述之印刷電路板結構，其中該導電段之材料係選自下列族群：金、銀、銅或其組合。
7. 如請求項1所述之印刷電路板結構，更包含一晶片接合區，用以接合一晶片。
8. 如請求項7所述之印刷電路板結構，其中該晶片接合區，係利用下列製程其中之一以接合該晶片：薄型小尺寸封裝製程、球閘陣列封裝製程、以及晶片級封裝製程。