-
TECHNISCHES GEBIET
-
Diese
Anmeldung bezieht sich auf automatische Testausrüstung und spezieller auf Vorrichtungen
zum Messen von Signalen von integrierten Schaltungen.
-
HINTERGRUND
-
In
einem Prozess, der als „Packen” bzw. „Konfektionierung” oder „Packaging” bezeichnet wird,
werden die Komponenten von einer integrierten Schaltung (IC = integrated
circuit) in eine Packung zusammengesetzt und die finale gepackte
IC wird getestet bzw. geprüft
um ihre Funktionalität
zu verifizieren. Während
dem Packen werden Roh-Chips bzw. Dies (d. h. integrierte Schaltungs-Chips,
die aus fertiggestellten Wafern geschnitten sind) häufig an
einem Substrat oder einer Trägerstruktur,
wie beispielsweise einer gedruckten Leiterplatte befestigt und mit
einem Verpackungsmaterial wie beispielsweise Epoxid oder Plastik
eingekapselt. Dies bzw. Roh-Chips können in verschiedenen Anordnungen zusammengesetzt
werden, und zwar neben anderen Faktoren abhängig von der Anwendung und
Spezifikation eines Designs.
-
Ein
Flip-Chip beispielsweise, ist eine Art von Anordnung bzw. Zusammensetzung
in der Dies an einer flexiblen Leiterplatte befestigt sind, die
gefaltet oder „geflippt” ist um
eine dreidimensionale Packung bzw. Verpackung zu bilden. Einige
Flip-Chip-Anordnungen besitzen Lötpunkte
bzw. -bumps auf einer aktiven Oberfläche die eine elektrische Verbindung
mit einer Leiterplatte vorsehen, wenn der Chip umgedreht ist. Flip-Chips
werden dann normalerweise einem Einkapselungsprozess unterworfen,
welcher die Oberfläche
von dem Chip mit einem schützenden Material
bedeckt. Eine Flip-Chip-Packung, ähnlich wie andere Arten von
IC Verpackungen, beinhaltet typischerweise Eingangsanschlüsse bzw.
-eins zum Empfangen externer Signale und Aus gangsanschlüsse bzw.
-eins zum Senden bzw. Übertragen von
durch die IC erzeugten Signale.
-
ZUSAMMENFASSUNG
-
Diese
Anmeldung beschreibt Systeme und Verfahren, einschließlich von
Computerprogrammprodukten, zum Testen einer Vorrichtung (z. B. einer gepackten
integrierten Schaltung).
-
Im
Allgemeinen beschreibt die Anmeldung in einem Aspekt automatische
Testausrüstung
zum Testen eines Prüflings
bzw. einer zu testenden Vorrichtung, die erste und zweite zusammengeschaltete Chips
besitzt, die intern in der zu testenden Vorrichtung sind. Die automatische
Testausrüstung
beinhaltet eine Testsonde bzw. eine Messsonde; und eine testende
Vorrichtung, die kommunikationsmäßig mit der
zu testenden Vorrichtung gekoppelt ist. Die testende Vorrichtung
beinhaltet Schaltkreise zum Austauschen von Signalen mit der zu
testenden Vorrichtung, wobei die Signale ein internes Signal aufweisen,
das durch die Messsonde akquiriert wird, die an einen Kommunikationspfad
zwischen den ersten und zweiten Chips befestigt ist, wobei das interne
Signal sich innerhalb der zu testenden Vorrichtung entlang des Kommunikationspfades
bewegt bzw. ausbreitet und von einem externen Anschluss bzw. Pin
auf der Vorrichtung unerreichbar ist. Die Messsonde beinhaltet einen
ersten leitenden Teil, der mit dem Kommunikationspfad verbunden
ist; einen zweiten leitenden Teil, der an der testenden Vorrichtung
befestigt ist; und eine Widerstandskomponente, die mit den ersten
und zweiten leitenden Teilen gekoppelt ist. Die Widerstandskomponente
besitzt eine Impedanz, um (1) im Wesentlichen eine Last von der
testenden Vorrichtung von der zu testenden Vorrichtung zu isolieren,
wobei die Last kommunikationsmäßig mit
der Messsonde gekoppelt ist; und (2) im Wesentlichen Signale zu
isolieren, die sich durch den zweiten leitenden Teil von der Messsonde
ausbreiten.
-
Im
Allgemeinen beschreibt die Anmeldung in einem anderen Aspekt ein
Verfahren und ein Computerprogrammprodukt zum Testen einer Vorrichtung, die erste
und zweite zusammengeschaltete Chips besitzt, die intern in der
Vorrichtung sind. Das Verfahren beinhaltet Auswählen eines Ortes auf einem Kommunikationspfad
entlang dessen sich ein internes Signal innerhalb der Vorrichtung
zwischen den ersten und zweiten Chips bewegt bzw. ausbreitet und Verbinden
einer Messsonde mit dem Ort. Die Messsonde besitzt eine Impedanz
um (1) im Wesentlichen eine Last von einem Testinstrument von der
Vorrichtung während
dem Testen zu isolieren, wobei die Last kommunikationsmäßig mit
der Messsonde gekoppelt ist, und (2) im Wesentlichen Signale zu
isolieren, die sich durch leitende Teile von der Messsonde von der Vorrichtung
während
dem normalen Betrieb ausbreiten.
-
Im
Allgemeinen beschreibt die Anmeldung in einem weiteren Aspekt auch
eine gepackte bzw. konfektionierte integrierte Schaltung, die Folgendes
beinhaltet: erste und zweite Chips, die externe Anschlüsse bzw.
Pins besitzen, die von außerhalb
der gepackten integrierten Schaltung erreichbar sind; eine elektrische
Verbindung zwischen den ersten und zweiten Chips, wobei die elektrische
Verbindung einen Pfad vorsieht entlang dessen sich ein internes Signal
zwischen dem ersten und dem zweiten Chip ausbreitet, wobei das interne
Signal von einem externen Anschluss auf den ersten und zweiten Chips
unerreichbar ist; und eine Sonde bzw. Messsonde oder Fühler, konfiguriert
zum Messen des internen Signals. Die Sonde beinhaltet einen ersten
leitenden Teil, der mit dem Pfad verbunden ist; einen zweiten leitenden
Teil, der zur Befestigung an einer Testausrüstung konfiguriert ist, und
eine Widerstandskomponente, die mit den ersten und zweiten leitenden
Teilen gekoppelt ist. Die Widerstandskomponente besitzt eine Impedanz,
um (1) im Wesentlichen eine Last von der Testausrüstung von
der elektrischen Verbindung während
dem Testen zu isolieren, wobei die Last kommunikationsmäßig mit
der Messsonde gekoppelt ist; und (2) im Wesentlichen Signale zu
isolieren, die sich durch den zweiten leitenden Teil von der Messsonde
ausbreiten.
-
Ausführungsbeispiele
können
eines oder mehreres von dem Folgenden beinhalten. Das interne Signal
kann von externen Anschlüssen
von der Vorrichtung unerreichbar sein. Die Auswahl von einem Ort
kann während
einer Aus legungs- bzw. Entwurfsphase von der Vorrichtung durchgeführt werden.
Die Impedanz von der Messsonde kann größer als 100 Ohm sein. Die Messsonde
kann an dem Ort angelötet
worden sein, und zwar während
der Herstellung von der Vorrichtung. Einer von den leitenden Teilen
von der Messsonde kann an einer automatischen Testausrüstung befestigt
sein. Ein Testsignal kann an die Vorrichtung an dem Ort unter Verwendung
der Sonde geliefert werden.
-
Die
Widerstandskomponente kann einen Widerstand und/oder einen Transistor
implementierten Puffer beinhalten. Die Messsonde kann in einer internen
Komponente von der zu testenden Vorrichtung integriert sein (z.
B. einem von den ersten und zweiten Chips). Der zweite leitende
Teil von der Messsonde bzw. Sonde kann konfiguriert sein zum Empfangen
eines Testsignals von der Testausrüstung; und zum Liefern des
Testsignals an einen der ersten und zweiten Chips oder an beide
Chips. Die ersten und zweiten Chips können an einer flexiblen Leiterplatte befestigt
sein.
-
Die
automatische Testausrüstung
kann Schaltkreise beinhalten zum Analysieren von Signalen, die von
der Messsonde empfangen werden. Die automatische Testausrüstung kann
einen Kontakt beinhalten, der konfiguriert ist um mit dem ersten
oder dem zweiten leitenden Teil von der Messsonde elektrisch gekoppelt
zu sein. Schaltkreise zum Liefern eines Testsignals an die Vorrichtung
an dem Ort unter Verwendung der Sonde und zum Empfangen des internen
Signals von der Sonde können
in der automatischen Testausrüstung
enthalten sein.
-
Ein
Ausführungsbeispiel
oder mehrere Ausführungsbeispiele
können
einen oder mehrere von den folgenden Vorteilen vorsehen. Die Signale
an den internen Orten von einer zu testenden Vorrichtung (einem
gepackten IC Chip) können überwacht werden
und zwar ohne die Integrität
von den Signalen zu beeinflussen. Ein Zugriff auf interne Komponenten
von einem gepackten Chip, die von externen Anschlüssen nicht
erreichbar sind, ist vorgesehen. Ein gepackter Chip wird effizienter
verifiziert und fehlerbereinigt bzw. debugged. Die Last von dem
Testinstrument wird von der Vorrichtung während dem Testen isoliert und
der Testanschluss und darauf erzeugte Signale werden von der Vorrichtung
während
dem normalen Betrieb isoliert. Durch Verwendung einer Sonde können Testsignale
an interne Orte von einem gepackten Chip geliefert werden, die von
den externen Anschlüssen
von der Vorrichtung unerreichbar sind.
-
Die
Details von einem oder mehreren Ausführungsbeispielen sind in den
begleitenden Zeichnungen und der Beschreibung unten angegeben. Andere
Merkmale, Ziele und Vorteile werden aus der Beschreibung und den
Zeichnungen und aus den Ansprüchen
klar werden.
-
BESCHREIBUNG DER ZEICHNUNGEN
-
1A und 1B sind
Blockdiagramme von einem Prüfling
bzw. einer zu testenden Vorrichtung (DUT = device under test).
-
2A und 2B sind
Blockdiagramme von anderen DUTs.
-
3 ist
ein Flussdiagramm von einem Prozess zum Testen der DUTs der 2A und 2B.
-
DETAILLIERTE BESCHREIBUNG
-
Die
Anmeldung ist auf Halbleitervorrichtungstesten gerichtet, welches
eine Messsonde oder Testsonde bzw. einen Messkopf (bezeichnet als
eine „Design-für-Test (DFT
= design-for-test) Sonde”) nutzt
zum Messen von Signalen, die intern in einer fertiggestellten IC
(auch bezeichnet als „gepackter Chip”) sind.
Ein gepackter Chip beinhaltet interne Komponenten, die aus verschiedenen
Wafern hergestellt und auf der Packungsebene zusammengeschaltet
worden sind. Beispielsweise können
die internen Komponenten mehrere Dies bzw. Roh-Chips beinhalten,
die auf einer flexiblen Leiterplatte bestückt und in einer Flip-Chip-Konfiguration
angeordnet sind. Derartige Anordnungen werden häufig als ein gepacktes System
(SiP = System in Package) bezeichnet. Beispiele von gepackten Chips
beinhalten Systeme auf einem Chip (SOCs = sy tem an a chip) und anwendungsspezifische
integrierte Schaltungen (ASICs = application-specifc ICs).
-
1A zeigt
ein Blockdiagramm von einem gepackten Chip 10, der einen
ersten internen Chip 12 und einen zweiten internen Chip 14 innerhalb
einer Packung bzw. Verpackung 18 beinhaltet. Die internen
Chips 12 und 14 sind als zwei unterschiedliche Dies
bzw. Halbleiterstücke
hergestellt, die entweder von dem gleichen Wafer bzw. der gleichen
Halbleiterscheibe oder von verschiedenen Wafern geschnitten worden
sind. Falls die Dies von dem gleichen Wafer kommen, können sie
in einen einzelnen Chip integriert werden. Für gewöhnlich sind Mehrfach-Chips von
verschiedenen Wafern, da sie mit verschiedenen Prozessen hergestellt
werden können.
In einigen Ausführungsbeispielen
werden die internen Chips 12 und 14 auf einer
flexiblen Leiterplatte befestigt. Einer oder beide von den Chips 12 und 14 können empfindliche
passive Komponenten wie Induktivitäten, Kondensatoren, Schwingquarze
und Filter mit akustischen Oberflächenwellen (SAW = surface acoustic-wave)
beinhalten. Die Verpackung 18 von dem gepackten Chip 10 beinhaltet
auch externe Anschlüsse 16,
die Eingangsanschlüsse
zum Empfangen externer Eingangssignale und Ausgangsanschlüsse, zum Liefern
von Ausgangssignalen an eine oder mehrere externe Vorrichtungen
(nicht gezeigt) beinhalten und zwar während dem Normalbetrieb von
dem gepackten Chip 10. Eine interne elektrische Verbindung 11, zwischen
den internen Chips 12 und 14 sieht einen Pfad
vor entlang dem sich ein internes Signal zwischen den internen Chips 12 und 14 ausbreitet.
In diesem Beispiel ist die interne Verbindung 11 von außerhalb
des gepackten Chips 10 von irgendeinem der externen Anschlüsse 16 nicht
erreichbar. Wie unten beschrieben, könnte eine direkte Verbindung
mit der internen Verbindung 11 die Leistungsfähigkeit von
der Signallieferung bzw. -zuführung
beeinträchtigen.
-
Obwohl
ein gewisser Einblick gewonnen werden kann, ob oder ob nicht der
gepackte Chip 10 korrekt arbeitet, und zwar durch Beobachten
der Signale, die an den externen Anschlüssen 16 erzeugt werden,
ist es häufig
nützlicher
und in einigen Fällen notwendig,
Signale zu messen, die intern in der Packung sind, z. B. Signale,
die sich zwischen den internen Chips 12 und 14 über die
interne Verbindung 11 ausbreiten. Erlangen von Zugriff
auf die internen Signale ist häufig
schwierig, z. B. aufgrund der Verpackung bzw. Packung.
-
1B zeigt
den gepackten Chip 10 der 1A mit
einem Testanschluss 9, der mit der internen Verbindung 11 verbunden
ist. Obwohl es während
der Herstellung möglich
ist, den Testanschluss 9 in die Packung 18 einzuschließen, um
eine Verbindung mit einem Ort innerhalb des gepackten Chips 10 von
außerhalb
vorzusehen, um die Messung von internen Signalen zu ermöglichen
und zwar während dem
Normalbetrieb, kann der Testanschluss 9 störende Reflexionen,
Unzulänglichkeiten
bzw. Störstellen
und unerwünschte
Antworten erzeugen, im Speziellen während einem Betrieb mit hohen
Frequenzen. Ein anderes Problem das mit dem Testanschluss 9 entsteht,
ist, dass wenn ein Testinstrument mit dem Anschluss verbunden wird,
das Testinstrument der Vorrichtung extra Last hinzufügt, die
bei normalen Betrieb nicht vorhanden wäre. Die zusätzliche Last kann die Signale
beeinflussen, die an dem Testinstrument empfangen werden, und kann
die Testergebnisse verdrehen bzw. verschieben.
-
In
einigen Testschemata werden interne Chips separat getestet und es
wird verifiziert, dass sie richtig funktionieren, bevor sie in einem
gepackten Chip zusammengefügt
werden. Diese Arten von Testschemata werden im Allgemeinen bezeichnet
als „bekannt-guter
Roh-Chip”-
bzw. „known-good die”-Test, weil ein interner
Chip, der die Tests bestanden hat als ein „bekannt-guter Roh-Chip” bezeichnet wird. Selbst wenn
ein interner Chip als bekannt-guter Roh-Chip
verifiziert worden ist, könnte
er während nachfolgender
Herstellungs-/Zusammenbauprozesse (z. B. Schleifprozesse) beschädigt oder
zerstört werden,
bevor er in eine Packung bzw. Baugruppe eingebaut wird. Während derartiger
Prozesse, können
die Roh-Chips physische oder elektrische Beschädigung erleiden, die dazu führen, dass
sie unsachgemäß funktionieren.
Z. B. kann wenigstens ein Teil von dem Roh-Chip überhitzt und/oder elektrische Verbindungen
könnten
getrennt oder kurz geschlossen sein. Selbst wenn alle von den Komponenten
von einem gepackten Chip während einer
bekannt-guter Roh-Chip Testprozedur als funktionierend verifiziert worden
sind, kann nach dem Zusammenbau der gepackte Chip defekt sein.
-
Wie
unten detaillierter beschrieben ist, um die Nachteile von wenigstens
einigen der vorhergehenden Testtechniken anzusprechen, macht es
eine DFT Prüfspitze
bzw. DFT Sonde möglich,
interne Signale (z. B. Signale zwischen internen Chips) direkt zu
analysieren, während
die Integrität
von Signalen innerhalb des gepackten Chips während dem Test- und dem Normalbetrieb
erhalten wird.
-
Bezugnehmend
auf 2A, ist der gepackte Chip 30 konfiguriert
um Testen an einem oder mehreren von seinen internen Orten zu ermöglichen.
Der gepackte Chip 30 beinhaltet einen ersten internen Chip 13 und
einen zweiten internen Chip 15, die innerhalb einer Packung 19 angeordnet
sind. Zum Beispiel kann die Packung 19 eine Flip-Chip-Packung sein,
in der die ersten und zweiten Chips 13 und 15 an
einer flexiblen Leiterplatte befestigt sind. Die Packung 19 von
dem gepackten Chip 30 beinhaltet externe Anschlüsse 17,
die Eingangsanschlüsse
zum Empfangen externer Eingangssignale und Ausgangsanschlüsse zum
Liefern von Ausgangssignalen an eine oder mehrere externe Vorrichtungen (nicht
gezeigt) beinhalten und zwar während
dem Normalbetrieb von dem gepackten Chip 30.
-
Die
ersten und zweiten internen Chips 13 und 15 werden
als zwei verschiedene Dies bzw. Roh-Chips hergestellt, die entweder
von dem gleichen Wafer oder von verschiedenen Wafern geschnitten
werden. In einigen Ausführungsbeispielen kann
der erste interne Chip 13 ein Signalsender sein und der
zweite interne Chip 15 kann ein Signalempfänger sein.
Einer oder beide von den ersten und zweiten Chips 13 und 15 können integrierte
Schaltungen sein und/oder elektrisch empfindliche Komponenten beinhalten
wie beispielsweise Schwingquarze und SAW Filter. Der gepackte Chip 30 beinhaltet auch
eine DFT Sonde 20, die elektronisch mit einem internen
Signalpfad 21 gekoppelt ist, über den ein internes Signal
sich zwischen den ersten und zweiten internen Chips 13 und 15 ausbreitet.
Der interne Signalpfad 21 kann einen oder mehrere Drähte und
andere Komponenten (z. B. Widerstände, Kondensatoren etc.) beinhalten
zum Liefern interner Signale zwischen den ersten und zweiten internen
Chips 13 und 15.
-
Die
DFT Testsonde bzw. die DFT Sonde 20 sieht eine Verbindung
vom Inneren von der Packung 19 vor und zwar an einer Stelle
bzw. an einem Ort von dem internen Signalpfad 21 zu dem Äußeren von
der Packung 19. Die DFT Sonde beinhaltet eine Widerstandskomponente 22,
die mit ersten und zweiten leitenden Komponenten 24 und 26 (z.
B. Drähten)
gekoppelt ist. Die erste leitende Komponente 24 ist in elektronischer
Kommunikation mit dem Signalpfad 21. Z. B. kann die erste
leitende Komponente 24 ein Draht sein, der an einem Ort
bzw. einer Stelle auf dem Signalpfad 21 angelötet ist.
Die zweite leitende Komponente 26 ist mit der Widerstandskomponente 22 elektrisch
gekoppelt und beinhaltet einen externen Testanschluss 27 zum
Vorsehen von Zugriff auf Verbindungen (z. B. Drähte) innerhalb der Packung 19.
Z. B. kann die zweite leitende Komponente 26 ein Draht
sein, der mit der Widerstandskomponente 22 verbunden ist,
und der sich durch ein äußeres Gehäuse der
Packung 19 erstreckt um den Testanschluss 27 zu
bilden.
-
Der
Testanschluss 27 ist konfiguriert um an einer externen
Testausrüstung 32 angeschlossen
zu werden, wobei die Testausrüstung
eines oder mehrere der folgenden beinhalten kann: automatische Testausrüstung, Oszilloskope,
Spektrumanalysierer, Logikanalysierer, Rauschanalysierer, Multimeter
bzw. Mehrfachmessgeräte
und andere elektronische Testausrüstung. Die Testausrüstung 32 besitzt
einen Kontakt 34, wie eine Sonde bzw. Testsonde, die mit dem
Testanschluss 27 verbunden werden kann. Durch den Testanschluss 27 empfängt die
Testausrüstung 32 Signale,
die sich entlang des Signalpfads 21 ausbreiten und liefert
Testsignale an verschiedene interne Komponenten (z. B. interne Chips 13 und 15), die
in elektrischer Kommunikation mit dem Signalpfad 21 sind.
Die DFT Sonde 20 wird genutzt um verschiedene interne Signale
zu betrachten, einschließlich
von Inter-Packungssignalen (z. B. Signale, die zwischen Komponenten
innerhalb der Packung, die in separaten Roh-Chips hergestellt worden
sind, gesendet werden). Z. B. in Ausführungsbeispielen, in denen
die internen Chips 13 und 15 von separaten Roh-Chips
stammen, sind die Signale, die sich entlang des Signalpfads 21 ausbreiten
Inter-Packungssignale.
Die DFT Sonde 20 wird auch genutzt um Signale in den gepackten
bzw. konfektionierten Chip 30 einzuführen.
-
Die
Widerstandskomponente 22 besitzt eine Impedanz um im Wesentlichen
die Last der Testausrüstung 32 von
internen Komponenten (z. B. interne Chips 13 und 15)
während
des Testens zu isolieren. Als Ergebnis ermöglicht es die DFT Sonde 20 der Testausrüstung 32 interne
Signale zu messen ohne dass die Impedanz von der Testausrüstung 32 die
internen Signale in irgendeinem signifikanten Ausmaß beeinflusst.
Mit anderen Worten kann die gewünschte
Information von den internen Signalen erlangt werden, wie sie an
der Testausrüstung 32 gemessen werden.
Die Widerstandskomponente 22 isoliert auch im Wesentlichen
die internen Komponenten von dem gepackten Chip 30 von
der zweiten leitenden Komponente 26, einschließlich des
Pins 27, so dass während
dem Normalbetrieb irgendwelche Signale, die sich durch die leitende
Komponente 26 ausbreiten, wenig bis keinen Effekt auf den
Betrieb von den internen Komponenten haben werden. Z. B. kann eine
wesentliche Isolation erreicht werden, wenn die leitende Widerstandskomponente 22 Signale
dämpft, die
sich durch die zweite leitende Komponente 26 ausbreiten,
so dass die internen Komponenten von dem gepackten Chip 30 wie
beabsichtigt betrieben werden.
-
Die
Impedanz von der Widerstandskomponente 22 ist im Allgemeinen
größer als
100 Ohm. Z. B. kann die Impedanz in dem Bereich von mehreren hundert
Ohm bis zu mehreren tausend Ohm sein. Die Widerstandskomponente 22 kann
eine passive Vorrichtung sein, z. B. ein einzelner Widerstand, ein Spannungsteiler
oder eine Kombination aus Widerständen, Kondensatoren und anderen
passiven elektrischen Komponenten. Die Widerstandskomponente 22 kann
auch ein transistorimplementierter Puffer (z. B. ein Emitter-Folger)
oder eine Kombination aus transistorimplementierten Puffern, die
auch passive Komponenten beinhalten kann, sein. Die DFT Sonde 20 kann
in den gepackten Chip 30 während der Herstellungsphase
integriert werden.
-
2B zeigt
einen gepackten Chip 31, der identisch zu dem gepackten
Chip 30 der 2A ist, außer dass die Widerstandskomponente 22 innerhalb
des internen Chips 13 angeordnet ist. Die Widerstandskomponente 22 kann
ausgelegt bzw. entworfen und innerhalb des Siliziums von einem der
internen Chips 13 und 15 hergestellt worden sein.
Z. B. könnte
die Widerstandskomponente 22 der 2B ein
transistorimplementierter Puffer oder eine Kombination aus transistorimplementierten
Puffern, die auch passive Komponenten beinhaltet, sein. In anderen
Ausführungsbeispielen
wird die Widerstandskomponente 22 auf einem separaten Siliziumstück hergestellt
und später
an einer Verbindung zwischen den internen Chips 13 und 15 angeschlossen
bzw. befestigt. Z. B. kann die Widerstandskomponente 22 an
einer flexiblen Leiterplatte befestigt sein, an der die internen
Chips 13 und 15 befestigt sind.
-
Bezugnehmend
auf 3 ist ein Prozess 40 zum Herstellen und
Testen eines gepackten Chips, wie dem in 2 gezeigten
gepackten Chip 30, beschrieben. Während der Herstellung wird
ein interner Testort bzw. eine interne Teststelle ausgewählt (42). Z.
B. kann der interne Testort ein Ort sein entlang eines Signalpfads
zwischen mehreren internen Komponenten z. B. dem Signalpfad 21,
zwischen den internen Chips 12 und 15. Eine DFT
Sonde (z. B. die DFT Sonde 20 der 2)
wird mit den internen Testort verbunden (44). In einigen
Ausführungsbeispielen
wird ein Leiter von der DFT Sonde an dem Testort angelötet. In
anderen Ausführungsbeispielen wird
der interne Testort während
einer Auslegungs- bzw. Entwurfsphase ausgewählt und die DFT Sonde wird
innerhalb einer der internen Komponenten hergestellt. Die DFT Sonde
wird an dem Kontakt 34 mit der Testausrüstung 32 verbunden
(46). Von der DTF Sonde empfängt (48) die Testausrüstung 32 Signale, die
sich durch den internen Testort ausbreiten und analysiert die Signale
um zu verifizieren, ob eine oder mehrere interne Komponenten von
dem gepackten Chip richtig funktionieren. Durch die DFT Sonde kann die
Testausrüstung 32 auch
Testsignale an den gepackten Chip an dem internen Testort liefern
(50). In einigen Ausführungsbeispielen,
werden mehrere DFT Sonden in einen gepackten Chip an verschiedenen
Testorten integriert. In diesen Ausführungs beispielen kann ein erster
Teil von den DFT Sonden genutzt werden, um interne Signale von den
internen Testorten an die Testausrüstung 32 zu liefern
und ein zweiter Teil von den DTF Sonden kann genutzt werden, um
Testsignale von der Testausrüstung 32 an die
internen Testorte zu liefern. Z. B. kann die Testausrüstung 32 ein
Testsignal an einen ersten internen Ort unter Verwendung einer ersten
DFT Sonde bzw. einer ersten DFT Prüfspitze liefern und ein an
einem zweiten Testort ansprechend auf das Testsignal erzeugtes Signal
unter Verwendung einer zweiten DFT Sonde überwachen.
-
Der
Prozess 40 und die Testausrüstung 32 sind nicht
auf die Nutzung mit der hierin beschriebenen Hardware und Software
limitiert. Der Prozess 40 und die Testausrüstung 32 können implementiert sein
in digitalen elektronischen Schaltkreisen oder in Computer-Hardware,
Firmware, Software oder in Kombinationen davon, z. B. kann Software
genutzt werden zum Steuern des Sendens und Empfangens von Testsignalen
und des Platzierens von der DFT Sonde.
-
Der
Prozess 40 und die Testausrüstung 32 können zumindest
teilweise, implementiert werden mittels eines Computerprogrammprodukts,
d. h. einem Computerprogramm das greifbar auf einem Informationsträger verkörpert ist,
z. B. in einer maschinenlesbaren Speichervorrichtung oder in einem
verbreiteten bzw. gesendeten Signal, und zwar zur Ausführung durch
eine bzw. zur Steuerung des Betriebs von einer Datenverarbeitungsvorrichtung,
z. B. einem programmierbaren Prozessor, einem Computer oder mehreren
Computern. Ein Computerprogramm kann in irgendeiner Art von Programmiersprache
geschrieben sein, einschließlich
von kompilierten oder interpretierten Sprachen und es kann in irgendeiner Form
eingesetzt werden, einschließlich
als ein eigenständiges
Programm oder als ein Modul, eine Komponente, eine Unterroutine,
oder einer anderen Einheit, die geeignet ist zur Nutzung in einer
Computerumgebung. Ein Computerprogramm kann eingesetzt werden zur
Ausführung
auf einem Computer oder auf mehreren Computern an einem Ort oder
verteilt über mehrere
Orte und verbunden durch ein Kommunikationsnetzwerk.
-
Aktionen,
die mit dem Implementieren des Prozessors 40 und der Testausrüstung 32 assoziiert sind,
können
durch einen oder mehrere programmierbare Prozessoren durchgeführt werden,
die ein oder mehrere Computerprogramme ausführen, um die Funktionen von
den Prozessen auszuführen.
Alles oder ein Teil von dem Prozess 40 und der Testausrüstung 32,
kann implementiert werden als Speziallogikschaltkreise z. B. einem
FPGA (field programmable gate array = feldprogrammierbare Gatteranordnung)
und/oder einem ASIC (application-specific integrated circuit bzw.
anwendungsspezifische integrierte Schaltung).
-
Prozessoren,
die geeignet sind für
die Ausführung
von einem Computerprogramm beinhalten, beispielhaft, sowohl allgemeine
als auch spezielle Mikroprozessoren, und irgendeinen oder mehrere Prozessoren
von irgendeiner Art von digitalem Computer. Im Allgemeinen wird
ein Prozessor Instruktionen und Daten von einem Nur-Lesespeicher
oder einem Speicher mit wahlfreiem Zugriff oder von beiden empfangen.
Elemente von einem Computer beinhalten einen Prozessor zum Ausführen von
Instruktionen und einen oder mehrere Speichervorrichtungen zum Speichern
von Instruktionen und Daten.
-
Eine
Anzahl von Ausführungsbeispielen
sind beschrieben worden. Nichtsdestotrotz sollte klar sein, dass
verschiedene Modifikationen gemacht werden können. Z. B. könnte der
gepackte Chip 30 der 2 hergestellt
werden um mehrere DFT Sonden zu beinhalten, die elektrisch mit mehreren
internen Testorten gekoppelt sind. Der interne Signalpfad 21 könnte irgendein
Kommunikationspfad einschließlich
eines Drahtes, eines Busses etc. sein. Dementsprechend liegen andere
Ausführungsbeispiele,
einschließlich
jenen, die hierin nicht speziell beschrieben worden sind, innerhalb
des Umfangs der folgenden Ansprüche.
-
ZUSAMMENFASSUNG
-
Systeme
und Techniken zum Testen einer Vorrichtung, die erste und zweite
verbundene bzw. zusammengeschaltete Chips besitzt, die intern in
der Vorrichtung sind, einschließlich
von Auswählen
eines Ortes bzw. einer Stelle auf einem Kommunikationspfad entlang
dessen sich ein internes Signal innerhalb der Vorrichtung zwischen
den ersten und zweiten Chips bewegt und Verbinden eines Testsondes bzw.
einer Messsonde mit dem Ort. 27465