TWI418930B - 用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法 - Google Patents

用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法 Download PDF

Info

Publication number
TWI418930B
TWI418930B TW096135975A TW96135975A TWI418930B TW I418930 B TWI418930 B TW I418930B TW 096135975 A TW096135975 A TW 096135975A TW 96135975 A TW96135975 A TW 96135975A TW I418930 B TWI418930 B TW I418930B
Authority
TW
Taiwan
Prior art keywords
pattern
electrode
source
reticle
drain
Prior art date
Application number
TW096135975A
Other languages
English (en)
Other versions
TW200825624A (en
Inventor
Young-Wook Lee
Woo-Geun Lee
Jung-In Park
Youn-Hee Cha
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200825624A publication Critical patent/TW200825624A/zh
Application granted granted Critical
Publication of TWI418930B publication Critical patent/TWI418930B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法
本發明係關於一種薄膜電晶體(TFT)基板及一種利用一光罩製造一TFT基板之方法。更特定言之，本發明係關於一種用於形成一TFT之光罩、一種利用該光罩製造之TFT基板及一種利用該光罩製造該TFT基板之方法。
一般而言，液晶顯示(LCD)裝置利用液晶之透光性來顯示影像。LCD裝置包括一LCD面板及一背光總成。該LCD面板利用光顯示影像。該背光總成向該LCD面板提供光。
該LCD面板包括一陣列基板、一彩色濾光片基板及一液晶層。該陣列基板包括一薄膜電晶體(TFT)及一像素電極。該彩色濾光片基板包括一彩色濾光片及一共同電極。該液晶層係介於該陣列基板與該彩色濾光片基板之間。
該薄膜電晶體包括一閘電極、一半導體圖案、一源電極及一汲電極。該半導體圖案係形成於該閘電極上。該源電極係形成於該半導體圖案上。該汲電極係形成於半導體圖案上且與源電極間隔開。此外，一形成於半導體圖案中之通道具有一短長度以便易於在源電極與汲電極之間傳送電子。
陣列基板係利用複數個光罩形成。一般而言，陣列基板係利用四個光罩形成。近來，已開發出一種利用更少光罩來製造陣列基板之方法。舉例而言，已減少用於形成半導體圖案、源電極及汲電極之光罩數目。
然而，當減少光罩數目時，通道之長度受到限制且製造成本增加。
本發明提供一種用於形成一薄膜電晶體(TFT)之光罩。
本發明亦提供一種利用上述光罩製造之TFT基板。
本發明亦提供一種製造上述TFT基板之方法。
根據本發明之一態樣，一用於形成一TFT之光罩包括一汲極光罩圖案、一源極光罩圖案及一光調節圖案。該汲極光罩圖案阻隔光以用於形成一汲電極。該源極光罩圖案阻隔光以用於形成一源電極且面對該汲極光罩圖案，同時與汲極光罩圖案間隔一不超過曝光裝置之解析度之距離。該光調節圖案係形成於源極光罩圖案之每一末端部分與汲極光罩圖案之間以阻隔至少一些光自外部進入源極光罩圖案與汲極光罩圖案之間的間隙。
根據本發明之另一態樣，一用於形成一TFT之光罩包括一汲極光罩圖案、一源極光罩圖案、一光調節圖案及一半透明層。該汲極光罩圖案阻隔光以用於形成一汲電極。該源極光罩圖案阻隔光以用於形成一源電極，且面對該汲極光罩圖案。該光調節圖案係形成於源極光罩圖案之每一末端部分與汲極光罩圖案之間以阻隔至少一些光進入源極光罩圖案與汲極光罩圖案之間的間隙。該半透明層覆蓋汲極光罩圖案與源極光罩圖案之間的間隙以部分地透射光。
根據本發明之又一態樣，一TFT基板包括一基礎基板、一閘極線、一閘極絕緣層、一作用圖案、一資料線及一汲電極。該閘極線係形成於該基礎基板上且電連接至該閘電極。該閘極絕緣層係形成於該基礎基板上以覆蓋閘極線及閘電極。該作用圖案係形成於閘極絕緣層上與閘電極相對應。該資料線沿不同於閘極線之方向延伸且電連接至一疊覆作用圖案之源電極。源電極之兩側界定一虛線且作用圖案之一側疊覆該虛線或延伸至該虛線之外。汲電極面對源電極且疊覆作用圖案。作用圖案除了源電極與汲電極之間的間隙以外具有與資料線及汲電極大體上相同之輪廓。
根據本發明之再一態樣，提供一種製造一TFT基板之方法。該方法需要於一具有一閘電極之基礎基板上形成一閘極絕緣層、一作用層、一資料金屬層及一光阻膜以覆蓋閘電極。利用一光罩使該光阻膜曝光，該光罩包括一汲極光罩圖案、一與該汲極光罩圖案間隔開且面對汲極光罩圖案之源極光罩圖案及一介於源極光罩圖案之兩個末端部分與汲極光罩圖案之間的光調節圖案以形成一具有一在汲極光罩圖案與源極光罩圖案之間的通道凹槽之光阻圖案。利用該光阻圖案作為蝕刻光罩來部分蝕刻該資料金屬層及該作用層以形成一資料金屬圖案及一作用圖案。減小光阻圖案之厚度以使該資料金屬圖案經由該通道凹槽曝光。經由通道凹槽部分蝕刻資料金屬圖案以形成一具有一源電極及一汲電極之資料線。
根據本發明，該光罩具有一單狹縫以便減小該通道之長度。又，該光調節圖案可阻隔至少一些光進入源極光罩圖案與汲極光罩圖案之間的區域以減小通道之寬度。因此，可改良該TFT之電特性。
在下文中，參照展示本發明實施例之隨附圖式更加全面地描述本發明。然而，本發明可以許多不同形式體現且不應視為限於本文中所闡明之實施例。相反地，該等實施例係為了使本揭示案詳盡及完整而提供，且將向熟習此項技術者全面地傳達本發明之範疇。在圖式中，可能為了清晰而放大層及區域之尺寸及相對尺寸。
應瞭解當一元件或層稱為在另一元件或層"上"、"連接至"或"耦合至"另一元件或層時，其可直接在其他元件或層上、連接或耦合至其他元件或層，或者可存在介入元件或層。相同數字始終指代相同元件。如本文中所用，術語"及/或"包括相關列出項中之一或多者之任何及所有組合。
應瞭解，雖然術語第一、第二、第三等可用於本文中以描述各種元件、組份、區域、層及/或部分，但該等元件、組份、區域、層及/或部分不應受該等術語限制。該等術語僅用以使一個元件、組份、區域、層或部分區別於另一個區域、層或部分。因此，以下所論述之第一元件、組份、區域、層或部分可在不背離本發明之教示的情況下稱為第二元件、組份、區域、層或部分。
為了便於描述，本文中可使用空間相對術語，諸如"在...之下"、"在...下方"、"下部"、"在...上方"、"上部"及其類似術語來描述如圖式中所說明之一個元件或特徵與另外一或多個元件或特徵之關係。應瞭解該等空間相對術語除了涵蓋圖式中所描繪之方位之外意欲涵蓋裝置在使用中或操作中之不同方位。舉例而言，若將圖式中之裝置翻轉，則描述為於其他元件或特徵"下方"或"之下"之元件隨後將定位於其他元件或特徵"上方"。因此，例示性術語"在...下方"可涵蓋上方及下方兩個方位。裝置可以其他方式定位(旋轉90度或其他方位)且本文中所用之空間相對描述詞可有相應的解釋。
本文中所用之術語僅為達成描述特定實施例之目的且並不意欲限制本發明。如本文中所用，單數形式"一"及"該"意欲亦包括複數形式，除非上下文中另外明確規定。應進一步瞭解當用於本說明書中時，術語"包含"表示存在所述特徵、整體、步驟、操作、元件及/或組份，但並不排除存在或添加一或多個其他特徵、整體、步驟、操作、元件、組份及/或其群。
本發明之實施例係參照橫截面圖(其為本發明之理想化實施例(及中間結構)之示意圖)來描述。因而，由(例如)製造技術及/或容許度引起之圖式形狀變化係可能發生的。因此，本發明之實施例不應視為限於本文中所說明區域之特定形狀而將包括由於(例如)製造所產生之形狀偏差。舉例而言，一圖示為矩形之植入區域通常將在其邊緣處具有圓形或彎曲特徵及/或植入濃度梯度而非自植入區域至未植入區域之二元變化。同樣，一藉由植入所形成之埋置區域可在埋置區域與植入所穿經之表面之間的區域中產生一定程度的植入。因此，圖式中所說明之區域實質上係示意性的且其形狀並不意欲說明一裝置之一區域之實際形狀且並不意欲限制本發明之範疇。
除非另作定義，否則本文中所用之所有術語(包括技術術語及科學術語)具有與一般熟習本發明所屬之技術者通常所瞭解之含義相同的含義。應進一步瞭解術語(諸如常用詞典中所定義之彼等術語)應解釋為具有與其在相關技術背景中之含義一致的含義且不應以理想化或過度形式化之意義來解釋，除非本文中明確地如此定義。
在下文中，將參照隨附圖式詳細地描述本發明。
圖1為說明根據本發明之一第一實例實施例一用於形成一薄膜電晶體(TFT)之光罩的平面圖。圖2為沿圖1中所示之線I－I'獲得的橫截面圖。
參看圖1及圖2，一光罩100包括一透明基板110、一汲極光罩圖案120、一源極光罩圖案130及一資料光罩圖案140。光罩100係用於形成一TFT。
透明基板110具有一平板形狀。可用於透明基板110之透明材料之實例包括玻璃、石英、合成樹脂等。
汲極光罩圖案120係形成於透明基板110之一表面上。在圖1及圖2中，波極光罩圖案120沿第一方向延伸。汲極光罩圖案120包括諸如鉻(Cr)之光阻隔材料。汲極光罩圖案120對應於該TFT之一汲電極。
源極光罩圖案130與汲極光罩圖案120間隔開且置於透明基板110之該表面上。源極光罩圖案130包括諸如鉻(Cr)之光阻隔材料。源極光罩圖案130對應於該TFT之一源電極。在圖1及圖2中，源極光罩圖案130具有一環繞汲極光罩圖案120之一部分之U形形狀。
當具有環繞汲極光罩圖案120之該部分之U形形狀的源極光罩圖案130與汲極光罩圖案120間隔開以形成一介於汲極光罩圖案120與源極光罩圖案130之間的狹縫125時。狹縫125具有一U形形狀。舉例而言，狹縫125之寬度T可不超過曝光裝置之解析度。狹縫125之寬度T為汲極光罩圖案120與源極光罩圖案130之間的距離。舉例而言，曝光裝置之解析度可為約3.5 μm且狹縫125之寬度T可為約2 μm至約3 μm。在圖1及圖2中，狹縫125之寬度T可為約2.5 μm。曝光裝置之解析度為利用該曝光裝置圖案化之光罩圖案之最小尺寸。
資料光罩圖案140係形成於透明基板110之該表面上且自源極光罩圖案130沿大體上垂直於該第一方向之第二方向延伸。資料光罩圖案140包括諸如鉻(Cr)之光阻隔材料。資料光罩圖案140對應於一電連接至源電極之資料線。
根據圖1及圖2之光罩100，形成於汲極光罩圖案120與源極光罩圖案130之間的狹縫125之寬度T不超過該曝光裝置之解析度，以使入射於光罩100上之光在該光罩之狹縫125中繞射。因此，可減少在狹縫125下之曝光量。
或者，一具有雙狹縫之狹縫光罩圖案(未圖示)可形成於汲極光罩圖案120與源極光罩圖案130之間。然而，當該狹縫光罩圖案具有雙狹縫時，形成於TFT之作用圖案上之通道的長度增加。舉例而言，一中心狹縫光罩圖案之寬度可為約1 μm，且中心狹縫光罩圖案與汲極光罩圖案120之間的距離可為約1 μm。又，中心狹縫光罩圖案與源極光罩圖案130之間的距離可為約1 μm。因此，當慮及用於光繞射之邊緣時，具有雙狹縫之通道之總長度可不小於至少約3.5 μm。
然而，在圖1及圖2中，具有一單狹縫之光罩100係用以形成TFT，以使通道較具有兩個狹縫之光罩短。因此，可改良TFT之電特性。舉例而言，通道之長度可不超過約3.5 μm。通道之長度為TFT之源電極與汲電極之間的距離。
圖3為說明根據本發明之另一實施例一用於形成一TFT之光罩的橫截面圖。
參看圖3，該光罩進一步包含一半透明層150以減少經由光罩之光之量。
半透明層150係形成於一透明基板110之一表面上以覆蓋一汲極光罩圖案120與一源極光罩圖案130之間的間隙。舉例而言，半透明層150可介於透明基板110與汲極光罩圖案120及源極光罩圖案130之間。或者，半透明層150可形成於透明基板110上以覆蓋汲極光罩圖案120及源極光罩圖案130。半透明層150亦可形成於透明基板110之另一表面上。
半透明層150透射入射於該光罩之狹縫125上之一部分光，藉此減少經由狹縫125之光之量。
根據圖3中所展示之光罩，經由該光罩之光之量可易於由狹縫125及半透明層150來控制。
圖4為說明根據本發明之一第二實施例一用於形成一TFT之光罩的平面圖。
參看圖2及圖4，一光罩101包括透明基板110、汲極光罩圖案120、源極光罩圖案130、資料光罩圖案140及一光調節圖案160。
圖4之透明基板110、汲極光罩圖案120、源極光罩圖案130及資料光罩圖案140與圖1及圖2中之各者大體上相同。因此，將使用相同參考數字來指代與圖1及圖2中所描述者相同或相似之部分，且將省略關於上述元件之任何冗餘之說明。
光調節圖案160係介於源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之間以阻隔入射於源極光罩圖案130與汲極光罩圖案120之間的間隙上的光。
舉例而言，光調節圖案160可形成於透明基板110之一表面上，且連接至源極光罩圖案130之末端部分之每一者。在圖4中，光調節圖案160自源極光罩圖案130之末端部分之每一者突出。
光調節圖案160之尺寸不超過曝光裝置之解析度。舉例而言，光調節圖案160之寬度可為約3 μm至約2 μm。較佳地，光調節圖案160之寬度為約1 μm至約1.5 μm。
在圖4中，光調節圖案160具有一大體上矩形之形狀。或者，光調節圖案160可具有一橢圓形形狀、一多邊形形狀等。
根據圖4之光罩101，光調節圖案160係置於源極光罩圖案130之末端部分與汲極光罩圖案120之間以阻隔入射於狹縫125上之光。
當光罩101不包括光調節圖案160時，照射至光罩101之一部分"A"上之一部分光可入射於圖4之部分"B"上。當照射至部分"A"上之該部分光入射於部分"B"上時，可能減小通道之有效寬度，從而使該TFT之電特性劣化。
在圖4中，調節圖案160係置於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間以防止照耀至部分"A"上之光入射於部分"B"上。因此，可增加通道之寬度。
圖5為說明根據本發明之又一實施例一用於形成一TFT之光罩的平面圖。
參看圖5，一光調節圖案161可連接至一汲極光罩圖案120。
舉例而言，光調節圖案161可介於一源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之間且自汲極光罩圖案120向源極光罩圖案130突出。
圖6為說明根據本發明之一第三實施例一用於形成一TFT之光罩的平面圖。
參看圖2及圖6，一光罩102包括透明基板110、汲極光罩圖案120、源極光罩圖案130、資料光罩圖案140及一光調節圖案162。
圖6之透明基板110、汲極光罩圖案120、源極光罩圖案130及資料光罩圖案140與圖1及圖2中之各者大體上相同。因此，將使用相同參考數字來指代與圖1及圖2中所描述者相同或相似之部分，且將省略關於上述元件之任何冗餘之說明。
舉例而言，光調節圖案162係形成於透明基板110之一表面上，且係介於源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之間。光調節圖案162之尺寸不超過曝光裝置之解析度。舉例而言，光調節圖案162之寬度可為約1 μm至約2 μm。較佳地，光調節圖案162之寬度可為約1 μm至約1.5 μm。
舉例而言，光調節圖案162可與汲極光罩圖案120及源極光罩圖案130之每一者間隔約1 μm至約2 μm之距離。在圖6中，光調節圖案162與汲極光罩圖案120及源極光罩圖案130之每一者間隔約1 μm至約1.5 μm之距離。
根據圖6之光罩102，光調節圖案162係介於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間以阻隔自外部入射於源極光罩圖案130與汲極光罩圖案120之間的間隙上的光。
圖7為說明根據本發明之又一實施例一用於形成一TFT之光罩的平面圖。
參看圖7，複數個光調節圖案162'係介於一源極光罩圖案130之兩個末端部分之每一者與一汲極光罩圖案120之間。相鄰之光調節圖案162'彼此間隔不小於約1 μm之距離。
在圖7中，光調節圖案162'沿一經由源極光罩圖案與汲極光罩圖案120之間的中途點延伸的假想中心線對準。或者，光調節圖案162'可以多種形狀排列。
圖8為說明根據本發明之一第四實施例一用於形成一TFT之光罩的平面圖。
參看圖2及圖8，一光罩103包括透明基板110、汲極光罩圖案120、源極光罩圖案130、資料光罩圖案140及一光調節圖案163。
圖8之透明基板110、汲極光罩圖案120、源極光罩圖案130及資料光罩圖案140與圖1及圖2中之各者大體上相同。因此，將使用相同參考數字來指代與圖1及圖2中所描述者相同或相似之部分，且將省略關於上述元件之任何冗餘之說明。
光調節圖案163係形成於透明基板110之一表面上，且係介於源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之間。光調節圖案163環繞源極光罩圖案130之末端部分之每一者的一部分。舉例而言，光調節圖案163可具有一L形形狀。光調節圖案163之寬度不超過曝光裝置之解析度。舉例而言，光調節圖案163之寬度可為約1 μm至約2 μm。在圖8中，光調節圖案163之寬度可為約1 μm至約1.5 μm。
舉例而言，光調節圖案163可與汲極光罩圖案120及源極光罩圖案130間隔約1 μm至約2 μm之距離。在圖8中，光調節圖案163與汲極光罩圖案120及源極光罩圖案130間隔約1 μm至約1.5 μm之距離。
根據圖8之光罩，光調節圖案163係介於源極光罩圖案130與汲極光罩圖案120之間以環繞源極光罩圖案130之該等末端部分之每一者之該部分，以防止光自外部入射於源極光罩圖案130與汲極光罩圖案120之間的間隙上。
圖9為說明根據本發明之一第五實例實施例用於形成TFT之光罩的平面圖。
參看圖2及圖9，一光罩104包括透明基板110、汲極光罩圖案120、源極光罩圖案130、資料光罩圖案140及一光調節圖案164。
透明基板110具有一平板形狀。汲極光罩圖案120係形成於透明基板110之一表面上。在圖2及圖9中，汲極光罩圖案120沿第一方向延伸。
源極光罩圖案130係形成於透明基板110之該表面上，且與汲極光罩圖案120間隔開。舉例而言，當在平面上觀察時，源極光罩圖案130可具有一環繞汲極光罩圖案120之一部分之J形形狀。
與汲極光罩圖案120間隔開之源極光罩圖案130具有J形形狀，以便在汲極光罩圖案120與源極光罩圖案130之間形成一具有一J形形狀之狹縫125。在圖2及圖9中，狹縫125之寬度不超過曝光裝置之解析度。
資料光罩圖案140係形成於透明基板110之該表面上，且自源極光罩圖案130沿大體上垂直於該第一方向之第二方向延伸。
光調節圖案164係介於源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之間以阻隔任何入射於源極光罩圖案130與汲極光罩圖案120之間的間隙上的光。
在圖9中，光調節圖案164係介於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間。或者，光調節圖案164可連接至源極光罩圖案130或汲極光罩圖案120。複數個光調節圖案164可介於源極光罩圖案130與汲極光罩圖案120之間。
圖10為說明根據本發明之一第六實施例一用於形成一TFT之光罩的平面圖。
參看圖2及圖10，該光罩包括透明基板110、汲極光罩圖案120、源極光罩圖案130、資料光罩圖案140及一光調節圖案165。
透明基板110具有一平板形狀。汲極光罩圖案120係形成於透明基板110之一表面上。源極光罩圖案130係形成於透明基板110之該表面上，且與汲極光罩圖案120間隔開。
在圖2及圖10中，源極光罩圖案130平行於汲極光罩圖案120延伸。與汲極光罩圖案120間隔開之源極光罩圖案130具有一I形形狀，以便在汲極光罩圖案120與源極光罩圖案130之間形成一具有一I形形狀之狹縫125。在圖2及圖10中，狹縫125之寬度不超過曝光裝置之解析度。
資料光罩圖案140係形成於透明基板110之該表面上且沿大體上垂直於該第一方向之第二方向延伸。資料光罩圖案140連接至源極光罩圖案130。
光調節圖案165剛好介於源極光罩圖案130之兩個末端部分之每一者與汲極光罩圖案120之兩個末端部分之每一者之間的區域的外面以阻隔自外部入射於源極光罩圖案130與汲極光罩圖案120之間的間隙上的光。
在圖10中，光調節圖案165剛好介於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之末端部分之每一者之間的區域的外面。或者，光調節圖案165可連接至源極光罩圖案130或汲極光罩圖案120。複數個光調節圖案165可介於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之末端部分之每一者之間。
圖11為說明根據本發明之一實施例之一TFT基板的平面圖。圖12為說明圖11中所示之TFT基板的放大平面圖。圖13為沿圖11中所示之線II－II'獲得的橫截面圖。
參看圖11至圖13，利用圖1至圖10中所示之光罩100形成一TFT基板200。TFT基板200包括一基礎基板210、一閘極線GL、一閘電極GE、一閘極絕緣層220、一半導體圖案235、一資料線DL、一汲電極DE、一源電極SE、一鈍化層250及一像素電極260。
基礎基板210具有一平板形狀。可用於基礎基板210之透明材料之實例包括玻璃、石英、合成樹脂等。
閘極線GL沿基礎基板210之第一方向延伸。一閘電極GE係形成於基礎基板210上，且自閘極線GL沿大體上垂直於該第一方向之第二方向突出。
閘極絕緣層220係形成於基礎基板210上以覆蓋閘極線GL及閘電極GE。可用於閘極絕緣層220之絕緣材料之實例包括氧化矽(SiOx)、氮化矽(SiNx)等。該等材料可單獨使用或組合使用。
半導體圖案235係形成於閘極絕緣層220上與閘電極GE相對應。半導體圖案235包括一作用圖案AP及一歐姆接觸圖案OP。
作用圖案AP係形成於閘極絕緣層220上與閘電極GE相對應。可用於作用圖案AP之半導體材料之實例包括非晶矽(a－Si)、多晶矽(poly－Si)等。歐姆接觸圖案OP係藉由以高濃度植入雜質離子而形成於作用圖案AP上。
資料線DL係形成於半導體圖案235上，且沿大體上垂直於閘極線GL之第二方向延伸。
一汲電極DE係形成於半導體圖案235上。汲電極DE可沿第一方向延伸。
一源電極SE係形成於半導體圖案235上。舉例而言，源電極SE可具有一環繞汲電極DE之一部分之U形形狀。或者，源電極SE可具有一環繞汲電極DE之一部分之J形形狀。源電極SE電連接至資料線DL以接收來自資料線DL之資料訊號。
在另一實施例中，源電極SE及汲電極DE可形成於半導體圖案235上，且可彼此面對以形成一I形形狀(如圖10中)。
鈍化層250係形成於閘極絕緣層220上以覆蓋資料線DL、汲電極DE及源電極SE。可用於鈍化層250之絕緣材料之實例包括有機絕緣材料、無機絕緣材料等。一接觸孔(汲電極DE經由該孔部分曝光)係經由鈍化層250而形成。
像素電極260係經由接觸孔252電連接至汲電極DE，接觸孔252係經由鈍化層250而形成。像素電極260包括透明導電材料。可用於像素電極260之透明導電材料之實例包括氧化銦錫(ITO)、氧化銦鋅(IZO)、非晶形氧化銦錫(a－ITO)等。該等材料可單獨使用或組合使用。
再參看圖12及圖13，汲電極DE、源電極SE及半導體圖案235係如下所述。
汲電極DE係形成於半導體圖案235上，且與源電極SE間隔開。源電極SE與汲電極DE之間的距離L不超過約3.5 μm。舉例而言，源電極SE與汲電極DE之間的距離L可為約2.4 μm至約3 μm。
源電極SE係與汲電極DE間隔開以在源電極SE與汲電極DE之間形成一間隙SP。在圖12中，源電極SE與汲電極DE之間的間隙SP具有一U形形狀。或者，源電極SE與汲電極DE之間的間隙SP可具有一J形形狀或一I形形狀。
源電極SE與汲電極DE之間的間隙SP之寬度W1為沿第一方向間隙SP之右側與左側之間的距離。源電極SE與汲電極DE之間的間隙SP之左端部分沿第二方向與源電極SE之末端部分對準。
半導體圖案235係介於閘極絕緣層220與源電極SE及汲電極DE之間，且疊覆閘電極GE。半導體圖案235包括一形成於閘極絕緣層220上之作用圖案AP及一形成於作用圖案AP上之歐姆接觸圖案OP。
歐姆接觸圖案OP係形成於資料線DL、汲電極DE及源電極SE下方以具有與資料線DL、汲電極DE及源電極SE大體上相同之形狀。歐姆接觸圖案OP並不形成於汲電極DE與源電極SE之間的間隙SP中。
作用圖案AP係形成於資料線DL、汲電極DE及源電極SE下方且形成於汲電極DE與源電極SE之間的間隙SP中以具有與資料線DL、汲電極DE及源電極SE大體上相同之輪廓。
在圖11至圖13中，作用圖案AP係沿一形成於源電極SE之末端部分之間的虛線IL(參見圖12)對準。或者，作用圖案AP可延伸至虛線IL之外。作用圖案AP之寬度W2不小於汲電極DE與源電極SE之間的間隙SP之寬度W1。
根據圖11至圖13之TFT基板，半導體圖案235之作用圖案AP沿虛線IL延伸或延伸至虛線IL之外，以便增加形成於作用圖案AP中之通道之寬度。因此，可改良該TFT之電特性。
當將一閘電壓施加至閘電極GE時，作用圖案AP中形成通道以使源電極SE電連接至汲電極DE。因此，施加至源電極SE之資料訊號經由該通道施加至汲電極DE。通道之長度相當於汲電極DE與源電極SE之間的間隙SP之長度L，且通道之寬度相當於作用圖案AP之寬度W2。
TFT之電特性隨通道之長度及寬度而變化。當通道之長度增加時，在源電極SE與汲電極DE之間流動之電子的路徑變長，因此可使經由該通道施加至汲電極DE之資料訊號失真。當通道之寬度減小時，可減少電子所流經之管道寬度，其又可能造成經由該通道施加至汲電極DE之資料訊號失真。然而，在圖11至圖13中，減小通道之長度且增加通道之寬度以使失真之機率降至最低，且可改良TFT之電特性。
根據圖11至圖13之TFT基板，源電極SE與汲電極DE之間的距離L為約2 μm至約3 μm。源電極SE與汲電極DE之間的距離L為源電極SE與汲電極DE之間的間隙SP之間的距離。通道之長度減小，且作用圖案AP之寬度W2不小於源電極SE與汲電極DE之間的間隙SP之寬度W1。又，通道之寬度大大增加。因此，TFT基板200可具有電特性得以改良之TFT。
圖14至圖19為說明一種製造圖11中所示之TFT基板之方法的橫截面圖。在下文中，將描述該製造TFT基板之方法。
圖14為說明一用於在一基礎基板上形成一閘電極、一閘極絕緣層及一半導體層之製程的橫截面圖。
參看圖11及圖14，閘極線GL及閘電極GE係形成於基礎基板210上。舉例而言，一閘極金屬層(未圖示)可形成於基礎基板210上，且該閘極金屬層可經圖案化以形成閘極線GL及閘電極GE。
閘極絕緣層220係形成於基礎基板210上以覆蓋閘極線GL及閘電極GE。
形成閘極絕緣層220之後，一半導體層230(其隨後經圖案化以形成半導體圖案235)係形成於閘極絕緣層220上。半導體層230包括一形成於閘極絕緣層220上之作用層231及一形成於作用層231上之歐姆接觸層232。可用於作用層231之半導體材料之實例包括a－Si、poly－Si等。歐姆接觸層232係藉由將雜質以高濃度植入矽中來形成。
圖15為說明一用於在圖14中所示之基板上形成一金屬層及一光阻膜之製程的橫截面圖。
參看圖15，一資料金屬層240係形成於半導體層230之整個表面上。舉例而言，資料金屬層240可形成於半導體層230之歐姆接觸層232之整個表面上。
一光阻膜10係形成於資料金屬層240之整個表面上。
圖16為說明一用於使圖15中所示之光阻膜曝光之製程的橫截面圖。
參看圖1至圖10及圖16，利用圖1至圖10中所示之光罩來使光阻膜10曝光，且使經曝光之光阻膜10顯影以形成一具有一通道凹槽22之原始光阻圖案20'。
光罩100包括透明基板110、汲極光罩圖案120、源極光罩圖案130及資料光罩圖案140。光罩100可進一步包括一半透明層150或一光調節圖案160。
汲極光罩圖案120係形成於透明基板110之一表面上。舉例而言，汲極光罩圖案120可沿第一方向延伸。源極光罩圖案130係形成於透明基板110之該表面上，且與汲極光罩圖案120間隔開。舉例而言，源極光罩圖案130可環繞汲極光罩圖案120之一部分以具有一U形形狀。資料光罩圖案140係形成於透明基板110之該表面上且自源極光罩圖案130沿大體上垂直於該第一方向之第二方向延伸。
或者，源極光罩圖案130可具有一環繞汲極光罩圖案120之一部分之J形形狀。源極光罩圖案130可面對汲極光罩圖案120以形成一I形形狀。
半透明層150(參見圖3)係形成於透明基板110之該表面上以覆蓋汲極光罩圖案120及源極光罩圖案130。半透明層150透射入射於光罩100上之一部分光以減少經由光罩100之光之量。光調節圖案160係介於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間。
一具有一U形形狀、一J形形狀或一I形形狀之縫隙125可形成於汲極光罩圖案120與源極光罩圖案130之間。狹縫125之寬度T可不超過曝光裝置之解析度。舉例而言，當該曝光裝置之解析度為約3.5μm時，狹縫125之寬度T可為約2μm至約3μm。在圖16中，狹縫125之寬度T可為約2.5μm。
光罩100之狹縫125之寬度T不超過該曝光裝置之解析度，以使光由光罩100之狹縫125繞射。因此，由光罩100之狹縫125繞射之光的量小於未繞射之直射光的量。移除光阻膜10之一完全曝光部分，該部分曝露於經由光罩100之直射光。此外，光阻膜10之一部分曝光部分(其曝露於由光罩100之狹縫125繞射之光)形成通道凹槽22。
原始光阻圖案20'之通道凹槽22具有一對應於光罩100之狹縫125之形狀。舉例而言，通道凹槽22之寬度及深度可由光罩100與光阻膜10之間的距離、照射至光阻膜10上之光之量、光罩100之狹縫125之寬度T等決定。當在平面上觀察時，通道凹槽22可具有U形形狀、J形形狀、I形形狀等。通道凹槽22可具有與光罩100之狹縫125大體上相同之形狀。通道凹槽22之寬度可與光罩100之狹縫125之寬度T大體上相同。或者，通道凹槽22之寬度可略大於光罩100之狹縫125之寬度T。舉例而言，通道凹槽22之寬度可不超過約3.5 μm。
再參看圖4，照射至部分"A"上之一部分光可傳播至部分"B"。當照射至部分"A"上之該部分光入射於部分"B"上時，對應於部分"B"之光阻膜10可完全曝光以待移除。當移除對應於部分"B"之光阻膜10時，通道凹槽22之長度可減小。
在圖16中，光調節圖案160(圖4中所示)係形成於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間以防止外部提供之光傳播至源極光罩圖案130與汲極光罩圖案120之間的間隙中。因此，可增加通道凹槽22之長度。
圖17為說明用於部分蝕刻圖16中所示之資料金屬層及半導體層之製程的橫截面圖。
參看圖17，利用原始光阻圖案20'作為蝕刻光罩來蝕刻資料金屬層240以形成資料金屬圖案245。舉例而言，資料金屬層240可經由濕式蝕刻製程來蝕刻。
利用原始光阻圖案20'作為蝕刻光罩來部分蝕刻半導體層230(圖16中所示)以形成半導體圖案235。舉例而言，半導體層230可經由乾式蝕刻製程來蝕刻。半導體圖案235包括一作用圖案AP及一歐姆接觸圖案OP。
圖18為說明用於圖17中所示之原始光阻圖案之回蝕製程的橫截面圖。
參看圖18，使原始光阻圖案20'之厚度減小一恆定厚度以使資料金屬圖案245經由通道凹槽22部分曝光。因此，形成光阻圖案20。用於減小原始光阻圖案20'之厚度之製程為回蝕製程。
圖19為說明用於部分蝕刻圖18中所示之資料金屬圖案及半導體圖案之製程的橫截面圖。
參看圖19，在回蝕原始光阻圖案20'之回蝕製程之後，經由通道凹槽22部分蝕刻資料金屬圖案245。因此，形成源電極SE及汲電極DE以界定源電極SE與汲電極DE之間的間隙SP。源電極SE與汲電極DE之間的間隙SP可具有一U形形狀、一J形形狀、一I形形狀等。源電極SE與汲電極DE之間的間隙SP可具有與通道凹槽22大體上相同之形狀。
利用具有通道凹槽22之光阻圖案20作為蝕刻光罩來部分蝕刻半導體圖案235。經由蝕刻製程來移除沈積於源電極SE與汲電極DE之間的間隙SP中之半導體圖案235之歐姆接觸圖案OP。因此，經由源電極SE與汲電極DE之間的間隙SP使作用圖案AP部分曝光。
再參看圖12，源電極SE與汲電極DE之間的距離L可與通道凹槽22之寬度大體上相同。或者，源電極SE與汲電極DE之間的距離L可小於通道凹槽22之寬度。舉例而言，源電極SE與汲電極DE之間的距離L可不超過約3.5 μm。作用圖案AP之一側可沿源電極SE之兩側疊覆一虛線IL。或者，作用圖案AP可自虛線IL突出。舉例而言，作用圖案AP可具有與源電極SE與汲電極DE之間的間隙SP大體上相同之形狀。或者，作用圖案AP可自源電極SE與汲電極DE之間的間隙SP突出。
光調節圖案160阻隔光自外部傳播至源電極SE與汲電極DE之間的間隙SP中，以使通道凹槽22之長度並不減小。因此，作用圖案AP疊覆虛線IL或延伸至該虛線IL之外。通道凹槽22之長度可與作用圖案AP之寬度W2大體上相同，寬度W2對應於通道之寬度。
再參看圖11及圖13，自源電極SE、汲電極DE及資料線DL移除光阻圖案20。
一鈍化層250(參見圖13)係形成於閘極絕緣層220上以覆蓋源電極SE、汲電極DE及資料線DL。部分移除鈍化層250以形成一接觸孔252(參見圖11)，汲電極DE之一部分經由該接觸孔而曝光。
一像素電極260係形成於鈍化層250上。像素電極260經由接觸孔252電連接至汲電極DE。像素電極260包括透明導電材料。
根據圖14至圖19之製造TFT基板之方法，一單一U形狹縫形成於源極光罩圖案130與汲極光罩圖案120之間，且狹縫125之寬度T不超過該曝光裝置之解析度。因此，可減小源電極SE與汲電極DE之間的距離。因此，可減小形成於作用圖案AP中之通道之長度且可改良TFT之電特性。
此外，光調節圖案160係形成於源極光罩圖案130之末端部分之每一者與汲極光罩圖案120之間以阻隔可傳播至源極光罩圖案130與汲極光罩圖案120之間的間隙中的外部光。因此，作用圖案AP之該側可疊覆沿源電極SE之兩側形成之虛線IL，或延伸至虛線IL之外。因此，增加形成於作用圖案AP中之通道之寬度且可改良該TFT之電特性。
根據本發明，一光罩具有一寬度小於曝光裝置之解析度之單狹縫，以便減小源電極與汲電極之間的距離。
此外，一光調節圖案係形成於一源極光罩圖案之兩個末端部分之每一者與一汲極光罩圖案之間以防止外部提供之光進入該源極光罩圖案與該汲極光罩圖案之間的間隙。因此，雖然利用一光罩來圖案化一作用圖案及源電極及汲電極，但形成於該作用圖案中之通道之寬度可能並不減小。因此，TFT之電特性得以改良。
已參照例示性實施例來描述本發明。然而，顯然熟習此項技術者根據上述說明將不難想到許多替代性修改及變化。因此，本發明包含屬於隨附申請專利範圍之精神及範疇內之所有該等替代性修改及變化。
10．．．光阻膜
20．．．光阻圖案
20'．．．原始光阻圖案
22．．．通道凹槽
100．．．光罩
101．．．光罩
102．．．光罩
103．．．光罩
104．．．光罩
110．．．透明基板
120．．．汲極光罩圖案
125．．．狹縫
130．．．源極光罩圖案
140．．．資料光罩圖案
150．．．半透明層
160．．．光調節圖案
161．．．光調節圖案
162．．．光調節圖案
162'．．．光調節圖案
163．．．光調節圖案
164．．．光調節圖案
165．．．光調節圖案
200．．．TFT基板
210．．．基礎基板
220．．．閘極絕緣層
230．．．半導體層
231．．．作用層
232．．．歐姆接觸層
235．．．半導體圖案
240．．．資料金屬層
245．．．資料金屬圖案
250．．．鈍化層
252．．．接觸孔
260．．．像素電極
A、B．．．部分
AP．．．作用圖案
DE．．．汲電極
DL．．．資料線
GE．．．閘電極
GL．．．閘極線
I－I'、II－II'．．．線
IL．．．虛線
L．．．間隙之長度
OP．．．歐姆接觸圖案
SE．．．源電極
SP．．．源電極與汲電極之間的間隙
T．．．狹縫之寬度
W1．．．間隙之寬度
W2．．．作用圖案之寬度
圖1為說明根據本發明之一第一實例實施例一用於形成一薄膜電晶體(TFT)之光罩的平面圖；圖2為沿圖1中所示之線I－I'獲得的橫截面圖；圖3為說明根據本發明之另一實例實施例一用於形成一TFT之光罩的橫截面圖；圖4為說明根據本發明之一第二實例實施例一用於形成一TFT之光罩的平面圖；圖5為說明根據本發明之又一實例實施例一用於形成一TFT之光罩的平面圖；圖6為說明根據本發明之一第三實例實施例一用於形成一TFT之光罩的平面圖；圖7為說明根據本發明之再一實例實施例一用於形成一TFT之光罩的平面圖；圖8為說明根據本發明之一第四實例實施例一用於形成一TFT之光罩的平面圖；圖9為說明根據本發明之一第五實例實施例一用於形成一TFT之光罩的平面圖；圖10為說明根據本發明之一第六實例實施例一用於形成一TFT之光罩的平面圖；圖11為說明根據本發明之一實例實施例之一TFT基板的平面圖；圖12為說明圖11中所示之TFT基板的放大平面圖；圖13為沿圖11中所示之線II－II'獲得的橫截面圖；及圖14至圖19為說明一種製造圖11中所示之TFT基板之方法的橫截面圖。
100．．．光罩
120．．．汲極光罩圖案
125．．．狹縫
130．．．源極光罩圖案
140．．．資料光罩圖案
I－I'．．．線
T．．．狹縫之寬度

Claims (20)

  1. 一種薄膜電晶體(TFT)基板，其包含：一基礎基板；一閘極線，其係形成於該基礎基板上且電連接至一閘電極；一閘極絕緣層，其係形成於該基礎基板上以覆蓋該閘極線及該閘電極；一作用圖案，其係形成於該閘極絕緣層上與該閘電極相對應；一資料線，其沿一不同於該閘極線之方向延伸且電連接至一疊覆該作用圖案且具有面對一汲電極之一第一側表面之源電極，該汲電極疊覆該作用圖案，該作用圖案除了一在該源電極與該汲電極之間的間隙以外具有與該資料線及該汲電極大體上相同之輪廓；一光調節圖案，其介於該源電極及該汲電極之兩個末端部分之間且配置於鄰近於該第一側表面之一末端以防止一光由環繞該汲電極、該源電極及該作用圖案之一透明區域進入該汲電極及該源電極之間的該作用圖案；其中該源電極係與該汲電極間隔約3.5μm。
  2. 如請求項1之TFT基板，其中該源電極具有一環繞該汲電極之一部分之U形形狀。
  3. 如請求項2之TFT基板，其中該作用圖案之一側疊覆一連接該源電極之兩個端側之虛線或延伸至該虛線之外。
  4. 如請求項1之TFT基板，其中該源電極具有一環繞該汲電 極之一部分之J形形狀。
  5. 如請求項1之TFT基板，其中該源電極大體上平行於該汲電極延伸。
  6. 如請求項5之TFT基板，其中該作用圖案之一側疊覆一將該源電極之該等端側與該汲電極連接之虛線或延伸至該虛線之外。
  7. 一種製造一薄膜電晶體基板之方法，其包含：於一具有一閘電極之基礎基板上形成一閘極絕緣層、一作用層、一資料金屬層及一光阻膜以覆蓋該閘電極；利用一光罩使該光阻膜曝光以形成具有一通道凹槽之一光阻圖案，其中該光罩包括：一汲極光罩圖案，一源極光罩圖案，其與該汲極光罩圖案間隔開且具有面對該汲極光罩圖案之一第一側表面，及一光調節圖案，其介於該源極光罩圖案之兩個末端部分與該汲極光罩圖案之間且配置於鄰近於該第一側表面之一末端以防止一光由環繞該汲極光罩圖案、該源極光罩圖案及一通道區域之一透明區域進入該汲極光罩圖案及該源極光罩圖案之間的該通道區域；利用該光阻圖案作為一蝕刻光罩來部分蝕刻該資料金屬層及該作用層以形成一資料金屬圖案及一作用圖案；減小該光阻圖案之厚度以使該資料金屬圖案經由該通道凹槽曝光；及經由該通道凹槽部分蝕刻該資料金屬圖案以形成一具 有一源電極及一汲電極之資料線。
  8. 如請求項7之方法，其進一步包含形成一電連接至該汲電極之像素電極。
  9. 如請求項7之方法，其中該作用圖案除了一在該源電極與該汲電極之間的間隙以外具有與該資料線及該汲電極大體上相同之輪廓，且該作用圖案之一側疊覆一虛線或延伸至該虛線之外，該虛線係由該源電極之兩側界定。
  10. 如請求項7之方法，其中該汲極光罩圖案與該源極光罩圖案之間的距離為約2μm至約3μm。
  11. 如請求項7之方法，其中該光調節圖案係與該汲極光罩圖案及該源極光罩圖案之每一者間隔約1μm至約2μm。
  12. 如請求項7之方法，其中該光調節圖案之寬度為約1μm至約2μm。
  13. 如請求項7之方法，其中該源極光罩圖案具有一環繞該汲極光罩圖案之一部分之U形形狀。
  14. 如請求項7之方法，其中該源極光罩圖案具有一環繞該汲極光罩圖案之一部分之J形形狀。
  15. 如請求項7之方法，其中該源極光罩圖案大體上平行於該汲極光罩圖案延伸。
  16. 如請求項7之方法，其中該光調節圖案係連接至該源極光罩圖案之該等末端部分之每一者。
  17. 如請求項7之方法，其中該光調節圖案係連接至該汲極光罩圖案。
  18. 如請求項7之方法，其中該光調節圖案係介於該源極光罩圖案之該等末端部分之每一者與該汲極光罩圖案之間。
  19. 如請求項7之方法，其中該光調節圖案環繞該源極光罩圖案之該等末端部分之每一者的一部分。
  20. 如請求項19之方法，其中該光調節圖案具有一L形形狀。
TW096135975A 2006-09-27 2007-09-27 用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法 TWI418930B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094197A KR20080028640A (ko) 2006-09-27 2006-09-27 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법

Publications (2)

Publication Number Publication Date
TW200825624A TW200825624A (en) 2008-06-16
TWI418930B true TWI418930B (zh) 2013-12-11

Family

ID=39224022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135975A TWI418930B (zh) 2006-09-27 2007-09-27 用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法

Country Status (4)

Country Link
US (1) US7790523B2 (zh)
KR (1) KR20080028640A (zh)
CN (1) CN101179082B (zh)
TW (1) TWI418930B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315517A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管
CN101387825B (zh) * 2007-09-10 2011-04-06 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
US7910267B1 (en) * 2008-12-12 2011-03-22 Western Digital (Fremont), Llc Method and system for providing optical proximity correction for structures such as a PMR nose
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法
CN101598894B (zh) * 2009-07-07 2011-07-27 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
CN102723307A (zh) * 2011-03-30 2012-10-10 京东方科技集团股份有限公司 一种制备阵列基板的方法及tft结构
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
CN102655156B (zh) * 2012-03-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN103728827B (zh) * 2013-12-26 2016-07-06 深圳市华星光电技术有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
TWI567998B (zh) * 2014-03-21 2017-01-21 友達光電股份有限公司 灰階式光罩、薄膜電晶體及主動元件陣列基板
CN103969940A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 相移掩模板和源漏掩模板
TWI596780B (zh) * 2014-10-27 2017-08-21 友達光電股份有限公司 陣列基板
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
CN107195672B (zh) * 2017-05-27 2019-12-10 京东方科技集团股份有限公司 一种薄膜晶体管及其控制方法
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
CN109541829B (zh) * 2018-12-19 2021-08-24 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134757A1 (en) * 2001-10-25 2005-06-23 Lg.Philips Lcd Co., Ltd. Array panel for liquid crystal display device and method of manufacturing the same
US6995047B2 (en) * 2001-04-20 2006-02-07 Lg.Philips Lcd Co., Ltd. Thin film transistor having a short channel formed by using an exposure mask with slits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208441B1 (ko) 1995-06-15 1999-07-15 김영환 포토마스크의 패턴 구조
KR20020057229A (ko) 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 하프톤 마스크 설계방법
JP4593094B2 (ja) 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995047B2 (en) * 2001-04-20 2006-02-07 Lg.Philips Lcd Co., Ltd. Thin film transistor having a short channel formed by using an exposure mask with slits
US20050134757A1 (en) * 2001-10-25 2005-06-23 Lg.Philips Lcd Co., Ltd. Array panel for liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20080028640A (ko) 2008-04-01
TW200825624A (en) 2008-06-16
CN101179082B (zh) 2011-06-08
US20080073718A1 (en) 2008-03-27
CN101179082A (zh) 2008-05-14
US7790523B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
TWI418930B (zh) 用於形成薄膜電晶體的光罩，利用該光罩製造的薄膜電晶體基板及利用該光罩製造薄膜電晶體基板的方法
US7846618B2 (en) Multi-tone optical mask, method of manufacturing the same and method of manufacturing thin-film transistor substrate by using the same
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
JP4607418B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US20120182490A1 (en) Array substrate and method for manufacturing the same
US8842231B2 (en) Array substrate and manufacturing method thereof
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
US20050099551A1 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
US7799594B2 (en) Thin film transistor array panel and method for manufacturing the same
US8203674B2 (en) Manufacturing thin film transistor array panels for flat panel displays
US20080206911A1 (en) Method of manufacturing liquid crystal display
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR20020093351A (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
US20070222908A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing the same
US20090289257A1 (en) Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate
US7787098B2 (en) Manufacturing method of a liquid crystal display device comprising a first photosensitive layer of a positive type and a second photosensitive layer of a negative type
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20050003496A (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법
KR20070068594A (ko) 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100480331B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법