KR20020057229A - 하프톤 마스크 설계방법 - Google Patents

하프톤 마스크 설계방법 Download PDF

Info

Publication number
KR20020057229A
KR20020057229A KR1020000087519A KR20000087519A KR20020057229A KR 20020057229 A KR20020057229 A KR 20020057229A KR 1020000087519 A KR1020000087519 A KR 1020000087519A KR 20000087519 A KR20000087519 A KR 20000087519A KR 20020057229 A KR20020057229 A KR 20020057229A
Authority
KR
South Korea
Prior art keywords
mask
halftone mask
corner portion
design
halftone
Prior art date
Application number
KR1020000087519A
Other languages
English (en)
Inventor
박병희
조향미
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020000087519A priority Critical patent/KR20020057229A/ko
Publication of KR20020057229A publication Critical patent/KR20020057229A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

본 발명은 하프 톤 마스크 설계방법에 관한 것으로, 보다 상세하게는 액티브 레이어와 소스/드레인 레이어를 하프 톤 마스크를 이용하여 단일의 마스크 작업으로 레이어를 형성함으로써 마스크 공정을 감소시킨 하프 톤 마스크 설계방법을 제공함에 그 목적이 있다.
본 발명은 '더'자 형상의 소스/드레인 마스크의 채널부분에 슬릿 바 형상의 패턴을 삽입하는 하프 톤 마스크의 설계에서, 상기 채널의 코너부분에 도트 패턴을 삽입하여 중심부의 비대칭성을 개선시킨 것을 특징으로 하며, 상기 코너부에 형성되는 상기 도트 패턴은 그 설계를 사각형이외의 다각형으로 설계하는 것이 충분히 가능한 것을 특징으로 한다.
본 발명을 적용하면, '더'자형 구조와 더불어 그 코너 부분에 사각 패턴을 하나 이상 삽입함으로써 균일한 높이의 포토 레지스트를 형성시킬 수 있으며, 그로 인해 중심 투과율의 비대칭성을 해결하여 쇼트 무라와 플리커의 발생을 방지하게 된 것이다.

Description

하프 톤 마스크 설계방법{METHOD FOR DESIGN HALF TONE MASK}
본 발명은 하프 톤 마스크 설계방법에 관한 것으로, 보다 상세하게는 액티브 레이어와 소스/드레인 레이어를 하프 톤 마스크를 이용하여 단일의 마스크 작업으로 레이어를 형성하는 하프 톤 마스크 설계방법에 관한 것이다.
주지된 바와 같이, 최근에 출시되는 박막 트랜지스터(TFT: Thin Flat Transistor)-액정 디스플레이(LCD; Liquid Crystal Display)는 휴대형 단말기기의 정보 디스플레이 표시창, 노트북 PC의 화면표시기, 랩탑 컴퓨터의 모니터 등 정보표시장치로 널리 사용되고 있다. 특히, 액정 디스플레이는 기존의 브라운관형 모니터(CRT)를 대체할 수 있는 디스플레이장치로 산업상 그 활용도가 매우 높아지고 있는 실정이다.
현재 사용되고 있는 a-Si TFT공정은 7 또는 5개의 마스크로 진행되고 있다.
일반적으로 7마스크에서 5마스크로 TFT를 전환하면서, 원가 절감과 수율 상승을 가져왔다. 이러한 효과로 인하여 LCD 패널의 대면적화로 이동하면서, 차세대 평판 TV 디스플레이로 가능해졌다.
그러나, 이러한 패널의 대면적화로의 전환에 절대적인 문제점은 수율의 감소로 인한 가격 상승이 제일 큰 문제점으로 부각되고 있다. 이러한 문제를 해결하기 위하여 액티브와 소스/드레인 층을 하나의 마스크를 사용하여 TFT를 제작하는 4마스크 공정이 제시되고 있다. 감소 마스크 공정은 일반적으로 소스/드레인 부분에 슬릿을 형성하여 투과율을 감소시키면서, 포토레지스트를 일부 남기는 작업을 하는 것이다.
일반적인 소스/드레인 마스크 구조는 대면적에 적용시 Cgs의 변동이 심하여 패널의 제작시 쇼트 무라(shot mura)의 발생이 심하다. 따라서 '더'자형 구조를 채택하게 되나, 이것은 4 마스크로 전환시 중심 투과율이 코너부근과 일반부분과의많은 차이로 인한 포토레지스트 잔량이 서로 틀려서 적용에 문제를 안고 있다.(문헌: SID 00 DIGEST 42.1 : A Novel Four-Mask-Count Process Architecture for TFT-LCDs, SID 00 DIGEST 42.2 : Four Photolithography Process Amorphus-Silicon Thin-Film Transistor Array)
'더' 자형 구조에서 코너 부분과 일반 부분의 중심 투과율이 서로 다르다. 따라서, 하프 톤 포토레지스트를 남겼을 경우, 포토레지스트의 높이는 서로 다르게 된다.
도 1a는 일반적인 '더' 자형 소스/드레인 마스크(2)에 슬릿 디자인(바 패턴; 4)을 형성한 것이다. 도 1a와 같이 채널이 형성되는 부분에 바를 삽입하여 광 투과량이 일반 부분보다 작게 투과된다.
도 1b 및 1c는 각 부분에 코너(b)와 일반부분(a)을 중심 투과율 시뮬레이션한 결과이다. 외곽부분은 100%의 투과량에 대한 값을 갖는다. 위의 결과와 같이 코너 부분(b)과 일반 부분(a)의 광 투과율(이것을 투과율이라고 함)이 다르다. 이와 같이 광 투과율이 다르게 되면, 실제적으로 포토레지스트의 잔여량이 다르게 된다.
그 포토레지스트의 잔여량이 다르면 나중에 이 하프 톤 영역의 포토레지스트를 없애야 할 경우, 서로 다른 포토레지스트에 따른 탄화 균일성(ashing uniformity)의 문제 크리티컬 디멘죤(critical dimension) 변동 등 여러 가지 문제점이 있다. 따라서 균일한 높이의 포토레지스트를 맞추는 것은 필수적이라고 할 수 있다. 일반적으로 종래 형태의 일자형 구조는 이러한 위의 조건을 쉽게 충족할 수있는 구조이나, 이것은 5마스크 구조에서는 Cgs의 변동이 심하여, 패널 조합시 쇼트 무라 및 플리커의 발생 유발이 심하다. 따라서, '더'자형 구조로 이러한 것을 해결할 수 있으나, 도 1b, 1c와 같이 중심 투과율이 전체적으로 동일하게 맞추어지지 않아서 남아야 할 포토레지스트 잔량이 불규칙하게 되는 문제점을 안고 있다.
본 발명은 하프 톤 마스크 설계방법에 관한 것으로, 보다 상세하게는 액티브 레이어와 소스/드레인 레이어를 하프 톤 마스크를 이용하여 단일의 마스크 작업으로 레이어를 형성함으로써 마스크 공정을 감소시킨 하프 톤 마스크 설계방법을 제공함에 그 목적이 있다.
도 1a는 종래의 하프 톤 마스크 설계를 도시한 도면,
도 1b와 도 1c는 종래의 하프 톤 마스크에서 검출된 파형을 도시한 도면,
도 2a는 본 발명의 일실시예에 따른 하프 톤 마스크 설계를 도시한 도면,
도 2b는 본 발명의 일실시예에 따른 하프 톤 마스크에서 검출된 파형을 도시한 도면,
도 2c는 본 발명의 일실시예에 따른 하프 톤 마스크를 나타내는 AFM 사진이다.
<도면의 주요부분에 대한 부호의 설명>
2:소스/드레인 마스크, 4:바 패턴,
6:사각 패턴, a:일반부분,
b:코너부분.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 일실시예에 따르면, '더'자 형상의 소스/드레인 마스크의 채널부분에 슬릿 바 형상의 패턴을 삽입하는 하프 톤 마스크의 설계에서, 상기 채널의 코너부분에 도트 패턴을 삽입하여 중심부의 비대칭성을 개선시킨 것을 특징으로 하는 하프 톤 마스크 설계방법이 제공된다.
바람직하게, 코너부에 형성되는 상기 도트 패턴은 그 설계를 사각형이외의 다각형으로 설계하는 것이 충분히 가능한 것을 특징으로 하는 하프 톤 마스크 설계방법이 제공된다.
이하, 본 발명에 따른 하프 톤 마스크 설계방법에 관하여 첨부도면을 참조하여 상세하게 설명한다.
본 발명에서는 코너부분에 사각형 바(Bar)를 삽입하여 중심 투과율을 비슷하게 하여 전체적으로 포토레지스트의 잔량을 동일하게 구성한다.
도 2a는 본 발명의 구조로서 코너 부분(b)에 사각형 바(6)를 형성함으로써, 중심 투과율을 모든 구간에서 거의 유사하게 맞출 수 있는 구조이다. 도 2b는 코너 부분(b)의 중심 투과율이다. 도 2b에 도시된 바와 같이 상기 코너 부분(b)에 사각형 바(6)를 삽입하게 되면 도 1b에 도시된 바와 같이 코너 부분(b)에서 검출된 파형이 일반 부분(a)에서 검출된 파형과 거의 유사한 파형을 얻을 수 있게 된다.
도 2c는 도 2a와 같이 형성된 마스크 설계에서 실제 실험을 통하여 얻은 AFM 결과이다. 도 2c를 통해 출력된 AFM의 결과를 통해서도 전체적으로 균일한 높이의 포토레지스트가 형성됨을 알 수 있다.
즉, 도 1a의 '더'자형 구조에다 그와 더불어, 그 코너 부분(b)에 사각 패턴(6)을 하나 이상 삽입함으로써 균일한 높이의 포토 레지스트를 형성시킬 수 있게 된 것이다.
한편, 상기 코너부분(b)에 삽입되는 사각 패턴(6)은 단지 사각 형상에 한정되는 것이 아니고, 그 형태가 다양하게 변경되는 것이 충분히 가능하다.
이를 통해, 본 발명은 종래 형태의 단점인 쇼트 무라와 플리커의 문제점을 해결 할 수 있는 '더'자형 구조에서 나타나는 중심 투과율의 비대칭성을 간단한 도형을 통한 구조적인 문제를 해결하여 4마스크 패널에 적용할 수 있다.
따라서, 상기한 본 발명에 따른 하프 톤 마스크 설계방법은 '더'자형 구조와더불어 그 코너 부분에 사각 패턴을 하나 이상 삽입함으로써 균일한 높이의 포토 레지스트를 형성시킬 수 있으며, 그로 인해 중심 투과율의 비대칭성을 해결하여 쇼트 무라와 플리커의 발생을 방지하게 된 것이다.

Claims (2)

  1. '더'자 형상의 소스/드레인 마스크의 채널부분에 슬릿 바 형상의 패턴을 삽입하는 하프 톤 마스크의 설계에서, 상기 채널의 코너부분에 도트 패턴을 삽입하여 중심부의 비대칭성을 개선시킨 것을 특징으로 하는 하프 톤 마스크 설계방법.
  2. 제 1 항에 있어서, 코너부에 형성되는 상기 도트 패턴은 그 설계를 사각형이외의 다각형으로 설계하는 것이 충분히 가능한 것을 특징으로 하는 하프 톤 마스크 설계방법.
KR1020000087519A 2000-12-30 2000-12-30 하프톤 마스크 설계방법 KR20020057229A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000087519A KR20020057229A (ko) 2000-12-30 2000-12-30 하프톤 마스크 설계방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087519A KR20020057229A (ko) 2000-12-30 2000-12-30 하프톤 마스크 설계방법

Publications (1)

Publication Number Publication Date
KR20020057229A true KR20020057229A (ko) 2002-07-11

Family

ID=27690359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087519A KR20020057229A (ko) 2000-12-30 2000-12-30 하프톤 마스크 설계방법

Country Status (1)

Country Link
KR (1) KR20020057229A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069805A (ja) * 2007-09-10 2009-04-02 Beijing Boe Optoelectronics Technology Co Ltd 補償型グレイスケールマスク
US7790523B2 (en) 2006-09-27 2010-09-07 Samsung Electronics Co., Ltd. Mask for forming a thin-film transistor, thin-film transistor substrate manufactured using the same and method of manufacturing a thin-film transistor substrate using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572713A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd フオトマスク
JPH09160015A (ja) * 1995-12-08 1997-06-20 Casio Comput Co Ltd 液晶表示素子
JPH09297390A (ja) * 1996-04-30 1997-11-18 Toppan Printing Co Ltd フォトマスク、それを用いた露光方法およびフォトマスクパターンの形成方法
KR970077681A (ko) * 1996-05-28 1997-12-12 김광호 패턴 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572713A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd フオトマスク
JPH09160015A (ja) * 1995-12-08 1997-06-20 Casio Comput Co Ltd 液晶表示素子
JPH09297390A (ja) * 1996-04-30 1997-11-18 Toppan Printing Co Ltd フォトマスク、それを用いた露光方法およびフォトマスクパターンの形成方法
KR970077681A (ko) * 1996-05-28 1997-12-12 김광호 패턴 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790523B2 (en) 2006-09-27 2010-09-07 Samsung Electronics Co., Ltd. Mask for forming a thin-film transistor, thin-film transistor substrate manufactured using the same and method of manufacturing a thin-film transistor substrate using the same
JP2009069805A (ja) * 2007-09-10 2009-04-02 Beijing Boe Optoelectronics Technology Co Ltd 補償型グレイスケールマスク

Similar Documents

Publication Publication Date Title
US6653028B2 (en) Photo mask for fabricating a thin film transistor liquid crystal display
US7545466B2 (en) Liquid crystal display device and substrate therefor
US20040012554A1 (en) Liquid crystal display and driving method thereof
KR100931874B1 (ko) Ｔｆｔ－ｌｃｄ어레이 기판
KR100494703B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
US20070264736A1 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP2008096818A (ja) 表示装置
JP2007248988A (ja) グレートーンマスクの製造方法
US7709850B2 (en) Pixel structure and fabrication method thereof
KR101880875B1 (ko) Tft-lcd 디스플레이 기판의 제조방법, 액정 패널 및 액정 디스플레이 장치
US20200257176A1 (en) Array substrate, manufacturing method thereof, and display device
US6261880B1 (en) Process for manufacturing thin film transistors
KR20020057229A (ko) 하프톤 마스크 설계방법
CN103487982A (zh) 显示装置、阵列基板、像素结构及制作方法
JP4480442B2 (ja) 液晶表示装置の製造方法
KR20220137012A (ko) 구동 회로의 제어 스위치, 어레이 기판과 디스플레이 패널
CN100481401C (zh) 主动元件阵列基板的制造方法
US20170213856A1 (en) Display device and manufacturing method thereof
TW539919B (en) Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask
KR100482471B1 (ko) 액티브 매트릭스형 액정표시소자의 제조방법
KR20040023276A (ko) 샷 뮤라가 방지된 박막트랜지스터 액정표시장치
JP2002244272A (ja) フォトマスクの製造方法
KR20030073569A (ko) 박막트랜지스터 액정표시장치의 제조방법
JP2003121873A (ja) 液晶表示装置
KR100430798B1 (ko) 액정표시장치용박막트랜지스터기판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application