TWI567998B - 灰階式光罩、薄膜電晶體及主動元件陣列基板 - Google Patents

Description

灰階式光罩、薄膜電晶體及主動元件陣列基板

本發明是有關於一種光罩，且特別是有關於一種用於形成薄膜電晶體的灰階式光罩以及包括所述薄膜電晶體的主動元件陣列基板。

隨著日新月異的科技發展，顯示面板於今日社會已是隨處可見，並廣泛的運用在各種電子產品如平板電腦、智慧型手機或平面電視之中。在目前顯示面板中，為了避免製程上大電流炸傷及缺陷物(defect)殘留而導致顯示面板的損壞，通常需要增加薄膜電晶體的通道長度。

一般而言，習知技術係使用半調式光罩(half tone mask)來製作通道長度增長的薄膜電晶體。然而，半調式光罩的單價比其他一般所使用的光罩的單價高，此使得製造成本提高。因此，如何以較低製程成本製作通道長度增長的薄膜電晶體，實為目前亟待克服的課題之一。

本發明提供一種灰階式光罩，利用所述灰階式光罩來進行曝光，可形成通道長度加大的薄膜電晶體及包括所述薄膜電晶體的主動元件陣列基板，且有效降低製造成本。

本發明的灰階式光罩(gray tone mask，GTM)適用於曝光製程中，以定義薄膜電晶體的源極、汲極以及通道層。本發明的灰階式罩幕包括基板、源極罩幕圖案、汲極罩幕圖案以及擬圖案。源極罩幕圖案配置於基板上，並且對應於源極。汲極罩幕圖案配置於基板上，並且對應於汲極。擬圖案配置於基板上，位於源極罩幕圖案及汲極罩幕圖案之間，且對應於通道層，其中擬圖案與源極罩幕圖案之間以及擬圖案與汲極罩幕圖案之間分別形成狹縫。

本發明的薄膜電晶體配置於基板上。本發明的薄膜電晶體包括通道層、源極與汲極、浮置圖案以及閘極。源極與汲極配置於通道層上。浮置圖案位於源極與汲極之間的通道層上，其中浮置圖案與源極之間以及浮置圖案與汲極之間分別保持一間距。閘極對應通道層設置。

本發明的主動元件陣列基板包括基板、主動元件陣列以及薄膜電晶體。基板具有主動區以及週邊電路區。主動元件陣列位於基板的主動區內。薄膜電晶體位於基板的週邊電路區內，且薄膜電晶體包括通道層、源極與汲極、浮置圖案以及閘極。源極與汲極配置於通道層上。浮置圖案位於源極與汲極之間的通道層 上，其中浮置圖案與源極圖案之間以及浮置圖案與汲極圖案之間分別保持一間距。閘極對應通道層設置。

基於上述，本發明所提出的灰階式光罩包括位於源極罩幕圖案及汲極罩幕圖案之間的擬圖案，且擬圖案與源極罩幕圖案以及汲極罩幕圖案之間分別形成一狹縫。因此，於曝光製程中，透過使用所述灰階式光罩可形成通道長度增長的薄膜電晶體，藉此降低薄膜電晶體受大電流炸傷的風險。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、10’‧‧‧灰階式光罩

20、306a、308、310‧‧‧薄膜電晶體

30‧‧‧主動元件陣列基板

100、200、300‧‧‧基板

102‧‧‧源極罩幕圖案

103‧‧‧第一矩形部分

103’‧‧‧第一多邊形部分

104‧‧‧汲極罩幕圖案

105‧‧‧第二矩形部分

105’‧‧‧第二多邊形部分

107a、107b、107c、107d‧‧‧補償圖案

106‧‧‧擬圖案

108、109‧‧‧狹縫

108a、108b、109a、109b、110E、111E‧‧‧端

110‧‧‧第一條狀圖案

111‧‧‧第二條狀圖案

202‧‧‧閘極

203‧‧‧閘絕緣層

204‧‧‧通道層

205‧‧‧歐姆接觸層

206‧‧‧源極

208‧‧‧汲極

210‧‧‧浮置圖案

211、212‧‧‧通道區

213‧‧‧通道材料層

214‧‧‧歐姆接觸材料層

215‧‧‧金屬材料層

216‧‧‧光阻

216’、216”‧‧‧圖案化光阻層

216’A、216”A‧‧‧第一部分

216’B‧‧‧第二部分

216’C、216”C‧‧‧第三部分

217、218、217’、218’‧‧‧凹槽

219‧‧‧圖案化金屬層

220‧‧‧圖案化歐姆接觸層

301‧‧‧主動元件陣列

302‧‧‧閘極驅動電路

304‧‧‧靜電防護電路

306‧‧‧畫素結構

306b‧‧‧畫素電極

314‧‧‧外部電路

AA‧‧‧主動區

C1、C2‧‧‧倒角部分

DL‧‧‧資料線

P1、P2、P3、P4、P5、P6、P7、P8、P9、P10‧‧‧間距

PA‧‧‧週邊電路區

106S1、103S1、105S1、103’S1、105’S1‧‧‧第一側邊

106S2、103S2、105S2、103’S2、105’S2‧‧‧第二側邊

106S3、103S3、105S3、103’S3、105’S3‧‧‧第三側邊

106S4、103S4、105S4、103’S4、105’S4‧‧‧第四側邊

SL‧‧‧掃描線

TA、TB、TC、TA’、TB’‧‧‧厚度

W1、W2、W3、W4、W5、W6、W7、W8、W9‧‧‧寬度

圖1是本發明一實施方式的灰階式光罩的上視示意圖。

圖2是本發明另一實施方式的灰階式光罩的上視示意圖。

圖3是本發明又一實施方式的灰階式光罩的上視示意圖。

圖4為圖3的灰階式光罩的局部示意圖。

圖5是本發明另一實施方式的灰階式光罩的局部示意圖。

圖6是本發明另一實施方式的灰階式光罩的上視示意圖。

圖7為圖6的灰階式光罩的局部示意圖。

圖8是本發明一實施方式的薄膜電晶體的上視示意圖。

圖9為圖8沿I-I’剖線的剖面示意圖。

圖10A至圖10G為圖8之薄膜電晶體的一實施方式的製造流 程剖面圖。

圖11是本發明一實施方式的主動元件陣列基板的上視示意圖。

圖1是本發明一實施方式的灰階式光罩的上視示意圖。

請參照圖1，灰階式光罩10包括基板100、源極罩幕圖案102、汲極罩幕圖案104以及擬圖案106。灰階式光罩10用於形成薄膜電晶體。

基板100例如是玻璃基板、石英基板或是其他材質的透明基板。

源極罩幕圖案102配置於基板100上，並且對應於薄膜電晶體的源極。源極罩幕圖案102的材料例如是光阻隔材料，諸如鉻。

汲極罩幕圖案104配置於基板100上，並且對應於薄膜電晶體的汲極。汲極罩幕圖案104的材料例如是光阻隔材料，諸如鉻。

擬圖案106配置於基板100上。擬圖案106位於源極罩幕圖案102及汲極罩幕圖案104之間，且對應於薄膜電晶體的通道層，其中擬圖案106與源極罩幕圖案102之間形成狹縫108，以及擬圖案106與汲極罩幕圖案104之間形成狹縫109。擬圖案106的材料例如是光阻隔材料，諸如鉻。

在本實施方式中，擬圖案106的寬度W1大於4.0μm以上，而狹縫108的寬度W2及狹縫109的寬度W3介於1.9μm至2.0μm之間。在一實施例中，擬圖案106的寬度W1為6.0μm，而狹縫108的寬度W2及狹縫109的寬度W3皆為1.9μm。

值得說明的是，在本實施方式中，擬圖案106、源極罩幕圖案102及狹縫108可構成一單狹縫光罩。如此一來，當入射於灰階式光罩10上的光通過狹縫108時會發生繞射，而減少在狹縫108下的曝光量。同樣地，擬圖案106、汲極罩幕圖案104及狹縫109亦構成另一單狹縫光罩，以減少在狹縫109下的曝光量。也就是說，本發明的灰階式光罩10可視為由兩個單狹縫光罩所構成的光罩，故使用灰階式光罩10可形成具有兩個通道區的薄膜電晶體(相關描述將於下文中說明)。

另外，為了補償邊緣效應，以避免通道區的通道寬度減小而造成薄膜電晶體的電特性劣化，本發明的灰階式光罩10可更包括在狹縫108的兩端及狹縫109的兩端分別設置的補償圖案。以下，將參照圖2、圖3對補償圖案進行說明。

圖2是本發明另一實施方式的灰階式光罩的上視示意圖。圖3是本發明又一實施方式的灰階式光罩的上視示意圖。

請先參照圖2，灰階式光罩10可更包括補償圖案107a、107b、107c、107d，其分別設置在狹縫108的兩端108a、108b及狹縫109的兩端109a、109b。補償圖案107a與源極罩幕圖案102相隔一間距P1、補償圖案107b與源極罩幕圖案102相隔一間距 P2、補償圖案107c與汲極罩幕圖案104相隔一間距P3以及補償圖案107d與汲極罩幕圖案104相隔一間距P4，其中間距P1、間距P2、間距P3及間距P4的寬度介於0.8μm至1.2μm之間。在一實施例中，間距P1、間距P2、間距P3及間距P4的寬度皆為1.0μm。

如圖2所示，補償圖案107a、107b、107c、107d為條狀，且補償圖案107a、107b、107c、107d的寬度W4、W5、W6、W7介於0.6μm至1.0μm之間。然而，本發明不限於此。在其他實施方式中，補償圖案也可以是橢圓形狀、多邊形狀等其他的幾何形狀，只要能夠達成補償邊緣效應即可。

從另一觀點而言，在圖2中，補償圖案107a、107b、107c、107d是各自獨立分佈的條狀圖案。然而，本發明並不限於此。在其他實施方式中，補償圖案也可以彼此相連接以形成一條狀圖案，如圖3所示。

請參照圖3，灰階式光罩10可更包括第一條狀圖案110及第二條狀圖案111，其分別設置在狹縫108的兩端108a、108b及狹縫109的兩端109a、109b。

詳細而言，擬圖案106為矩形，且具有相對的第一側邊106S1和第二側邊106S2，以及相對的第三側邊106S3和第四側邊106S4。此時，狹縫108形成在擬圖案106的第一側邊106S1與源極罩幕圖案102之間，而狹縫109形成在擬圖案106的第二側邊106S2與汲極罩幕圖案104之間。

第一條狀圖案110鄰近於擬圖案106的第三側邊106S3，而第二條狀圖案111鄰近於擬圖案106的第四側邊106S4。也就是說，在本實施方式中，位於狹縫108一端108a及狹縫109一端109a的補償圖案彼此相連接而形成第一條狀圖案111，位於狹縫108一端108b及狹縫109一端109b的補償圖案彼此相連接而形成第二條狀圖案110，藉由此設計灰階式光罩10可達成補償邊緣效應的作用。

第一條狀圖案110的寬度W8或第二條狀圖案111的寬度W9介於0.6μm至1.0μm之間。在一實施例中，第一條狀圖案110的寬度W8及第二條狀圖案111的寬度W9皆為0.8μm。

另外，第一條狀圖案110與源極罩幕圖案102相隔一間距P5、第一條狀圖案110與汲極罩幕圖案104相隔一間距P6、第二條狀圖案111與源極罩幕圖案102相隔一間距P7以及第二條狀圖案111與汲極罩幕圖案104相隔一間距P8，其中間距P5、間距P6、間距P7及間距P8的寬度介於0.8μm至1.2μm之間。在一實施例中，間距P5、間距P6、間距P7及間距P8的寬度皆為1.0μm。

進一步而言，為了更清楚說明源極罩幕圖案102、汲極罩幕圖案104、擬圖案106、第一條狀圖案110與第二條狀圖案111之間相應配置的關係，請參照圖4。

圖4為圖3的灰階式光罩的局部示意圖。在圖4中，灰階式光罩10包括第一矩形部分103以及第二矩形部分105。詳細而言，第一矩形部分103為源極罩幕圖案102的一部分，而第二 矩形部分105為汲極罩幕圖案104的一部分，其中第一矩形部分103具有相對的第一側邊103S1和第二側邊103S2，相對的第三側邊103S3和第四側邊103S4，以及第二矩形部分105具有相對的第一側邊105S1和第二側邊105S2，相對的第三側邊105S3和第四側邊105S4。

如此一來，狹縫108形成在擬圖案106的第一側邊106S1與第一矩形部分103的第三側邊103S3之間，以及狹縫109形成在擬圖案106的第二側邊106S2與第二矩形部分105的第三側邊105S3之間。此外，第一條狀圖案110的延伸方向實質上平行於第一矩形部分103的第一側邊103S1與擬圖案106的第三側邊106S3，以及第二條狀圖案111的延伸方向實質上平行於第二矩形部分105的第一側邊105S1與擬圖案106的第四側邊106S4。

另外，在圖4中，第一矩形部分103的第一側邊103S1與擬圖案106的第三側邊106S3齊平，且第二矩形部分105的第一側邊105S1與擬圖案106的第四側邊106S4齊平。然而，本發明並不限於此，只要第一條狀圖案110的延伸方向實質上平行於第一矩形部分103的第一側邊103S1與擬圖案106的第三側邊106S3，以及第二條狀圖案111的延伸方向實質上平行於第二矩形部分105的第一側邊105S與擬圖案106的第四側邊106S4即落入本發明的範疇內。

另外，本發明並不限定第一條狀圖案110及第二條狀圖案111的結構，其他同樣能達成補償邊緣效應的作用的結構設計 仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。舉例而言，第一條狀圖案110的一端110E可與第一矩形部分103的第四側邊103S4齊平，以及第二條狀圖案111的一端111E可與第二矩形部分105的第四側邊105S4齊平，如圖5所示。

另外，本發明的灰階式光罩並不以圖1至圖5中所繪者為限。源極罩幕圖案及汲極罩幕圖案的形狀可以是所屬技術領域中具有通常知識者所周知的任一種源極罩幕圖案及汲極罩幕圖案的形狀，只要源極罩幕圖案及汲極罩幕圖案之間設置有對應於通道層的擬圖案，且該擬圖案與源極罩幕圖案以及汲極罩幕圖案之間分別形成一狹縫即落入本發明的範疇內。

另外，在圖3、圖4中，雖然源極罩幕圖案102包括第一矩形部分103以及汲極罩幕圖案104包括第二矩形部分105，但本發明並不限於此。在其他實施方式中，為了使利用灰階式光罩所定義出的源極與汲極具有所欲的輪廓，源極罩幕圖案以及汲極罩幕圖案也可以分別包括多邊形部分。以下，將參照圖6、圖7進行詳細說明。

圖6是本發明另一實施方式的灰階式光罩的上視示意圖。圖7為圖6的灰階式光罩的局部示意圖。請同時參照圖6以及圖7，本實施方式與上述圖3及圖4之實施方式相似，因此相同的元件以相同的符號表示，且不再重覆贅述。

在本實施方式中，灰階式光罩10’的源極罩幕圖案102’包括第一多邊形部分103’，且汲極罩幕圖案104’包括第二多邊形 部分105’。第一多邊形部分103’具有相對的第一側邊103’S1和第二側邊103’S2，相對的第三側邊103’S3和第四側邊103’S4，以及與第一側邊103’S1和第四側邊103’S4相交的第五側邊103’S5。第二多邊形部分105’具有相對的第一側邊105’S1和第二側邊105’S2，相對的第三側邊105’S3和第四側邊105’S4，以及與第一側邊105’S1和第四側邊105’S4相交的第五側邊105’S5。也就是說，在本實施方式中，源極罩幕圖案102’是具有倒角部分C1的圖案，且汲極罩幕圖案104’是具有倒角部分C2的圖案，其中倒角部分C1對應於第一多邊形部分103’的第五側邊103’S5，倒角部分C2對應於第二多邊形部分105’的第五側邊105’S5。

具體而言，第一多邊形部分103’的第一側邊103’S1鄰近第一條狀圖案110，第一多邊形部分103’的第三側邊103’S3鄰近擬圖案106的第一側邊106S1，第一條狀圖案110的延伸方向實質上平行於第一多邊形部分103’的第一側邊103’S1與擬圖案106的第三側邊106S3，第二多邊形部分105’的第一側邊105’S1鄰近第二條狀圖案111，第二多邊形部分105’的第三側邊105’S3鄰近擬圖案106的第二側邊106S2，且第二條狀圖案111的延伸方向實質上平行於第二多邊形部分105’的第一側邊105’S1與擬圖案106的第四側邊106S4。

另外，在圖7中，第一多邊形部分103’的第一側邊103’S1與擬圖案106的第三側邊106S3齊平，且第二多邊形部分105’的第一側邊105’S1與擬圖案106的第四側邊106S4齊平。然而，本 發明並不限於此，只要第一條狀圖案110的延伸方向實質上平行於第一多邊形部分103’的第一側邊103’S1與擬圖案106的第三側邊106S3，以及第二條狀圖案111的延伸方向實質上平行於第二多邊形部分105’的第一側邊105’S1與擬圖案106的第四側邊106S4即落入本發明的範疇內。

另外，本發明的灰階式光罩並不以圖6、圖7中所繪者為限。源極罩幕圖案及汲極罩幕圖案的形狀可以是所屬技術領域中具有通常知識者所周知的任一種源極罩幕圖案及汲極罩幕圖案的形狀，只要源極罩幕圖案及汲極罩幕圖案之間設置有對應於通道層的擬圖案，且該擬圖案與源極罩幕圖案以及汲極罩幕圖案之間分別形成一狹縫即落入本發明的範疇內。

承上所述，在本文中提供了本發明的灰階式光罩的多種設計(如圖1至圖7所示)。於一曝光製程中，透過使用前述的各種灰階式光罩能夠定義出具有兩個通道區的薄膜電晶體。進一步而言，透過使用設置有補償圖案的灰階式光罩(如圖2至圖7所示)進行曝光，薄膜電晶體的通道區能夠避免產生內凹的現象，以及透過使用設置有倒角部分的灰階式光罩(如圖6至圖7所示)進行曝光，薄膜電晶體的源極與汲極能夠具有所欲的輪廓。在下文中，為了完整且詳細說明本發明的薄膜電晶體及其製造方法，主要是以圖6至圖7的灰階式光罩10’為例來說明。

圖8是本發明一實施方式的薄膜電晶體的上視示意圖。圖9為圖8沿I-I’剖線的剖面示意圖。

請先同時參照圖6及圖8，灰階式光罩10’用於形成薄膜電晶體20。詳細而言，於一曝光製程中，利用圖6所示的灰階式光罩10’以定義圖8所示的薄膜電晶體20的源極206、汲極208以及通道層204。接著，以下將參照圖8及圖9詳細描述本發明的薄膜電晶體20。

薄膜電晶體20配置於基板200上。基板200例如是硬質基板(rigid substrate)或是可撓性基板(flexible substrate)。在本實施方式中，基板200的材質例如是無機透明材質(例如玻璃、石英、其它適合材料及其組合)、有機透明材質(例如聚烯類、聚酼類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、聚碳酸酯類、其它合適材料、上述之衍生物及其組合)、無機不透明材質(例如矽片、陶瓷、其它合適材料或上述之組合)或上述之組合。

薄膜電晶體20包括閘極202、通道層204、源極206與汲極208、以及浮置圖案210。閘極202配置在基板200上。閘極202的材質包括金屬或其他的導電材料。

通道層204配置在基板200上，且覆蓋閘極202。通道層204的材質包括非晶矽、多晶矽、金屬氧化物、有機等半導體材料，其中金屬氧化物半導體材料可以是銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide，IGZO)等。

源極206與汲極208配置於通道層204上。詳細而言，通道層204的一部分暴露於源極206與汲極208之間。源極206 與汲極208的材質包括金屬。

浮置圖案210位於源極206與汲極208之間的通道層204上。也就是說，浮置圖案210位在源極206與汲極208之間所暴露出的通道層204上，且進一步覆蓋部分通道層204。另外，浮置圖案210與源極206之間保持一間距P9以及浮置圖案210與汲極208之間保持一間距P10。間距P9及間距P10的寬度介於3.5μm至5.5μm之間。在一實施例中，間距P9及間距P10的寬度皆為3.5μm。浮置圖案210的材質包括金屬。

值得說明的是，浮置圖案210、源極206與汲極208係由同一金屬層所構成。通道層204位於浮置圖案210、源極206與汲極208下方，且浮置圖案210與源極206之間的通道層204以及浮置圖案210與汲極208之間的通道層204被暴露出來。更具體而言，本實施方式的源極206與汲極208、浮置圖案210及通道層204是在同一曝光製程中由圖8的灰階式光罩10’所定義，其中源極206對應源極罩幕圖案102、汲極208對應汲極罩幕圖案104、而浮置圖案210對應擬圖案106。

在本實施方式中，位於浮置圖案210與源極206之間以及浮置圖案210與汲極208之間的通道層204分別做為通道區211及通道區212。也就是說，當將一閘電壓施加至閘極202時，形成通道區211及通道區212以使源極206、浮置圖案210以及汲極208彼此電連接。如此一來，施加至源極206的資料訊號可經由通道區211、通道區212及浮置圖案210施加至汲極208。

在本實施方式中，浮置圖案210與源極206之間的間距P9相當於通道區211的通道長度，以及浮置圖案210與汲極208之間的間距P10相當於通道區212的通道長度。如此一來，與一般的薄膜電晶體相比，薄膜電晶體20的兩個通道區211、212可共同提供一增長的通道長度，藉此降低薄膜電晶體20發生大電流炸傷的風險。舉例而言，在間距P9及間距P10的寬度皆為3.5μm的情況下，通道區211、212即共同提供一增長的通道長度3.5μm+3.5μm=7μm。

此外，由於薄膜電晶體20具有兩個通道區211、212，因此即使其中一者發生短路缺陷(例如發生大電流炸傷)，另一者仍可正常運作。

另外，於閘極202與通道層204之間可進一步包括閘絕緣層203，且閘絕緣層203覆蓋閘極202。閘絕緣層203的材質包括氧化矽、氮化矽、氮氧化矽或其他絕緣材料。

另外，通道層204與源極206、汲極208及浮置圖案210之間可進一步包括歐姆接觸層205，且其暴露出部分的通道層204。歐姆接觸層205的材質包括摻雜非晶矽、摻雜多晶矽等摻雜型半導體材料。具體而言，通道層204與歐姆接觸層205皆為半導體材料所構成，其相異之處在於，歐姆接觸層205中含有摻雜的雜質，以降低通道層204與源極206、汲極208之間的接觸阻抗。

另外，在本實施方式中，薄膜電晶體20以底閘極(bottom gate)電晶體為例，但本發明不以此為限，只要閘極對應通道層設 置即可。換言之，在其他的實施例中，薄膜電晶體20也可以是頂閘極(top gate)薄膜電晶體。

另外，薄膜電晶體20可更包括一保護層(未繪示)，其全面性覆蓋於基板200上。保護層的材質包括氧化矽、氮化矽、氮氧化矽或其他絕緣材料。

基於上述實施方式可知，在曝光製程中，透過使用灰階式光罩10’可形成通道長度增長的薄膜電晶體20，以降低製造成本。

圖10A至圖10G為圖8之薄膜電晶體的一實施方式的製造流程剖面圖。

首先，請參照圖10A，於基板200上依序形成閘極202以及閘絕緣層203。閘極202的形成方法包括：在基板200上以物理氣相沉積製程或是化學氣相沉積製程形成一導體材料層(未繪示)，接著對所述導體材料層進行圖案化製程，以形成閘極202。另外，形成閘絕緣層203的方法例如是化學氣相沉積製程。

接著，請參照圖10B，於閘絕緣層203上依序形成通道材料層213、歐姆接觸材料層214、金屬材料層215以及光阻216。舉例而言，通道材料層213與歐姆接觸材料層214的形成方法包括：進行一化學氣相沉積製程，將半導體材料沉積於閘絕緣層203上，以形成未摻雜半導體材料層(未繪示)，接著對所述未摻雜半導體材料層進行一摻雜製程，以形成通道材料層213與歐姆接觸材料層214。另外，形成金屬材料層215的方法例如是物理氣相沉 積製程或是化學氣相沉積製程。光阻216形成於金屬材料層215的整個表面上。

接著，請參照圖10C，對光阻216進行一微影製程，以形成圖案化光阻層216’。詳細而言，圖案化光阻層216’具有凹槽217及凹槽218。所述微影製程包括使用圖8中所示的灰階式光罩10’進行曝光製程，接著使經曝光的光阻216進行顯影製程。

值得說明的是，如前文所述，入射於灰階式光罩10’上的光通過狹縫108時會發生繞射，使得經狹縫108繞射的光的量小於直射光的量。如此一來，於顯影製程後，暴露於直射光的部分光阻216被完全移除，而暴露於經狹縫108繞射的光的部分光阻216形成凹槽217。同樣地，暴露於經狹縫109繞射的光的部分光阻216形成凹槽218。從另一觀點而言，凹槽217及凹槽218具有對應於灰階式光罩10’之狹縫108及狹縫109的形狀。

進一步而言，圖案化光阻層216’可劃分成第一部分216’A、第二部分216’B及第三部分216’C(在圖10C中以虛線表示劃分的界線)，其中第一部分216’A對應於灰階式光罩10’的源極罩幕圖案102’及汲極罩幕圖案104’，第二部分216’B對應於灰階式光罩10’的狹縫108及狹縫109，第三部分216’C對應於灰階式光罩10’的擬圖案106。更進一步而言，由於暴露於經狹縫108及狹縫109繞射的光的部分光阻216分別形成凹槽217及凹槽218，故第二部分216’B的厚度TB小於第一部分216’A的厚度TA及第三部分216’C的厚度TC，而第一部分216’A的厚度TA與第 三部分216’C的厚度TC大致上相同。

另外，由於灰階式光罩10’在狹縫108的兩端108a、108b及狹縫109的兩端109a、109b具有第一條狀圖案110及第二條狀圖案111(如圖8中所示)，使得在進行曝光時，邊緣效應可被補償，藉此圖案化光阻層216’之第二部分216’B的厚度TB得以均勻，進而避免在後續製程中因有效曝光差異造成通道處內凹，而形成與實際需求不符的通道面積。

接著，請參照圖10D，以圖案化光阻層216’為罩幕，移除部分金屬材料層215，以形成圖案化金屬層219。移除部分金屬材料層215的方法例如是濕式蝕刻製程。

接著，請參照圖10E，移除部分圖案化光阻層216’、部分歐姆接觸材料層214及部分通道材料層213，以在基底100上形成圖案化光阻層216”、圖案化歐姆接觸層220及通道層204，其中圖案化光阻層216”具有凹槽217’及凹槽218’，且凹槽217’及凹槽218’暴露出部分圖案化金屬層219。詳細而言，圖案化光阻層216”、圖案化歐姆接觸層220及通道層204的形成方法包括以下步驟。首先，進行蝕刻製程來移除部分圖案化光阻層216’，以形成圖案化光阻層216”。然後，以圖案化光阻層216”為罩幕，移除部分歐姆接觸材料層214及部分通道材料層213，其中移除方法例如是乾式蝕刻製程。

值得說明的是，形成圖案化光阻層216”的目的主要是為了移除圖案化光阻層216’的第二部分216’B以暴露出部分圖案化 金屬層219。基於此，當圖案化光阻層216’的第二部分216’B被移除後，圖案化光阻層216”之第一部分216”A的厚度TA’及第三部分216”C的厚度TC’與圖案化光阻層216’之第一部分216’A的厚度TA及第三部分216’C的厚度TC皆會相差第二部分216’B的厚度TB。

接著，請參照圖10F，以圖案化光阻層216”為罩幕，移除凹槽217’及凹槽218’所暴露出的部分圖案化金屬層219，以形成源極206、汲極208及浮置圖案210，並暴露出部分圖案化歐姆接觸層220。從另一觀點而言，源極206及汲極208即是由圖案化光阻層216”的第一部分216”A所定義，而浮置圖案210即是由圖案化光阻層216”的第三部分216”C所定義。移除部分圖案化金屬層219的方法例如是濕式蝕刻製程。

接著，請參照圖10G，以圖案化光阻層216”為罩幕，移除凹槽217’及凹槽218’所暴露出的部分圖案化歐姆接觸層220，以形成歐姆接觸層205。移除部分圖案化歐姆接觸層220的方法例如是乾式蝕刻製程。此外，在形成歐姆接觸層205的同時，浮置圖案210與源極206之間以及浮置圖案210與汲極208之間的通道層204中也分別形成通道區211及通道區212。

接著，將圖案化光阻層216”移除，以得到圖8及圖9所示的薄膜電晶體20。

另外，在得到圖8及圖9所示的薄膜電晶體20後，更包括於基板200上全面性地形成一保護層(未繪示)。形成保護層(未 繪示)的方法例如是化學氣相沉積製程。

另外，薄膜電晶體20的製造方法並不以上述實施方式為限。在另一實施方式中，薄膜電晶體20的製造方法包括：在形成如圖10D所示的結構後，進行蝕刻製程來移除部分圖案化光阻層216’，以形成圖案化光阻層(未繪示)。然後，以所述圖案化光阻層為罩幕，進行乾式蝕刻製程而得到如10G所示的結構。

圖11是本發明一實施方式的主動元件陣列基板的上視示意圖。

請參照圖7，主動元件陣列基板30包括基板300、主動元件陣列301、閘極驅動電路302與靜電防護電路304。基板300具有主動區AA以及週邊電路區PA。基板300例如是硬質基板或是可撓性基板。在本實施方式中，基板300的材質例如是無機透明材質(例如玻璃、石英、其它適合材料及其組合)、有機透明材質(例如聚烯類、聚酼類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、聚碳酸酯類、其它合適材料、上述之衍生物及其組合)、無機不透明材質(例如矽片、陶瓷、其它合適材料或上述之組合)或上述之組合。

主動元件陣列301位於基板300上並位於主動區AA內。主動元件陣列301包括多個畫素結構306、與畫素結構306電性連接的多條資料線DL與多條掃描線SL。資料線DL與掃描線SL的材質包括金屬。每一個畫素結構306電性連接於一條資料線DL與一條掃描線SL，以藉由資料線DL與掃描線SL而進行驅動。

另外，每一個畫素結構306包括薄膜電晶體306a以及與薄膜電晶體306a電性連接的畫素電極306b。薄膜電晶體306a以及畫素電極306b分別可以是所屬技術領域中具有通常知識者所周知的任一薄膜電晶體以及畫素電極。一般而言，為了使主動區AA內的薄膜電晶體具有良好的充電能力，通常會縮減薄膜電晶體306a的通道長度，以提高通道寬度與通道長度的比值。舉例而言，縮減薄膜電晶體306a的通道長度的方法包括使用單狹縫光罩進行曝光製程，以形成通道長度為3.0um至4.0um的短通道，其中狹縫寬度例如是1.9μm至2.0μm之間。

閘極驅動電路302配置於基板300上並位於週邊電路區PA內。多條掃描線SL分別電性連接閘極驅動電路302。此外，閘極驅動電路302透過多個薄膜電晶體308與外部電路314相連接。一般而言，由外部電路314進入的大電流容易導致薄膜電晶體308炸傷，進而造成主動元件陣列基板30的損壞。為了解決此問題，在本實施方式中，薄膜電晶體308是以圖8的薄膜電晶體20來實現。由於薄膜電晶體20中各構件的材料、製造方法與功效已於上述實施方式中進行詳盡地說明，故於此不再對薄膜電晶體308進行描述。

進一步而言，如前文所述，圖8的薄膜電晶體20具有兩個通道區211、212，且通道區211、212可共同提供一增長的通道長度，藉此可增加薄膜電晶體20的通道阻抗，且可避免因通道長度短而自發熱產生大電流效應。因此，透過薄膜電晶體308連接 於閘極驅動電路302與外部電路314之間，主動元件陣列基板30因薄膜電晶體308發生大電流炸傷而損壞的風險可降低。

另外，多個薄膜電晶體308例如是以兩個薄膜電晶體308彼此串接在一起的型態存在。雖然圖11中僅繪示彼此串接的兩個薄膜電晶體308，但本發明並不以圖11中所繪者為限，薄膜電晶體308的數量及串接型態等可根據實際上產品的需求而調整。

外部電路314例如是驅動晶片、控制電路、軟性印刷電路(flexible printed circuit，FPC)或配置有驅動晶片的印刷電路板(printed circuit board，PCB)等，以使主動元件陣列基板30能夠被驅動。詳細而言，主動元件陣列基板30與外部電路314例如是透過捲帶自動貼合(Tape Automated Bonding，TAB)、玻璃覆晶(Chip on Glass，COG)、薄膜覆晶(Chip on Film，COF)或軟性印刷電路板(flexible printed circuit board)等技術，以異方性導電膠膜(anisotropic conductive film，ACF)經由高溫壓合方式做連接。

靜電防護電路304配置於基板300上並位於週邊電路區PA內。多條資料線DL分別電性連接靜電防護電路304，並且靜電防護電路304電性連接外部電路314。此外，靜電防護電路304包括多個薄膜電晶體310。詳細而言，在本實施方式中，靜電防護電路304是由四個薄膜電晶體310所串接而成。雖然圖11中僅繪示彼此串接的四個薄膜電晶體310，但本發明並不以圖11中所繪者為限，薄膜電晶體310的數量及串接型態等可根據實際上產品 的需求而調整。

一般而言，由外部電路314進入的大電流容易導致薄膜電晶體310炸傷，此將使得靜電防護電路304失去消耗靜電荷的能量以減低靜電放電衝擊的功用，而導致主動元件陣列基板30遭受靜電破壞。因此，在本實施方式中，薄膜電晶體310同樣可以圖8的薄膜電晶體20來實現。由於薄膜電晶體20中各構件的材料、製造方法與功效已於上述實施方式中進行詳盡地說明，故於此不再對薄膜電晶體310進行描述。

進一步而言，與薄膜電晶體308具有相同功效，透過使由薄膜電晶體310組成的靜電防護電路304連接於外部電路314，可有效降低因薄膜電晶體310發生大電流炸傷而使主動元件陣列基板30損壞的風險。

值得說明的是，如前文所述，用以形成薄膜電晶體20的灰階式光罩10’可視為由兩個單狹縫光罩所構成的光罩。因此，在薄膜電晶體308及薄膜電晶體310是由薄膜電晶體20來實現的情況下，主動元件陣列基板30中不論位於主動區AA內或週邊電路區PA內的薄膜電晶體306a、308、310皆可利用單狹縫光罩來形成。也就是說，在本實施方式的薄膜電晶體製程中，光罩可採用單一化的設計，藉此增加薄膜電晶體製程的極限。

綜上所述，上述實施方式所提出的灰階式光罩包括位於源極罩幕圖案及汲極罩幕圖案之間的擬圖案，且擬圖案與源極罩幕圖案以及汲極罩幕圖案之間分別形成一狹縫。因此，於曝光製 程中，透過使用所述灰階式光罩可形成通道長度增長的薄膜電晶體。另外，在上述實施方式所提出的主動元件陣列基板中，透過使用所述灰階式光罩來形成位於週邊電路區的薄膜電晶體，不但可降低主動元件陣列基板因薄膜電晶體發生大電流炸傷而損壞的風險，還可達成光罩設計單一化且增加薄膜電晶體製程的極限。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧灰階式光罩

100‧‧‧基板

102‧‧‧源極罩幕圖案

104‧‧‧汲極罩幕圖案

106‧‧‧擬圖案

108、109‧‧‧狹縫

W1、W2、W3‧‧‧寬度

Claims (17)

1. 一種灰階式光罩，適用於一曝光製程中，以定義一薄膜電晶體的一源極、一汲極以及一通道層，該灰階式罩幕包括：一基板；一源極罩幕圖案，配置於該基板上，並且對應於該源極；一汲極罩幕圖案，配置於該基板上，並且對應於該汲極；以及一擬圖案，配置於該基板上，該擬圖案位於該源極罩幕圖案及該汲極罩幕圖案之間，且對應於該通道層，其中該擬圖案與該源極罩幕圖案之間以及該擬圖案與該汲極罩幕圖案之間分別形成一狹縫。
2. 如申請專利範圍第1項所述的灰階式光罩，其中各該狹縫的寬度介於1.9μm至2.0μm之間。
3. 如申請專利範圍第1項所述的灰階式光罩，其中各該狹縫的兩端分別具有一補償圖案，各該補償圖案分別與相應的該源極罩幕圖案或該汲極罩幕圖案相隔一間距。
4. 如申請專利範圍第3項所述的灰階式光罩，其中該間距的寬度介於0.8μm至1.2μm之間。
5. 如申請專利範圍第3項所述的灰階式光罩，其中各該補償圖案為條狀。
6. 如申請專利範圍第3項所述的灰階式光罩，其中該擬圖案為矩形，該擬圖案具有相對的一第一側邊和一第二側邊，以及相 對的一第三側邊和一第四側邊，該第一側邊與該源極罩幕圖案之間以及該第二側邊與該汲極罩幕圖案之間分別形成該狹縫，而鄰近該第三側邊的該些補償圖案互相連接以形成一第一條狀圖案，鄰近該第四側邊的該些補償圖案互相連接以形成一第二條狀圖案。
7. 如申請專利範圍第6項所述的灰階式光罩，其中該第一條狀圖案或該第二條狀圖案的寬度介於0.6μm至1.0μm之間。
8. 如申請專利範圍第6項所述的灰階式光罩，其中該源極罩幕圖案包括一第一矩形部分，該第一矩形部分具有鄰近該第一條狀圖案的一第一側邊，且該第一條狀圖案的延伸方向實質上平行於該第一矩形部分的該第一側邊與該擬圖案的該第三側邊；該汲極罩幕圖案包括一第二矩形部分，該第二矩形部分具有鄰近該第二條狀圖案的一第一側邊，且該第二條狀圖案的延伸方向實質上平行於該第二矩形部分的該第一側邊與該擬圖案的該第四側邊。
9. 如申請專利範圍第6項所述的灰階式光罩，其中該源極罩幕圖案包括一第一多邊形部分，該第一多邊形部分具有相對的一第一側邊和一第二側邊，相對的一第三側邊和一第四側邊，以及與該第一側邊和該第四側邊相交之第五側邊，其中該第一多邊形部分的該第一側邊鄰近該第一條狀圖案，該第一多邊形部分的該第三側邊鄰近該擬圖案的該第一側邊，且該第一條狀圖案的延伸方向實質上平行於該第一多邊形部分的該第一側邊與該擬圖案的 該第三側邊。
10. 如申請專利範圍第6項所述的灰階式光罩，其中該汲極罩幕圖案包括一第二多邊形部分，該第二多邊形部分具有相對的一第一側邊和一第二側邊，相對的一第三側邊和一第四側邊，以及與該第一側邊和該第四側邊相交之第五側邊，其中該第二多邊形部分的該第一側邊鄰近該第二條狀圖案，該第二多邊形部分的該第三側邊鄰近該擬圖案的該第二側邊，且該第二條狀圖案的延伸方向實質上平行於該第二多邊形部分的該第一側邊與該擬圖案的該第四側邊。
11. 一種薄膜電晶體，配置於一基板上，該薄膜電晶體包括：一通道層；一源極與一汲極，配置於該通道層上；一浮置圖案，位於該源極與該汲極之間的該通道層上，其中該浮置圖案與該源極之間以及該浮置圖案與該汲極之間分別保持一間距；以及一閘極，對應該通道層設置。
12. 如申請專利範圍第11項所述的薄膜電晶體，其中各該間距的寬度介於3.5μm至5.5μm之間。
13. 如申請專利範圍第11項所述的薄膜電晶體，其中該浮置圖案、該源極與該汲極係由同一金屬層所構成。
14. 一種主動元件陣列基板，包括：一基板，具有一主動區以及一週邊電路區； 一主動元件陣列，位於該基板之該主動區內；以及一薄膜電晶體，位於該基板之該週邊電路區內，且該薄膜電晶體包括：一通道層；一源極與一汲極，配置於該通道層上；一浮置圖案，位於該源極與該汲極之間的該通道層上，其中該浮置圖案與該源極圖案之間以及該浮置圖案與該汲極圖案之間分別保持一間距；以及一閘極，對應該通道層設置。
15. 如申請專利範圍第14項所述的主動元件陣列基板，其中各該間距的寬度介於3.5μm至5.5μm之間。
16. 如申請專利範圍第14項所述的主動元件陣列基板，更包括一閘極驅動電路，配置於該基板之該週邊電路區內，其中該主動元件陣列包括多條掃描線，分別電性連接該閘極驅動電路，並且該薄膜電晶體連接於該閘極驅動電路與一外部電路之間。
17. 如申請專利範圍第14項所述的主動元件陣列基板，更包括一靜電防護電路，配置於該基板之該週邊電路區內且包括該薄膜電晶體，其中該主動元件陣列包括多條資料線，分別電性連接該靜電防護電路，並且該靜電防護電路電性連接一外部電路。