KR101243798B1 - 액정 표시장치 및 이의 제조방법 - Google Patents

액정 표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101243798B1
KR101243798B1 KR1020060058678A KR20060058678A KR101243798B1 KR 101243798 B1 KR101243798 B1 KR 101243798B1 KR 1020060058678 A KR1020060058678 A KR 1020060058678A KR 20060058678 A KR20060058678 A KR 20060058678A KR 101243798 B1 KR101243798 B1 KR 101243798B1
Authority
KR
South Korea
Prior art keywords
layer
dummy
source
liquid crystal
diffraction
Prior art date
Application number
KR1020060058678A
Other languages
English (en)
Other versions
KR20080000853A (ko
Inventor
김민정
김광민
최혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058678A priority Critical patent/KR101243798B1/ko
Publication of KR20080000853A publication Critical patent/KR20080000853A/ko
Application granted granted Critical
Publication of KR101243798B1 publication Critical patent/KR101243798B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

회절노광 마스크를 사용하여 정전기 방지회로(Electro Static Discharge)의 스위칭 소자를 불량없이 형성할 수 있는 액정 표시장치 및 이의 제조방법에 관한 것으로, 다수의 박막 트랜지스터가 구비된 정전기 방지회로가 액정패널의 비표시영역에 형성된 액정 표시장치에 있어서, 상기 박막 트랜지스터는 활성층과 오믹접촉층으로 이루어진 채널영역상에 소스 전극과 드레인 전극이 각각 구비되고 상기 소스 전극과 드레인 전극의 사이에는 상기 채널영역과 중첩되도록 더미층이 형성된 것을 특징으로 한다.
정전기 방지회로(Electro Static Discharge), 회절노광 마스크, 더미층

Description

액정 표시장치 및 이의 제조방법{A liquid crystal device and a method for fabricating the same}
도 1은 종래의 회절노광 마스크를 사용하여 형성된 TFT를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 정전기 방지회로가 형성된 TFT 어레이 기판의 구성도.
도 3은 도 2에 도시된 정전기 방지회로를 나타낸 등가 회로도.
도 4는 도 3에 도시된 1 내지 3 트랜지스터 중 하나의 TFT를 나타낸 평면도 및 단면도.
도 5a 내지 도 5d는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 공정 단면도.
＊도면의 주요부분에 대한 부호의 설명＊
GL : 게이트 라인 DL : 데이터 라인
CL : 공통전압라인 23 : 정전기 방지회로
47 : 더미층 49 : 회절노광 마스크
M2 : 차광부 M2' : 더미 차광부
회절노광 마스크를 사용하여 정전기 방지회로(Electro Static Discharge)의 스위칭 소자를 불량없이 형성할 수 있는 액정 표시장치 및 이의 제조방법에 관한 것이다.
통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 일정한 공간을 갖고 합착된 제 1 및 제 2 기판과, 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성된다.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러를 포함한다.
제 1 기판 즉, TFT 어레이 기판에는 다수개의 게이트 라인과 다수개의 데이터 라인이 교차하게 배열되고, 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고 화소영역들 각각에 전계를 인가하기 위한 화소전극이 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다.
그리고, 제 2 기판 즉, 컬러필터 기판에는 화소영역을 제외한 영역의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과 그리고 화소영역들 각각에 전계를 인가하기 위한 공통전극이 형성된다.
상기와 같이 구성된 제 1 기판과 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 시일재(sealant)에 의해 합착되고 제 1 및 제 2 기판 사이에는 액정층이 형성된다. 이때, 제 1 기판과 제 2 기판의 마주보는 면에는 각각 배향막이 형성되어 액정층을 배향시키기 위해 러빙 처리된다.
이와 같은 액정 표시장치의 제조 공정에 있어서 정전기는 액정 표시장치의 불량을 야기하는데, 정전기는 아주 짧은 시간(수십 ns) 내에 많은 에너지를 액정 표시장치에 인가하기 때문에 액정 표시장치의 내부에 구비되는 소자 특히, TFT는 치명적인 손상을 입게된다.
이에 따라, 정전기로부터 액정 표시장치의 내부 소자들을 보호하기 위해 액정 표시장치의 내부에 정전기 방지회로가 구비된다. 정전기 방지회로는 정전기로부터 액정 표시장치를 보호하고 액정 표시장치의 정상적인 구동환경에서 구동신호의 체계에 간섭이나 교란이 발생 되지 않도록 액정패널의 비표시 영역에 형성된다.
정전기 방지회로는 제 1 기판의 비표시 영역에 TFT 어레이 공정시 형성되지만, TFT 어레이 공정과정과 동일한 공정과정으로 형성되기 때문에 다음과 같은 문제점이 발생한다.
정전기 방지회로에 구비되는 스위칭 소자로는 주로 TFT가 사용된다. 이때, 정전기 방지회로의 TFT는 화소영역의 신호체제와 교란되지 않도록 서로 다른 크기의 용량을 즉, 화소영역의 TFT가 갖는 채널폭 보다 더 크거나 작은 채널폭을 갖고 형성된다.
하지만, TFT 공정과정에서 사용되는 회절노광 마스크의 회절부 크기와 노광량은 화소영역의 TFT에 맞춰져 있기 때문에 채널폭이 다른 정전기 방지회로의 TFT에는 채널부에 노광량이 균일하지 못해서 채널영역에 오버에치 또는 언더에치가 발생한다.
도 1은 종래의 회절노광 마스크를 사용하여 형성된 TFT를 나타낸 단면도이다.
도 1은 회절노광을 이용한 4 마스크 공정을 통해 형성된 TFT를 도시하였으며 그 제조방법은 먼저, 제 1 기판(10)상에 먼저, 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 증착한다. 그리고 마스크를 이용한 포토 리쏘그래피(Photo Lithography) 공정과 식각공정으로 게이트 전극(11)을 형성한다.
이어, PECVD(Plasma Enhanced Chemical Vapor Deposion), 스퍼터링 등의 증착방법을 통해 게이트 절연막, 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층을 순차적으로 형성된다.
소스/드레인 금속층 위에 마스크를 이용한 포토 리쏘그래피 공정으로 포토 레지스트 패턴을 형성한다. 이 경우 마스크로는 채널부에 회절부를 갖는 회절노광 마스크를 이용함으로써 채널부의 포토 레지스트 패턴이 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다. 이때, 회절노광 마스크를 통해 입사되는 노광량은 화소영역의 TFT에 맞춰져 있기 때문에 정전기 방지회로의 TFT 채널부에는 더 많은 노광량이 인가된다.
다음으로, 포토 레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝 됨으로써 소스/드레인 패턴이 형성된다. 그리고 포토 레지스트 패턴을 이용한 건식 식각공정에 의해 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝 됨으로써 오믹접촉층(14)과 활성층(13)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토 레지스트 패턴이 애싱(Ashing)공정에 의해 제거된 후 건식 식각공정에 의해 채널부의 소스/드레인 패턴 및 오믹접촉층(14)이 식각된다. 이에 따라, 채널부의 활성층(13)이 노출되어 소스 전극(16)과 드레인 전극(15)이 분리된다.
이어서, 스트립 공정에 의해 소스/드레인 패턴부에 남아있는 포토 레지스트 패턴들이 제거된다.
상기와 같은 과정을 통해 형성된 정전기 방지회로의 TFT는 채널부 노광량이 과도하여 도 1에 도시된 바와 같이 활성층(13)이 함몰되는 오버에치가 발생한다. 이에 따라, 정전기 방지회로의 TFT 특성이 저하되어 제품의 불량률이 증가하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 회절노광 마스크의 회절부 일부를 차광시켜서 TFT의 활성층이 오버에치되는 것을 방지하여 정전기 방지회로의 불량률을 최소화할 수 있는 액정표시장치와 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치는, 다수의 박막 트랜지스터가 구비된 정전기 방지회로가 액정패널의 비표시영역에 형성된 액정 표시장치에 있어서, 상기 박막 트랜지스터는 활성층과 오믹접촉층으로 이루어진 채널영역상에 소스 전극과 드레인 전극이 각각 구비되고 상기 소스 전극과 드레인 전극의 사이에는 상기 채널영역과 중첩되도록 더미층이 형성된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정 표시장치의 제조방법은 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 비정질 실리콘층, n+ 비정질 실리콘, 소스/드레인 금속층, 및 포토 레지스트층을 차례로 증착하는 단계, 더미 차광부가 형성된 회절노광 마스크를 사용하여 포토 레지스트 패턴을 형성하는 단계, 상기 포토 래지스트 패턴을 이용하여 채널영역을 형성하는 단계, 및 상기 채널영역 상에 소스/드레인 전극과 더미층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정 표시장치 및 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 정전기 방지회로가 형성된 TFT 어레이 기판의 구성도이다.
도 2에 도시된 바와 같이, TFT 어레이 기판(20)의 표시부(21)에는 서로 수직하는 다수개의 게이트 라인(GL)과 다수개의 데이터 라인(DL)이 형성되어 있으며, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)에 의해서 정의되는 다수의 화소영역(P)이 형성되어 있다.
표시부(21)의 둘레를 둘러싸는 비표시부(22)에는 공통전압라인(CL)이 형성되어 있으며, 공통전압라인(CL)과 게이트 라인(GL) 사이 그리고, 공통전압라인(CL)과 데이터 라인(DL) 사이에는 각각 정전기 방지회로(23)가 접속된다.
여기서, 도면으로 도시하지 않았지만 다수개의 화소영역(P)에는, 다수개의 화소전극이 형성되어 있으며 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 교차하는 부근에는 박막 트랜지스터(TFT; Thin Film Transistor)가 구비된다.
공통전압라인(CL)은 TFT 어레이 기판(20)과 액정을 사이에 두고 대향하는 컬러필터 어레이 기판에 형성된 공통전극에 공통전압을 전송하기 위한 것으로, 공통전압라인(CL)은 다수개의 Ag 도트를 통해 컬러필터 어레이 기판의 공통전극과 전기적으로 접속된다.
정전기 방지회로(23)는 액정 표시장치의 정상적인 동작전압 수준에서는 TFT 어레이 기판(20)에 형성된 TFT의 내부구동에 영향이 없도록 충분히 큰 저항역할을 함과 아울러 정전기에 의한 과전압이 양단 즉, 게이트 라인(GL)과 공통전압라인(CL) 사이(또는, 데이터 라인(DL)과 공통전압라인(CL) 사이)에 걸릴 경우 방전패스로 작용하게 된다.
도 3은 도 2에 도시된 정전기 방지회로를 나타낸 등가 회로도이다.
도 3에 도시된 정전기 방지회로(23)는 게이트 라인(GL)에 게이트 단자 및 소스 단자가 접속되는 제 1 트랜지스터(Tr1)와, 제 1 트랜지스터(Tr1)의 드레인 단자 에 소스 단자가 접속되고, 게이트 단자 및 드레인 단자가 공통전압라인(CL)에 접속되는 제 2 트랜지스터(Tr2)와, 그리고 제 1 트랜지스터(Tr1)의 드레인 단자와 제 2 트랜지스터(Tr2)의 소스 단자가 연결된 공통단에 게이트 단자가 접속되고, 게이트 라인(GL)에 소스 단자가 접속되며, 공통전압라인(CL)에 드레인 단자가 접속된 제 3 트랜지스터(Tr3)로 구성된다.
제 1 내지 제 3 트랜지스터(Tr1 내지 Tr3)는 NMOS 또는 PMOS 트랜지스터가 사용될 수 있으나 이하에서는 NMOS 트랜지스터로 설명하기로 한다.
액정패널의 정상적인 구동환경에서 공통전압라인(CL) 및 게이트 라인(GL)을 통해 인가되는 동작전압은 제 1 내지 제 3 트랜지스터(Tr1 내지 Tr3)로 구성된 정전기 방지회로(23)의 동작전압 보다 낮다. 따라서, 정전기 방지회로(23)는 턴-오프되어 TFT의 구동에 영향을 미치지 않게 된다. 하지만, 게이트 라인(GL)에 TFT의 동작전압을 초과하는 높은 전압의 정전기가 게이트 라인(GL)에 인가될 경우, 정전기는 정전기 방지회로(23)를 통해 공통전압라인(CL)으로 방전된다. 따라서, 게이트 라인(GL)과 공통전압라인(CL)간에 등전위가 형성된다.
한편, 데이터 라인(DL)과 공통전압라인(CL)간에 연결된 정전기 방지회로도 게이트 라인(GL)과 공통전압라인(CL)간에 연결된 정전기 방지회로(23)와 동일한 구성을 가지며, 상술한 바와 같은 동일한 동작으로 데이터 라인(DL)의 정전기를 공통전압라인(CL)으로 방전시킨다.
정전기 방지회로(23)의 제 1 내지 제 3 트랜지스터(Tr1 내지 Tr3)는 다수개의 마스크(mask)를 사용하는 포토 리쏘그래피(photolithography) 공정을 통해 형성 되는데, 최근에는 TFT의 공정수율을 높이기 위해 기존의 5 마스크 공정을 대체하여, 회절노광 및 리프트-오프(lift-off) 방식을 적용한 4 마스크 및 3 마스크 공정을 주로 사용한다.
도 4는 도 3에 도시된 1 내지 3 트랜지스터 중 하나의 TFT를 나타낸 평면도 및 단면도이다.
도 4에 도시된 TFT는 회절노광 마스크를 사용하여 4 마스크 공정을 통해 형성된다. 이와 같이 형성된 TFT는 소스 전극(45)과 드레인 전극(46)이 게이트 전극(41)과 중첩되고 소스 전극(45)과 드레인 전극(46) 사이에 채널을 형성하는 활성층(43)을 구비한다. 활성층(43)은 소스 전극(45)과 드레인 전극(46)에 소스전극(45)과 드레인 전극(46)의 사이에 채널부를 포함한다. 활성층(43) 위에는 소스전극(45), 드레인 전극(46)과 오믹접촉을 위한 오믹접촉층(44)이 더 형성된다. 이때, 소스전극(45)과 드레인 전극(46)의 사이에는 활성층(43)의 오버에치를 방지하기 위한 더미층(47)이 형성된다. 더미층(47)은 소스/드레인 전극(45,46)을 형성하기 위한 물질로 형성되며 제거되지 않은 오믹접촉층(44) 상에 형성된다.
도 5a 내지 도 5d는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 공정 단면도이다.
먼저, 도 5a에 도시된 바와 같이, TFT 어레이 기판(20)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 증착한다. 그리고 마스크를 이용한 포토 리쏘그래피 공정과 식각공정으로 게이트 전극(41)을 형성한다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된 다.
이 후, 도 5b에 도시된 바와 같이, PECVD(Plasma Enhanced Chemical Vapor Deposion), 스퍼터링 등의 증착방법을 통해 게이트 절연막, 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 그리고 소스/드레인 금속층 위에 마스크(49)를 이용한 포토 리쏘그래피 공정으로 포토 레지스트 패턴(48)을 형성한다.
여기서, 마스크로는 TFT의 채널부에 회절부(M1)를 갖는 회절노광 마스크(49)를 이용한다. 회절노광 마스크(49)로는 하프톤 마스크(Half Tone Mask) 또는 슬릿 마스크(Slit Mask) 등이 사용될 수 있다. 이하에서는 하프톤 마스크를 이용하는 방법에 대해서만 설명하기로 한다.
도 5b에 도시된 하프톤 마스크(49)는 노광공정으로 포토 레지스트 패턴(48)을 형성하기 위해 조사되는 자외선 등의 빛을 회절시키는 회절부(M1), 빛을 차단하는 차광부(M2), 빛을 투과시키는 투과부(M3)로 구성된다. 그리고, 회절부(M1)의 중심부 즉, TFT의 채널부 중심에 해당하는 부분에는 더미층을 형성하기 위해 더미 차광부(M2')가 형성된다. 더미 차광부(M2')의 크기는 TFT의 채널부 크기에 따라 다르게 형성될 수 있으며 회절부(M1) 즉, 채널부의 약 10%∼30%의 크기로 차광부(M2)의 단축의 폭 또는 길이에 맞춰서 형성된다. 이는 소스/드레인 금속층 패터닝시 더미층이 형성될 수 있도록 포토 레지스트 패턴을 형성하기 위함이다.
구체적으로, TFT 와 대응되도록 위치하는 마스크에 회절부(M1)와 더미 차광부(M2')가 구비되어 더미층이 형성되는 영역(a)을 제외한 채널부의 포토 레지스트 패턴(b)이 소스/드레인 패턴부(c) 보다 낮은 높이를 갖게 한다.
이어, 포토 레지스트 패턴(48)을 이용한 습식 식각공정으로 소스/드레인 금속층과 더미층이 패터닝 됨으로써 소스전극(45), 드레인 전극(46) 및 더미층(47)을 포함하는 소스/드레인 및 더미 패턴들이 형성된다.
다음으로, 도 5c에 도시된 바와 같이 동일한 포토 레지스트 패턴을 이용한 건식 식각공정에 의해 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝 됨으로써 오믹접촉층(44)과 활성층(43)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토 레지스트 패턴(48)이 애싱(Ashing)공정에 의해 제거된 후 건식 식각공정에 의해 채널부의 소스/드레인 패턴 및 오믹접촉층(44)이 식각된다. 이에 따라, 더미층(47)을 제외한 채널부의 활성층(43)이 노출되어 더미층(47)을 사이에 두고 소스 전극(45)과 드레인 전극(46)이 분리된다.
이에 따라, 오믹접촉층(44)과 활성층(43)으로 이루어진 채널부가 형성되고 더미층(47)은 채널부의 활성층(43)이 노출된 부분의 중심부에 위치하게 된다. 여기서, 더미층(47)은 활성층(43)이 채널부의 크기에 따라 다르게 형성되지만 채널부의크기 또는 채널부의 활성층(43)이 노출된 부분의 크기의 10%~30% 크기로 형성된다. 그리고, 더미층(47)은 도 4에 도시된 바와 같이, 소스/드레인 전극(45,46)의 단축의 폭과 동일한 폭으로 형성된다.
이어서, 스트립 공정에 의해 소스/드레인 패턴부와 더미층 패턴부에 남아있는 포토 레지스트 패턴(48)들이 제거된다.
도 5d에 도시된 바와 같이 소스 전극(45)과 드레인 전극(46)의 사이 더욱 정확하게는 채널부의 중심부분에는 게이트/드레인 금속층으로 이루어진 더미층(47)이 형성되어 오버에치를 방지한다. 채널부와 더미층(47)의 사이에는 제거되지 않은 오믹접촉층(44)이 형성되어있다.
게이트 절연막(42)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 그리고 소스/드레인 금속층으로는 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등이 이용된다.
소스/드레인 금속층이 형성된 게이트 절연막(42) 상에 PECVD 등의 증착방법으로 도시되지 않은 보호막이 전면 형성된다. 보호막의 재료로는 게이트 절연막과 같은 무기 절연물질이나 유전상수가 작은 아크릴계(acryl) 유기 화합물, BCB 또는 PFCB등과 같은 유기 절연물질이 이용된다.
본 발명은 TFT 어레이 기판 제조시 사용되는 회절노광 마스크(49)에 적용한 것이며 더미 차광부(M2')는 회절노광 마스크(49)의 일부영역 즉, 정전기 방지회로의 TFT 형성영역에 사용된다. 이때, 더미 차광부(M2')는 회절노광 마스크(49)의 회절부(M1)에 채널부의 크기에 따라 다르게 형성된다. 이에 따라, 포토 래지스트 패턴이 형성되어 채널부의 오버에치를 방지할 수 있으며 제거되지 않은 더미층(47)이 잔존하게 된다.
회절노광 마스크(49)는 회절부가 다수의 슬릿으로 구성된 슬릿 마스크를 사용할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상술한 바와 같은 본 발명에 따른 액정 표시장치 및 이의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명은 TFT 어레이 기판 제조시 사용되는 회절노광 마스크의 회절부 일부 영역에 더미 차광부를 형성한 것이다. 이에 따라, TFT의 채널부상에 포토 래지스트 패턴이 형성되어 채널부의 오버에치를 방지함으로써 정전기 방지회로의 불량률을 최소화할 수 있다.

Claims (15)

  1. 다수의 박막 트랜지스터가 구비된 정전기 방지회로가 액정패널의 비표시영역에 형성된 액정 표시장치에 있어서,
    상기 박막 트랜지스터는 활성층과 오믹접촉층으로 이루어진 채널영역상에 소스 전극과 드레인 전극이 각각 구비되고 상기 소스 전극과 드레인 전극의 사이에는 상기 채널영역과 중첩되도록 더미층이 형성된 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 더미층은
    상기 채널영역의 크기에 따라 형성되며 상기 채널영역의 10%~30% 크기로 상기 채널영역의 중심부분에 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 더미층은
    상기 소스/드레인 전극의 단축 폭과 동일한 폭으로 형성된 것을 특징으로 액정 표시장치.
  4. 제 3 항에 있어서,
    상기 더미층은
    상기 오믹접촉층 형성 물질과 상기 소스/드레인 전극 형성 물질이 순차적으로 적층되어 형성된 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항에 있어서,
    상기 다수의 박막 트랜지스터 제조시 사용되는 마스크는
    다수의 차광부, 다수의 투광부, 다수의 회절부 및 다수의 더미 차광부가 구비된 회절노광 마스크인 것을 특징으로 하는 액정 표시장치.
  6. 제 5 항에 있어서,
    상기 더미 차광부는
    상기 회절부의 크기에 따라 형성되며 상기 회절부의 10%~30% 크기로 상기 회절부의 중심영역에 형성된 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 더미 차광부는
    상기 차광부 또는 투광부의 단축의 폭과 동일한 폭으로 형성된 것을 특징으로 액정 표시장치.
  8. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 비정질 실리콘층, n+ 비정질 실리콘, 소스/드레인 금속층, 및 포토 레지스트층을 차례로 증착하는 단계;
    더미 차광부가 형성된 회절노광 마스크를 사용하여 상기 소스/드레인 금속층을 패터닝하기 위한 포토 레지스트 패턴을 형성하는 단계; 및
    상기 포토 래지스트 패턴에 따라 상기 소스/드레인 금속층을 패터닝함으로써 채널영역을 형성함과 아울러, 상기 채널영역 상에 소스/드레인 전극 및 상기 소스/드레인 전극의 사이에 위치하도록 더미층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 채널영역은
    상기 비정질 실리콘층으로 형성된 활성층과, n+ 비정질 실리콘으로 형성된 오믹 접촉층이 적층되어 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 더미층은
    상기 채널영역의 10%~30% 면적으로 상기 채널영역의 중심부분에 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 더미층은
    상기 소스/드레인 전극의 단축의 폭과 동일한 폭으로 형성된 것을 특징으로 액정 표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 더미층은
    상기 오믹접촉층 형성 물질과,소스/드레인 전극 형성 물질이 순차적으로 적층되어 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  13. 제 8 항에 있어서,
    상기 회절노광 마스크는
    다수의 차광부, 다수의 투광부, 다수의 회절부 및 다수의 더미 차광부를 구비한 것을 더 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 더미 차광부는
    상기 회절부가 갖는 면적의 10%~30% 크기로 상기 회절부의 중심영역에 형성된 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 더미 차광부는
    상기 차광부 또는 투광부의 단축 폭과 동일한 폭으로 형성된 것을 특징으로 액정 표시장치의 제조방법.
KR1020060058678A 2006-06-28 2006-06-28 액정 표시장치 및 이의 제조방법 KR101243798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058678A KR101243798B1 (ko) 2006-06-28 2006-06-28 액정 표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058678A KR101243798B1 (ko) 2006-06-28 2006-06-28 액정 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20080000853A KR20080000853A (ko) 2008-01-03
KR101243798B1 true KR101243798B1 (ko) 2013-03-18

Family

ID=39212965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058678A KR101243798B1 (ko) 2006-06-28 2006-06-28 액정 표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101243798B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567998B (zh) * 2014-03-21 2017-01-21 友達光電股份有限公司 灰階式光罩、薄膜電晶體及主動元件陣列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050026588A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20050076913A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050026588A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20050076913A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 표시장치

Also Published As

Publication number Publication date
KR20080000853A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7351623B2 (en) Liquid crystal display device and fabricating method thereof
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
US6287899B1 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7651899B2 (en) Fabricating method for thin film transistor array substrate and thin film transistor array substrate using the same
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
JP2005346090A (ja) 液晶表示装置及びその製造方法
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR101243798B1 (ko) 액정 표시장치 및 이의 제조방법
US20080191981A1 (en) Display substrate and method for manufacturing the same
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20030056531A (ko) 액정표시장치의 제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR101490490B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR100619624B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8