TWI411043B - 修改小結構之系統 - Google Patents

修改小結構之系統 Download PDF

Info

Publication number
TWI411043B
TWI411043B TW094111535A TW94111535A TWI411043B TW I411043 B TWI411043 B TW I411043B TW 094111535 A TW094111535 A TW 094111535A TW 94111535 A TW94111535 A TW 94111535A TW I411043 B TWI411043 B TW I411043B
Authority
TW
Taiwan
Prior art keywords
electrolyte
conductive layer
charged particle
particle beam
deposited
Prior art date
Application number
TW094111535A
Other languages
English (en)
Other versions
TW200608492A (en
Inventor
George Y Gu
Neil J Bassom
Thomas J Gannon
Kun Liu
Original Assignee
Fei Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fei Co filed Critical Fei Co
Publication of TW200608492A publication Critical patent/TW200608492A/zh
Application granted granted Critical
Publication of TWI411043B publication Critical patent/TWI411043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/66—Electroplating: Baths therefor from melts
    • C25D3/665—Electroplating: Baths therefor from melts from ionic liquids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Description

修改小結構之系統
本發明係關於修改小結構，尤其對於奈米技術領域特別有用，像是積體電路製造與維修。
像是微處理器這類半導體裝置由高達百萬個電晶體製成，每個都用分支在許多階層上的薄金屬線互連，並且由絕緣材料層彼此電隔離。當在半導體製造廠房內第一次生產新的半導體設計，其設計通常並不會如預期一般正確運作。然後需要設計該裝置的工程師複檢其設計，並且「重新佈線」來達到所要的功能性。由於在半導體製造廠房內建造半導體裝置相當複雜，所以通常要花費幾週或幾個月才能重新設計所生產的裝置。進一步，經常改變並無法解決問題，或者會曝露出設計中的其他缺點。測試、重新設計以及重新製造的處理會大幅延後新半導體裝置上市的時間。電路編輯－在電路研發期間修改電路的處理並不需要重新製造整個電路，因此可減少處理成本以及研發週期時間而提供驚人的經濟效益。
聚焦離子束(FIB)常用於編輯積體電路，FIB可聚焦在小於十分之一微米的點上。因為離子束點尺寸很小，所以使用聚焦離子束系統來建造並改變顯微結構。聚焦離子束可為利用濺鍍或蝕刻的微機械材料，也就是，實體上撞擊來自目標表面的原子或分子。聚焦離子束也可用於沈積材料，使用黏附到樣本表面上的前驅氣體並在離子束之下分解，而在表面上留下沈積。FIB系統廣泛用於電路編輯，以沈積新的金屬路徑來建立新連接，以及移除金屬路徑來消除現有連接。使用FIB系統改變電路可讓電路設計師測試電路變化，而不需進行耗時的微影蝕刻光罩修改處理並且從頭開始製作新電路。
若要使用FIB系統沈積導電路徑，系統操作員會直接將前驅氣體（通常是有機金屬化合物，像是六羰化鎢）噴到樣本表面，而聚焦離子束掃描導體要沈積的區域。金屬層只會沈積在離子束撞擊的區域內，如此就可精確控制沈積金屬的形狀。協助沈積處理的離子束說明於例如由Kaito等人提出，標題為「Process for Forming Metallic Patterned Film」的美國專利第4,876,112號以及Tao等人所提出，標題為「Ion Beam Induced Deposition of Metals」的美國專利第5,104,684號。
在電路編輯期間，有時需要填充「穿孔」，也就是不同電路板階層之間的孔。當孔具有高縱橫比，也就是該孔深並且窄，FIB沈積處理就難以填入孔的底部，而在沈積材料內留下空洞。空洞會增加電阻，並且導致鏽蝕。有時也需要切割埋藏在絕緣層下的金屬線。若要切割埋藏的線，則必須鑽一個小直徑穿孔露出線路，並且不損害到相鄰裝置，然後透過穿孔切割線路。
已知也可使用離子束處理來沈積一絕緣材料。例如在沈積導電路徑之前可沈積電絕緣材料，避免新的導電路徑與現有導體電接觸。Puretz提出標題為「Charged Particle Deposition of Electrically Insulating Films」之美國專利第5,827,786號說明沈積一電絕緣材料的程序。
目前FIB鎢與鉑沈積通常都具有大於150微歐姆公分(μΩ－cm)的電阻率。最近導入的FIB銅沈積具有30－50μΩ－cm的電阻率。這顯著高於純金屬的電阻率，像是銅，其低於5μΩ－cm。隨著導體尺寸持續縮小並且處理器速度增加，則需要減少電路編輯處理期間沈積的導體之電阻率，如此較小的導體才可承載所需的電流。類似地，因為未來穿孔的直徑會減小，所以用於填充穿孔的材料電阻率也需要減小，如此在孔內會有較少的導電材料來承載電流。因此降低填充材料的電阻率並且消除空洞就變的更重要。另外，隨著穿孔直徑降低，則也變成在不將導點材料重新沈積於穿孔側壁上時，更難以俐落地切斷穿孔底部上的線，這樣會與其他層短路。
電路編輯中已知的其他挑戰則為何時停止鑽孔處理。在鑽孔用於切斷導體的案例中，必須在導體下面的層受到破壞之前停止鑽孔。適當停止或端點的決定稱之為「定端點(endpointing)」。大部分定端點技術利用偵測由所發出當成離子束的次級粒子電流撞擊到工件所形成影像內的改變，來決定何時已經露出新層。當離子束所撞擊的材料因為離子束已經破裂為一程度而改變，則次級粒子會突然改變數量與類型，並且影像內的外觀區域會從明亮改變成黑暗或反之。隨著現代積體電路使用越來越來小的導體，並且都由絕緣層分隔這些導體的多層，則由聚焦離子束鑽出進出埋藏導體之孔需要具有非常小的直徑，以避免中間層內其他導體受損。
隨著縱橫比增加，該孔的內壁會增加阻擋該由離子束射出的次級粒子，讓其無法到達偵測器。隨著進出孔寬度縮小並且深度變深，該次級粒子信號變的非常小，並且會被系統雜訊蓋掉，使得端點資訊模糊。因為線厚度減少表示鑽過線之前停止的時間變少了，所以對於精確的定端點需求就更嚴苛。在此同時，通常定端點所依據的信號強度會由於特徵尺寸降低並且需要更高縱橫比的進出孔而降低。如此，編輯現代積體電路就需要有改良的定端點技術。
將金屬全面套用至電路的方法為所熟知。例如：IC製造商已經在鑲嵌製程中使用銅電鍍進行晶片上互連，此製程由IBM於1997所研發。電鍍浴溶液為特別配方，並且可向許多半導體化學供應品公司購買用於不同結構的IC。IC製造電鍍技術，即已知的超填充(superfilling)，具有在晶片製造期間填充~100 nm（1：5縱橫比）穿孔的能力。不過，這種處理全面套用至整個晶片。
因此，本發明目的在於提供一種使用局部電荷轉換機構來改變顯微結構的方法，尤其是提供一種方法，用於選擇性將導電材料沈積到一顯微結構（像是積體電路或微電機裝置），或從其上移除材料。
在某些具體實施例內，本發明可迅速並精確沈積相當純、低電阻金屬導體，或迅速從結構上移除金屬。在某些較佳具體實施例內，一光束，像是雷射或帶電粒子束，與局部電化處理一起搭配使用。該光束可用於提供進出一或多個埋藏特徵，然後可使用電化處理（像是電沈積或電蝕刻）來沈積材料於孔內或表面上，或移除之。該光束也可用於沈積任何所要形狀的局部種子層，然後在材料上進行電沈積。該光束也可用於沈積一絕緣材料，利用避免現有導電結構參與電化反應來保護該結構。在某些具體實施例內，一帶電粒子束也可用來當成電化反應的電流來源。
在較佳具體實施例內，使用異質電荷轉移機構來沈積或蝕刻材料。電荷可傳輸過不同媒體，像是通過液體溶液或離子溶液，或通過聚合物或其他固態電解質。在各種具體實施例內，本發明也可用於透過電荷轉移機構來沈積或移除導體、聚合物與其他材料。
前面已相當概況地概述本發明的特徵及技術優點，以便更明白下列的本發明詳細說明。此後將說明本發明的額外特色與優點。熟悉技術人士應明白，可方便地利用所揭示的概念及特定具體實施例，作為修改或設計用以實施本發明之相同目的之其他結構的基礎。熟悉技術人士還應認識到，此類等同構造並不背離所附申請專利範圍提出的本發明之精神及範疇。
本發明的許多較佳具體實施例適用於「電路編輯」領域，也就是，利用異質電子電荷轉移機構（像是電沈積或電蝕刻）新增或移除電路徑，來改變積體電路內的連接。尤其是，本發明有用於填充穿孔、切斷通過高縱橫比穿孔的金屬線以及迅速建立導電線。
本發明的某些具體實施利可用於沈積大體上純的金屬。根據本發明沈積的金屬可具有比現有FIB沈積鎢與鉑材料的阻抗低四十倍或更多，以及比現有FIB沈積銅材料的阻抗低十倍的阻抗。
在某些具體實施例內，本發明可在空氣中、真空室之外實施。在其他具體實施例內，本發明可在用於帶電粒子束處理的真空室內實施。在真空室內實施的某些具體實施例會使用具有低或沒有蒸氣壓的電解質，像是離子液體或固體。具有帶電粒子束系統的某些具體實施例使用一種可容納高蒸氣壓電解質的系統，像是FEI Company的ESEM低真空SEM，指派本發明為受託人。這種具體實施例可使用具有較高蒸氣壓的電解質，包含相當普遍的水電解質。
電沈積與電蝕刻需要一完整的電路。通常，工件內的導體形成部分電路。例如：若工件為積體電路，則使用該電路的接針或探針接觸用於外部連接的部分導電層，透過該電路的導電層可發生部分電化電路。電路的其他部分可由插入電解質內的電線或探針所提供。在帶電粒子束系統內執行的具體實施例中，該帶電粒子束可提供部分電路，其可感應電荷轉移反應。例如：一離子束，像是鍺、氬或其他離子束，可感應沈積的陽極反應。一電子束可供應負電荷來感應蝕刻的陰極反應。
在電子束的案例中，於存在化學物質時改變主要電子束能量可感應陽極或陰極反應。在較低能量上，電子束內每個電子都可導致從陽極區域的種類移除多於一個電子，造成正電荷淨流進入基板。如此，利用提供淨正電荷讓電子束用於電沈積材料，或利用提供淨負電荷用於蝕刻材料。使用適合用於帶電粒子束真空室內的具體實施例可執行需要帶電粒子束處理的步驟以及需要電化處理的步驟，而不用重複移動工件進出真空室。這種具體實施例消除移動工件進出真空室，並且在處理步驟之間將真空室抽成足夠真空這些耗時的步驟。另外，將工件維持在真空室內可減少污染。
電化反應通常需要一其上可沈積或蝕刻的導電表面，如此可迅速供應所需的電流。在某些具體實施例內，為了電鍍至現有導體上或蝕刻現有導體，在處理之前要存在一導電表面。在其他具體實施例內，需要或想要在執行電化反應之前利用其他處理將一導電材料層沈積到該表面上。這種層稱為「種子」層。例如：利用上面參考專利內說明的沈積處理而具有較大精確度的FIB沈積，可精確沈積任何所要形狀的種子層。適合用於銅種子層之FIB沈積的前驅氣體為六氟乙醯丙酮Cu(I)三甲基乙烯基甲矽烷(CAS 139566－53－3)。如此，可使用聚焦離子束在所要的圖案內沈積一導電種子層，然後使用電化處理在FIB沈積層頂端上沈積一低電阻率、純金屬層。也可使用電子束來沈積材料。
如此，可微調聚焦並且嚴格控制的帶電粒子束可選擇性並精確定義要沈積的導體形狀，然後相對未選擇的電化處理可將一低電阻率導體沈積到該帶電粒子束所定義的區域上。電化沈積有可能需要，例如因為帶電粒子束所沈積的材料可能具有太高的電阻率。使用化學汽相沈積也可沈積種子層。
因為電化電路內並且由電解質覆蓋的任何導電區域都會受到電化反應的影響，因此必須提供阻擋物，將電路內仍舊不受影響的任何露出導電區域隔離。使用FIB沈積、化學汽相沈積或其他處理也可沈積局部絕緣層。電化處理將不會沈積或蝕刻受到絕緣層保護的工件。
圖1顯示可用於實施本發明的基本電化系統。如所示，系統110用於填充積體電路114內的穿孔112。穿孔112終止於積體電路114內的導電層116上。導電層116連接通過晶片輸入/輸出墊或接針118，到達電流供應器122的負端子，就是陰極120，其提供通過電鍍電路的淨DC電壓。一電解質126（通常為液體）會供應至穿孔112，並藉由電線124電連接至電源供應器122的正端子128。例如：該電解質可為銅電鍍溶液。精通人士將會瞭解，圖1內顯示的極性可逆轉來產生蝕刻以取代沈積。電流計130測量流過電化電路的電流。
圖2顯示使用圖1的裝置來電鍍銅或其他導電材料的露出區域的步驟。圖2的方法可在空氣中執行，不需要真空。某些具體實施例可用於高或低真空中。在步驟200內，銅連接至直流電供應器122的陰極128。在積體電路內，導電層116內的銅線通常連接至接地、電源線或透過電晶體與接地或電源線隔離。利用接針118可直接與任何線接觸，或利用供應正確輸入至裝置可間接接觸。淨清單資訊，也就是說明電路組件之間連接的電路設計資訊，可用於識別要供應的正確輸入。利用將一導電探針直接或間接與該導電層116接觸，例如透過其他穿孔，也可連接至陽極120。
在步驟202內，一小滴電解質，像是銅電鍍溶液，通常直徑為0.5 mm至1 mm或更小（大約1μL），可透過滴管、微型注射器或類似施加器裝置來沈積在包含要作用特徵的區域上。因為局部施加電解質來電鍍小面積，因此不需要電鍍浴。大部分工件仍舊乾燥。所使用的特定解決方案將取決於應用；可能為業界內熟知的電鍍解決方案。例如：一合適的解決方案包含ENTHONE ViaFormMake－up LA，要添加5 ml/L的ENTHONE ViaForm加速劑以及2 ml/L ENTHONE ViaForm抑制劑。ENTHONE ViaForm溶液可購自Enthone, Inc., West Haven, Connecticut。在步驟204內，一薄導體，像是銅線，浸泡到溶液內當成陽極。電線應使用微操縱器來放置。
在步驟206內，電流通過電化單元，導致金屬離子從溶液中移除，以及在某些具體實施例內從陽極電線移除，並且將金屬沈積到陰極表面，也就是沈積到導體116之上。奈米安培等級的電流可在幾分鐘內填滿一般大小的穿孔。沈積的材料數量與通過的電荷成比例，遵守法拉第定律(Faraday’s law)。最佳電流允許快速但可控制沈積，並且可透過對於特定應用的實驗迅速決定。在蝕刻工件時，任何金屬都可當成陰極使用。另外當沈積時，任何金屬都可當成陽極使用，不過維持特定電流所需的電壓將根據使用的金屬而變。
在電路內流動的電流將取決於暴露的金屬面積。圖3顯示填充穿孔處理的電流與時間圖302。電鍍開始大約44秒，由參考編號304來表示。在填充穿孔時，電流會在參考編號306所指示區域內相對逐漸增加。在填充穿孔之後，隨著金屬沈積到穿孔上的工件表面上，電流迅速增加，由參考編號308所指示。觀察處理期間電流內的變化，則可決定何時填滿穿孔。類似地，在電蝕刻時，電流會隨蝕刻處理進度而變，並且利用觀察時間內電流的改變，使用者可決定何時停止蝕刻。
圖4顯示利用圖2說明的方法在穿孔內沈積銅，來與埋藏的導體404接觸。圖4顯示具有寬度0.52μm以及深度4.54μm並填滿高品質含銅材料的穿孔402具有4.9μΩ－cm的電阻率，大約是散裝銅的三倍。圖4內可見的大顆粒尺寸表示非常低的電阻以及高銅含量。
圖5顯示0.6μm厚電鍍銅薄膜550沈積在厚度大約0.3μm的FIB沈積銅薄膜552上，用來當成工件表面554上的種子層。電鍍銅線的阻抗為2.6μΩ－cm，這為純銅金屬的狀態。使用「無電」沈積也可供應種子層，使用已知的化合物當成其他處理內的種子層。
將電化電路的極性反轉，也就是將裝置的銅區域連接至電流供應器的陽極，如此會從工件上去除銅。適合此用途的電解質包含內含體積大約15%硫酸銅以及大約5%硫酸的水溶液，並加入大約5 mL/L的ENTHONE ViaForm加速劑以及大約2 mL/L的ENTHONE ViaForm抑制劑。
圖6顯示電極極性相反的效果。埋藏線602的銅已經完全移除，留下襯墊材料604。圖6顯示利用陽極剝離而電化溶解的銅底層。然後穿孔606會用FIB沈積鎢重新填滿，以改善影像品質。
穿孔402（圖4）和606（圖6）都在電化處理步驟之前使用帶電粒子束貫穿埋藏的導體來形成。後續經過圖2內的處理，通常需要進一步使用帶電粒子束來處理工件。若在帶電粒子束系統內執行電化處理則比較有效率。大部分帶電粒子束系統需要高真空才能運作。例如：通常需要壓力小於10－ 4 。不過在這種真空當中，水電解質會迅速蒸發，讓電化處難以或不可能進行。再者，蒸發的電解質會使系統內的壓力增加，使得帶電粒子束的運件無法運作直到再次將系統抽成高真空之後。不過藉由使用具有最低蒸氣壓力的電解質，就可在高真空下執行電化處理，使其可在執行電化處理與帶電粒子束處理之間迅速切換。
有一種可在高真空內使用的電解質為離子液體，有時也稱為「新式溶劑」。離子液體一般為對陽離子與陰離子吸引力薄弱的二元混合物，其存在於寬廣溫度範圍(~300℃)上的液態內，包含室溫或接近室溫的溫度。其通常展現出接近零的蒸氣壓力、低黏性以及高溶解能力，可為許多有機、無機以及聚合物材料。針對室溫液體電荷載子，離子液體在溶劑、觸媒以及電化應用當中具有接近無限的潛能。目前有數百種離子液體可取得以及/或容易合成；其中一些範例列於下面表格I內。
圖7顯示用於真空室700內包含一帶電粒子束圓柱702的圖1系統110，其包含一高壓電源供應器704以及一次級粒子偵測器706，像是Everhart－Thornley偵測器。帶電粒子束圓柱706可為一聚焦或成形的離子束圓柱，或電子束圓柱。在其中電化反應於真空室內執行的具體實施例內，特別是使用高真空的實施例，較佳是使用具有低揮發性的電解質。例如，電解質可為離子液體，如上述。電解質也可為聚合物，像是聚（氟乙烯）混合硫酸氫銫(CsHSO4/PVDF)。電解質也可為固體，像是RdAg4I5，其為離子導體。在圖4的具體實施例內，帶電粒子束可用於在工件內鑽孔，或選擇性沈積一導電材料當成工件上的種子層，準備用於電化反應。該粒子束本身並不參與電化反應。
圖8顯示類似於圖7的系統，但是帶電粒子束802感應電化反應。若帶電粒子束802為聚焦離子束，其供應包含陽極化學反應的正離子，造成工件的陰極反應並導致在工件上沈積。離子束也射出次級電子，對於進入工件的電流有進一步貢獻。若帶電粒子束802為電子束，該電子束會根據其運作情況，特別是加速電壓，來感應陰極或陽極反應。若電子束感應到陰極反應，則會在工件上造成陽極反應以及後續蝕刻結果。若電子束感應到陽極反應，則會在工件上發生陰極反應，導致沈積。
圖9顯示用於帶電粒子束真空室內的本發明其他具體實施例。圖9的系統以其他方式解決了在帶電粒子束系統內使用電化學的問題。圖9顯示低真空SEM 900，像是FEI Company的ESEM。一種此系統說明於van der Mast所提出的美國專利第6,365,896號，並且通常在介於0.05 Torr(6.5 N/m2 )與20 Torr(2630 N/m2 )之間的壓力上運作。因為這種系統在高於其他帶電粒子系統的壓力上運作，圖9的系統可使用水電解質，如此較高蒸氣壓力會累積在真空室內而不干擾帶電粒子束的運作。系統900包含一電子束圓柱902、一電源供應器904以及一壓力限制孔徑板906，將大部分電子束908的路徑維持低壓並且在工件114附近維持高壓。粒子偵測器910偵測次級電子，利用將工件與偵測器之間的氣體離子化可將其放大。雖然圖7和9顯示用於電化反應的電流由帶電粒子束供應，不過電流也可由電線或其他金屬探針供應，如圖1和6內所示。
圖10顯示建立兩埋藏導體之間新連接的電路編輯處理步驟。圖11A-11E顯示在圖10不同步驟期間的電路。在步驟1002內，使用帶電粒子束在積體電路1100內切出穿孔1102和1104，以露出埋藏的導體1106和1108，如圖11A內所示。積體電路1100包含一矽層1110，其上沈積一絕緣層1112，然後用絕緣層1116分隔一系列的導電層1114。大部分導電層都經過圖樣製作來在電路上的點之間形成導體。
圖11B顯示在步驟1004內使用FIB感應沈積，讓銅的薄層1120沈積在穿孔內並且沿著連接穿孔的路徑沈積，以提供稍後用於電化沈積的種子層。在某些案例中，像是填充一單一、低縱橫比並連接至埋藏導體的孔，其可省略FIB沈積的銅並直接電沈積在埋藏導體上來填充該孔。精通技術的人士可迅速決定何時需要FIB沈積銅來產生完全填充、沒有空洞的穿孔。
在步驟1006內，一滴電解質1128供應至電路、填充穿孔並且覆蓋其間的區域，如圖11C內所示。上面已經以圖2說明銅沈積的合適電解質範例。在步驟1008內，埋藏的導體1106和1108都連接至電流來源1130的陰極。如上述，接點可透過IC的接針來製作，或透過電連接至導體1106和1108的電路其他區域來製作。另外在步驟1008內，電連接至電源供應器陽極的銅線1132會與電解質1128接觸，如圖11D內所示。在步驟1012內，供應電流並且銅1140沈積至種子層1120上，以填充穿孔1102和1104，並且在電連接至埋藏導體1108和1106的穿孔之間建立電路徑1142。圖11E顯示剩 餘電解質1128已經移除的沈積銅1140。若使用水電解質，用水沖洗就可去除剩餘的電解質。否則，則使用合適的溶劑將剩餘的電解質沖洗掉。
圖12顯示將積體電路1100內埋藏的電連接切斷之較佳處理。圖13A至13E顯示在圖12步驟處理期間的電路1100。圖13A顯示在步驟1202內已經沈積的絕緣體1302，較佳使用FIB沈積，來保護之前沈積的電連接器1142，如上面關於圖10處理的說明。露出的導電或半導體材料應該用絕緣材料覆蓋，避免後續處理期間意外蝕刻。在步驟1204內，使用聚焦離子束或雷射鑽出穿孔1310，以露出埋藏的導體1312，如圖13B內所示。在步驟1206內，電解質1320沈積在電路1100上，如此電解質就會填滿穿孔1310，如圖13C內所示。
在步驟1208內，電連接從電流來源1330的陰極連接至電解質1320，並且從電流來源1330的陽極連接至埋藏的導體1312，如圖13D內所示。如上述，透過電路內穿過電路內其他導體與半導體的接針來進行連接。隨著步驟1210供應的電流，利用電化蝕刻從埋藏的導體上去除銅。圖13E顯示已經去除電解質1320的運作結果。不像使用FIB處理切斷連接，使用電化處理並不會鑽過頭將底下的層切斷。蝕刻區域1340已經從導體1312上去除，切斷電連接。
若要決定停止電流流動的點，則可決定處理切斷電路時所需移除銅數量所需的總電荷，並且在電流已經穿過電路時停止處理。另外也可利用觀察電流流過電路的量來決定端點，其大略與露出銅的區域成比例。在蝕刻處理期間電流會改變，並且可變成決定何時完成蝕刻的特徵，類似於圖3內所示用於電沈積處理的特徵。
圖14顯示連接兩埋藏導體的電路編輯處理。圖14的處理類似於圖10內說明的處理，但是工件為「覆晶」，也就是上下顛倒固定在封裝上的積體電路，如此在電路編輯處理期間，要從晶片背面接近導電層，而不是從正面。從正面接近的傳統晶片通常在頂端具有一絕緣層，而從背面接近的覆晶通常在頂端具有一半導電層。因為該半導電層導電並且參與電化處理，所以需要額外的步驟來保護該半導電層。圖15A－15H顯示在圖14不同處理步驟期間的積體電路1500。如圖15A內所示，積體電路1500由一矽層1504、一絕緣層1506以及接著由絕緣層1510分隔的許多導電層1508構成。
在步驟1402內，如圖15A內所示的絕緣層1520使用FIB感應沈積、化學汽相沈積或其他處理來沈積。因為矽的導電性足夠參與電化處理，這會造成銅沈積於整個電路背面這種不合需要的結果，因此需要該絕緣層。該絕緣層應該覆蓋電解質會接觸到的整個區域。在步驟1404內，穿孔1522和1524鑽過絕緣層1520、矽層1504以及絕緣層1506，以露出埋藏的導體1526和1528，如圖15B內所示。
在選擇性步驟1406內，絕緣層1536沈積在穿孔1522和1524的壁上，來隔離矽層1504。絕緣層1536顯示於圖15C內，並且在需要與矽基板高度絕緣的應用當中是必須的。不幸地，該絕緣層也塗在穿孔1522和1524的底部，來隔離埋藏的導體1526和1528。在步驟1408內，帶電粒子束用於移除埋藏導體1526和1528上穿孔底部處的絕緣層1536，如圖15D內所示。
在步驟1410內，使用帶電粒子束感應沈積方法將導電材料1540沈積於穿孔1522和1524的底部與側壁上以及絕緣層1520上，以在穿孔之間產生導電路徑1542，如圖15E內所示。該沈積材料也可為(但不需要是)與要電沈積來填充穿孔以及在期間形成導電路徑的相同材料。例如在某些具體實施例內，銅或鎢都會在步驟1410內沈積，然後用電沈積銅來填滿穿孔。在步驟1412內，電解質1550(像是水液體、離子液體或聚合物的液滴)會部份放置在表面上以及穿孔內，如圖15F內所示。
在步驟1414內，埋藏的導體1526和1528電連接到電流供應器1554的陰極，並且電解質1550電連接至電流供應器1554的陽極，如圖15G內所示。如上述，通常透過積體電路1500的接針(未顯示)直接或間接連接至埋藏導體1526和1528。在步驟1416內，由電流供應器1554(就是電解質)形成的電流會通過電化電路、帶電粒子束沈積的導體1540、埋藏的導體1526和1528，然後回到電流供應器1554。通過電解質1550的電流會在穿孔內以及穿孔之間的表面上沈積一金屬1558。當穿孔被填滿並且建立穿孔之間的導電路徑時，就會停止電流供應。如上述，利用觀察流過電化電路的電流量變化，就可決定何時已經沈積足夠的金屬。在步驟1418內，電解質已移除。圖15H顯示埋藏的導體之間新完成的電連接。
圖16為切斷覆晶積體電路1500內埋藏電連接的較佳方法步驟。圖17A－17G顯示在圖16內所說明不同處理階段上的積體電路1500。在步驟1602內，如圖17A內所示的絕緣層1702使用帶電粒子束協助沈積來沈積在導體1558上，該導體之前已經根據圖14的方法來沈積。在步驟1604內，如圖17B內所示使用帶電粒子束或雷射對穿孔1706鑽孔，其貫穿絕緣層1520、矽層1504、絕緣層1506以及絕緣層1510以露出要切斷的埋藏導體1710。在選擇性步驟1606內，如圖17C內所示，沈積絕緣層1720以保護穿孔1706露出側壁上的矽層1504。若矽基板不需要高度絕緣，則可省略步驟1606和1608。步驟1606通常也沈積絕緣材料到穿孔1706底部上的埋藏導體1710上。在步驟1608內，帶電粒子束或雷射用於移除沈積於導體1710上的絕緣層1720，藉此露出埋藏的導體1710，一樣如圖17D內所示。
在步驟1612內，電解質1730沈積到穿孔1706內以及相鄰區域上，如圖17E內所示。在步驟1614內，電流來源1732的陽極連接至電解質1730，並且電流來源1732的陰極直接或間接連接至埋藏的導體1710，連接方式如上述。連接較佳從要切斷的連接兩側進行，如此可對稱發生蝕刻。在步驟1616內，所供應的電流穿過電化電路來移除銅或其他金屬製成的導體1710，藉此切斷由導體1710所建立的電導體。在步驟1618內，電解質已移除。
圖17G顯示已經移除電解質並且完成電路編輯的電路1500。導體1710已經切斷，並且導體1526和1528已經連接。
雖然上面的範例說明蝕刻與沈積銅，不過本發明並不受限於銅。也可使用其他金屬，像是W、Au、Pt、Pd、Ag、Ni、Cr、Al、Ta、Zn、Fe、Co、Re等等以及這些金屬的合金。
本發明沈積實質上純的金屬，如此電阻率可與這些純金屬比較，例如低於100μΩ－cm，較佳是低於50μΩ－cm，更佳是低於25μΩ－cm或低於10μΩ－cm，並且最佳是低於5μΩ－cm。沈積的金屬的純度也可大於90%（原子百分比），較佳是大於95%並且最佳是大於99%。使用內含多重金屬離子種類的溶液也可沈積合金。
雖然以電路編輯來說明本發明，其也可用於修改任何結構並且不受限於特定應用。另外，本技術並不需要受限於沈積與蝕刻導體，電荷轉移也可用於沈積或移除聚合物材料。局部電化處理可用於電解質可流動的任何表面，並且不受限於（像是光束處理）處理光束來源的視線沿線。
在此所用的「接點」或「電接點」一詞包含直接或間接連接。雖然本發明主要以沈積或蝕刻金屬來做說明，本發明可用於沈積或蝕刻具有足夠導電性而能夠參與電化反應的任何材料。
本發明具有多種範疇可分開申請專利，並且不是所有範疇都將用於所有具體實施例內。
雖然已詳細說明本發明及其優點，但是應明白可對本文進行各種變更、替換及修改，而不會脫離如隨附申請專利範圍定義的本發明精神及範疇。本發明之範疇並不受限於該說明書中所說明之程序、機器、製造、物質組成、構件、方法及步驟之特定具體實施例。從本發明之揭示內容，熟習此項技術者將容易明白，依據本發明可使用目前已存在或以後將要開發的實行與本文所說明之對應具體實施例相同之功能或獲得實質上相同結果之程序、機器、製造、物質組成、構件、方法或步驟。因此，希望該等隨附申請專利範圍在其範疇內包括此類程序、機器、製造、物質組成、構件、方法或步驟。
110．．．系統
112．．．穿孔
114．．．積體電路
116．．．導電層
118．．．接針
120．．．陰極
122．．．電流供應器
124．．．電線
126．．．電解質
128．．．正端子
130．．．電流計
302．．．電流與時間圖
402．．．穿孔
404．．．導體
550．．．電鍍銅薄膜
552．．．FIB沈積銅薄膜
554．．．工件表面
602．．．埋藏線
604．．．襯墊材料
606．．．穿孔
700．．．真空室
702．．．帶電粒子束圓柱
704．．．高壓電源供應器
706．．．次級粒子偵測器
802．．．帶電粒子束
900．．．低真空SEM
902．．．電子束圓柱
904．．．電源供應器
906．．．壓力限制孔徑板
908．．．電子束
910．．．粒子偵測器
1100．．．積體電路
1102．．．穿孔
1104．．．穿孔
1106．．．導體
1108．．．導體
1110．．．矽
1112．．．絕緣層
1114．．．導電層
1116．．．絕緣層
1120．．．薄層
1128．．．電解質
1130．．．電流來源
1132．．．銅線
1140．．．銅
1142．．．電路徑
1302．．．絕緣體
1310．．．穿孔
1312．．．導體
1320．．．電解質
1330．．．電流來源
1340．．．蝕刻區域
1500．．．積體電路
1504．．．矽層
1506．．．絕緣層
1508．．．導電層
1510．．．絕緣層
1520．．．絕緣層
1522．．．穿孔
1524．．．穿孔
1526．．．導體
1528．．．導體
1536．．．絕緣層
1540．．．導電材料
1542．．．導電路徑
1550．．．電解質
1554．．．電流供應器
1558．．．金屬
1702．．．絕緣層
1706．．．穿孔
1710．．．導體
1720．．．絕緣層
1730．．．電解質
1732．．．電流來源
圖1說明根據本發明具體實施例的基本電化電路。
圖2為顯示圖1內電路運作的流程圖。
圖3顯示一處理的電流時間圖，其中根據本發明具體實施例來填充穿孔。
圖4顯示沈積在根據本發明具體實施例的穿孔內的銅。
圖5顯示沈積在使用根據本發明具體實施例的聚焦離子束來沈積的銅種子層上之銅導體。
圖6顯示根據本發明具體實施例來移除銅的導體。
圖7顯示包含真空系統的本發明具體實施例。
圖8顯示包含類似於圖7真空系統的本發明具體實施例，但是具有提供電流給電化反應的帶電粒子束。
圖9顯示使用低真空電子束系統的本發明具體實施例。
圖10為製造兩埋藏導體之間電連接的較佳方法流程圖。
圖11A－11E顯示進行圖10流程內所說明處理的積體電路。
圖12為切斷埋藏導體的較佳方法流程圖。
圖13A－13E顯示進行圖12流程內所說明處理的積體電路。
圖14為製造覆晶內兩埋藏導體之間電連接的較佳方法流程圖。
圖15A－15H顯示進行圖14流程內所說明處理的覆晶積體電路。
圖16為切斷覆晶內埋藏導體的較佳方法之流程圖。
圖17A－17G顯示進行圖16流程內所說明處理的積體電路。
110．．．系統
112．．．穿孔
114．．．積體電路
116．．．導電層
118．．．接針
120．．．陰極
122．．．電流供應器
124．．．電線
126．．．電解質
128．．．正端子
130．．．電流計

Claims (12)

  1. 一種改變一顯微結構的方法，其包含：導引一帶電粒子光束至一絕緣表面以沈積一第一導電層，其包含導引一前驅氣體朝向該絕緣表面，以利用束感應沈積來沈積一第一導電材料；藉由使用一微型注射器或滴管局部供應一電解質到欲沉積一第二導電層之該第一導電層之一區域；以及供應一電流通過該電解質，以將該第二導電層電化沈積於該第一導電層上。
  2. 如請求項1之方法，其中供應該電流通過該電解質以將該第二導電層電化沈積於該第一導電層上包含：供應一負電壓到該第一導電層以及供應一正電壓到該電解質，該電流導致來自該電解質的材料沈積到該第一導電層上。
  3. 如請求項1之方法，其中該第二導電層包含銅。
  4. 如請求項1之方法，其中導引該帶電粒子光束至該絕緣表面以沈積該第一導電層包含鑽出一進出孔，並且進一步包含在該進出孔的側邊上沈積一導電材料的種子層。
  5. 如請求項1之方法，其中該沈積該第一導電層或該第二導電層包含Cu、W、Au、Pt、Pd、Ag、Ni、Cr、Al、Ta、Zn、Fe、Co、Re或合金。
  6. 如請求項1之方法，其中：導引該帶電粒子光束至該絕緣表面以沈積該第一導電層包含導引一帶電粒子束到真空室內一工件上的一顯微結構；以及 局部供應該電解質到該第一導電層之該區域包含在該真空室內供應一電解質。
  7. 如請求項6之方法，其中該電解質為一離子液體。
  8. 如請求項6之方法，其中導引一帶電粒子束包含在一低真空電子束系統內導引一電子束，並且其中該電解質為一水液體。
  9. 如請求項1之方法，其中該第二導電層包含一電阻率低於50 μohm-cm的銅材料。
  10. 如請求項1之方法，其中該第二導電層包含一電阻率低於25 μohm-cm的銅材料。
  11. 如請求項1之方法，其中供應該電解質包含供應一低揮發性電解質，並且其中供應該電流通過該電解質，以將該第二導電層電化沈積於該第一導電層上係在一真空室內執行。
  12. 如請求項11之方法，其中該低揮發性電解質包含一離子液體。
TW094111535A 2004-04-13 2005-04-12 修改小結構之系統 TWI411043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56170104P 2004-04-13 2004-04-13
US11/081,934 US7674706B2 (en) 2004-04-13 2005-03-16 System for modifying small structures using localized charge transfer mechanism to remove or deposit material

Publications (2)

Publication Number Publication Date
TW200608492A TW200608492A (en) 2006-03-01
TWI411043B true TWI411043B (zh) 2013-10-01

Family

ID=34938141

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094111535A TWI411043B (zh) 2004-04-13 2005-04-12 修改小結構之系統
TW102124842A TWI493625B (zh) 2004-04-13 2005-04-12 修改小結構之系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102124842A TWI493625B (zh) 2004-04-13 2005-04-12 修改小結構之系統

Country Status (6)

Country Link
US (2) US7674706B2 (zh)
EP (1) EP1610377B1 (zh)
JP (1) JP5285833B2 (zh)
KR (3) KR20060092786A (zh)
AT (1) ATE541309T1 (zh)
TW (2) TWI411043B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880144B2 (en) * 2006-01-20 2011-02-01 Juridical Foundation Osaka Industrial Promotion Organization c/o Mydome Osaka Liquid medium for preventing charge-up in electron microscope and method of observing sample using the same
US20090321946A1 (en) * 2006-08-01 2009-12-31 Nxp, B.V. Process for fabricating an integrated electronic circuit incorporating a process requiring a voltage threshold between a metal layer and a substrate
JP5181105B2 (ja) * 2007-03-02 2013-04-10 株式会社日立ハイテクサイエンス 集積回路の修正配線形成方法
US8278220B2 (en) 2008-08-08 2012-10-02 Fei Company Method to direct pattern metals on a substrate
EP2199434A1 (en) 2008-12-19 2010-06-23 FEI Company Method for forming microscopic structures on a substrate
US8377722B2 (en) 2010-02-10 2013-02-19 International Business Machines Corporation Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing
US8853078B2 (en) 2011-01-30 2014-10-07 Fei Company Method of depositing material
US9090973B2 (en) 2011-01-31 2015-07-28 Fei Company Beam-induced deposition of low-resistivity material
WO2013003830A2 (en) 2011-06-30 2013-01-03 Saint-Gobain Ceramics & Plastics, Inc. Abrasive articles including abrasive particles of silicon nitride
CN103906863A (zh) * 2011-08-02 2014-07-02 麻省理工学院 在使用离子溶液电沉积的包括Al-Mn和类似合金的多层合金中调节纳米尺度的晶粒尺寸分布
US9255339B2 (en) 2011-09-19 2016-02-09 Fei Company Localized, in-vacuum modification of small structures
BR112014007089A2 (pt) 2011-09-26 2017-03-28 Saint-Gobain Ceram & Plastics Inc artigos abrasivos incluindo materiais de partículas abrasivas, abrasivos revestidos usando os materiais de partículas abrasivas e os métodos de formação
KR102187425B1 (ko) 2011-12-30 2020-12-09 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자 및 이의 형성방법
EP3705177A1 (en) 2012-01-10 2020-09-09 Saint-Gobain Ceramics & Plastics Inc. Abrasive particles having complex shapes and methods of forming same
US8840696B2 (en) 2012-01-10 2014-09-23 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
KR102534897B1 (ko) 2012-05-23 2023-05-30 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자들 및 이의 형성방법
US10106714B2 (en) 2012-06-29 2018-10-23 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
US9440332B2 (en) 2012-10-15 2016-09-13 Saint-Gobain Abrasives, Inc. Abrasive particles having particular shapes and methods of forming such particles
JP2014107469A (ja) * 2012-11-29 2014-06-09 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
US9044781B2 (en) * 2012-12-04 2015-06-02 Fei Company Microfluidics delivery systems
KR101818946B1 (ko) 2012-12-31 2018-01-17 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 미립자 소재 및 이의 형성방법
CN107685296B (zh) 2013-03-29 2020-03-06 圣戈班磨料磨具有限公司 具有特定形状的磨粒、形成这种粒子的方法及其用途
TW201502263A (zh) 2013-06-28 2015-01-16 Saint Gobain Ceramics 包含成形研磨粒子之研磨物品
CA3114978A1 (en) 2013-09-30 2015-04-02 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particles and methods of forming same
RU2642990C2 (ru) * 2013-11-04 2018-01-29 Аэроджет Рокетдайн, Инк. Системы и способы наземных испытаний реактивных двигателей малой тяги
KR101870617B1 (ko) 2013-12-31 2018-06-26 생-고뱅 어브레이시브즈, 인코포레이티드 형상화 연마 입자들을 포함하는 연마 물품
US9771507B2 (en) 2014-01-31 2017-09-26 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle including dopant material and method of forming same
MX2016013464A (es) 2014-04-14 2017-04-13 Saint-Gobain Ceram & Plastics Inc Articulo abrasivo que incluye particulas abrasivas conformadas.
ES2972193T3 (es) 2014-04-14 2024-06-11 Saint Gobain Ceramics Artículo abrasivo que incluye partículas abrasivas conformadas
WO2015184355A1 (en) 2014-05-30 2015-12-03 Saint-Gobain Abrasives, Inc. Method of using an abrasive article including shaped abrasive particles
US9914864B2 (en) 2014-12-23 2018-03-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particles and method of forming same
US9707529B2 (en) 2014-12-23 2017-07-18 Saint-Gobain Ceramics & Plastics, Inc. Composite shaped abrasive particles and method of forming same
US9676981B2 (en) 2014-12-24 2017-06-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle fractions and method of forming same
EP3043372B1 (en) * 2015-01-12 2017-01-04 Fei Company Method of modifying a sample surface layer from a microscopic sample
WO2016161157A1 (en) 2015-03-31 2016-10-06 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
TWI634200B (zh) 2015-03-31 2018-09-01 聖高拜磨料有限公司 固定磨料物品及其形成方法
EP3307483B1 (en) 2015-06-11 2020-06-17 Saint-Gobain Ceramics&Plastics, Inc. Abrasive article including shaped abrasive particles
PL3455321T3 (pl) 2016-05-10 2022-12-12 Saint-Gobain Ceramics&Plastics, Inc. Sposób formowania cząstek ściernych
EP4349896A3 (en) 2016-09-29 2024-06-12 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
US10563105B2 (en) 2017-01-31 2020-02-18 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US10759024B2 (en) 2017-01-31 2020-09-01 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US20180322972A1 (en) * 2017-05-04 2018-11-08 General Electric Company System and method for making a solid target within a production chamber of a target assembly
WO2018236989A1 (en) 2017-06-21 2018-12-27 Saint-Gobain Ceramics & Plastics, Inc. PARTICULATE MATERIALS AND METHODS OF FORMATION THEREOF
KR102619877B1 (ko) 2019-09-11 2024-01-03 삼성전자주식회사 기판 처리 장치
US20210280765A1 (en) * 2020-03-06 2021-09-09 The Board Of Trustees Of The University Of Alabama Superconducting carrier and cables for quantum device chips and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439106B (en) * 1999-02-10 2001-06-07 Toshiba Corp Plating method and plating apparatus
US20020137328A1 (en) * 2001-01-17 2002-09-26 Yoshihiko Toyoda Semiconductor device and manufacturing method thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408274A (en) * 1965-07-29 1968-10-29 Du Pont Electrolytic method of adjusting the resistance of palladium glaze resistors
DE1812130C3 (de) 1968-12-02 1975-01-16 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiter- oder Dickfilmanordnung
JPS62281349A (ja) 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS63210845A (ja) * 1987-02-27 1988-09-01 Hitachi Ltd 欠陥修正方法
JP2733244B2 (ja) * 1988-04-07 1998-03-30 株式会社日立製作所 配線形成方法
US4952290A (en) * 1989-03-16 1990-08-28 Amp Incorporated Waste water treatment and recovery system
US5104684A (en) 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
JP3332439B2 (ja) * 1993-01-26 2002-10-07 株式会社東芝 分析試料作製装置及びその使用方法
JP3254048B2 (ja) 1993-06-30 2002-02-04 セイコーインスツルメンツ株式会社 金属パターン膜形成方法
AU2914095A (en) 1994-06-28 1996-01-25 Fei Company Charged particle deposition of electrically insulating films
JP3523346B2 (ja) * 1994-11-11 2004-04-26 株式会社ルネサステクノロジ 半導体装置における配線修正方法
JP4176159B2 (ja) 1997-12-08 2008-11-05 エフ イー アイ カンパニ 改善された２次電子検出のための磁界を用いた環境制御型ｓｅｍ
CA2348002A1 (en) * 1998-10-27 2000-05-04 Malcolm W. Mcgeoch Biological ion channels in nanofabricated detectors
US6319831B1 (en) * 1999-03-18 2001-11-20 Taiwan Semiconductor Manufacturing Company Gap filling by two-step plating
JP3541931B2 (ja) 1999-05-17 2004-07-14 富士ゼロックス株式会社 電着膜形成方法、電極形成方法および電着膜形成装置
GB9930719D0 (en) * 1999-12-24 2000-02-16 Central Research Lab Ltd Apparatus for and method of making electrical measurements on an object in a m edium
US6867448B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US20020074494A1 (en) * 2000-12-15 2002-06-20 Lundquist Theodore R. Precise, in-situ endpoint detection for charged particle beam processing
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
US7087927B1 (en) * 2003-07-22 2006-08-08 National Semiconductor Corporation Semiconductor die with an editing structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439106B (en) * 1999-02-10 2001-06-07 Toshiba Corp Plating method and plating apparatus
US20020137328A1 (en) * 2001-01-17 2002-09-26 Yoshihiko Toyoda Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
ATE541309T1 (de) 2012-01-15
US20100151679A1 (en) 2010-06-17
EP1610377B1 (en) 2012-01-11
TW201342479A (zh) 2013-10-16
KR101290681B1 (ko) 2013-07-31
US8163641B2 (en) 2012-04-24
KR20130032889A (ko) 2013-04-02
EP1610377A2 (en) 2005-12-28
JP5285833B2 (ja) 2013-09-11
KR20120002503A (ko) 2012-01-05
US7674706B2 (en) 2010-03-09
JP2005303319A (ja) 2005-10-27
EP1610377A3 (en) 2009-04-29
TW200608492A (en) 2006-03-01
TWI493625B (zh) 2015-07-21
KR20060092786A (ko) 2006-08-23
KR101290561B1 (ko) 2013-08-07
US20050227484A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
TWI411043B (zh) 修改小結構之系統
JP2005303319A5 (zh)
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
US8574418B2 (en) Electroplating method for coating a substrate surface with a metal
US9133560B2 (en) Electroplating composition for coating a substrate surface with a metal
JP5656311B2 (ja) 基板上にパターン金属を誘導する方法
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
CN100592466C (zh) 用于修改小结构的系统
US20050029106A1 (en) Reduction of defects in conductive layers during electroplating
KR100818396B1 (ko) 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법
US11598016B2 (en) Electrochemical plating system and method of using
KR100731082B1 (ko) 반도체 소자 제조 방법
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees